JPS5987832A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5987832A JPS5987832A JP58186079A JP18607983A JPS5987832A JP S5987832 A JPS5987832 A JP S5987832A JP 58186079 A JP58186079 A JP 58186079A JP 18607983 A JP18607983 A JP 18607983A JP S5987832 A JPS5987832 A JP S5987832A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- recess
- manufacturing
- layer
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000000034 method Methods 0.000 title claims description 31
- 230000003647 oxidation Effects 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 29
- 238000011282 treatment Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000005260 corrosion Methods 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 15
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 239000007858 starting material Substances 0.000 claims description 4
- 239000003518 caustics Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003872 anastomosis Effects 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、出発材料を半導体本体とし、その主、表面を
その一部を露出する腐食マスクにより被覆し、前記の一
部に異方性腐食処理を行ない、これによる材料の除去に
より凹所を形成し、この凹所の底部および側壁部を酸化
物層およびこの酸化物層上に位置する耐酸化材料の層で
被覆し、次にこれらの層を凹所の底部から除去し、その
後に半導体装置に選択酸化処理を行なって凹所に酸化物
を充填することにより、互いに誘電的に絶縁された半導
体領域を有する半導体装置を製造する方法に関するもの
である。
その一部を露出する腐食マスクにより被覆し、前記の一
部に異方性腐食処理を行ない、これによる材料の除去に
より凹所を形成し、この凹所の底部および側壁部を酸化
物層およびこの酸化物層上に位置する耐酸化材料の層で
被覆し、次にこれらの層を凹所の底部から除去し、その
後に半導体装置に選択酸化処理を行なって凹所に酸化物
を充填することにより、互いに誘電的に絶縁された半導
体領域を有する半導体装置を製造する方法に関するもの
である。
本発明は更に上述した方法により製造した半導体装置に
も関するものである。
も関するものである。
上述した種類の方法は、６エ、Ｅ、Ｅ、Ｅ、 Ｔｒａｎ
ＳａＯｔｉＯｎＳｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ”、 Ｖｏｌ、ＥＤ、２９． Ａ ４ 、 Ａｐｒ
ｉｌ１９８２の第５３６〜５４０頁の章″Ａ Ｂｉｒｄ
’ｓ Ｂｅａｋ Ｆｒｅｅ＋５Ｌｏｃａｌ ０ｘｉｄａ
ｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｆｅａｓｉｂｌｅ
ｆｏｒ ＶＬＳＩＣｉｒｃｕｉｔＳ Ｆｒａｂｒｉｃａ
ｔｉｏｎ”（Ｋ、Ｙ、０ｈｉｕ氏等著）に記載されてお
り既知で、ある。
ＳａＯｔｉＯｎＳｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ”、 Ｖｏｌ、ＥＤ、２９． Ａ ４ 、 Ａｐｒ
ｉｌ１９８２の第５３６〜５４０頁の章″Ａ Ｂｉｒｄ
’ｓ Ｂｅａｋ Ｆｒｅｅ＋５Ｌｏｃａｌ ０ｘｉｄａ
ｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｆｅａｓｉｂｌｅ
ｆｏｒ ＶＬＳＩＣｉｒｃｕｉｔＳ Ｆｒａｂｒｉｃａ
ｔｉｏｎ”（Ｋ、Ｙ、０ｈｉｕ氏等著）に記載されてお
り既知で、ある。
この場合、露出された半導体表面（この場合珪素より成
る）内に、はぼ垂直な側壁部を有する溝・が腐食形成さ
れている。このような溝の壁部および底部は酸化物−窒
化物の層で破着され、次にこの層は底部の領域で腐食除
去され、その後に半導体装置に局部酸化処理が行なわれ
る。これにより、溝は少くとも部分的に酸化物で充填さ
れ、一方壁部上には窒化物が存在する為、活性半導体領
域の有効表面領域は減少しない。
る）内に、はぼ垂直な側壁部を有する溝・が腐食形成さ
れている。このような溝の壁部および底部は酸化物−窒
化物の層で破着され、次にこの層は底部の領域で腐食除
去され、その後に半導体装置に局部酸化処理が行なわれ
る。これにより、溝は少くとも部分的に酸化物で充填さ
れ、一方壁部上には窒化物が存在する為、活性半導体領
域の有効表面領域は減少しない。
活性半導体領域を酸化物により互いに絶縁する他の方法
は英国特許第１，４８７，１１２号明細書に記載されて
いる。この場合、等方性の腐食処理により溝が得られ、
後にこれら溝の壁部に窒化物が被覆される。しかしこの
場合アンダーエツチング（下側腐食）の為に、活性半導
体表面領域の損失、従って集積密度の損失を伴なう。
は英国特許第１，４８７，１１２号明細書に記載されて
いる。この場合、等方性の腐食処理により溝が得られ、
後にこれら溝の壁部に窒化物が被覆される。しかしこの
場合アンダーエツチング（下側腐食）の為に、活性半導
体表面領域の損失、従って集積密度の損失を伴なう。
：に、Ｙ 、 ０ｈｉｕ氏等の前述した文献による方法
では、上述した半導体表面領域の損失は無くなるが、局
部酸化後に得られる表面は平坦にならない。従って、こ
の場合には、追加の工程として低圧で気相から酸化物を
堆積し、これにより残存する空所を充填し、その後に酸
化物を再び部分的に腐食除去している。
では、上述した半導体表面領域の損失は無くなるが、局
部酸化後に得られる表面は平坦にならない。従って、こ
の場合には、追加の工程として低圧で気相から酸化物を
堆積し、これにより残存する空所を充填し、その後に酸
化物を再び部分的に腐食除去している。
更にこの方法では、いわゆるチャネルストッパ領域を活
性半導体領域間に設ける必要がある場合に、ある問題が
生じるおそれがある。これらのチャネルストッパ領域は
、例えば、酸化物−窒化物の層を設ける前に、第１の耐
酸化マスクを同時にイオン注入マスクとして作用させて
硼素イオン注入を行なうことにより設けられる。この場
合、注入されたイオンは凹所の底部付近に存在する。し
かし、後の加熱処理中に拡散が行なわれ、従って、これ
らのチャネルストッパ領域が活性半導体領域内に延在し
、これにより、活性半導体領域内に形成されるトランジ
スタの作動に悪影響を及ぼすおそれがある。
性半導体領域間に設ける必要がある場合に、ある問題が
生じるおそれがある。これらのチャネルストッパ領域は
、例えば、酸化物−窒化物の層を設ける前に、第１の耐
酸化マスクを同時にイオン注入マスクとして作用させて
硼素イオン注入を行なうことにより設けられる。この場
合、注入されたイオンは凹所の底部付近に存在する。し
かし、後の加熱処理中に拡散が行なわれ、従って、これ
らのチャネルストッパ領域が活性半導体領域内に延在し
、これにより、活性半導体領域内に形成されるトランジ
スタの作動に悪影響を及ぼすおそれがある。
本発明の目的は、前述した文献に記載された方法に比べ
て著しく簡単化した半導体装置の製造方法を提供せんと
するにある。
て著しく簡単化した半導体装置の製造方法を提供せんと
するにある。
本発明は、側壁部を覆う耐酸化材料の層を、この層が被
覆されている薄肉酸化物の層内に酸化剤をわずかな範囲
ではあるが浸入させることにより、凹所内に成長する酸
化物とともに上方に持ち上げうるという事実を確かめ、
かかる認識を基に成したものである。
覆されている薄肉酸化物の層内に酸化剤をわずかな範囲
ではあるが浸入させることにより、凹所内に成長する酸
化物とともに上方に持ち上げうるという事実を確かめ、
かかる認識を基に成したものである。
本発明半導体装置の製造方法は、出発材料を半導体本体
とし、その主表面をその一部を露出する腐食マスクによ
り被覆し、前記の一部に異方性腐食処理を行ない、これ
による材料の除去により凹所を形成し、この凹所の底部
および側壁部を酸化物層およびこの酸化物層上に位置す
る耐酸化材料の層で被覆し、次にこれらの層を凹所の底
部から除去し、その後に半導体装置に選択酸化処理を行
なって凹所に酸化物を充填することにより、互いに誘電
的に絶縁された半導体領域を有する半導体装置を製造す
るに当り、酸化処理前に、凹所の底部付近の耐酸化材料
の層の縁部の下側で凹所の側壁部上に位ｔｔする酸化物
層の一部をアンダーエツチングにより除去することを特
徴とする。
とし、その主表面をその一部を露出する腐食マスクによ
り被覆し、前記の一部に異方性腐食処理を行ない、これ
による材料の除去により凹所を形成し、この凹所の底部
および側壁部を酸化物層およびこの酸化物層上に位置す
る耐酸化材料の層で被覆し、次にこれらの層を凹所の底
部から除去し、その後に半導体装置に選択酸化処理を行
なって凹所に酸化物を充填することにより、互いに誘電
的に絶縁された半導体領域を有する半導体装置を製造す
るに当り、酸化処理前に、凹所の底部付近の耐酸化材料
の層の縁部の下側で凹所の側壁部上に位ｔｔする酸化物
層の一部をアンダーエツチングにより除去することを特
徴とする。
本発明によれば、凹所の側壁部が耐酸化材料、例えば窒
化珪素で被覆されているという事実の為に、これらの側
壁部はほぼ完全に酸化から保護さ、れるとともに、耐酸
化材料の層を成長中の酸化物と相俟っていわば持ち上げ
φのに充分にオキシダントがこの耐酸化材料の層の下側
に浸入し得る。
化珪素で被覆されているという事実の為に、これらの側
壁部はほぼ完全に酸化から保護さ、れるとともに、耐酸
化材料の層を成長中の酸化物と相俟っていわば持ち上げ
φのに充分にオキシダントがこの耐酸化材料の層の下側
に浸入し得る。
一方、最終的な酸化物の幅はもとの凹所の幅を全く或い
は殆んど越えない為、この酸化物の幅は凹所を画成する
マスクの寸法によって完全に決まる。
は殆んど越えない為、この酸化物の幅は凹所を画成する
マスクの寸法によって完全に決まる。
上述した凹所は垂直な壁部を有するようにすることがで
きる。これらの壁部は、イオン腐食或いはプラズマ腐食
により凹所を形成することにより得られる。
きる。これらの壁部は、イオン腐食或いはプラズマ腐食
により凹所を形成することにより得られる。
電気絶縁性のストリップの下側にチャネルストッパを設
ける必要がある場合に特に適した本発明方法の好適例で
は、主表面を＜１００＞面とする。
ける必要がある場合に特に適した本発明方法の好適例で
は、主表面を＜１００＞面とする。
半導体本体を珪素本体とし、異方性腐食処理用の腐食剤
が水酸化カリウムを有するようにした場合には、この腐
食処理により凹所は斜めの壁部を有するようになる。こ
の場合、半導体本体が凹所の底部の領域でのみドーピン
グされるようにチャネルストッパ領域に対するイオン注
入を行なうことができるという利点が得られる。この場
合、注入・された不純物は後の加熱処理中に活性半導体
領域内に殆んど入り込まず、特に回路素子を形成する為
の有効表面領域を全く或いは殆んど減少せしめない。
が水酸化カリウムを有するようにした場合には、この腐
食処理により凹所は斜めの壁部を有するようになる。こ
の場合、半導体本体が凹所の底部の領域でのみドーピン
グされるようにチャネルストッパ領域に対するイオン注
入を行なうことができるという利点が得られる。この場
合、注入・された不純物は後の加熱処理中に活性半導体
領域内に殆んど入り込まず、特に回路素子を形成する為
の有効表面領域を全く或いは殆んど減少せしめない。
図面につき本発明を説明する。
図面は線図的なものであり、各部の寸法は実際のものに
正比例するものではなく、断面図において特に厚さ方向
の寸法を誇張して示した。
正比例するものではなく、断面図において特に厚さ方向
の寸法を誇張して示した。
同一導電型の半導体領域には一般に同じ方向の斜線を付
し、対応する部分には一般に同じ符号を付した。
し、対応する部分には一般に同じ符号を付した。
第１図の半導体装置ｌは本例の場合ｐ型珪素より成る半
導体本体２を有し、この半導体本体２は主表面３を有す
る。半導体本体２はその主表面において活性領域４が設
けられており、これら活性領域は、例えば酸化珪素の厚
肉層より成る誘電体５により互いに分離されている。第
１図の活性領域４は、酸化珪素層６と窒化珪素Ｎ７とよ
り成る二重層６，７が被覆されている。この二重層６゜
７は、厚肉酸化物５上に位置する窒化物部分９の、よう
に半導体本体２の他の処理の前に表面３がら除去する。
導体本体２を有し、この半導体本体２は主表面３を有す
る。半導体本体２はその主表面において活性領域４が設
けられており、これら活性領域は、例えば酸化珪素の厚
肉層より成る誘電体５により互いに分離されている。第
１図の活性領域４は、酸化珪素層６と窒化珪素Ｎ７とよ
り成る二重層６，７が被覆されている。この二重層６゜
７は、厚肉酸化物５上に位置する窒化物部分９の、よう
に半導体本体２の他の処理の前に表面３がら除去する。
このような半導体装置では、例えば金属化パターンの被
着のような他の処理に適したほぼ平坦な主表面３が得ら
れる。
着のような他の処理に適したほぼ平坦な主表面３が得ら
れる。
更に、本例の半導体装置ｌにはチャネルストッパ８が設
けられており、これらチャネルストッパは半導体本体２
と同様にｐ型であるが、半導体本体よりも高いアクセプ
タ不純物濃度を有する。例えば、２つの隣接の活性半導
体領域４がｎ型のａｏｓ ｚ界効果トランジスタを有し
、これらトランジスタのソースおよびドレイン領域が厚
肉酸化物５に直接隣接（接触）する場合には、前記のチ
ャネルストッパは例えばこれら２つの隣接の活性半導体
領域４間に寄生チャネルが形成されるのを防止する作用
をする。
けられており、これらチャネルストッパは半導体本体２
と同様にｐ型であるが、半導体本体よりも高いアクセプ
タ不純物濃度を有する。例えば、２つの隣接の活性半導
体領域４がｎ型のａｏｓ ｚ界効果トランジスタを有し
、これらトランジスタのソースおよびドレイン領域が厚
肉酸化物５に直接隣接（接触）する場合には、前記のチ
ャネルストッパは例えばこれら２つの隣接の活性半導体
領域４間に寄生チャネルが形成されるのを防止する作用
をする。
第１図の半導体装置は以下のようにして製造しうる。
出発材料は半導体本体２、例えば固有抵抗を５〜２５Ω
−ｃｒｎとし、厚さを５００μｍとしたｐ型理素基板と
する。本例の場合＜１００＞而とした主表、面３上には
、厚さを約２０ ｎｍとした薄肉酸化物の第１層６を熱
酸化により成長させる。次に、この酸化物層６上に、厚
さを約１２０ ｎｍとした窒化珪素の層７を例えば低圧
での気相から堆積（ＬＰＯＶＯ）させる（第２図参照）
。
−ｃｒｎとし、厚さを５００μｍとしたｐ型理素基板と
する。本例の場合＜１００＞而とした主表、面３上には
、厚さを約２０ ｎｍとした薄肉酸化物の第１層６を熱
酸化により成長させる。次に、この酸化物層６上に、厚
さを約１２０ ｎｍとした窒化珪素の層７を例えば低圧
での気相から堆積（ＬＰＯＶＯ）させる（第２図参照）
。
次に、写真食刻的にパターン化したフォトレジスト層１
０で全体を被覆する。このパターンをマスクとして用い
て窒化物層７および酸化物層６を既知のようにして局部
的に除去し、フォトレジスト層１０における孔２０の領
域で珪素表面８を露出させる（第８図参照）。
０で全体を被覆する。このパターンをマスクとして用い
て窒化物層７および酸化物層６を既知のようにして局部
的に除去し、フォトレジスト層１０における孔２０の領
域で珪素表面８を露出させる（第８図参照）。
フォトレジスト層１０を除去した後、孔２ｏの領域で露
出した珪素表面８に、二重Ｉ■カ６，７をマスクとして
用いて化学的な湿式異方性腐食処理を施こす。この腐食
処理は例えば２０％水酸化カリウム水溶液で行なう。こ
の異方性腐食処理は、この際得られた凹所１１内で断面
図（第４図）で見て壁部１８に沿って＜１１１＞面が露
出され、この凹所１１の底部１２がもとの７オトレジス
ト層１０内の孔２０よりも狭くなるように行なわれる６
・）・このようにすることにより得られる利点は後に詳
細に説明する。
出した珪素表面８に、二重Ｉ■カ６，７をマスクとして
用いて化学的な湿式異方性腐食処理を施こす。この腐食
処理は例えば２０％水酸化カリウム水溶液で行なう。こ
の異方性腐食処理は、この際得られた凹所１１内で断面
図（第４図）で見て壁部１８に沿って＜１１１＞面が露
出され、この凹所１１の底部１２がもとの７オトレジス
ト層１０内の孔２０よりも狭くなるように行なわれる６
・）・このようにすることにより得られる利点は後に詳
細に説明する。
上述した腐食処理は約０．６５μｍの深さまで行なう。
次に、周知のようにして約４ Ｑ ｎｍの酸化珪素層１
４’ｔ’凹所１１の底部１２および壁部１８上に５成長
させ、その後に約２００ ｎｍの窒化珪素層１５を全表
面上゛に設ける（第５図参照）。
４’ｔ’凹所１１の底部１２および壁部１８上に５成長
させ、その後に約２００ ｎｍの窒化珪素層１５を全表
面上゛に設ける（第５図参照）。
次に、異方性腐食処理、例えば窒化珪素層１５を塩素或
いは四塩化炭素を有する混合気体中で形成されたプラズ
マ成分と接触させる処理により、この窒化珪素層１５の
大部分を除去する。この異方性腐食処理（プラズマ腐食
或いはイオン腐食）の結果、凹所１１の底部１２すなわ
ち主表面を被覆する層１５の部分が完全に除去され、凹
所１１の側壁１８上では窒化物層１５の有効厚さが厚い
為その部分９が残存する。
いは四塩化炭素を有する混合気体中で形成されたプラズ
マ成分と接触させる処理により、この窒化珪素層１５の
大部分を除去する。この異方性腐食処理（プラズマ腐食
或いはイオン腐食）の結果、凹所１１の底部１２すなわ
ち主表面を被覆する層１５の部分が完全に除去され、凹
所１１の側壁１８上では窒化物層１５の有効厚さが厚い
為その部分９が残存する。
この腐食処理後、本例では装置に硼素イオンによるイオ
ン注入を行なう。このことを第６図に矢印１６で示す。
ン注入を行なう。このことを第６図に矢印１６で示す。
このイオン注入は、凹所１１の底部１２上では不純物１
７が酸化物１４を経て半導、体重体内に入り込むように
行なう。他のあらゆる領域では窒化物部分９と二重層６
，７とがマスクとして作用する。次の工程で酸化物層１
４を緩衝ＨＦ溶液中での灰食により除去する。この腐食
工程は第６図のイオン注入工程の前に行なうこともでき
ること勿論である。これにより第７図の構造のものが得
られる。
７が酸化物１４を経て半導、体重体内に入り込むように
行なう。他のあらゆる領域では窒化物部分９と二重層６
，７とがマスクとして作用する。次の工程で酸化物層１
４を緩衝ＨＦ溶液中での灰食により除去する。この腐食
工程は第６図のイオン注入工程の前に行なうこともでき
ること勿論である。これにより第７図の構造のものが得
られる。
本発明によれば、薄肉酸化物層１４を除去する腐食処理
を行なう為、約８００ ｎｍの距８１丘に亘るアンダー
エツチングにより酸化物層１４の一部が窒化物部分９の
下側から腐食除去され、凹所１１の底部１２において窒
化物の下側に空所１８が形成される。この点を示す為に
、第７図の一部を第８図に拡大して示した。
を行なう為、約８００ ｎｍの距８１丘に亘るアンダー
エツチングにより酸化物層１４の一部が窒化物部分９の
下側から腐食除去され、凹所１１の底部１２において窒
化物の下側に空所１８が形成される。この点を示す為に
、第７図の一部を第８図に拡大して示した。
次に、第７図の装置に局部酸化処理を行なう。
この場合、酸化物と窒化物との二重層６，７が主表面３
上での耐酸化マスクとして作用し、凹所１１の壁部１８
上での酸化物と窒化物との二重層１４．９も同じ作用を
する。しがし、それにもがかわらず、酸化剤（例えば水
と酸素との混合体）・が空所１８を経て薄肉酸化物１４
内に浸入するという事実の為に、酸化処理、中室化物部
分９がいわば上方に持上げられる。これと同時に壁部１
８が酸化されるも、その程度は、凹所１１の深さをある
深さとし、酸化物層１４の厚さを適当に（例えば２０〜
２００ ｎｍに）選択し、アンダーエツチング距離を適
当に（０，２〜１．５μｍに）選択することにより、生
麦＠８において活性半導体領域４の寸法が、フォトレジ
スト層１０内の孔２ｏを画成したマスクの寸法によって
のみ決まるようにした第１図に示す最終構造が得られる
ような程度にする。
上での耐酸化マスクとして作用し、凹所１１の壁部１８
上での酸化物と窒化物との二重層１４．９も同じ作用を
する。しがし、それにもがかわらず、酸化剤（例えば水
と酸素との混合体）・が空所１８を経て薄肉酸化物１４
内に浸入するという事実の為に、酸化処理、中室化物部
分９がいわば上方に持上げられる。これと同時に壁部１
８が酸化されるも、その程度は、凹所１１の深さをある
深さとし、酸化物層１４の厚さを適当に（例えば２０〜
２００ ｎｍに）選択し、アンダーエツチング距離を適
当に（０，２〜１．５μｍに）選択することにより、生
麦＠８において活性半導体領域４の寸法が、フォトレジ
スト層１０内の孔２ｏを画成したマスクの寸法によって
のみ決まるようにした第１図に示す最終構造が得られる
ような程度にする。
第１図の装置における二重層６，７および窒化物部分９
は、イオン注入、拡散等のような他の処理工程を行なう
前に既知のようにして除去しうる。
は、イオン注入、拡散等のような他の処理工程を行なう
前に既知のようにして除去しうる。
本発明による方法の変形例では、プラズマ腐食或いはイ
オン腐食により凹所１１に底部１２に対し直角な壁部１
８を設ける。凹所１１を形成した後、本例の吻合も酸化
珪素の薄肉層１４と窒化珪素の層１５とで全体を被覆す
る（第９図参照）。
オン腐食により凹所１１に底部１２に対し直角な壁部１
８を設ける。凹所１１を形成した後、本例の吻合も酸化
珪素の薄肉層１４と窒化珪素の層１５とで全体を被覆す
る（第９図参照）。
壁部１８上の窒化物部分９を除いた窒化珪素層、１５の
大部分を除去した後、薄肉酸化物１４が酸、化剤を受は
入れるようにする空所１８が凹所１１の底部１２の領域
に形成されるようにこの薄肉酸化物１４を腐食除法する
。所望に応じ酸化処理前に、底部１２に他の光腐食処理
を行ない、酸化剤、が空所１８内に一層容易に浸入しつ
るようにすることができる。この他の腐食処理の結果を
第１Ｏ図に一点鎖線１９で線図的に示す。その他の符号
は他の図の同一符号と同じ意味を有する。
大部分を除去した後、薄肉酸化物１４が酸、化剤を受は
入れるようにする空所１８が凹所１１の底部１２の領域
に形成されるようにこの薄肉酸化物１４を腐食除法する
。所望に応じ酸化処理前に、底部１２に他の光腐食処理
を行ない、酸化剤、が空所１８内に一層容易に浸入しつ
るようにすることができる。この他の腐食処理の結果を
第１Ｏ図に一点鎖線１９で線図的に示す。その他の符号
は他の図の同一符号と同じ意味を有する。
本発明は上述した例のみに限定されず、幾多の１゜変更
を加えうろこと勿論である。
を加えうろこと勿論である。
例えば、第６図に示すようなイオン注入は必ずしも必要
としない。更に前述したように、このイオン注入は、所
望に応じ、例えばＭＯＳ ）ランジスタで均一のしきい
値電圧を得る為に、薄肉酸化物ｌ５１４を除去した後に
或いは凹所を腐食形成した直後に行なうことができる。
としない。更に前述したように、このイオン注入は、所
望に応じ、例えばＭＯＳ ）ランジスタで均一のしきい
値電圧を得る為に、薄肉酸化物ｌ５１４を除去した後に
或いは凹所を腐食形成した直後に行なうことができる。
更に、種々の他の半導体材料や腐食剤等から適当なもの
を選択することができる。
を選択することができる。
第１図は、本発明方法により製造した半導体装置の一例
を示す断面図、 第２〜７図は、第１図の半導体装置をその種々の製造工
程で示す断面図、 第８図は、第７図の一部を拡大して示す断面図、第９お
よびｌ０ＩＪは、本発明の他の方法による中間工程を示
す断面図である。
を示す断面図、 第２〜７図は、第１図の半導体装置をその種々の製造工
程で示す断面図、 第８図は、第７図の一部を拡大して示す断面図、第９お
よびｌ０ＩＪは、本発明の他の方法による中間工程を示
す断面図である。
Claims (1)
- 【特許請求の範囲】 １ 出発材料を半導体本体とし、その主表面をその一部
を露出する腐食マスクにより被田し、前記の一部に異方
性腐食処理を行ない、これによる材料の除去により凹所
を形成し、この凹所の底部および側壁部を酸化物層およ
びこの酸化物層上に位置する耐酸化材料の層で被ぴし、
次にこれらの層を凹所の底部から除失し、その後に半導
体装置に選択酸化処理を行なって凹所に酸化物を充填す
ることにより、互いに誘電的に絶縁された半導体領域を
有する半導体装置を製造するに当り、酸化処理前に、凹
所の底部付近の耐酸化材料の層の縁部の下側で凹所の側
壁部上に位置する酸化物層の一部をアンダーエツチング
により除去することを特徴とする半導体装置の製造方法
。 λ 特許請求の範囲１記載の半導体装置の製造方法にお
いて、酸化物層を２０および２００ｎｍ間の厚さとする
ことを特徴とする半導体装置の製造方法。 ８、 特許請求の範囲１または２記載の半導体装置の製
造方法において、酸化物層を少くとも２０ｎｍ、多くと
も１．５μｍの距離に亘ってアンダーエツチングするこ
とを特徴とす不生導体装置の製造方法。 仮 特許請求の範囲１〜３のいずれか１つに記載の半導
体装置の製造方法において、前記の主表面を＜１００＞
面とすることを特徴とする半導体装置の製造方法。 氏 特許請求の範囲１〜４のいずれか１つに記載の半導
体装置の製造方法において、半導体本体を珪素を以って
構成し、前記の異方性腐食処理に対する腐食剤が水酸化
カリウムを有するようにすることを特徴とする半導体装
置の製造方法。 ａ 特許請求の範囲１〜５のいずれか１つに記載の半導
体装置の製造方法において、耐酸化層をプラズマ成分と
接触させることによりこの耐酸化層を除去することを特
徴とする半導体装置の製造方法。 ？、 特許請求の範囲１〜６のいずれか１つに記載の半
導体装置の製造方法において、耐酸化層を凹所から除去
した後で、半導体装置に選択酸化処理を行なう前に、前
記の凹所を第２の材料除去により更に深くすることを特
徴とする半導体装置の製造方法。 ＆ 特許請求の範囲７記載の半導体装置の製造方法にお
いて、前記の第２の材料除去を、除去スべき材料をプラ
ズマの成分と接触させることにより行なうことを特徴と
する半導体装置の製造方法。 ９、 特許請求の範囲１〜８のいずれか１つに記載の半
導体装置の製造方法において、半導体本体に凹所の底部
の領域でイオン注入により不純物を与えることを特徴と
する半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE8203903,A NL187373C (nl) | 1982-10-08 | 1982-10-08 | Werkwijze voor vervaardiging van een halfgeleiderinrichting. |
| NL8203903 | 1982-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5987832A true JPS5987832A (ja) | 1984-05-21 |
| JPH0473295B2 JPH0473295B2 (ja) | 1992-11-20 |
Family
ID=19840387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186079A Granted JPS5987832A (ja) | 1982-10-08 | 1983-10-06 | 半導体装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4533429A (ja) |
| JP (1) | JPS5987832A (ja) |
| CA (1) | CA1209722A (ja) |
| DE (1) | DE3334624A1 (ja) |
| FR (1) | FR2537341B1 (ja) |
| GB (1) | GB2129213B (ja) |
| IT (1) | IT1172413B (ja) |
| NL (1) | NL187373C (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2554638A1 (fr) * | 1983-11-04 | 1985-05-10 | Efcis | Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat |
| NL8401711A (nl) * | 1984-05-29 | 1985-12-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht. |
| JP2533078B2 (ja) * | 1984-11-27 | 1996-09-11 | ソニー株式会社 | 不純物拡散方法 |
| US4660278A (en) * | 1985-06-26 | 1987-04-28 | Texas Instruments Incorporated | Process of making IC isolation structure |
| IT1200725B (it) * | 1985-08-28 | 1989-01-27 | Sgs Microelettronica Spa | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
| JPS6281727A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | 埋込型素子分離溝の形成方法 |
| US4891092A (en) * | 1986-01-13 | 1990-01-02 | General Electric Company | Method for making a silicon-on-insulator substrate |
| US4704186A (en) * | 1986-02-19 | 1987-11-03 | Rca Corporation | Recessed oxide method for making a silicon-on-insulator substrate |
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| US4700461A (en) * | 1986-09-29 | 1987-10-20 | Massachusetts Institute Of Technology | Process for making junction field-effect transistors |
| US4729816A (en) * | 1987-01-02 | 1988-03-08 | Motorola, Inc. | Isolation formation process with active area protection |
| US5149669A (en) * | 1987-03-06 | 1992-09-22 | Seiko Instruments Inc. | Method of forming an isolation region in a semiconductor device |
| US4775644A (en) * | 1987-06-03 | 1988-10-04 | Lsi Logic Corporation | Zero bird-beak oxide isolation scheme for integrated circuits |
| FR2631488B1 (fr) * | 1988-05-10 | 1990-07-27 | Thomson Hybrides Microondes | Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication |
| JPH03156927A (ja) * | 1989-10-24 | 1991-07-04 | Hewlett Packard Co <Hp> | アルミ・メタライゼーションのパターン形成方法 |
| US5293061A (en) * | 1990-04-09 | 1994-03-08 | Seiko Instruments Inc. | Semiconductor device having an isolation layer region on the side wall of a groove |
| FR2672731A1 (fr) * | 1991-02-07 | 1992-08-14 | France Telecom | Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant. |
| KR950002188B1 (ko) * | 1992-02-12 | 1995-03-14 | 삼성전자주식회사 | 반도체 장치의 소자분리 방법 |
| KR950004972B1 (ko) * | 1992-10-13 | 1995-05-16 | 현대전자산업주식회사 | 반도체 장치의 필드산화막 형성 방법 |
| US5470783A (en) * | 1994-06-06 | 1995-11-28 | At&T Ipm Corp. | Method for integrated circuit device isolation |
| RU2096051C1 (ru) * | 1995-02-24 | 1997-11-20 | Григорий Борисович Альтшулер | Устройство для лазерной обработки биологической ткани (его варианты) |
| US5661073A (en) * | 1995-08-11 | 1997-08-26 | Micron Technology, Inc. | Method for forming field oxide having uniform thickness |
| US6830988B1 (en) | 2000-01-06 | 2004-12-14 | National Semiconductor Corporation | Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide |
| US6740592B1 (en) | 2001-12-03 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation scheme for border-less contact process |
| US20060052880A1 (en) * | 2004-09-09 | 2006-03-09 | Smith & Nephew, Inc. | Plasma sprayed porous coating for medical implants |
| GB0818156D0 (en) * | 2008-10-03 | 2008-11-12 | Smith & Nephew Orthopaedics Ag | Plasma spray process and products formed thereby |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456381A (en) * | 1977-10-14 | 1979-05-07 | Hitachi Ltd | Production of semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1437112A (en) * | 1973-09-07 | 1976-05-26 | Mullard Ltd | Semiconductor device manufacture |
| US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
| US4326332A (en) * | 1980-07-28 | 1982-04-27 | International Business Machines Corp. | Method of making a high density V-MOS memory array |
| EP0052948A1 (en) * | 1980-11-24 | 1982-06-02 | Motorola, Inc. | Oxide isolation process |
| US4356211A (en) * | 1980-12-19 | 1982-10-26 | International Business Machines Corporation | Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon |
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US4398992A (en) * | 1982-05-20 | 1983-08-16 | Hewlett-Packard Company | Defect free zero oxide encroachment process for semiconductor fabrication |
-
1982
- 1982-10-08 NL NLAANVRAGE8203903,A patent/NL187373C/xx not_active IP Right Cessation
-
1983
- 1983-09-23 US US06/535,124 patent/US4533429A/en not_active Expired - Fee Related
- 1983-09-24 DE DE19833334624 patent/DE3334624A1/de active Granted
- 1983-10-05 IT IT23153/83A patent/IT1172413B/it active
- 1983-10-05 GB GB08326578A patent/GB2129213B/en not_active Expired
- 1983-10-05 CA CA000438376A patent/CA1209722A/en not_active Expired
- 1983-10-05 FR FR8315867A patent/FR2537341B1/fr not_active Expired
- 1983-10-06 JP JP58186079A patent/JPS5987832A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456381A (en) * | 1977-10-14 | 1979-05-07 | Hitachi Ltd | Production of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4533429A (en) | 1985-08-06 |
| NL187373B (nl) | 1991-04-02 |
| NL187373C (nl) | 1991-09-02 |
| CA1209722A (en) | 1986-08-12 |
| FR2537341A1 (fr) | 1984-06-08 |
| IT8323153A0 (it) | 1983-10-05 |
| JPH0473295B2 (ja) | 1992-11-20 |
| DE3334624C2 (ja) | 1992-05-21 |
| DE3334624A1 (de) | 1984-04-12 |
| GB8326578D0 (en) | 1983-11-09 |
| FR2537341B1 (fr) | 1985-09-13 |
| GB2129213A (en) | 1984-05-10 |
| GB2129213B (en) | 1986-06-25 |
| NL8203903A (nl) | 1984-05-01 |
| IT1172413B (it) | 1987-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5987832A (ja) | 半導体装置の製造方法 | |
| US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
| US6285073B1 (en) | Contact structure and method of formation | |
| JPS6340337A (ja) | 集積回路分離法 | |
| KR100270464B1 (ko) | 함몰형 산화절연을 형성하는 방법 | |
| JPH06260497A (ja) | 半導体装置及びその製造方法 | |
| US6740574B2 (en) | Methods of forming DRAM assemblies, transistor devices, and openings in substrates | |
| JPS6123657B2 (ja) | ||
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JP2000100927A (ja) | トレンチ素子分離領域を有する半導体素子の製造方法 | |
| TW449866B (en) | Semiconductor transistor and process of manufacturing the same | |
| JP4170612B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH10242264A (ja) | 半導体装置の製造方法 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| JP3958454B2 (ja) | 半導体素子の隔離膜形成方法 | |
| KR100221633B1 (ko) | 소자격리 방법 | |
| JPS6322065B2 (ja) | ||
| US20070111413A1 (en) | Method for fabricating semiconductor device | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP2002009144A (ja) | 半導体装置の製造方法 |