JPH01110762A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01110762A JPH01110762A JP62268475A JP26847587A JPH01110762A JP H01110762 A JPH01110762 A JP H01110762A JP 62268475 A JP62268475 A JP 62268475A JP 26847587 A JP26847587 A JP 26847587A JP H01110762 A JPH01110762 A JP H01110762A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium silicide
- concentration diffusion
- oxide film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 239000010936 titanium Substances 0.000 claims abstract description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 4
- 230000000717 retained effect Effects 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にソース・ド
レインを構成する拡散層の形成方法に関する。
レインを構成する拡散層の形成方法に関する。
従来、CMO3型半導体装置のLDD構造を有するソー
ス・ドレイン拡散層のシート抵抗を小さくし、動作速度
を速めるために、ソース・トレイン拡散層上にチタンシ
リサイド膜を形成する方法が用いられている(例えば特
開昭61−287227号公報)。この場合、高濃度の
拡散層を形成するための不純物のイオン注入は、チタン
シリサイド膜形成直後に行なわれていた。
ス・ドレイン拡散層のシート抵抗を小さくし、動作速度
を速めるために、ソース・トレイン拡散層上にチタンシ
リサイド膜を形成する方法が用いられている(例えば特
開昭61−287227号公報)。この場合、高濃度の
拡散層を形成するための不純物のイオン注入は、チタン
シリサイド膜形成直後に行なわれていた。
上述した従来のCMO8型半導体装置の製造方法におい
ては、高濃度拡散層を半導体基板に形成するために、ア
ルミニウム(A1)又はレジストをマスクとして不純物
をイオン注入している。しかしながら、アルミニウム又
はレジストを直接チタンシリサイド膜上に形成してマス
クとして、不純物のイオン注入を行なう場合、チタンシ
リサイド膜とアルミニウムとが反応してチタンシリサイ
ド膜が変質したり、又はレジストを除去する際の酸素プ
ラズマ処理によりチタンシリサイド膜が酸化して変質し
チタンシリサイド膜の抵抗が大きく゛ なり、半導体装
置の信頼性が低下するという欠点がある。
ては、高濃度拡散層を半導体基板に形成するために、ア
ルミニウム(A1)又はレジストをマスクとして不純物
をイオン注入している。しかしながら、アルミニウム又
はレジストを直接チタンシリサイド膜上に形成してマス
クとして、不純物のイオン注入を行なう場合、チタンシ
リサイド膜とアルミニウムとが反応してチタンシリサイ
ド膜が変質したり、又はレジストを除去する際の酸素プ
ラズマ処理によりチタンシリサイド膜が酸化して変質し
チタンシリサイド膜の抵抗が大きく゛ なり、半導体装
置の信頼性が低下するという欠点がある。
本発明の目的は、チタンシリサイド膜の変質がなく、信
頼性の向上した半導体装置の製造方法を提供することに
ある。
頼性の向上した半導体装置の製造方法を提供することに
ある。
本発明の半導体装置の製造方法は、半導体基板上にゲー
ト酸化膜を介してゲート電極を形成する工程と、前記ゲ
ート電極をマスクとして不純物をイオン注入し前記半導
体基板に低濃度拡散層を形成する工程と、前記低濃度拡
散層を含む全面に絶縁膜を形成したのち異方性エツチン
グ法によりエツチングし前記ゲート電極の側面に絶縁膜
からなるサイドウオールを形成する工程と、全面にチタ
ン膜を形成したのちアニールし前記低濃度拡散層上にチ
タンシリサイド膜を形成したのち未反応のチタン膜を除
去する工程と、全面にシリコン酸化膜を形成したのち該
シリコン酸化膜及び前記チタンシリサイド膜を通して不
純物をイオン注入し前記低濃度拡散層内に高濃度拡散層
を形成する工程とを含んで構成される。
ト酸化膜を介してゲート電極を形成する工程と、前記ゲ
ート電極をマスクとして不純物をイオン注入し前記半導
体基板に低濃度拡散層を形成する工程と、前記低濃度拡
散層を含む全面に絶縁膜を形成したのち異方性エツチン
グ法によりエツチングし前記ゲート電極の側面に絶縁膜
からなるサイドウオールを形成する工程と、全面にチタ
ン膜を形成したのちアニールし前記低濃度拡散層上にチ
タンシリサイド膜を形成したのち未反応のチタン膜を除
去する工程と、全面にシリコン酸化膜を形成したのち該
シリコン酸化膜及び前記チタンシリサイド膜を通して不
純物をイオン注入し前記低濃度拡散層内に高濃度拡散層
を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図であり、本発
明をCMO3型半導体装置に適用した場合を示している
。
めの工程順に示した半導体チップの断面図であり、本発
明をCMO3型半導体装置に適用した場合を示している
。
まず、第1図(a)に示すように、P型シリコン基板1
0の表面にリン(P)をイオン注入し、その後、熱処理
を行なってNウェル11を形成する。次にボロン(B)
をイオン注入してチャンネルストッパー12を形成した
のち、選択酸化法によりフィールド酸化膜13を成長さ
せる。次に、?!!、酸化法により活性領域にゲート酸
化膜14を形成したのち、このゲート酸化膜14上にポ
リシリコンを成長させパターニングしてゲート電極15
を形成する。そしてPチャネル側においては、ボロン(
B)を30keV、1〜5X1013cm−2のエネル
ギーとドーズ量で注入し、Nチャネル側においてはリン
(P)を40keV、5〜10x1013cT11−2
のエネルギーとドーズ量で注入してそれぞれP−拡散層
17とN−拡散層16を形成する。次に、化学気相成長
法によりシリコン酸化膜を成長させたのち、反応性イオ
ンエツチング法によりこのシリコン酸化膜を全面異方性
エツチングを行ない、ゲート電極15の両側にサイドウ
オール18を形成する。
0の表面にリン(P)をイオン注入し、その後、熱処理
を行なってNウェル11を形成する。次にボロン(B)
をイオン注入してチャンネルストッパー12を形成した
のち、選択酸化法によりフィールド酸化膜13を成長さ
せる。次に、?!!、酸化法により活性領域にゲート酸
化膜14を形成したのち、このゲート酸化膜14上にポ
リシリコンを成長させパターニングしてゲート電極15
を形成する。そしてPチャネル側においては、ボロン(
B)を30keV、1〜5X1013cm−2のエネル
ギーとドーズ量で注入し、Nチャネル側においてはリン
(P)を40keV、5〜10x1013cT11−2
のエネルギーとドーズ量で注入してそれぞれP−拡散層
17とN−拡散層16を形成する。次に、化学気相成長
法によりシリコン酸化膜を成長させたのち、反応性イオ
ンエツチング法によりこのシリコン酸化膜を全面異方性
エツチングを行ない、ゲート電極15の両側にサイドウ
オール18を形成する。
次に、第1図(b)に示すように、シリコン基板全面に
チタン(Ti)をスパッタ法により400〜800人の
膜厚に形成したのち、窒素雰囲気中でランプアニールに
より約600°Cに加熱しチタンシリサイド膜1つを形
成したのち、アンモニアと過酸化水素水及び水の混合液
により未反応のチタンを除去する。続いて窒素雰囲気中
でランプアニールにより約800°Cに加熱しこのチタ
ンシリサイド膜19を低抵抗化する。その後、シラン(
SiH4)と酸素(02)を反応ガスとして用いた基板
温度400°Cの常圧熱化学気相成長法により、シリコ
ン酸化膜20を約200人の膜厚でシリコン基板全面に
成長させる。
チタン(Ti)をスパッタ法により400〜800人の
膜厚に形成したのち、窒素雰囲気中でランプアニールに
より約600°Cに加熱しチタンシリサイド膜1つを形
成したのち、アンモニアと過酸化水素水及び水の混合液
により未反応のチタンを除去する。続いて窒素雰囲気中
でランプアニールにより約800°Cに加熱しこのチタ
ンシリサイド膜19を低抵抗化する。その後、シラン(
SiH4)と酸素(02)を反応ガスとして用いた基板
温度400°Cの常圧熱化学気相成長法により、シリコ
ン酸化膜20を約200人の膜厚でシリコン基板全面に
成長させる。
次に、第1図(c)に示すように、アルミニウムからな
るマスク21をNチャネル側のみに形成したのち、この
マスク21を用いPチャネル側のみにボロンをエネルギ
ー30keV、ドーズ量5〜1 ox 1015cm−
2の条件でイオン注入してP”拡散層22を形成する。
るマスク21をNチャネル側のみに形成したのち、この
マスク21を用いPチャネル側のみにボロンをエネルギ
ー30keV、ドーズ量5〜1 ox 1015cm−
2の条件でイオン注入してP”拡散層22を形成する。
次に、第1図(d)に示すように、マスク21をリン酸
溶液によりエツチングし除去した後、Pチャネル側のみ
に再びアルミニウムからなるマスク21Aを形成し、こ
のマスクを用いてNチャネル側のみにヒ素(As)をエ
ネルギー70〜100keV、ドーズ量5〜l OX
10”cm−2の条件でイオン注入してN+拡散層24
を形成することによりLDD構造のソース・ドレイン拡
散層を完成させる。
溶液によりエツチングし除去した後、Pチャネル側のみ
に再びアルミニウムからなるマスク21Aを形成し、こ
のマスクを用いてNチャネル側のみにヒ素(As)をエ
ネルギー70〜100keV、ドーズ量5〜l OX
10”cm−2の条件でイオン注入してN+拡散層24
を形成することによりLDD構造のソース・ドレイン拡
散層を完成させる。
以下第1図(e)に示すように、リンガラス(PSG)
膜25を常圧熱化学気相成長法により成長させ、900
℃の温度で窒素雰囲気中で炉アニールを行なった後、コ
ンタクトホールを反応性イオンエツチングにより形成し
、スノマ・ツタ法番こよりアルミニウム膜を成長し、パ
ターニングしてアルミ電極26を形成してCMO3型半
導体装置を完成させる。
膜25を常圧熱化学気相成長法により成長させ、900
℃の温度で窒素雰囲気中で炉アニールを行なった後、コ
ンタクトホールを反応性イオンエツチングにより形成し
、スノマ・ツタ法番こよりアルミニウム膜を成長し、パ
ターニングしてアルミ電極26を形成してCMO3型半
導体装置を完成させる。
このように本実施例によれば、チタンシリサイド膜19
上にシリコン酸化膜20を形成したのちにアルミニウム
からなるマスク21.21Aを形成して不純物のイオン
注入を行なうため、アルミニウムとチタンシリサイド膜
との反応は防止される。従ってチタンシリサイド膜19
の変質は生ずることはない。
上にシリコン酸化膜20を形成したのちにアルミニウム
からなるマスク21.21Aを形成して不純物のイオン
注入を行なうため、アルミニウムとチタンシリサイド膜
との反応は防止される。従ってチタンシリサイド膜19
の変質は生ずることはない。
また、イオン注入のマスクとしてレジストを用いた場合
においても、レジスト除去に用いる酸素プラズマが直接
チタンシリサイド膜に接触することがないため、チタン
シリサイド膜が酸化されることはなくなる。更に不純物
のイオン注入の際の汚染物質がチタンシリサイド膜中に
混入することものなくなる。
においても、レジスト除去に用いる酸素プラズマが直接
チタンシリサイド膜に接触することがないため、チタン
シリサイド膜が酸化されることはなくなる。更に不純物
のイオン注入の際の汚染物質がチタンシリサイド膜中に
混入することものなくなる。
尚、上記実施例においてはチタンシリサイド股上のシリ
コン酸化膜を気相成長法により約200人の厚さに形成
した場合について説明したが、基板温度を400℃とし
、石英ターゲットを用いたRFスパッタ法により形成し
てもよく、その厚さは100〜300人程度が好ましい
。PFスパッタ法により形成されるシリコン酸化膜は、
気相成長法により形成されるものより緻密となるため、
不純物のイオン注入のマスクとして用いるアルミニウム
に対するバリア性が高くなる。更に、気相成長法の場合
のように、チタンシリサイド膜は酸素などの酸化性ガス
に触れることかないため、チタンシリサイド膜の変質は
より防止される。
コン酸化膜を気相成長法により約200人の厚さに形成
した場合について説明したが、基板温度を400℃とし
、石英ターゲットを用いたRFスパッタ法により形成し
てもよく、その厚さは100〜300人程度が好ましい
。PFスパッタ法により形成されるシリコン酸化膜は、
気相成長法により形成されるものより緻密となるため、
不純物のイオン注入のマスクとして用いるアルミニウム
に対するバリア性が高くなる。更に、気相成長法の場合
のように、チタンシリサイド膜は酸素などの酸化性ガス
に触れることかないため、チタンシリサイド膜の変質は
より防止される。
以上説明したように本発明は、チタンシリサイドが形成
された半導体基板上に、化学気相成長法又はスパッタ法
によりシリコン酸化膜を形成したのち不純物のイオン注
入を行ない高濃度拡散層を形成することにより、不純物
イオン注入のマスクとしてアルミニウム膜またはレジス
ト膜を使用してもこのシリコン酸化膜がバリアとなって
いるため、アルミニウムとチタンシリサイド膜は反応す
ることはなくなり、又レジスト除去の時の酸素プラズマ
処理によってもチタンシリサイド膜は酸化して変質する
ことはなくなる。従って信頼性の高い半導体装置を製造
できる効果がある。
された半導体基板上に、化学気相成長法又はスパッタ法
によりシリコン酸化膜を形成したのち不純物のイオン注
入を行ない高濃度拡散層を形成することにより、不純物
イオン注入のマスクとしてアルミニウム膜またはレジス
ト膜を使用してもこのシリコン酸化膜がバリアとなって
いるため、アルミニウムとチタンシリサイド膜は反応す
ることはなくなり、又レジスト除去の時の酸素プラズマ
処理によってもチタンシリサイド膜は酸化して変質する
ことはなくなる。従って信頼性の高い半導体装置を製造
できる効果がある。
第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 10・・・P型シリコン基板、11・・・Nウェル、1
2・・・チャンネルストッパー、13・・・フィールド
酸化膜、14・・・ゲート酸化膜、15・・・ゲート電
極、16・・・N−拡散層、17・・・P−拡散層、1
8・・・サイドウオール、1つ・・・チタンシリサイド
膜、20・・・シリコ酸化膜、21.21A・・・マス
ク、22・・・P+拡散層、24・・・N+拡散層、2
5・・・PSG膜、26・・・アルミ電極。
めの工程順に示した半導体チップの断面図である。 10・・・P型シリコン基板、11・・・Nウェル、1
2・・・チャンネルストッパー、13・・・フィールド
酸化膜、14・・・ゲート酸化膜、15・・・ゲート電
極、16・・・N−拡散層、17・・・P−拡散層、1
8・・・サイドウオール、1つ・・・チタンシリサイド
膜、20・・・シリコ酸化膜、21.21A・・・マス
ク、22・・・P+拡散層、24・・・N+拡散層、2
5・・・PSG膜、26・・・アルミ電極。
Claims (1)
- 半導体基板上にゲート酸化膜を介してゲート電極を形
成する工程と、前記ゲート電極をマスクとして不純物を
イオン注入し前記半導体基板に低濃度拡散層を形成する
工程と、前記低濃度拡散層を含む全面に絶縁膜を形成し
たのち異方性エッチング法によりエッチングし前記ゲー
ト電極の側面に絶縁膜からなるサイドウォールを形成す
る工程と、全面にチタン膜を形成したのちアニールし前
記低濃度拡散層上にチタンシリサイド膜を形成したのち
未反応のチタン膜を除去する工程と、全面にシリコン酸
化膜を形成したのち該シリコン酸化膜及び前記チタンシ
リサイド膜を通して不純物をイオン注入し前記低濃度拡
散層内に高濃度拡散層を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62268475A JPH0638482B2 (ja) | 1987-10-23 | 1987-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62268475A JPH0638482B2 (ja) | 1987-10-23 | 1987-10-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01110762A true JPH01110762A (ja) | 1989-04-27 |
JPH0638482B2 JPH0638482B2 (ja) | 1994-05-18 |
Family
ID=17459017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62268475A Expired - Lifetime JPH0638482B2 (ja) | 1987-10-23 | 1987-10-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0638482B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175626A (ja) * | 1989-12-04 | 1991-07-30 | Nmb Semiconductor:Kk | 集積回路およびその製法 |
US5330921A (en) * | 1991-03-19 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
JPH09107096A (ja) * | 1995-10-11 | 1997-04-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
-
1987
- 1987-10-23 JP JP62268475A patent/JPH0638482B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175626A (ja) * | 1989-12-04 | 1991-07-30 | Nmb Semiconductor:Kk | 集積回路およびその製法 |
US5330921A (en) * | 1991-03-19 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
JPH09107096A (ja) * | 1995-10-11 | 1997-04-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0638482B2 (ja) | 1994-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
US5726081A (en) | Method of fabricating metal contact of ultra-large-scale integration metal-oxide semiconductor field effect transistor with silicon-on-insulator structure | |
JPH01110762A (ja) | 半導体装置の製造方法 | |
JPH04715A (ja) | 半導体装置の製造方法 | |
KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
JPH03209834A (ja) | Mis型半導体装置の製造方法 | |
JP2926897B2 (ja) | 半導体装置の製造方法 | |
JP3376305B2 (ja) | 半導体装置の製造方法 | |
US6013554A (en) | Method for fabricating an LDD MOS transistor | |
JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
GB2172743A (en) | Forming gate sidewall oxide spacers | |
JP2525186B2 (ja) | 半導体装置の製造方法 | |
JPS60124972A (ja) | 半導体装置の製造方法 | |
JPH0338823A (ja) | 半導体装置の製造方法 | |
JPH04303944A (ja) | 半導体装置の製造方法 | |
JP2623711B2 (ja) | 半導体装置 | |
JP3467436B2 (ja) | 積層cmosインバータの製造方法 | |
JP3050190B2 (ja) | 半導体装置の製造方法 | |
KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
JP3108927B2 (ja) | 半導体装置の製造方法 | |
JPH01117066A (ja) | Mos型半導体装置の製造方法 | |
JPH11307774A (ja) | 半導体装置及びその製造方法 | |
JPS63261879A (ja) | 半導体装置の製造方法 | |
JP2738327B2 (ja) | Mos型半導体装置の製造方法 |