JPS6390150A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に素子間分離
領域の微細化を図るのに好適な半導体装置の製造方法に
関するものである。

〔従来の技術〕

ＩＣ，ＬＳＩ等の半導体装置では、半導体基板に形成し
た多数の素子を相互に絶縁分離するための領域を設ける
必要があシ、従来ＬＯＣＯ８（ローカル　オキシデーシ
ョン　オブ　シリコン：Ｌｏｃａｌ　Ｑｘｉｄａｔｉｏ
ｎ　ｏｆ　５ｉｌｉｃｏｎ）法と称する選択酸化法が利
用されている。この方法は、フィリップス　リサーチ　
リボ−）　（Ｐｈｉｌｉｐｓｌｅｓｅａｒｃｈ　Ｒｅｐ
ｏｒｔｓ　（Ｒｌｅｓ、Ｒｅｐｔｓ　）　）　２５　。

１１８−１３２．１９７０及びｐｈｉｌｉｐｓ几ｅｓｅ
ａｒｃｈｌｅｐｏｒｔｓ　（ＦＬｅｓ、　１ｅｐｔｓ）
　２６．　１５７−１６５゜１９７１等に記されている
。

本方法の場合、窒化シリコン膜を直接シリコン基板に被
着せしめ選択酸化を行なうと窒化シリコン膜の応力のた
めにシリコン基板に欠陥が発生する。そのため一般に熱
酸化膜を窒化シリコン膜とシリコン基板の間に挿入し応
力を緩和する方法が行なわれている。ところが選択酸化
時にこの熱酸化膜を通して横方向の酸化が進行するため
酸化膜が鳥のくちばし状に素子領域に食い込んで行く。

所謂、バーズビーク現象が起こる。このバーズビークの
横方向への食い込み長さは、熱酸化膜の厚さ、窒化シリ
コン膜の厚さ、酸化条件によって異なるが通常０．５〜
０．８μｍ程度である。したがってＬＳＩの集積度が増
大するとバーズビークの影響は大となり、集積度向上に
とって大きな妨げとなる。

このため、ＬＯＣＯ８法を改良した新たな分離領域形成
法が開発され、特開昭６０−６５５４４号として提案さ
れている。

この方法は、第２図（λ）〜（Ｅ）に示すように、先ず
シリコン基板２０上に第１の酸化シリコン膜２１と第１
の窒化シリコン膜２２および第２の酸化シリコン膜２３
を積層してこれをパターン形成しシリコン基板２０を露
出させた後、その上に第２の窒化シリコン膜２４及び第
３の酸化シリコン膜２５を重ね、更知これを異方性エツ
チングしてサイドウオール２６及び窒化シリコン膜２７
を形成する。しかる後に、イオン打ち込みを行なって素
子間分離領域にチャネルストッパ２８を形成し、更に酸
化シリコン膜２３．２６を除去した後選択酸化を行なう
ことによりシリコン基板２０の露呈面に厚い酸化シリコ
ン膜２９を形成し、かつ選択酸化のマスクとして利用し
た前記各膜２１，２２゜２４等を除去することによシ素
子間分離領域を形成する方法である。

この方法によれば、シリコン基板２０に堆積した窒化シ
リコン膜２４によりフィールド酸化膜２９の素子領域へ
の侵入を押さえることができ、素子領域を画成するマス
ク寸法通シの分離領域２９を形成できる。

〔発明が解決しようとする問題点〕

しかしながら、本発明者が上記ＬＯＣＯ８法Δ改良した
分離領域形成方法について詳しく検討したところ、マス
ク寸法通シの分離領域２９を得るためにはＳｆ基板上に
堆積する第２の窒化シリコン膜２７の幅を素子分離領域
すなわちフィールドの酸化膜２９の厚さの半分以上に設
定する必要があり、０．５μｍのフィールド酸化膜形成
を行なう場合には第２の窒化シリコン寝２７の幅を０．
３μｍ以上にしなければならないということが明らかに
なった。従って、この方法では０．８μｍ以下の素子分
離領域を形成することができないという問題があった。

本発明の目的は、素子領域へのバーズビークの食い込み
が無く、分離能力の高い素子分離領域を微細に構成する
ことができる半導体装置の製造方法を提供することにあ
る。

本発明の前記ならびＫそのほかの目的と新規な特徴は１
本明細書の記述及び添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

上記目的は、第１の酸化シリコン膜及び第１の窒化シリ
コン膜の２層を順次堆積させ素子領域の形状にパターン
形成グしたのち、前記第１の酸化シリコン膜及び第１の
窒化シリコン膜の２層の側面。

及び周囲のシリコン基板表面に第２の窒化シリコン膜を
気相化学反応法ｆＣＶＤ法）で堆積するのに先だって、
Ｓｉ基板表面のＳｉを直接窒化した窒化シリコン膜を形
成し、ＣＶＤ法で堆積した窒化シリコン膜との２層から
なる窒化シリコン膜とすることによシ達成される。

〔作用〕

３ｉ基板を直接窒化することによれば、窒化シリコン膜
とシリコン基板の間に酸化シリコン膜を介在させないた
め１選択酸化時の横方向への酸化の進行を防止すること
ができ、素子領域へのバーズビークの食い込みを無くす
ことができる。またＳｉ基板を直接窒化するととてより
形成した窒化シリコン膜は数１０Å以下と薄いので選択
酸化のマスクとして不充分であること、素子領域て堆積
されている窒化シリコン膜との間に酸化シリコンがある
ため素子領域の窒化シリコンと直接窒化した窒化シリコ
ンが連続的につながらないのでその境界からＳｉ基板の
酸化が進行してしまうことの２つの欠点をなくすため、
上記直接窒化した窒化シリコン膜上にＣＶＤ法によシさ
らに窒化シリコン膜を形成した。

〔実施例〕

以下１本発明を実施例によシ詳細に説明する。

実施例１ 先ず、第１図（Ａ）のようにＰ型シリコン基板ｌを酸化
して、シリコン基板ｌ上に５００人の第１の酸化シリコ
ン膜２を形成する。次にＣＶＤ法で２４００人の第１の
窒化シリコン膜３を形成する。

次いで、これを公知のフォトリソグラフィ技術を利用し
て同図（Ｂ）のようにパターンニングし、これらの膜を
素子形成領域にのみ残存させる。換言すれば、素子分離
領域を形成する部位を画成してこれを開口する。

次に１約８０００で３０分間、減圧（０，６Ｔｏｒｒ）
Ｎ　Ｈｓ雰囲気中でシリコン基板とＮ　Ｈｓを反応させ
て第２の窒化シリコン膜４を５人の厚さに形成する。

続いてＣＶＤ法で３００人の第３の窒化シリコン膜５、
及び第２の酸化シリコン膜６を同図（Ｃ）の如く被着す
る。窒化シリコン膜４の膜厚は後のフィールド酸化時に
結晶欠陥が発生しない範囲で適当に設定することができ
る。

そののちＲ，ＩＥ　（反応性イオンエツチング）法によ
１）ＣＶＤ法による酸化シリコン膜６及び窒化シリコン
膜５、さらに窒化シリコン膜４をエツチングし、同図（
Ｄ）のように、パターンニングされている前記酸化シリ
コン膜２、窒化シリコン膜３の側壁に配置されたサイド
ウオール７及びシリコン基板１に窒化シリコン膜８を形
成する。このサイドウオール７及び窒化シリコン膜８の
幅は、酸化シリコン膜６の膜厚てよってコントロールで
きる。たとえば酸化シリコン膜の厚さを厚くすればサイ
ドウオール７及び窒化シリコン膜８の幅を広くできる。

又窒化シリコン膜３も重要な役割上演ず°る。すなわち
パターン側壁にサイドウオール７を再現性良く残すため
には段差部が十分な高さを持っている必要があり、窒化
シリコン膜３はその高さを確保する役割をしている。父
後の工程でチャネルストッパを高エネルギでイオン打込
する時の有効攻マスクとなる。又第２．第３の窒化シリ
コン膜４．５のエツチングは必ずしも第２の酸化シリコ
ン膜６と一体的にエツチングする必要はなく、サイドウ
オール７を形成してからこれをマスクにエツチングして
もよい。

次に、同図（Ｅ）のように、前記酸化シリコン膜２、窒
化シリコン膜３及びサイドウオール７をマスクにして、
前記エツチング工程によシ露呈されたシリコン基板１の
主面をエツチングし、ここに凹部９を形成する。エツチ
ングはウェットエツチングあるいはドライエツチングで
行う。この凹部９の深さは素子の集積度や形成する素子
分離領域の寸法に応じて適宜設定される。また凹部９に
傾斜を持たせるとその後の選択酸化でより平坦な形状が
得られる。しかる上で、前記酸化シリコン膜２、窒化シ
リコン膜３とサイドウオール７をマスクにしてボロン等
のイオンを打ち込み、前記凹部９の底面ＫＰ型不純物打
ち込み層１０を形成する。

次に同図ＣＦ）のように、前記サイドウオール７をエツ
チング除去したのち、表面に現れた窒化シリコン膜３．
８をマスつてして露呈されているシリコン基板１の凹部
９表面を選択酸化し、ここに厚い酸化シリコン膜１１を
形成する。このとき、窒化シリコン膜８の下部も酸化さ
れるので端部は若干持ち上げられた形状とされる。また
前記ポロン打ち込み層１０は活性化されてＰ型のチャネ
ルストッパ１０人として構成され、この酸化シリコン膜
１１の下面ばそって形成される。次いで窒化シリコン膜
３．８を除去することにより、同図（Ｇ）のような素子
分離領域構造が完成される。

以下、常法によりゲート絶縁膜１２をシリコン基板１の
主面酸化てよシ形成し、かつ多結晶シリコンでゲート電
極１３を形成してシリコン基板１にＮ型不純物をイオン
打ち込みしてＮ型のソース・ドレイン領域１４を形成す
ることによシ、同図（Ｈ）のようにＮチャネルＭＯ８型
トランジスタを構成できる。図中、１５．１６は夫々酸
化シリコン膜、リンシリケートガラスからなる眉間絶縁
膜、１７．１８はソース・ドレインの各電極、１９は保
護絶縁膜である。

本実施例によシ裂遺したＭＯＳトランジスタはマスク寸
法通シの素子領域１分離領域を得ることができ、集積度
を著しく向上させることができる。

実施例２ 第１の実施例と同様の方法で、第１図（Ｂ）のように、
第１の酸化シリコン膜２及び第１の窒化シリコン膜３を
素子形成領域にのみ残存させる。

しかる後に、１１５０Ｃで３０秒間Ｎ２雰囲気中で高温
？高速熱処理し、５人の第２の窒化シリコン膜４を形成
する。以下、第１の実施例と同様の方法で、第１図（Ｈ
）のよりなＮチャネルＭＯ８ｆｉトランジスタを構成す
る。

本実施例により製造したＭＯＳトランジスタは、第１の
実施例と同様に、マスク寸法通りの素子領域・分離領域
を得ることができ、集積度を著しく向上させることがで
きる。また第１の実施例に比べて第２の窒化シリコン膜
４を短時間で形成することができ、本実施例によるＭＯ
Ｓ）ランジスタの製造時間を大幅に短縮することができ
る。

実施例３ 第１の実施例と同様の方法で、第１図ＣＢ）のように、
第１の酸化シリコン膜２及び第１の窒化シリコン膜３を
素子形成領域てのみ残存させる。

しかる後に、１０００Ｃで１時間ＮＨｓ’Ｊ囲気中で熱
処理し、５０人の７４２の窒化シリコン膜４を形成する
。以下、第１の実施例と同様の方法で、第１図（Ｈ）の
よりなＮチャネルＭＯＳ型トランジスタを構成する。本
実施例によシ製造したＭＯＳトランジスタでは、第１．
第２の実施例と同様にマスク寸法通りの素子領域・分離
領域を得ることができ、集積度を著しく向上させること
ができる。

〔発明の効果〕

本発明によれば、シリコン基板表面のシリコンを窒素と
直接反応させることにより形成した窒化シリコン膜と、
ＣＶＤ法による窒化シリコン膜との２層膜からなる窒化
シリコン膜を形成することＫより、０６５μｍのフィー
ルド酸化を行なう場合でも窒化シリコン膜の幅が０．２
μｍであれば、素子領域へのバーズビークの食い込みを
無くすことができ、分離能力の高い微細な素子分離領域
を構成することができる。

また、窒化シリコン膜をＣＶＤ法による窒化シリコン膜
のみで形成した場合にはｓ　Ｓ　ｓ基板の洗浄や乾燥法
に依存してシリコン基板と上記窒化シリコン膜との間に
介在する酸化シリコン膜の膜厚や膜質が不安定であるた
め選択酸化時に部分的に異常なバーズビークの食い込み
が生じていた。しかしながら１本発明によれば、シリコ
ン基板と窒化シリコン膜との間ては酸化シリコン膜が全
く存在しないため１選択酸化時の異常なバーズビークの
食い込みを完全て防止することができる。

なお１本発明は上記実施例に限定されるものではなく、
その要旨を逸脱しない範囲で種々変更可能であることは
いうまでもない。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）ば、本発明の一実施例による素子
間分離工程を示すＮチャネルＭＯＳ型トランジスタの断
面図である。 第２図（Ａ）〜（Ｅ）は従来の素子間分離工程を示す断
面図である。 １・・・シリコン基板、２・・・第１の酸化シリコン膜
。 ３・・・第１の窒化シリコン膜、４・・・第２の窒化シ
リコン膜、５・・・第３の窒化シリコン膜、６・・・４
４２の酸化シリコン膜、７・・・サイドウオール、８・
・・窒化シリコン膜、９・・・凹部％　１０・・・ポロ
ン打ち込み層、１０Ａ・・・チャネルストッパ、１１・
・・酸化シリコン膜、１２・・・ゲート絶縁膜、１３・
・・ゲート電極、１４・・・ソース・ドレイン領域、１
５・・・酸化シリコン膜、１６・・・リンシリケートガ
ラス、１７・・・ソース電極、１８・・・ドレイン電極
、１９・・・保護膜。

Claims (1)

【特許請求の範囲】
1. １、シリコン基板表面に第１の酸化シリコン膜と第１の
   窒化シリコン膜の少なくとも２層膜を順次堆積し素子分
   離領域の該２層膜を選択的に除去し、該２層膜から成る
   パターンの周囲のシリコン基板表面上に第２の窒化シリ
   コン膜を設け、窒化シリコンをマスクとして選択酸化を
   行つて素子分離構造を形成する半導体装置の製造方法に
   おいて、上記第２の窒化シリコン膜が、シリコン基板表
   面のシリコンを窒素原子と反応させることにより形成し
   た窒化シリコン膜と、気相化学反応法で堆積した窒化シ
   リコン膜から成ることを特徴とする半導体装置の製造方
   法。