JPH0217931B2 - - Google Patents
Info
- Publication number
- JPH0217931B2 JPH0217931B2 JP11471881A JP11471881A JPH0217931B2 JP H0217931 B2 JPH0217931 B2 JP H0217931B2 JP 11471881 A JP11471881 A JP 11471881A JP 11471881 A JP11471881 A JP 11471881A JP H0217931 B2 JPH0217931 B2 JP H0217931B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate electrode
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にシ
リコンゲートMOS FETのソース及びドレイン
電極のコンタクト窓の自己整合法による開口方法
に関する。
リコンゲートMOS FETのソース及びドレイン
電極のコンタクト窓の自己整合法による開口方法
に関する。
半導体装置を高集積化するため、その構成要素
の各素子がますます微細化され、高集積化される
現況下にあつて、MOS FETのソース及びドレ
イン電極のコンタクト窓を開口する工程における
位置合わせ余裕を不要化することが重要な課題と
なつている。特にMOS FETを短チヤネル化す
る場合には、この位置合わせ余裕を排除すること
が素子の微細化にとつて不可欠の要件となる。
の各素子がますます微細化され、高集積化される
現況下にあつて、MOS FETのソース及びドレ
イン電極のコンタクト窓を開口する工程における
位置合わせ余裕を不要化することが重要な課題と
なつている。特にMOS FETを短チヤネル化す
る場合には、この位置合わせ余裕を排除すること
が素子の微細化にとつて不可欠の要件となる。
そのため上記コンタクト窓を開口する際の位置
合せ余裕を不要化するための製造方法が種々提唱
されているが、いずれも十分に満足し得るものと
は言い難い。
合せ余裕を不要化するための製造方法が種々提唱
されているが、いずれも十分に満足し得るものと
は言い難い。
本発明の目的はソース及びドレイン電極のコン
タクト窓をゲート電極と自己整合して形成し得る
半導体装置の製造方法を提供することにある。
タクト窓をゲート電極と自己整合して形成し得る
半導体装置の製造方法を提供することにある。
本発明の特徴は、半導体基板表面に素子形成領
域を画定する素子間絶縁分離領域を形成する工程
と、前記素子形成領域表面の所定部分にゲート絶
縁膜を介してゲート電極とその上に第１の絶縁膜
を形成する工程と、前記素子形成領域表面の残り
の部分に前記第１の絶縁膜より薄い第２の絶縁膜
及び前記ゲート電極の側面に第３の絶縁膜を形成
する工程と、前記ゲート電極上面部及び側面部を
含む半導体基板上にプラズマ化学気相成長法によ
り第４の耐酸化性絶縁膜を形成する工程と、該第
４の絶縁膜の、前記半導体基板に対する直立面に
被着した部分のエツチングレートが他の部分より
大きいことを利用して、前記ゲート電極側面部に
被着せる第４の絶縁膜をエツチング除去する工程
と、残留せる前記第４の絶縁膜をマスクとして半
導体基板に酸化処理を施こすことにより前記ゲー
ト電極側面部に、前記第３の絶縁膜との膜厚の和
が前記第２の絶縁膜より厚くなるようにシリコン
の酸化膜を成長せしめる工程と、前記第４の絶縁
膜を除去する工程と、前記第２の絶縁膜が前記第
１の絶縁膜及びゲート電極の側面部の絶縁膜の厚
さよりも薄いことを利用して全面エツチングする
ことにより、前記第２の絶縁膜を除去する工程と
を含むことにある。
域を画定する素子間絶縁分離領域を形成する工程
と、前記素子形成領域表面の所定部分にゲート絶
縁膜を介してゲート電極とその上に第１の絶縁膜
を形成する工程と、前記素子形成領域表面の残り
の部分に前記第１の絶縁膜より薄い第２の絶縁膜
及び前記ゲート電極の側面に第３の絶縁膜を形成
する工程と、前記ゲート電極上面部及び側面部を
含む半導体基板上にプラズマ化学気相成長法によ
り第４の耐酸化性絶縁膜を形成する工程と、該第
４の絶縁膜の、前記半導体基板に対する直立面に
被着した部分のエツチングレートが他の部分より
大きいことを利用して、前記ゲート電極側面部に
被着せる第４の絶縁膜をエツチング除去する工程
と、残留せる前記第４の絶縁膜をマスクとして半
導体基板に酸化処理を施こすことにより前記ゲー
ト電極側面部に、前記第３の絶縁膜との膜厚の和
が前記第２の絶縁膜より厚くなるようにシリコン
の酸化膜を成長せしめる工程と、前記第４の絶縁
膜を除去する工程と、前記第２の絶縁膜が前記第
１の絶縁膜及びゲート電極の側面部の絶縁膜の厚
さよりも薄いことを利用して全面エツチングする
ことにより、前記第２の絶縁膜を除去する工程と
を含むことにある。
以下本発明の一実施例を図面を用いて説明す
る。
る。
第１図〜第８図は本発明の一実施例をその製造
工程の順に説明する要部断面図である。第１図に
おいて１はシリコン（Si）基板、２は選択酸化法
によつて形成したフイールド酸化膜、３はフイー
ルド酸化膜により画定された素子形成領域、４は
ゲート酸化膜、５は例えばシリコン多結晶よりな
るゲート電極、６はゲート電極５の上面を被覆す
る第１の絶縁膜で、本実施例では二酸化シリコン
（SiO2）膜を用いた。
工程の順に説明する要部断面図である。第１図に
おいて１はシリコン（Si）基板、２は選択酸化法
によつて形成したフイールド酸化膜、３はフイー
ルド酸化膜により画定された素子形成領域、４は
ゲート酸化膜、５は例えばシリコン多結晶よりな
るゲート電極、６はゲート電極５の上面を被覆す
る第１の絶縁膜で、本実施例では二酸化シリコン
（SiO2）膜を用いた。
ここまでは通常の製造工程に従つて進めてよ
い。即ち、Si基板１表面にフイールド酸化膜２を
形成し、素子形成領域３表面を一旦露出させ、次
いで素子形成領域３表面に加熱酸化法により約
500［Å］の厚さのゲート酸化膜４を形成し、その
上に化学気相成長（CVD）法によりシリコン多
結晶層５を成長させ、更にこれを酸化する等の方
法で第１のSiO2膜６を凡そ3000〜4000［Å］の厚
さに形成した後、パターニング工程を経て、同図
に示すようにゲート酸化膜４、ゲート電極（厚さ
凡そ4000〜5000［Å］）、第１のSiO2膜６が形成さ
れる。
い。即ち、Si基板１表面にフイールド酸化膜２を
形成し、素子形成領域３表面を一旦露出させ、次
いで素子形成領域３表面に加熱酸化法により約
500［Å］の厚さのゲート酸化膜４を形成し、その
上に化学気相成長（CVD）法によりシリコン多
結晶層５を成長させ、更にこれを酸化する等の方
法で第１のSiO2膜６を凡そ3000〜4000［Å］の厚
さに形成した後、パターニング工程を経て、同図
に示すようにゲート酸化膜４、ゲート電極（厚さ
凡そ4000〜5000［Å］）、第１のSiO2膜６が形成さ
れる。
次いでこれに加熱酸化処理を施こして第２図に
見られるように、素子形成領域３表面並びにゲー
ト電極５側面を酸化して、100〜500［Å］の厚さ
の第２のSiO2膜７、第３のSiO2膜８形成する。
見られるように、素子形成領域３表面並びにゲー
ト電極５側面を酸化して、100〜500［Å］の厚さ
の第２のSiO2膜７、第３のSiO2膜８形成する。
次いでプラズマCVD法により第３図に示す如
く基板１上全面に窒化シリコン（Si3N4）膜（第
３の絶縁膜）９を500〜3000［Å］の厚さに形成す
る。このようにプラズマCVD法により皮膜を形
成した場合には、ゲート電極５の側壁面のように
直立面ないしは直立に近い面に被着した部分９′
の膜質が非常に粗となり、そのため平坦部に被着
した膜に較べて薬品に対する被エツチレートが著
しく増大する。
く基板１上全面に窒化シリコン（Si3N4）膜（第
３の絶縁膜）９を500〜3000［Å］の厚さに形成す
る。このようにプラズマCVD法により皮膜を形
成した場合には、ゲート電極５の側壁面のように
直立面ないしは直立に近い面に被着した部分９′
の膜質が非常に粗となり、そのため平坦部に被着
した膜に較べて薬品に対する被エツチレートが著
しく増大する。
そこでSi基板１を例えば濃度２［％］程度に希
釈した弗酸（HF）溶液で処理すると、第４図に
示すようにSi3N4膜９のうちゲート電極５の側壁
面に被着された部分９′のみが速やかに除去され、
その下層の第３のSiO2膜８が露呈する。この工
程において、上記ゲート電極５の側壁面以外に被
着せるSi3N4膜９や第３のSiO2膜８は、上述の２
［％］程度のHF溶液では殆んどおかされない。
釈した弗酸（HF）溶液で処理すると、第４図に
示すようにSi3N4膜９のうちゲート電極５の側壁
面に被着された部分９′のみが速やかに除去され、
その下層の第３のSiO2膜８が露呈する。この工
程において、上記ゲート電極５の側壁面以外に被
着せるSi3N4膜９や第３のSiO2膜８は、上述の２
［％］程度のHF溶液では殆んどおかされない。
次いで上記残留せるSi3N4膜９をマスクとして
Si基板１に加熱酸化処理を施こす。すると周知の
如くSi3N4膜９に被覆されている部分ではSiO2膜
は成長せず、Si3N4膜の存在しない部分ではSiO2
膜の酸化が進行してSiO2膜が成長する。従つて
第５図に示すようにゲート電極５の側壁面の第３
のSiO2膜８は厚さを増大する。その厚さは実用
上2000〜4000［Å］程度に制御する。
Si基板１に加熱酸化処理を施こす。すると周知の
如くSi3N4膜９に被覆されている部分ではSiO2膜
は成長せず、Si3N4膜の存在しない部分ではSiO2
膜の酸化が進行してSiO2膜が成長する。従つて
第５図に示すようにゲート電極５の側壁面の第３
のSiO2膜８は厚さを増大する。その厚さは実用
上2000〜4000［Å］程度に制御する。
次いで第６図に示すように燐酸（H3PO4）等
により残留せるSi3N4膜９を除去し、更にHF系
の薬品により基板１表面の薄い第２のSiO2膜７
を除去する。このときゲート電極５の上面及び側
壁面のSiO2膜６，８もおかされるが、前述の除
去すべきSiO2膜７より遥かに厚いので、若干厚
さを減じるがすべて除去されることはない。
により残留せるSi3N4膜９を除去し、更にHF系
の薬品により基板１表面の薄い第２のSiO2膜７
を除去する。このときゲート電極５の上面及び側
壁面のSiO2膜６，８もおかされるが、前述の除
去すべきSiO2膜７より遥かに厚いので、若干厚
さを減じるがすべて除去されることはない。
以上によりソース及びドレイン領域のコンタク
ト窓１０，１１が形成されたのであるが、このコ
ンタクト窓１０，１１の位置はゲート電極５と自
己整合して決定され、位置決めのためのホト工程
を使用していない。従つてコンタクト窓１０，１
１を開口するための位置合わせ余裕を設ける必要
がなくなり、素子が微細化される。
ト窓１０，１１が形成されたのであるが、このコ
ンタクト窓１０，１１の位置はゲート電極５と自
己整合して決定され、位置決めのためのホト工程
を使用していない。従つてコンタクト窓１０，１
１を開口するための位置合わせ余裕を設ける必要
がなくなり、素子が微細化される。
このあとは通常の製造工程に従つて進めてよ
く、即ち、第７図に示すようにコンタクト窓１
０，１１部にイオン注入法或いは拡散法により所
望の不純物［例えばｎチヤネル素子の場合には砒
素（As）、燐（Ｐ）］を導入してソース及びドレ
イン領域１２，１３を形成し、更に第８図に示す
ようにアルミニウム（Al）のような導電材料よ
りなるソース及びドレインの電極配線１４，１５
を形成して本実施例によるMOS FETの完成体
が得られる。
く、即ち、第７図に示すようにコンタクト窓１
０，１１部にイオン注入法或いは拡散法により所
望の不純物［例えばｎチヤネル素子の場合には砒
素（As）、燐（Ｐ）］を導入してソース及びドレ
イン領域１２，１３を形成し、更に第８図に示す
ようにアルミニウム（Al）のような導電材料よ
りなるソース及びドレインの電極配線１４，１５
を形成して本実施例によるMOS FETの完成体
が得られる。
なおソース及びドレイン領域１２，１３は上記
一実施例の如く、コンタクト窓１０，１１を開口
した後に形成してもよく、前記第１図或いは第２
図により説明した工程のあとイオン注入法により
形成してもよい。
一実施例の如く、コンタクト窓１０，１１を開口
した後に形成してもよく、前記第１図或いは第２
図により説明した工程のあとイオン注入法により
形成してもよい。
以上説明した如く本発明によれば、ソース及び
ドレイン領域のコンタクト窓をゲート電極と自己
整合して形成し得るので、位置合わせ余裕を設け
る必要がない。従つて半導体装置の微細化、高密
度化が容易となる。
ドレイン領域のコンタクト窓をゲート電極と自己
整合して形成し得るので、位置合わせ余裕を設け
る必要がない。従つて半導体装置の微細化、高密
度化が容易となる。
第１図〜第８図は本発明の一実施例を製造工程
の順に示す要部断面図であつて、図中、１は半導
体基板、２は素子間絶縁分離領域、３は素子形成
領域、４はゲート絶縁膜、５はゲート電極、６は
第１の絶縁膜、７は第２の絶縁膜、８は第３の絶
縁膜、９，９′は第４の絶縁膜、１０，１１はソ
ース及びドレイン電極のコンタクト窓を示す。
の順に示す要部断面図であつて、図中、１は半導
体基板、２は素子間絶縁分離領域、３は素子形成
領域、４はゲート絶縁膜、５はゲート電極、６は
第１の絶縁膜、７は第２の絶縁膜、８は第３の絶
縁膜、９，９′は第４の絶縁膜、１０，１１はソ
ース及びドレイン電極のコンタクト窓を示す。
Claims (1)
- １ 半導体基板表面に素子形成領域を画定する素
子間絶縁分離領域を形成する工程と、前記素子形
成領域表面の所定部分にゲート絶縁膜を介してゲ
ート電極とその上に第１の絶縁膜を形成する工程
と、前記素子形成領域表面の残りの部分に前記第
１の絶縁膜より薄い第２の絶縁膜及び前記ゲート
電極の側面に第３の絶縁膜を形成する工程と、前
記ゲート電極上面部及び側面部を含む半導体基板
上にプラズマ化学気相成長法により第４の耐酸化
性絶縁膜を形成する工程と、該第４の絶縁膜の、
前記半導体基板に対する直立面に被着した部分の
エツチングレートが他の部分より大きいことを利
用して、前記ゲート電極側面部に被着せる第４の
絶縁膜をエツチング除去する工程と、残留せる前
記第４の絶縁膜をマスクとして半導体基板に酸化
処理を施こすことにより前記ゲート電極側面部
に、前記第３の絶縁膜との膜厚の和が前記第２の
絶縁膜より厚くなるようにシリコンの酸化膜を成
長せしめる工程と、前記第４の絶縁膜を除去する
工程と、前記第２の絶縁膜が前記第１の絶縁膜及
びゲート電極の側面部の絶縁膜の厚さよりも薄い
ことを利用して全面エツチングすることにより、
前記第２の絶縁膜を除去する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11471881A JPS5815278A (ja) | 1981-07-21 | 1981-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11471881A JPS5815278A (ja) | 1981-07-21 | 1981-07-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5815278A JPS5815278A (ja) | 1983-01-28 |
| JPH0217931B2 true JPH0217931B2 (ja) | 1990-04-24 |
Family
ID=14644875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11471881A Granted JPS5815278A (ja) | 1981-07-21 | 1981-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815278A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068612A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| FR2720331B1 (fr) * | 1994-05-27 | 1996-09-06 | Ier | Imprimerie à guide mobile pour le support à imprimer. |
-
1981
- 1981-07-21 JP JP11471881A patent/JPS5815278A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5815278A (ja) | 1983-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH0217931B2 (ja) | ||
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| US6743690B2 (en) | Method of forming a metal-oxide semiconductor transistor | |
| JPS62285468A (ja) | Ｌｄｄ電界効果トランジスタの製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6390150A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH11176925A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPS6117144B2 (ja) | ||
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH0296377A (ja) | 半導体装置の製造方法 | |
| JPH05868B2 (ja) | ||
| JPH06283676A (ja) | 半導体装置の製造方法 | |
| JPS6046548B2 (ja) | 相補型半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPS61212067A (ja) | 半導体装置の製法 |