JPS62291941A - 半導体装置における素子間分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〈産業上の利用分野〉 本発明は半導体装置の製造方法、特に例えばＭＯ５型半
導体装置において、各能動素子間を絶縁する素子間分離
方法の改良に関するものである。

〈従来の技術〉 例えば、シリコンを半導体として用いた半導体装置、特
にＭＯ５型半導体装置において、各能動素子を分離する
だめの素子分離方法としては、従来、第２図（ａ）〜（
ｉ）に示す方法が用いられている。

即ち、まず第２図（ａ）に示すンリコン基板２１の表面
２２上：（、熱酸化法によって酸化シリコン贅２３を形
成させ、この酸化シリコン層２３の上に化学的気相成長
法ＣＣＶＤ法）によって窒化シリコン啼２４を形成し、
第２図（ｂ）に示す構造が得られる。次に写真蝕刻法に
より窒化シリコン層２４上に所望のパターンのフォトレ
ジスト層２５を形成させ、第２図（ｃ）に示す構造が得
られる。次にこのフォトレジスト層２５をマスクとして
窒化シリコン層２４をリアクチプ・イオン−エツチング
法（ＲＩＥ法）によってエツチング処理し、第２図（ｄ
）に示すよ、うな構造とする。次いで第２図（ｅ）に示
すように、素子分離領域にフィールド反転防止のために
シリコン基板２１と同一導電型の不純物、例えばｐ形基
板の場合は硼素イオンＢ＋をイオン注入して硼素イオン
注入層２６を形成させる。その後フォトレジスト層２５
を溶解し第２図（ｆ）に示す構造を得る。次に得られた
基板を高温で長時間熱酸化処理することにより厚い酸化
膜２７を形成させて第２図（ｇ）に示す構造を得る。こ
の場合酸化膜２７は窒化シリコ／層２４の下方まで形成
される。次に窒化シリコン層２４をＲＩＥ法によって除
去し第２図（ｈ）に示す構造が得られる。次に弗酸系の
緩衝液に浸漬して厚い酸化膜２７の一部と薄い酸化膜２
３を除いて第２図（ｉ）に示す構造とじ厚い酸化膜２７
で分離された素子形成領域２８が形成される。次いでこ
のようにして得られた素子形成領域２８上に所望の素子
を形成させて半導体装置が製造される。

〈発明が解決しようとする問題点〉 しかし上記の従来法では、第２図（ｇ）〜（１）に示さ
れているように、素子形成領域２８はフォトレジスト層
２５でマスクされた面積よりも狭くなっているので、素
子を高密度化できない。また、第２図（ｉ）に示すよう
に基板２１上に大きな段差が生じるため、素子形成領域
２８上に配置する配線の断線や写真蝕刻法によるパター
ンの加工精度が低下しやすい。更には、フィールド反転
防止のためにイオン注入された不純物が、その後の高温
熱酸化処理により素子形成領域２８にまで拡散し、その
結果能動素子のしきい値電圧の制御が不可能になり、半
導体装置の動作不良を発生させるなどの欠点がある。

この発明は上記のような問題点を改善するだめになされ
たもので、絶縁性に優れ、平坦な構造を有する高密度の
半導体装置の素子分離方法を提供することを目的とする
ものである。

く問題点を解決するための手段〉 上記の目的を達成するため、本発明の半導体装置におけ
る素子間分離方法は、半導体基板の素子形成領域上に、
側壁部を有するマスク材を形成する工程と、上記のマス
ク材を用いて上記の半導体基板の素子分離領域をエツチ
ングして、この半導体基板に傾斜を有する溝部を形成す
る工程と、次いで上記のマスク材の側壁部のみを選択的
に除去し、上記の溝部で囲まれた上記の半導体表面の素
子形成領域表面の周辺部を露呈せしめる工程と、次いで
上記の側壁部を除去したマスク材を用いて上記の半導体
基板の素子分離領域及び素子形成領域表面の周辺部にこ
の半導体基板と同一導電型の不純物をイオン注入する工
程と、次いで上記の側壁部を除去したマスク材をエツチ
ングした後、全面を薄く酸化する工程と、次いで上記の
酸化膜上に絶縁膜を形成し、平坦化法により上記の素子
分離領域と素子形成領域を平坦にする工程と、しかる後
に上記の素子形成領域に所望の素子を形成する工程とを
備えるように構成している。

なおこの発明を適用できる半導体基板としては、シリコ
ン、ガリウム砒素、ガリウムアルミニウム砒素などの半
導体基板が挙げられる。

〈実施例〉 次に本発明を図面を参照して実施例によって説明するが
、本発明を限定するものではない。

第１図（ａ）〜（至）はそれぞれ、本発明の一実施例の
各工程を示したものである。

まず第１図（ａ）に示す比抵抗２０Ω・Ｇ　のＰ形（１
００）シリコン基板１の表面２に第１図（ｂ）に示すよ
うに熱酸化法で０．５μｍ厚の酸化シリコン膜３を形成
し、次いで通常の写真蝕刻法により、第１囲い）に示す
ように所望のパターンの７オトレジスト層４を形成する
。

次いでフォトレジスト層４をマスクとして、反応性イオ
ンエツチング法により異方エツチングを行うことにより
、同図（ｄ）に示す構造を得る。

次いで、フォトレジスト層４を溶解除去して同図（ｅ）
に示す構造を得る。

次に、同図（ｆ）に示すようにＥＣＲ（Ｅｌｅｃｔｒｏ
ｎＣｙｃｌｏｔｒｏｎ　Ｒｅ５ｏｎａｎｃｅ）プラズ？
ＣＶＤ法により、酸化シリコン５を０．２μｍ厚に形成
し、その後反応性イオンエツチング（ＲＩＥ）を施して
、酸化シリコンの側壁５（例えば０．２μｍ幅）を形成
して、同図（ｇ）に示す構造を得る。

続いて、上記側壁部５を有するフォトレジスト３をマス
クとしてシリコン基板１を深さ０．６μｍで、かつマス
クの外周縁から酸化膜の周縁方向に０．１μｍ程度反応
性イオンエツチング法によってエツチングし、素子分離
領域６に傾斜を有する溝部を同図（ｈ）のように形成す
る。

次に、ウェットエツチング処理を行なって、酸化膜３の
周縁が露出する程度にマスクの一部を選択的に除去し、
シリコン基板１の素子形成領域表面の周辺部７を露呈き
せ、同図（ｉ）に示す構造を得る０ 次に、残存する酸化膜３をマスクとしてシリコン基板１
と同導電型の不純物である硼素イオン１６を例えば１×
１０　Ｃｌ１１　程度注入し、同図（］）に示すように
、溝形状の素子分離領域６の底部と傾斜部とにイオン注
入層である不純物層８を形成する。

尚、第１図Ｕ）で素子形成領域周辺部を露呈してイオン
注入を行う理由は本周辺部における寄生チャネルを防止
することにある。

次に弗酸系の緩衝液に浸漬することにより、マスク層３
を除去して、同図（ｋ）に示す構造を得る。

次に、同図（２）に示すように熱酸化法により全面に３
０　ｎｍ厚の酸化膜９を形成し、その上にＣＶＤ法によ
りシリコン酸化膜１０を例えば０．７μｍ堆積する。

続いてエッチバック法などの平坦化処理を行い同図（ホ
）のような構造とし、素子分離領域１１で分離された素
子形成面１２を有する半導体基板を得る０ 次いで通常の工程によりこの素子形成面１１上に所望の
素子を形成することにより半導体装置が完了することに
なる。

上記の方法によれば素子形成領域が狭くならないため、
素子の高密度化が可能となる。さらに、シリコン酸化膜
の側壁を利用することにより、素子形成領域表面の周辺
部と素子分離領域に同時にイオン注入が可能であり、素
子分離領域の溝部の反転防止および溝側壁部の寄生チャ
ネルを防止することが可能である。さらに、平坦な構造
を実現できるため、配線の断線防止や写真蝕刻法による
高精度加工が可能である。さらには、素子分離領域の形
成に高温で長時間の熱酸化処理工程が不要なため、工程
の簡略化とともに、フィールド反転防止のための不純物
の拡散を防止でき、能動素子のしきい値電圧の制御が可
能となり良好な半導体装置を実現できる等多くの利点を
有する。さらにＮチャネルＭＯ３）ランジスタに限らず
各種の半導体装置に適用できるのは勿論のことである。

〈発明の効果〉 以上のように本発明の方法は矢のような利点を有する。

（１）素子形成領域が従来のように狭くならないので素
子を高密度化できる。

（１１）素子分離領域のシリコンとの界面は、熱酸化膜
であるため、絶縁特性に優れている。

（ｉｉｉ）　　シリコン酸化膜の側壁を利用することに
より、素子形成領域表面の周辺部と素子分離領域に同時
にイオン注入が可能であり、その結果素子分離領域の溝
部の反転防止及び溝側壁部の寄生チャネルの防止を行う
ことができる。

ｑＩＴＩ）平坦な構造を実現できるので、配線の断線防
止や写真蝕刻法による高精度加工ができる。

（Ｖ）　　素子分離領域の形成に高温で長時間の熱酸化
処理工程が不要なため、工程の簡略化とともに、フィー
ルド反転防止のだめの不純物の拡散を防止できて能動素
子のしきい値電圧の制御が可能となり良好な半導体層を
装置を製造することが゛　できる。

【図面の簡単な説明】

第１図（ａ）乃至（へ）はそれぞれ本発明の方法の一実
施例を示す工程説明図、第２図（ａ）乃至（１）はそれ
ぞれ従来方法を示す工程説明図である。 １；・ｊ、シリコン基板、２・・・シリコン基板表面、
３・・酸化膜、４・・・フォトレジスト層、５・・・酸
化膜、５′・・・側壁部、訃・・不純物層（イオン注入
層）、９゜１０・・・酸化膜、１１・・・素子分離形成
領域、１２・・・素子形成領域。 代理人　弁理士　杉　山　毅　至（他１名）箔１図 第１図 第１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の素子形成領域上に側壁部を有するマス
   ク材を形成する工程と、 上記マスク材を用い上記半導体基板の素子分離領域をエ
   ッチングして該半導体基板に傾斜を有する溝部を形成す
   る工程と、 次いで上記マスク材の側壁部のみを選択的に除去し上記
   溝部で囲まれた上記半導体表面の素子形成領域表面の周
   辺部を露呈せしめる工程と、次いで上記側壁部を除去し
   たマスク材を用い上記半導体基板の素子分離領域及び素
   子形成領域表面の周辺部に該半導体基板と同一導電型の
   不純物をイオン注入する工程と、 次いで上記側壁部を除去したマスク材をエッチングした
   後、全面を薄く酸化する工程と、次いで上記酸化膜上に
   絶縁膜を形成し、平坦化法により上記素子分離領域と素
   子形成領域を平坦にする工程と、 しかるのち上記素子形成領域に所望の素子を形成する工
   程と を具備したことを特徴とする半導体装置における素子間
   分離方法。