JP2003017693A - 半導体素子のトランジスタ及びその製造方法 - Google Patents

半導体素子のトランジスタ及びその製造方法

Info

Publication number
JP2003017693A
JP2003017693A JP2001371099A JP2001371099A JP2003017693A JP 2003017693 A JP2003017693 A JP 2003017693A JP 2001371099 A JP2001371099 A JP 2001371099A JP 2001371099 A JP2001371099 A JP 2001371099A JP 2003017693 A JP2003017693 A JP 2003017693A
Authority
JP
Japan
Prior art keywords
transistor
semiconductor substrate
forming
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001371099A
Other languages
English (en)
Other versions
JP3854136B2 (ja
Inventor
Joo-Hyoung Lee
周 炯 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003017693A publication Critical patent/JP2003017693A/ja
Application granted granted Critical
Publication of JP3854136B2 publication Critical patent/JP3854136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ＬＤＤ領域の下部に酸素イオン注
入層が形成された半導体素子のトランジスタ及びその製
造方法を提供することを可能にすることを目的としてい
る。 【解決手段】 素子分離膜の形成された半導体基板の活
性領域に所定の深さイオンを注入して絶縁層を形成する
段階と、チャネル領域の半導体基板上にゲート絶縁膜及
びゲート電極を形成する段階と、絶縁層上部の半導体基
板にＬＤＤ領域を形成する段階と、全体上部面に絶縁膜
を形成した後、ゲート電極の側壁には絶縁膜スペーサが
形成され、且つスペーサの側部にはＬＤＤ領域及び絶縁
層がエッチングされて溝が形成されるようにエッチング
工程を行う段階と、溝にエピシリコン層を成長させた
後、エピシリコン層に不純物イオンを注入してＬＤＤ構
造の接合領域を形成する段階と、ゲート電極及び接合領
域の表面にシリサイド層を形成する段階とからなること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のトラン
ジスタ及びその製造方法に係り、特にＬＤＤ(lightly d
oped drain)領域の下部に酸素イオン注入層が形成され
た半導体素子のトランジスタ及びその製造方法に関す
る。
【０００２】
【従来の技術】一般に、半導体素子の集積度が増加する
につれてトランジスタの大きも減少し、トランジスタの
大きさの減少によっていろいろの電気的特性が低下する
という問題が生ずる。
【０００３】このような問題点を解決するために、最近
は絶縁膜上にシリコン層が形成されたＳＯＩ(Silicon O
n Insulator)構造、或いは内部に酸素層が形成されたＳ
ＩＭＯＸ(Separation by Implantation of Oxygen)構造
の基板を用いてトランジスタを形成する。
【０００４】ところが、このような構造の基板を用いる
と、トランジスタが絶縁膜または酸素層の上部に形成さ
れるため、基板と電気的にフロート(floating)された状
態を維持し、これにより接合領域と基板間のしきい値電
圧が変動するというボディ効果(Body effect)、及び正
孔が基板に放出されないで接合領域へ移動することによ
りパンチスルー(Punch through)が誘発されるというキ
ンク効果(Kink effect)などが発生し、素子の信頼性が
低下する。
【０００５】従って、このような現象が発生しないよう
にするため、絶縁膜または酸素層が貫通されるようにコ
ンタクトホールを形成し、その内部にプラグを形成して
トランジスタが電気的にフロートされないようにする
が、この場合、複雑なコンタクトホールの形成工程が追
加されなければならない。
【０００６】さらに、素子の集積度が増加するにつれて
シリサイドが基板に深く浸透され、これにより接合漏洩
電流が急激に増加するという問題点が生ずる。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、単結晶シリコンからなるバルク基板を用いるが、Ｌ
ＤＤ領域の下部に酸素の注入された絶縁層を形成するこ
とにより、ＳＯＩ構造またはＳＩＭＯＸ構造の基板を用
いる場合と同一の効果を得ることができ、素子の高集積
化による電気的特性の低下及び接合漏洩電流の増加を防
止することができる半導体素子のトランジスタ及びその
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体素子のトランジスタは、トレン
チ構造の素子分離膜が形成された半導体基板と、チャネ
ル領域の半導体基板上に形成され、ゲート絶縁膜によっ
て半導体基板と電気的に分離されるゲート電極と、ゲー
ト電極の両側部の半導体基板にＬＤＤ構造で形成された
接合領域からなる半導体素子のトランジスタにおいて、
接合領域のＬＤＤ領域の下部にイオンが注入された絶縁
層が形成されることを特徴とする。
【０００９】また、本発明に係る半導体素子のトランジ
スタ製造方法は、素子分離膜の形成された半導体基板の
活性領域に所定の深さイオンを注入して絶縁層を形成す
る段階と、チャネル領域の半導体基板上にゲート絶縁膜
及びゲート電極を形成する段階と、絶縁層上部の半導体
基板にＬＤＤ領域を形成する段階と、全体上部面に絶縁
膜を形成した後、ゲート電極の側壁には絶縁膜スペーサ
が形成され、スペーサの側部にはＬＤＤ領域及び絶縁層
がエッチングされて溝が形成されるようにエッチング工
程を行う段階と、溝にエピシリコン層を成長させた後、
エピシリコン層に不純物イオンを注入してＬＤＤ構造の
接合領域を形成する段階と、ゲート電極及び接合領域の
表面にシリサイド層を形成する段階とからなることを特
徴とする。
【００１０】前記半導体基板は、チョクラルスキー法で
製造されたバルク形態の単結晶シリコン基板であり、前
記イオンは酸素であり、前記絶縁層は半導体基板の表面
から５００〜１０００Åの深さに形成されることを特徴
とする。
【００１１】
【発明の実施の形態】以下、添付図に基づいて本発明を
詳細に説明する。
【００１２】図１〜図７は本発明に係る半導体素子のト
ランジスタ製造方法を説明するための素子の断面図であ
る。
【００１３】図１に示すように、半導体基板１の素子分
離領域にトレンチ構造の素子分離膜２を形成する。前記
半導体基板１としてはチョクラルスキー(Czocharalski)
法で製造されたバルク形態の単結晶シリコン基板を使用
する。
【００１４】図２に示すように、活性領域の前記半導体
基板１に、例えば酸素イオンを所定の深さに注入して絶
縁層５を形成した後、チャネル領域の半導体基板１上に
ゲート絶縁膜３及びゲート電極４を形成する。前記絶縁
層５は、酸素イオンの注入されたＳＩＭＯＸ構造で形成
され、前記半導体基板１の表面から５００〜１０００Å
の深さに形成される。
【００１５】また、前記絶縁層５を形成した後、高温熱
処理を行って基板１の表面部に存在する金属性不純物
（Ｃｕ、Ｎｉ、Ｆｅなど）、結晶欠陥などが前記絶縁層
５に捕獲(getting)されるようにすることで、素子の動
作時に漏洩電流の流れが減少し、素子の性能が改善され
るようにすることができる。
【００１６】図３に示すように、前記絶縁層５上部の半
導体基板１にＬＤＤイオンを注入してＬＤＤ領域６を形
成する。
【００１７】図４に示すように、全体上部面に絶縁膜を
形成した後、全面エッチングして前記ゲート電極４の側
壁にスペーサ１０を形成する。前記エッチング工程で露
出された部分の前記ＬＤＤ領域６及び絶縁層５がエッチ
ングされるようにして、前記スペーサ１０の側部に溝
（Ａ部分）が形成されるようにする。
【００１８】図５に示すように、選択的エピタキシャル
成長(Selective Epitaxial Growth)法で露出した半導体
基板１を成長させ、前記溝（Ａ部分）にエピシリコン層
７が形成されるようにする。
【００１９】図６に示すように、前記エピシリコン層７
に不純物イオンを注入して接合領域７ａの形成を完了す
る。前記エピシリコン層７は前記素子分離膜２より２０
０〜５００Å程度高く成長されるようにする。
【００２０】図７に示すように、前記ゲート電極４及び
接合領域７ａの表面にシリサイド層８を形成する。前記
図５のように前記エピシリコン層７を素子分離膜２より
高く成長させることにより、前記素子分離膜２の上部界
面の損失が発生しないため、界面を通じたシリサイド層
の成長が発生しない。
【００２１】
【発明の効果】上述したように、本発明は、単結晶シリ
コンからなるバルク基板を用いるが、ＬＤＤ領域の下部
に酸素イオンの注入された絶縁層を形成することによ
り、ＳＯＩまたはＳＩＭＯＸ基板を用いる場合と同一の
効果を得、素子の電気的特性の低下を防止する。
【００２２】つまり、本発明は、１）酸素イオンが注入
された絶縁層以外の部分によって素子が基板とフローテ
ィングされていない状態を維持するようにすることによ
り、ＳＯＩまたはＳＩＭＯＸ基板使用の時に発生するボ
ディ効果またはキンク効果が発生せず、２）ＬＤＤ領域
の下部に形成された絶縁層によって接合イオンの側面拡
散が遮断されるようにすることにより、短チャネル効果
の発生が防止される。
【００２３】なお、本発明は、接合領域として用いられ
るエピシリコン層を素子分離膜より高く成長させ、素子
分離膜の界面の損傷が防止されるようにすることによ
り、シリサイドの浸透による漏洩電流の発生が防止され
る。
【図面の簡単な説明】
【図１】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【図２】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【図３】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【図４】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【図５】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【図６】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【図７】本発明に係る半導体素子のトランジスタ製造方
法を説明するための素子の断面図である。
【符号の説明】 １ 半導体基板 ２ 素子分離膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ 絶縁層 ６ ＬＤＤ領域 ７ エピシリコン層 ７ａ 接合領域 ８ シリサイド層 １０ スペーサ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 トレンチ構造の素子分離膜が形成された
    半導体基板と、 チャネル領域の半導体基板上に形成され、ゲート絶縁膜
    によって半導体基板と電気的に分離されるゲート電極
    と、 前記ゲート電極の両側部の半導体基板にＬＤＤ構造で形
    成された接合領域からなる半導体素子のトランジスタに
    おいて、 接合領域のＬＤＤ領域の下部に、イオンの注入された絶
    縁層が形成されることを特徴とする半導体素子のトラン
    ジスタ。
  2. 【請求項２】 前記半導体基板は、チョクラルスキー法
    で製造されたバルク形態の単結晶シリコン基板であるこ
    とを特徴とする請求項１記載の半導体素子のトランジス
    タ。
  3. 【請求項３】 前記イオンは酸素であることを特徴とす
    る請求項１記載の半導体素子のトランジスタ。
  4. 【請求項４】 前記絶縁層は前記半導体基板の表面から
    ５００〜１０００Åの深さに形成されることを特徴とす
    る請求項１記載の半導体素子のトランジスタ。
  5. 【請求項５】 素子分離膜が形成された半導体基板の活
    性領域に所定の深さイオンを注入して絶縁層を形成する
    段階と、 チャネル領域の半導体基板上にゲート絶縁膜及びゲート
    電極を形成する段階と、 前記絶縁層上部の半導体基板にＬＤＤ領域を形成する段
    階と、 全体上部面に絶縁膜を形成した後、前記ゲート電極の側
    壁には絶縁膜スペーサが形成され、且つ絶縁膜スペーサ
    の側部にはＬＤＤ領域及び絶縁層がエッチングされて溝
    が形成されるようにエッチング工程を行う段階と、 前記溝にエピシリコン層を成長させた後、エピシリコン
    層に不純物イオンを注入してＬＤＤ構造の接合領域を形
    成する段階と、 ゲート電極及び接合領域の表面にシリサイド層を形成す
    る段階とからなること特徴とする半導体素子のトランジ
    スタ製造方法。
  6. 【請求項６】 前記半導体基板は、チョクラルスキー法
    で製造されたバルク形態の単結晶シリコン基板であるこ
    とを特徴とする請求項５記載の半導体素子のトランジス
    タ製造方法。
  7. 【請求項７】 前記イオンは酸素であることを特徴とす
    る請求項５記載の半導体素子のトランジスタ製造方法。
  8. 【請求項８】 前記絶縁層は半導体基板の表面から５０
    ０〜１０００Åの深さに形成されることを特徴とする請
    求項５記載の半導体素子のトランジスタ製造方法。
  9. 【請求項９】 前記エピシリコン層は前記素子分離膜よ
    り２００〜５００Å高く形成されることを特徴とする請
    求項５記載の半導体素子のトランジスタ製造方法。
  10. 【請求項１０】 前記絶縁層を形成する段階から、前記
    半導体基板の表面部に存在する金属性不純物及び結晶欠
    陥が前記絶縁層に捕獲されるようにするため高温熱処理
    する段階をさらに含んでなることを特徴とする請求項５
    記載の半導体素子のトランジスタ製造方法。
JP2001371099A 2001-06-25 2001-12-05 半導体素子のトランジスタ及びその製造方法 Expired - Fee Related JP3854136B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0036387A KR100463953B1 (ko) 2001-06-25 2001-06-25 반도체 소자의 트랜지스터 및 그 제조 방법
KR2001-36387 2001-06-25

Publications (2)

Publication Number Publication Date
JP2003017693A true JP2003017693A (ja) 2003-01-17
JP3854136B2 JP3854136B2 (ja) 2006-12-06

Family

ID=19711313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001371099A Expired - Fee Related JP3854136B2 (ja) 2001-06-25 2001-12-05 半導体素子のトランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US6624036B2 (ja)
JP (1) JP3854136B2 (ja)
KR (1) KR100463953B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004894A (ja) * 2006-06-26 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
JP2009060134A (ja) * 2008-11-10 2009-03-19 Elpida Memory Inc 半導体装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454125B1 (ko) * 2001-12-18 2004-10-26 삼성전자주식회사 반도체 소자 및 그 제조방법
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US7271403B2 (en) * 2002-12-13 2007-09-18 Intel Corporation Isolating phase change memory devices
KR100498475B1 (ko) * 2003-01-07 2005-07-01 삼성전자주식회사 모스 전계 효과 트랜지스터 구조 및 그 제조 방법
KR100487564B1 (ko) 2003-07-07 2005-05-03 삼성전자주식회사 높여진 소오스/드레인 영역을 갖는 반도체 소자 및 그제조방법
CN100431112C (zh) * 2003-12-12 2008-11-05 联华电子股份有限公司 硅化金属制造的方法
KR100630767B1 (ko) 2005-09-08 2006-10-04 삼성전자주식회사 에피택셜 영역을 구비하는 모스 트랜지스터의 제조방법
US8569837B2 (en) * 2007-05-07 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having elevated source/drain regions
CN102543696B (zh) * 2010-12-17 2014-12-17 中国科学院微电子研究所 一种半导体器件的制造方法
CN107785319B (zh) * 2016-08-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110391299B (zh) * 2018-04-23 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863949A (zh) * 2019-04-30 2020-10-30 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011281A (ko) * 1991-11-14 1993-06-24 김광호 반도체장치 및 그 제조방법
KR970030505A (ko) * 1995-11-29 1997-06-26 김주용 얕은 소스/드레인 결합 영역 형성방법
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
KR100239707B1 (ko) * 1996-11-27 2000-01-15 김영환 반도체 소자의 제조방법
US5908313A (en) * 1996-12-31 1999-06-01 Intel Corporation Method of forming a transistor
JPH1187664A (ja) * 1997-04-28 1999-03-30 Nippon Steel Corp 半導体装置及びその製造方法
JPH118379A (ja) * 1997-06-16 1999-01-12 Toshiba Corp 半導体装置及びその製造方法
KR100293270B1 (ko) * 1998-06-01 2001-11-30 김충환 씨모스 트랜지스터 제조방법
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
KR20000065719A (ko) * 1999-04-08 2000-11-15 김영환 반도체 소자 및 그 제조방법
JP2001068669A (ja) * 1999-08-30 2001-03-16 Sony Corp 半導体装置の製造方法
US6417054B1 (en) * 2001-01-26 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method for fabricating a self aligned S/D CMOS device on insulated layer by forming a trench along the STI and fill with oxide

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004894A (ja) * 2006-06-26 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
US7829419B2 (en) 2006-06-26 2010-11-09 Elpida Memory, Inc. Semiconductor device and method for manufacturing the same
JP2009060134A (ja) * 2008-11-10 2009-03-19 Elpida Memory Inc 半導体装置及びその製造方法
JP4728378B2 (ja) * 2008-11-10 2011-07-20 エルピーダメモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20030001610A (ko) 2003-01-08
US20020195660A1 (en) 2002-12-26
JP3854136B2 (ja) 2006-12-06
US6624036B2 (en) 2003-09-23
KR100463953B1 (ko) 2004-12-30

Similar Documents

Publication Publication Date Title
KR100246602B1 (ko) 모스트랜지스터및그제조방법
KR100261170B1 (ko) 반도체소자 및 그 제조방법
US6881630B2 (en) Methods for fabricating field effect transistors having elevated source/drain regions
JPH11186564A (ja) 半導体デバイス及びその製造方法
JP2007250855A (ja) 半導体装置及びその製造方法
JP2701762B2 (ja) 半導体装置及びその製造方法
KR100529455B1 (ko) 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
US5552329A (en) Method of making metal oxide semiconductor transistors
JP3854136B2 (ja) 半導体素子のトランジスタ及びその製造方法
KR20030045633A (ko) 반도체 장치와 그 제조 방법
JP2002076112A (ja) 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法
US6693018B2 (en) Method for fabricating DRAM cell transistor having trench isolation structure
KR20000056248A (ko) 소오스/드레인 영역의 수평방향 확산을 방지하는 전계효과 트랜지스터 및 그 제조방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR100944342B1 (ko) 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 제조방법
KR100419024B1 (ko) 트랜지스터의 제조 방법
KR20020002012A (ko) 트랜지스터 및 그 제조 방법
KR100464535B1 (ko) 반도체소자의 트랜지스터 형성 방법
KR100295687B1 (ko) 모스 트랜지스터 제조방법
KR20000003936A (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR100356793B1 (ko) 비씨-에스오아이 소자의 제조방법
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법
KR100528447B1 (ko) 리프레시 특성을 개선시킨 반도체소자 및 그 제조 방법
KR100569708B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees