CN100431112C - 硅化金属制造的方法 - Google Patents

硅化金属制造的方法 Download PDF

Info

Publication number
CN100431112C
CN100431112C CNB2003101225644A CN200310122564A CN100431112C CN 100431112 C CN100431112 C CN 100431112C CN B2003101225644 A CNB2003101225644 A CN B2003101225644A CN 200310122564 A CN200310122564 A CN 200310122564A CN 100431112 C CN100431112 C CN 100431112C
Authority
CN
China
Prior art keywords
metal silicide
processing method
formation
forms
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101225644A
Other languages
English (en)
Other versions
CN1627483A (zh
Inventor
吴炳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2003101225644A priority Critical patent/CN100431112C/zh
Publication of CN1627483A publication Critical patent/CN1627483A/zh
Application granted granted Critical
Publication of CN100431112C publication Critical patent/CN100431112C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在此揭露硅化金属(silicide)制造的处理方法。首先,有一半导体结构具有一半导体表面与一绝缘表面。其次,在半导体表面形成一外延层。接着,处理半导体结构,其中处理步骤中对绝缘表面的移除速率大于对外延层的移除速率,然后,在形成外延层的半导体结构上形成一金属层,最后,加热外延层以形成硅化金属。经过上述的处理步骤,可避免于绝缘表面上形成硅化金属而造成元件品质上的劣化。

Description

硅化金属制造的方法
【技术领域】
本发明是关于半导体制作的方法,特别是关于一种改进硅化金属制作的方法。
【背景技术】
由于半导体制作尺寸的缩小,则寄生电阻如接触电阻以及片电阻会增加。而为了减少寄生电阻,硅化金属(Silicide)制作是广受注意以及欢迎的。在各种不同的硅化金属中,二硅化钴(CoSi2)以及二硅化钛(TiSi2)是最被受重视以及学习的。它们可以被应用到自行对准硅化金属制作(SALICIDE)中以及在不同硅化金属中以显示出其最低的电阻率。且对于改进热稳定,以及磊晶地成长硅化金属都是被需要的。
图1A至图1D显示现有技术制作的顺序。图1A显示一基本半导体结构101,它包含一具有两掺杂区103A,103B的底材102,一具有向上表面以及多数个侧面的栅极电极104,一间隙壁105位于栅极电极104的每一个侧面上及留有一部份掺杂区103A,103B曝露出来,以及隔离元件(isolation device)或称数个绝缘物106A,106B以阻隔其它半导体结构。图1B显示沉积一外延硅(Epitaxial Silicon)111,在掺杂区103A,103B曝露出来的部份以及栅极电极104的向上表面;同时,一部份的外延硅以及致污物112附着在间隙壁105以及数个绝缘物106A,106B上。图1C显示沉积一金属钴(Cobalt,Co)121在外延硅111上。最后,图1D显示一加热过程,且快速热回火(RTA)是被广泛地使用在硅化金属制作以及形成硅化金属131步骤中。
参阅图1D,一厚的硅化金属层会引起一高的接合漏电流以及低可靠性。而厚的硅化金属层消耗来自半导体底材的结晶硅,就像厚的硅化金属接近就会引起一高的接合漏电流。还有在间隙壁上的硅化金属,也会引起桥接漏电流,此漏电流会由栅极电极到掺杂区而造成误动作甚至使该半导体失效。
【发明内容】
鉴于上述的发明背景中,硅化金属于绝缘间隙壁以及绝缘物上造成诸多缺点。本发明的目的为提供一种方法,并在不增加制作困难度,去除位于绝缘间隙壁以及绝缘物上的杂质,进而改善制作性能的方法。
一硅化金属制造的方法已揭露在接下来的实施例中,首先,一半导体结构具有一半导体表面与一绝缘表面。其次,形成一外延层于该半导体表面。接着,处理该半导体结构,其中,该处理步骤中对该绝缘表面的移除速率大于对该外延层的移除速率,然后,形成一金属层于形成该外延层的该半导体结构上,最后,加热以使该外延层与该金属层作用而形成硅化金属。该处理步骤避免硅化金属形成在该绝缘表面,以至于降低元件的特性。
【附图说明】
图1A至图1D显示对于现有硅化金属结构制造的代表性图示;以及
图2A至图2E显示对于本发明硅化金属结构制造的代表性图示。
【具体实施方式】
以下对制作与方法并不包含集成电路制造的完整流程。本发明所沿用的现有技术,在此仅作重点式的引用,以助本发明的叙述。而且下述内文中相关图示并未依比例绘制,其作用仅在表现本发明的方法特征。
本发明的内容可经由下述实施例与其相关图示的叙述而揭示。首先,一半导体结构具有一半导体表面与一绝缘表面。其次,形成一外延层于该半导体表面。接着,处理该半导体结构,其中,该处理步骤中对该绝缘表面的移除速率大于对该外延层的移除速率,然后,形成一金属层于形成该外延层的该半导体结构上,最后,加热以使该外延层与该金属层作用而形成硅化金属。该处理步骤避免硅化金属形成在该绝缘表面,以至于降低元件的特性。
本发明的一实施例显示在图2A至图2E。图2A表示一可用任何适当的方法产生的基本半导体结构201,其包含一有多个掺杂区203A,203B的底材202,一有一向上表面以及多数个侧面的栅极电极204,一间隙壁205位于栅极电极204侧面上且留有一部份掺杂区203A,203B暴露在外,以及多数个绝缘物206A,206B用以隔绝其它半导体结构。对于本发明而言,底材202可为任何适当的半导体材料,如像硅(Si)、锗(Ge)以及硅锗(SiGe)且此实施例为硅。掺杂区203A,203B可分为N型或P型掺杂物于底材202内,而N型掺杂物用于此实施例。栅极电极204可为多晶体且此实施例为使用多晶硅(poly-silicon)。间隙壁205以及绝缘物206A,206B可为氧化硅类或氮化硅类,于此实施例是二氧化硅(SiO2)。在此实施例中,需注意掺杂区203A,203B暴露的区域以及栅极电极204向上的表面,形成一半导体表面,而且间隙壁205暴露的区域以及绝缘物206A,206B暴露的部分形成一绝缘表面。
在图2B中,一外延层211如外延硅(Epitaxial Silicon)层形成于半导体表面上。在选择性的沉积外延硅时,一些片段的外延硅及致污物212可能沉积形成于绝缘表面上。为了避免外延硅及致污物212附着于绝缘表面上,下面的步骤提供一方法以移除外延硅及致污物212。
图2C中显示移除附着于绝缘表面上的外延硅及致污物212。其中在此移除的过程中是使用稀释氢氟酸(Dilute HF)。而蚀刻过程于此实施例中,移除绝缘表面大约
Figure C20031012256400071
且在绝缘表面上的外延硅及致污物212已被移除,在此同时,在外延硅表面的外延硅被移除少于
Figure C20031012256400072
换句话说,在本发明外延层的移除速率是慢于绝缘表面的移除速率。
在这个具体实施例中,移除速率如蚀刻速率是要被考虑的。对于湿蚀刻(Wetetching)的方法,选择稀释氢氟酸是因为它具有对二氧化硅(绝缘表面)以及外延硅较高的移除率。在另一具体实施例中缓冲氧化硅蚀刻液(BOE,Buffer Oxideetcher)也被使用于湿蚀刻的方法中。而还有许多种不同的调剂可针对不同的绝缘表面以及半导体表面。又另一方面说,对于干蚀刻(Dry etching)的方法中,氢化合物也可被应用于本发明之中。总之,无论何种调剂被选用,只要符合对绝缘表面的移除率快于外延层的移除率即可。
图2D显示经一适当方法(如沉积方法)形成一金属层231(如钴金属层)于外延硅211上,最后图2E是一加热过程于半导体结构上。在此发明中快速热回火(RTA)是一种被普遍使用于硅化金属制作以及形成硅化金属的步骤。一符合此实施例快速热回火的步骤是温度接近摄氏650度大约20分钟以形成硅化金属硅化钴(CoSi2),对于其他的实施例如钛金属,它的快速热回火有两个步骤。第一步骤是回火(Annealing),举例说明,温度接近摄氏650度大约20分钟在氮(N2)气体中,其中氮气和钛金属反应成氮化钛(TiN2)于金属表面,同时钛金属和外延硅反应形成硅化金属,于与外延硅直接接触的区域。温度方面如介于摄氏650至750度,一高阻值相位的硅化钛形成的速度快于氮化钛在外延硅暴露的区域,同时无关外延硅的反应发生在有金属覆盖的二氧化硅层或氮化硅层。与绝缘表面接触的金属沉积主要包含了氮化钛以及未反应的钛。使用过氧化物即可移除上述的氮化钛以及未反应的钛,而留下硅化金属区。
比较图1D(现有技术)以及图2E,在图2E我们可以看出,已经没有残留物附着于暴露的绝缘表面上而且硅化金属也只变薄一点。此意味着桥接漏电流已被改善以及此半导体结构变得更有可信度。
揭露本发明技术的例子是从此规格的考虑,以及本发明的应用。而此处也只是显示考虑规格的典型例子,对于实际请求的范围以及本发明的精神是根据权利要求书的范围内。

Claims (17)

1.一种形成硅化金属(silicide)的处理方法,包含:
提供一半导体结构,该半导体结构具有一半导体表面与一绝缘表面;
选择性形成一外延层于该半导体表面上;
处理该半导体结构,通过移除部分该绝缘表面而去除该绝缘表面上的杂质,其中,该处理步骤中对该绝缘表面的移除速率大于对该外延层的移除速率;
形成一金属层于该外延层上;以及
加热该外延层以形成一硅化金属。
2.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,提供该半导体结构的步骤包含形成一底材以及一栅极电极以构成该半导体结构的一部份。
3.根据权利要求2所述的形成硅化金属的处理方法,其特征在于,形成该半导体表面的步骤包含形成一掺杂区于该底材以构成该半导体表面的一部份。
4.根据权利要求2所述的形成硅化金属的处理方法,其特征在于,形成该半导体表面的步骤包含形成一向上表面位于该栅极电极上以构成该半导体表面的一部份。
5.根据权利要求2所述的形成硅化金属的处理方法,其特征在于,形成该绝缘表面的步骤包含形成一间隙壁位于该栅极电极的边缘以构成该绝缘表面的一部份。
6.根据权利要求2所述的形成硅化金属的处理方法,其特征在于,形成该绝缘表面的步骤包含形成一隔离元件(isolation device)于该底材以构成该绝缘表面的一部份。
7.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,形成该外延层的步骤包含形成一外延硅层。
8.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,该形成该外延层的步骤包含形成一外延硅化物。
9.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,该处理步骤包含以湿蚀刻方式移除部分该绝缘表面。
10.根据权利要求9所述的形成硅化金属的处理方法,其特征在于,该湿蚀刻方式使用含氟溶剂。
11.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,该处理步骤包含以干蚀刻方式移除部分该绝缘表面。
12.根据权利要求11所述的形成硅化金属的处理方法,其特征在于,该干蚀刻方式使用含氟化合物。
13.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,形成该金属层的步骤包含形成一钛金属层。
14.根据权利要求1所述的形成硅化金属的处理方法,其特征在于,形成该金属层的步骤包含形成一钴金属层。
15.一种形成硅化金属(silicide)的处理方法,包含:
提供一硅底材;
形成一多晶硅栅极电极于该硅底材上;
形成一绝缘间隙壁于该多晶硅栅极电极的侧壁上;
选择性形成一外延层于该硅底材上以及该多晶硅栅极电极的向上表面上;
蚀刻一部份该绝缘间隙壁,用以去除该绝缘间隙壁上的杂质;
形成一金属层于该外延层上;以及
加热该外延层以形成一硅化金属该多晶硅栅极电极的向上表面以及该硅底材上。
16.根据权利要求15所述的形成硅化金属的处理方法,其特征在于,该蚀刻的步骤包含执行含氟溶剂的湿蚀刻。
17.根据权利要求15所述的形成硅化金属的处理方法,其特征在于,该蚀刻的步骤包含执行含氟化合物的干蚀刻。
CNB2003101225644A 2003-12-12 2003-12-12 硅化金属制造的方法 Expired - Lifetime CN100431112C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101225644A CN100431112C (zh) 2003-12-12 2003-12-12 硅化金属制造的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101225644A CN100431112C (zh) 2003-12-12 2003-12-12 硅化金属制造的方法

Publications (2)

Publication Number Publication Date
CN1627483A CN1627483A (zh) 2005-06-15
CN100431112C true CN100431112C (zh) 2008-11-05

Family

ID=34761651

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101225644A Expired - Lifetime CN100431112C (zh) 2003-12-12 2003-12-12 硅化金属制造的方法

Country Status (1)

Country Link
CN (1) CN100431112C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217938B (zh) * 2014-08-26 2016-09-28 上海华虹宏力半导体制造有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET
US6015753A (en) * 1998-05-18 2000-01-18 United Microelectronics Corp. Method of forming a self-aligned silicide
JP2002151682A (ja) * 2000-11-08 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法
US6624036B2 (en) * 2001-06-25 2003-09-23 Hynix Semiconductor Inc. Transistor in semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824586A (en) * 1996-10-23 1998-10-20 Advanced Micro Devices, Inc. Method of manufacturing a raised source/drain MOSFET
US6015753A (en) * 1998-05-18 2000-01-18 United Microelectronics Corp. Method of forming a self-aligned silicide
JP2002151682A (ja) * 2000-11-08 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法
US6624036B2 (en) * 2001-06-25 2003-09-23 Hynix Semiconductor Inc. Transistor in semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN1627483A (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
US7148097B2 (en) Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
US6905922B2 (en) Dual fully-silicided gate MOSFETs
TWI245418B (en) Methods of forming a transistor with an integrated metal silicide gate electrode
JP2005019943A (ja) ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子
KR20060127270A (ko) 실리사이드화된 게이트 전극을 갖는 반도체 장치를제조하는 방법 및 이 반도체 장치를 포함하는 집적 회로를제조하는 방법
US20050026379A1 (en) Polysilicon line having a metal silicide region enabling linewidth scaling
JPH10223889A (ja) Misトランジスタおよびその製造方法
EP1579488B1 (en) Method of manufacturing a semiconductor device
JP5222583B2 (ja) 半導体装置
US7109116B1 (en) Method for reducing dendrite formation in nickel silicon salicide processes
US20050070082A1 (en) Semiconductor device having a nickel/cobalt silicide region formed in a silicon region
JP2003197639A (ja) 半導体素子及びその形成方法
JP2004128314A (ja) 半導体装置の製造方法
WO2006063145A2 (en) A method for manufacturing a silicided gate electrode using a buffer layer
CN100431112C (zh) 硅化金属制造的方法
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
US20050124126A1 (en) Method for fabricating silicide
TW202301483A (zh) 鰭式場效電晶體結構的形成方法
EP1772898A1 (en) Method for forming a silicide gate
JP4863093B2 (ja) ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法
JPH09121050A (ja) Mos型半導体装置とその製造方法
JP2006352127A (ja) 複数の熱処理によって自己整列されたシリサイド膜を形成する方法
JP2009516910A (ja) サリサイド層を有する半導体装置を形成する方法
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
CN102142366A (zh) 自对准金属硅化物的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081105

CX01 Expiry of patent term