JP4863093B2 - ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法 - Google Patents

ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法 Download PDF

Info

Publication number
JP4863093B2
JP4863093B2 JP2008515729A JP2008515729A JP4863093B2 JP 4863093 B2 JP4863093 B2 JP 4863093B2 JP 2008515729 A JP2008515729 A JP 2008515729A JP 2008515729 A JP2008515729 A JP 2008515729A JP 4863093 B2 JP4863093 B2 JP 4863093B2
Authority
JP
Japan
Prior art keywords
exposed
silicide
silicon
fluid
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008515729A
Other languages
English (en)
Other versions
JP2008543108A (ja
Inventor
ラグー,プラシャント
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2008543108A publication Critical patent/JP2008543108A/ja
Application granted granted Critical
Publication of JP4863093B2 publication Critical patent/JP4863093B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Weting (AREA)

Description

本発明は、ケイ化ニッケルおよびケイ化コバルトをエッチングする方法、ならびに導電線を形成する方法に関する。
集積回路の製造では、一部の導電線は様々な装置を相互接続するために製造され、一部は電界効果トランジスタのゲートを形成するために製造される。かかる線およびゲートは、導電性にドープされた半導体材料(導電性にドープされたポリシリコンなど)を含む1以上の導電性材料から形成されうる。導電性にドープされたポリシリコンを含むまたは含まない、かかる導電線において用いられる導電性材料の1つの種類が、導電性のケイ化金属である。異なるおよび特定の導電性金属シリサイドをエッチングするエッチング化学物質を開発することが望ましいと思われる。
本発明は、上に特定された課題に対処することに動機をもつが、決してそれに限定されない。本発明は、文字通りに表現される付属の特許請求の範囲にのみ制限され、明細書に解釈的またはその他の制限的な参照文献を含まず、同等物の原則に従う。
本発明には、ケイ化ニッケルおよびケイ化コバルトをエッチングする方法、ならびに導電線を形成する方法が含まれる。一実施形態では、ケイ化ニッケルを含む基板が、基板からケイ化ニッケルをエッチングするために効果的な、少なくとも50の温度および350トル〜1100トルの圧力で、HPOおよびHOを含む流体に曝露される。
一実施形態では、ケイ化ニッケルおよびケイ化コバルトのうちの少なくとも1種類は、基板からケイ化ニッケルおよびケイ化コバルトのうちの少なくとも1種類をエッチングするために効果的な、少なくとも50の温度および350トル〜1100トルの圧力で、HSO、H、HO、およびHFを含む流体に曝露される。
一実施形態では、ケイ化ニッケルを含む導電線を形成する方法には、アンドープの二酸化ケイ素を互いに反対側を向いた面上に横方向に受取る、シリコンを含む線を形成する段階が含まれる。元素ニッケルを、シリコンを含む線の上およびアンドープの二酸化ケイ素の上に堆積させる。ケイ化ニッケルを含む線を形成するために効果的な、該線の元素ニッケルおよびシリコンをアニールする。アンドープの二酸化ケイ素に対してケイ化ニッケルを含む線にくぼみを作るために効果的な、少なくとも50の温度および350トル〜1100トルの圧力で、HPOおよびHOを含む流体を用いて、ケイ化ニッケルをアンドープの二酸化ケイ素に対して選択的にエッチングさせる。
一実施形態では、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも1種類を含む導電線を形成する方法には、窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも1種類を互いに反対側を向いた面上に横方向に受け取る、シリコンを含む線を形成する段階が含まれる。元素ニッケルまたは元素コバルトのうちの少なくとも1種類を、該シリコンを含む線の上、および窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも1種類の上に堆積させる。ケイ化ニッケルを含む線またはケイ化コバルトを含む線のうちの少なくとも1種類を形成するために効果的な、該線の元素ニッケルまたは元素コバルトのうちの少なくとも1種類およびシリコンをアニールする。窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも1種類に対してケイ化ニッケルを含む線またはケイ化コバルトを含む線のうちの少なくとも1種類にくぼみを作るために効果的な、窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも1種類に対して選択的な、少なくとも50の温度および350トル〜1100トルの圧力で、ケイ化ニッケルを含む線またはケイ化コバルトを含む線のうちの少なくとも1種類をHSO、H、HO、およびHFを含む流体でエッチングする。
その他の態様および実施形態が企図される。
一実施形態では、本発明は、ケイ化ニッケル材料をエッチングする方法を包含する。この方法の第1の例示的な実施形態を、あくまで例として、図1および図2に記載してある。図1は、概して参照符号10で示される基板断片を表す。かかる断片は半導体基板を含むことが好ましく、図1はその上に形成されるケイ化ニッケル材料14を有する、例示的なバルク単結晶シリコン基板12を表している。本明細書の文章において、用語「半導体基板」または「半導電性基板」は、半導体材料を含む任意の構造を意味するものと定義され、バルク半導体材料、例えば半導体ウエハー(単独で、または他の材料をその上に含むアセンブリー中で)、および半導体材料層(単独で、または他の材料を含むアセンブリー中で)が含まれるがこれらに限定はされない。用語「基板」とは、上記の半導体基板を含む任意の支持構造を指すがこれらに限定はされない。図1の基板は単なる例であって、既存のものであれ、これから開発されるものであれ、任意の考えられる基板が企図される。ケイ化ニッケルは化学量論的であってもよいし化学量論的でなくてもよく、「x」が1〜2の範囲であるNiSiが例示的組成物である。
図2を参照すると、ケイ化ニッケル14を含む基板10は、基板10からケイ化ニッケル14をエッチングするために効果的な、50以上の温度および350トル〜1100トルの圧力で、HPOおよびHOを含む流体に曝露されている。当然、かかるエッチングによっては、曝露された全てのケイ化ニッケル材料を基板から取り除くようにしてもよいし、または図2に表したような一部分をつくるようにしてもよい。さらに、単に例として、かかる流体への曝露の間、材料14の一部をマスクしてもよい。流体は、主として液体であることが最も好ましい(100%液体であることを含む)。温度は、より好ましくは、100以上であり、さらに一層好ましい温度範囲は135〜155である。より好ましい圧力範囲は600トル〜900トルであり、本発明は温度145および大気圧にて実施化される。
好ましい一実施形態では、流体は、実質的にHPOおよびHOからなる。HPOの好ましい濃度は、流体の65体積パーセント〜90体積パーセントであり、80体積パーセント〜90体積パーセントがより好ましく、さらに、約85体積パーセント(すなわち、+/−0.5パーセント)の濃度が具体的な好ましい例である。HOは、流体中に35体積パーセント〜10体積パーセントで存在することが好ましく、20体積パーセント〜10体積パーセントがより好ましく、約15体積パーセント(すなわち、+/−0.5パーセント)が具体的な好ましい例である。一具体例として、140および大気圧(760トル)にて、実質的にNiSiからなる層を、基本的にHPOおよびHOからなる液体(85体積パーセントHPOおよび15体積パーセントHO)中で、15オングストローム/分の速度でエッチングした。
一実施形態では、エッチングされる基板は、エッチング処理の少なくとも一部の間に、露出しているアンドープの二酸化ケイ素または露出している元素ケイ素のうちの少なくとも一方を含みうる。本明細書の文章において、二酸化ケイ素は、ホウ素またはリンのうちの一方かまたは双方の各々を0〜0.5原子パーセント程度しか含まないのであれば、「アンドープ」であるとする。さらに、かかる場合の一実施形態では、エッチングは、露出しているアンドープの二酸化ケイ素または露出している元素ケイ素のうちの少なくとも一方に対して選択的であることが好ましい。本明細書の文章において、選択的または選択性とは、1種類の材料の除去が別の材料に対して少なくとも2:1の割合であることとして定義される。
あくまで単に例として、代わりの例示的な実施形態が図3および図4に基板断片10aとして記載されている。最初に記載した実施形態からの同種の符号は、適当である場合に用いられているが、違いがあるということを接尾辞「a」または異なる数字で示してある。図3を参照すると、ケイ化金属を含む層14aおよびもう一つの層16は、ベース基板12の面上に互いに横方向に隣接するようにして支えあっているさまが描かれていることがわかる。材料16は、アンドープの二酸化ケイ素または元素ケイ素のうちの少なくとも1種類を含んでおり、それらの成分は材料14aのエッチングの間のいくつかの時点で、外方からのエッチング流体に曝露される。このような曝露は、エッチングの最初に行ってもよいし、または必ずしも最初ではなくエッチングの間のいつかの時点に行ってもよい。
図4を参照すると、ケイ化ニッケル14a(図示されず)は、基板からケイ化ニッケルをエッチングするために効果的な50以上の温度および350トル〜1100トルの圧力で、HPOおよびHOを含む流体に曝露された。処理は、その他の点では、最初に記載した実施形態に関連して上に記載されたとおりであることが好ましい。あくまで単に例として、図4は、ベース基板12の面からのケイ化ニッケル14aの完全なエッチングを表す。当然、完全には至らないエッチングも企図される。好ましくは、露出しているアンドープの二酸化ケイ素または露出している元素ケイ素のうちの少なくとも1種類に対する選択性は、少なくとも10:1(露出しているアンドープの二酸化ケイ素または元素ケイ素のいずれかに対するケイ化ニッケルの除去速度)の除去速度/選択性でのものであり、さらにより好ましくは、少なくとも100:1の除去速度のものである。上記の実施例において、ケイ化ニッケルのエッチング速度の15オングストローム/分と比較して、アンドープの熱酸化物層のエッチング速度は約0.1オングストローム/分であり、従って例示的な選択性は150:1となる。
一態様では、本発明はまた、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方をエッチングする方法を企図する。ケイ化ニッケルおよび/またはケイ化コバルトは、化学量論的であってもよいし化学量論的でなくてもよく、「x」が1〜2の範囲であるNiSiおよびCoSiが例示的組成物である。あくまで単に例として、上記の実施形態において材料14および14aの双方は、ケイ化ニッケルおよび/またはケイ化コバルトのうちの一方を含むかあるいはそれらの組合せを含んでよい。本発明の一実施形態によるかかる材料のエッチングは、基板からケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方をエッチングするために効果的な50以上の温度および350トル〜1100トルの圧力で、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方を含む基板をHSO、H、HO、およびHFを含む流体に曝露させることを包含する。
最も好ましくは、流体は主に液体からなり、100%液体である場合をも含む。さらに好ましくは、温度は100以上であり、より好ましい圧力範囲は600トル〜900トルである。一実施形態では、流体は、実質的にHSO、H、HO、およびHFからなることが好ましい。一実施形態では、HFは、HSO、H、およびHOの合計に対して0.0005:1〜0.1:1の体積比で流体中に存在し、かかる体積比が0.001:1〜0.002:1である場合がさらにより好ましい。さらに、かつそれと関係なく、好ましい一実施形態では、HSOは、Hに対して20:1〜40:1の体積比で流体中に存在し、かかる体積比が30:1〜35:1である場合がより好ましい。さらに、かつそれと関係なく、好ましい一実施形態では、HOは、HSOおよびHの合計に対して0.03:1〜1:1の体積比で流体中に存在し、かかる体積比が0.05:1〜0.07:1であることがより好ましい。
好ましい一実施形態では、エッチングされる基板は、HSO、H、HO、およびHFを含む流体でのエッチング処理の少なくとも一部の間に、露出しているアンドープの二酸化ケイ素、露出している元素ケイ素、または露出している窒化ケイ素のうちの少なくとも1種類を含んでよい。かかる実施形態において、かかるエッチングは、露出しているアンドープの二酸化ケイ素、露出している元素ケイ素、または露出している窒化ケイ素のうちの少なくとも1種類に対して選択的であることが好ましい。かかる選択性は、シリサイドの除去速度がアンドープの二酸化ケイ素、元素ケイ素、または窒化ケイ素に対して少なくとも10:1の場合であることがさらにより好ましく、少なくとも100:1の除去速度である場合がさらにより好ましい。一具体例では、流体は液体であり、HF:HSO:H:HOの体積比1:910:27:56で構成された。エッチング中の流体の温度は100であり、エッチングは大気圧(760トル)で実施された。アンドープの熱成長シリコンならびにケイ化ニッケル(NiSi)を、かかるエッチング中に露出させた。かかるエッチングでは、ケイ化ニッケルの除去速度は70オングストローム/分以上、アンドープの二酸化ケイ素の除去速度は6.3オングストローム/分であった。
本発明の態様はまた、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも1種類を含む導電線を形成する方法を包含する。あくまで例として、図5及び図6はバルク半導体材料26を含む基板断片25を表す。材料26の好ましい例は、適したバックグラウンド電導度を向上させるドーピングでもたらされた単結晶シリコン、例えばトランジスタゲートのチャネル領域としての役割を果たすことが可能なものを含む。代わりの基板および構造も当然企図され、絶縁性基板上の半導体(セミコンダクタ・オン・インシュレータ)が、代わりとなる限定されない1つの例である。所望の線の形状の溝28は基板26に対して加工されている。材料26の中の溝28の深さの例は300オングストローム〜2,000オングストロームである。一実施形態では、アンドープの二酸化ケイ素層30は、基板26の上および線の溝28の内部に形成されている。層30に好ましい厚さの範囲の例は500オングストローム〜800オングストロームである。シリコン含有材料32は溝28の内部に形成されており、互いに反対側を向いた側面34および36を有すると考えられる。好ましい材料32の例は、アンドープのシリコン酸化物層30の外側表面に対して堆積され、例えば化学的機械的研磨により平坦化された真性多結晶ケイ素(ポリシリコン)である。かかる材料により、ほんの一例として、アンドープの二酸化ケイ素を、互いに反対側を向いた面上で横方向に支持している、ケイ素を含む線が得られる。好ましい実施形態の一例では、表されているように、形成されるケイ化ニッケルを含む線がトランジスタゲート線を含み、材料30はかかるゲート線を含む電界効果トランジスタのゲート誘電体を含む。
図7を参照すると、元素ニッケル40が、シリコンを含む線32の上、およびアンドープの二酸化ケイ素30の上に堆積されている。ニッケル40の好ましい厚さの範囲の例は、50オングストローム〜1,000オングストロームである。またさらに、好ましくは、チタン層42および窒化チタン層44がニッケル40の上に形成される。層42の好ましい厚さの範囲の例は、50オングストローム〜500オングストロームであり、そして層44では例は50オングストローム〜500オングストロームである。層42および44は、下に記載されるアニールにおいてケイ化物の凝集を低下させるようにもたらされることが好ましい。
図8を参照すると、元素ニッケル40および元素ケイ素を含む線32(図示されず)中のケイ素が、効果的にアニールされてケイ化ニッケルを含む線50が形成されている。1つの好ましい実施形態では、かかる例が、アンドープの二酸化ケイ素30から外側に突出するものとして示されている。アニール条件の例としては、不活性雰囲気下で、温度400〜1,000、圧力350トル〜1100トルが挙げられる。
図9を参照すると、未反応ニッケル、Ti、およびTiNが、好ましくはエッチングにより基板から取り除かれている。エッチング化学物質の例としては、HSO、H2、およびHOの混合物またはHCl、H、およびHOの混合物が含まれる。
図10を参照すると、アンドープの二酸化ケイ素30に対してケイ化ニッケルを含む線50にくぼみを作るために効果的な50以上の温度および350トル〜1100トルの圧力で、HPOおよびHを含む流体を用いて、ケイ化ニッケルを含む線50中のケイ化ニッケルがアンドープの二酸化ケイ素30に対して選択的にエッチングされている。処理は、その他の点では、図1〜4の実施形態に関連して、ケイ化ニッケルのHPOおよびHでのエッチングに関連して、上に記載されるとおりであることが好ましい。線50のケイ化ニッケルを含む材料のエッチングの好ましい程度/深さは、アンドープの二酸化ケイ素30の下の材料26の最外面から50オングストローム〜1,500オングストロームである。図10は、また、好ましい一実施形態における、トランジスタゲート線を含む線50および好ましい半導体材料26の内部のソース/ドレイン領域60および70の形成を表し、それによりトランジスタを組み込む線50が形成される。かかる領域はこのプロセス中のこの時点で形成されてもよいし、またはそれより早く、またはそれより遅れて形成されてもよい。
図11を参照すると、電気絶縁性材料80が基板の上に堆積されている。好ましい材料の例は、窒化ケイ素を含む。かかる材料は、その結果、ゲート線を形成するためのかかるエッチングの後にトランジスタゲート線50の上に形成(支持)される例示的な電気絶縁キャップ85が得られる。
本発明はまた、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方を含む導電線の製造も企図され、その際、かかる導電線のHSO、H、HO、およびHFを含む流体のエッチング加工は、窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも一方に対してかかる線をくぼませるために効果的な、50以上の温度および圧力350トル〜1100トルで起こり、且つ窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも一方に対して選択的である。処理は、その他の点では、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも1種類のHSO、H、HOおよびHFを含む流体でのエッチングに関連する実施形態に関連して、上に記載されるとおりであることが好ましい。あくまで単に例として、図5〜11に関連して記載される実施形態中の材料30は、窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも1種類を含んでよく、元素ニッケルまたは元素コバルトのうちの少なくとも一方を含む材料40がその上に堆積されている。かかる材料は、例えば上記のように、例えば図8中の線50で示されるように、効果的にアニールされてケイ化ニッケルを含む線またはケイ化コバルトを含む線のうちの少なくとも1種類を形成し、当然これらの材料の混合物も含まれる。処理は、その他の点では、図9〜11の実施形態に関連して記載されるように起こることが好ましく、その際、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方のエッチングを、HSO、H、HOおよびHFを含む流体を用いて行う。
法令に従って、本発明を、構造的特長および理論的特長に関してやや具体的な言葉で記載した。しかし、本発明が、示され且つ記載された具体的な特徴に限定されないことは当然理解される。それというのも、本明細書において開示される手段は、本発明を実施する好ましい形態を包含するためである。それ故に、本発明は、均等物の原則に従って適切に解釈される付属の特許請求の範囲の適当な範囲内での任意の形式または変更についても権利主張する。
本発明の好ましい実施形態を以下の添付の図に関して下に説明する。
本発明の態様に従うプロセス中の半導体基板断片の輪郭断面図である。 図1の基板断片の、図1に示される工程の後の加工工程での図である。 本発明の態様に従うプロセス中の別の実施形態の半導体基板断片の輪郭断面図である。 図3の基板断片の、図3に示される工程の後の加工工程での図である。 本発明の態様に従うプロセス中の別の半導体基板断片の輪郭断面図であり、図6では5−5の線で示される。 図5の基板断片の上方から見た平面図である。 図5の基板断片の、図5に示される工程の後の加工工程での図である。 図7の基板断片の、図7に示される工程の後の加工工程での図である。 図8の基板断片の、図8に示される工程の後の加工工程での図である。 図9の基板断片の、図9に示される工程の後の加工工程での図である。 図10の基板断片の、図10に示される工程の後の加工工程での図である。

Claims (23)

  1. ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方をエッチングする方法であって、
    ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方を含む基板を、HSO、H、HO、およびHFを含む流体に、少なくとも50の温度および350トル〜1100トルの圧力で曝露して、前記基板からケイ化ニッケルまたはケイ化コバルトのうちの前記少なくとも一方をエッチングすることを含む方法
  2. 前記エッチングが、ケイ化ニッケルのエッチングである、請求項に記載の方法。
  3. 前記エッチングが、ケイ化コバルトのエッチングである、請求項に記載の方法。
  4. 前記流体が主に液体を含む、請求項に記載の方法。
  5. 前記温度が少なくとも100である、請求項に記載の方法。
  6. 前記流体が実質的にHSO、H、HO、およびHFからなる、請求項に記載の方法。
  7. 前記HFが、HSO、H、およびHOの合計に対して0.0005:1〜0.1:1の体積比で前記流体中に存在する、請求項に記載の方法。
  8. 前記体積比が0.001:1〜0.002:1である、請求項に記載の方法。
  9. 前記HSOが、Hに対して20:1〜40:1の体積比で前記流体中に存在する、請求項に記載の方法。
  10. 前記Oが、HSOおよびHの合計に対して0.03:1〜1:1の体積比で流体中に存在する、請求項に記載の方法。
  11. 前記体積比が0.05:1〜0.07:1である、請求項10に記載の方法。
  12. 前記HFが、HSO、H、およびHOの合計に対して0.0005:1〜0.1:1の体積比で流体中に存在し、
    前記HSOが、Hに対して20:1〜40:1の体積比で前記流体中に存在する、請求項に記載の方法。
  13. 前記HFが、HSO、H、およびHOの合計に対して0.0005:1〜0.1:1の体積比で前記流体中に存在し、
    前記HSOが、Hに対して20:1〜40:1の体積比で前記流体中に存在し、
    前記HOが、HSOおよびHの合計に対して0.03:1〜1:1の体積比で流体中に存在する、請求項に記載の方法。
  14. 前記基板が、前記エッチング処理の少なくとも一部の期間中に、露出されたアンドープの二酸化ケイ素、露出された元素ケイ素、または露出された窒化ケイ素のうちの少なくとも1種類を含み、且つ前記エッチング処理が、前記露出されたアンドープの二酸化ケイ素、前記露出された元素ケイ素、または前記露出された窒化ケイ素のうちの前記少なくとも1種類に対して選択的である、請求項に記載の方法。
  15. 前記露出されたアンドープの二酸化ケイ素、前記露出された元素ケイ素、または前記露出された窒化ケイ素のうちの前記少なくとも1種類に対する選択性が、少なくとも10:1である、請求項14に記載の方法。
  16. 前記露出されたアンドープの二酸化ケイ素、前記露出された元素ケイ素、または前記露出された窒化ケイ素のうちの前記少なくとも1種類に対する選択性が少なくとも100:1である、請求項15に記載の方法。
  17. 前記基板が、前記エッチング処理の少なくとも一部の期間中に、露出されたアンドープの二酸化ケイ素を含む、請求項14に記載の方法。
  18. 前記基板が、前記エッチング処理の少なくとも一部の期間中に、露出された元素ケイ素を含む、請求項14に記載の方法。
  19. 前記基板が、前記エッチング処理の少なくとも一部の期間中に、露出された窒化ケイ素を含む、請求項14に記載の方法。
  20. ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方をエッチングする方法であって、
    ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方を含む基板を、HSO、H、HO、およびHFを含む液体に、少なくとも50の温度および600トル〜900トルの圧力で曝露して、前記基板からケイ化ニッケルまたはケイ化コバルトのうちの前記少なくとも一方をエッチングすることを含み、前記HFはHSO、H、およびHOの合計に対して0.0005:1〜0.1:1の体積比で前記液体中に存在し、且つ前記HSOは、Hに対して20:1〜40:1の体積比で前記液体中に存在し、且つ前記HOは、HSOおよびHの合計に対して0.03:1〜1:1の体積比で前記液体中に存在し、また、
    前記基板は、前記エッチング処理の少なくとも一部の期間中に、露出されたアンドープの二酸化ケイ素、露出された元素ケイ素、または露出された窒化ケイ素のうちの少なくとも1種類を含み、且つ前記エッチング処理が、前記露出されたアンドープの二酸化ケイ素、前記露出された元素ケイ素、または前記露出された窒化ケイ素のうちの前記少なくとも1種類に対して選択的であることを特徴とする方法。
  21. ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方を含む導電線を形成する方法であって、
    互いに反対側を向いた面上で横方向に支持された、窒化ケイ素またはアンドープの二酸化ケイ素のうちの少なくとも一方を有する、シリコンを含む線を形成することと、
    元素ニッケルまたは元素コバルトのうちの少なくとも一方を、前記シリコンを含む線の上、および前記窒化ケイ素または前記アンドープの二酸化ケイ素のうちの前記少なくとも一方の上に堆積させることと、
    前記元素ニッケルまたは前記元素コバルトのうちの前記少なくとも一方ならびに該線中のケイ素をアニールして、ケイ化ニッケルを含む線またはケイ化コバルトを含む線のうちの少なくとも一方を形成することと、
    前記ケイ化ニッケルを含む線または前記ケイ化コバルトを含む線のうちの前記少なくとも一方を、HSO、H、HO、およびHFを含む流体で、少なくとも50の温度および350トル〜1100トルの圧力にて、前記窒化ケイ素または前記アンドープの二酸化ケイ素のうちの前記少なくとも一方に対して選択的にエッチングすることで、前記窒化ケイ素または前記アンドープの二酸化ケイ素のうちの前記少なくとも一方に対して、前記ケイ化ニッケルを含む線または前記ケイ化コバルトを含む線のうちの前記少なくとも一方にくぼみを形成することと、
    を含む方法。
  22. 前記ケイ化ニッケルを含む線または前記ケイ化コバルトを含む線のうちの前記少なくとも一方はトランジタゲート線を含み、かつ、前記窒化ケイ素または前記アンドープの二酸化ケイ素のうちの前記少なくとも一方は、前記トランジスタゲート線を含む電界効果トランジスタのゲート絶縁体を含む、請求項21に記載の方法。
  23. 前記エッチングの後に、前記トランジスタゲート線上に電気絶縁性キャップを形成することと、
    前記電気絶縁性キャップの横方向近傍に前記電界効果トランジスタのソース/ドレイン領域を形成することと、
    を含む、請求項22に記載の方法。
JP2008515729A 2005-06-07 2006-05-19 ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法 Active JP4863093B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/146,648 US7371333B2 (en) 2005-06-07 2005-06-07 Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines
US11/146,648 2005-06-07
PCT/US2006/019693 WO2006132789A2 (en) 2005-06-07 2006-05-19 Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines

Publications (2)

Publication Number Publication Date
JP2008543108A JP2008543108A (ja) 2008-11-27
JP4863093B2 true JP4863093B2 (ja) 2012-01-25

Family

ID=37084600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008515729A Active JP4863093B2 (ja) 2005-06-07 2006-05-19 ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法

Country Status (8)

Country Link
US (1) US7371333B2 (ja)
EP (2) EP2276062B1 (ja)
JP (1) JP4863093B2 (ja)
KR (1) KR100966002B1 (ja)
CN (1) CN100536088C (ja)
AT (2) ATE550780T1 (ja)
TW (1) TWI299202B (ja)
WO (1) WO2006132789A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US20120315754A1 (en) * 2011-06-08 2012-12-13 Micron Technology, Inc. Interconnection barrier material device and method
TWI517235B (zh) * 2013-03-01 2016-01-11 栗田工業股份有限公司 半導體基板洗淨系統以及半導體基板的洗淨方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239327A (ja) * 1990-02-16 1991-10-24 Fuji Electric Co Ltd 表面処理用エッチング液及びこれを用いたメッキ方法
JPH09107100A (ja) * 1995-08-04 1997-04-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
JP2000077356A (ja) * 1998-06-25 2000-03-14 Texas Instr Inc <Ti> 自己整列ケイ化の方法
JP2003173967A (ja) * 2001-03-16 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6589884B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method of forming an inset in a tungsten silicide layer in a transistor gate stack
JP2008512862A (ja) * 2004-09-09 2008-04-24 エスイーゼツト・アクチエンゲゼルシヤフト 選択的エッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663191A (en) 1985-10-25 1987-05-05 International Business Machines Corporation Salicide process for forming low sheet resistance doped silicon junctions
DE69625747T2 (de) 1995-06-19 2003-10-23 Imec Inter Uni Micro Electr Ätzverfahren für CoSi2-Schichten und Verfahren zur Herstellung von Schottky-Barrieren Detektoren unter Verwendung desselben
US5933757A (en) * 1997-06-23 1999-08-03 Lsi Logic Corporation Etch process selective to cobalt silicide for formation of integrated circuit structures
JPH1154455A (ja) 1997-07-30 1999-02-26 Sharp Corp 半導体装置の製造方法
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
US6362095B1 (en) * 2000-10-05 2002-03-26 Advanced Micro Devices, Inc. Nickel silicide stripping after nickel silicide formation
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6524901B1 (en) * 2002-06-20 2003-02-25 Micron Technology, Inc. Method for forming a notched damascene planar poly/metal gate
DE10335101B4 (de) * 2003-07-31 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
US7322406B2 (en) 2004-07-16 2008-01-29 Frank's Casing Crew & Rental Tools, Inc. Elevation sensor for a service hose and an apparatus for positioning and stabbing well tubulars

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239327A (ja) * 1990-02-16 1991-10-24 Fuji Electric Co Ltd 表面処理用エッチング液及びこれを用いたメッキ方法
JPH09107100A (ja) * 1995-08-04 1997-04-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11195619A (ja) * 1998-01-06 1999-07-21 Sony Corp 半導体装置の製造方法
JP2000077356A (ja) * 1998-06-25 2000-03-14 Texas Instr Inc <Ti> 自己整列ケイ化の方法
US6589884B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method of forming an inset in a tungsten silicide layer in a transistor gate stack
JP2003173967A (ja) * 2001-03-16 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008512862A (ja) * 2004-09-09 2008-04-24 エスイーゼツト・アクチエンゲゼルシヤフト 選択的エッチング方法

Also Published As

Publication number Publication date
JP2008543108A (ja) 2008-11-27
EP2276062A1 (en) 2011-01-19
US20060276048A1 (en) 2006-12-07
EP2276062B1 (en) 2012-03-21
TW200735270A (en) 2007-09-16
EP1891665A2 (en) 2008-02-27
TWI299202B (en) 2008-07-21
WO2006132789A3 (en) 2007-03-08
ATE550779T1 (de) 2012-04-15
KR100966002B1 (ko) 2010-06-24
CN101194347A (zh) 2008-06-04
US7371333B2 (en) 2008-05-13
CN100536088C (zh) 2009-09-02
EP1891665B1 (en) 2012-03-21
KR20080017450A (ko) 2008-02-26
WO2006132789A2 (en) 2006-12-14
ATE550780T1 (de) 2012-04-15

Similar Documents

Publication Publication Date Title
US8012840B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7544576B2 (en) Diffusion barrier for nickel silicides in a semiconductor fabrication process
JP5301279B2 (ja) ストレッサ層に隣接する活性化領域を有するトランジスタ構造を含む電子デバイスおよび該電子デバイスを製造する方法
JPH10223889A (ja) Misトランジスタおよびその製造方法
JP5388312B2 (ja) ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法
JP4863093B2 (ja) ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法
JP2007103456A (ja) 半導体装置及びその製造方法
JP2009111214A (ja) 半導体装置及びその製造方法
JP2007184420A (ja) 半導体装置の製造方法
JP2002198523A5 (ja) 半導体集積回路装置の製造方法
KR100733733B1 (ko) 반도체 장치 형성 방법
JP5446558B2 (ja) 半導体装置の製造方法
JP4950599B2 (ja) 半導体装置の製造方法
JP2006352127A (ja) 複数の熱処理によって自己整列されたシリサイド膜を形成する方法
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
JP2000269500A (ja) 半導体装置の製造方法
KR20020032740A (ko) 반도체 소자의 제조방법
KR20050035982A (ko) 반도체 소자의 제조 방법
KR20050073701A (ko) 반도체 소자의 제조방법
KR20060010240A (ko) 반도체 소자의 금속 전도 라인 형성방법
JP2010123981A (ja) 半導体装置の製造方法及び半導体装置
JP2007116044A (ja) 半導体装置の製造方法
JP2007250733A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110628

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250