JP2000077356A - 自己整列ケイ化の方法 - Google Patents

自己整列ケイ化の方法

Info

Publication number
JP2000077356A
JP2000077356A JP11180723A JP18072399A JP2000077356A JP 2000077356 A JP2000077356 A JP 2000077356A JP 11180723 A JP11180723 A JP 11180723A JP 18072399 A JP18072399 A JP 18072399A JP 2000077356 A JP2000077356 A JP 2000077356A
Authority
JP
Japan
Prior art keywords
silicide
metal
self
solution
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11180723A
Other languages
English (en)
Inventor
C O'brien Sheen
シー.オブライエン シーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000077356A publication Critical patent/JP2000077356A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/976Temporary protective layer

Abstract

(57)【要約】 【課題】 HFエッチングを使用する自己整列ケイ化方
法を提供する。 【解決手段】 シリコン集積回路のための自己整列ケイ
化を行うことにより、たとえば、Ti、Co、またはN
iのケイ化物(152、154、156)を形成し、フ
ィラメント(158)を除去するためにHFに基づいた
ケイ化物の最終エッチングを行う。超希釈HF溶液また
はHF蒸気を使用することができる。

Description

【発明の詳細な説明】
【0001】
【関連出願に対する相互参照】1996年6月25日に
出願された同時係属米国特許出願第08/670,38
0号、1996年6月25日に出願された同時係属米国
特許出願第08/670,381号、および1998年
3月20日に出願された同時係属米国特許出願第09/
045,009号は、関連した主題を開示しており、本
出願と譲り受け人が同じである。
【0002】
【発明の属する技術分野】本発明は電子半導体デバイ
ス、更に詳しくは、このようなデバイスの製造方法に関
するものである。
【0003】
【従来の技術】高デバイス密度の半導体集積回路は、電
界効果トランジスタ(FET)に対する短いゲートと浅
いソース/ドレーン接合、バイポーラトランジスタに対
する面積の小さいエミッタのような最小サイズの構造、
およびデバイス相互間の狭い相互接続線を必要とする。
短いゲートと狭い相互接続線により、代表的なポリシリ
コンゲートと第一レベルの相互接続線に対する抵抗が高
くなり、これにより、RC時間遅延が増大し、回路動作
が遅くなる。
【0004】ポリシリコンゲートおよび相互接続線の抵
抗を小さくするための一つのアプローチは、ポリシリコ
ンの上の自己整列(self−aligned)ケイ化
金属を使用することである。金属はチタン、コバルト、
ニッケルのような耐火性の金属とすることができる。ケ
イ化(silicidation)プロセスはまず、金
属のブランケット膜を堆積した後、金属を酸化シリコン
のような下地絶縁体でなく、下地シリコンと反応させる
(窒素雰囲気を使用して窒化金属を同時に形成すること
によりシリコンの拡散を防止してもよい)。最後に、プ
ロセスは、ケイ化物(silicide)にならなかっ
た金属(と任意の窒化金属)を除去する。たとえば、米
国特許第4,821,085号はチタン金属を開示し、
窒素雰囲気の中に窒化チタンが形成される。
【0005】
【発明が解決しようとする課題】この自己整列されたケ
イ化物プロセスはケイ化金属の除去に対して非常に高度
の選択性を必要とする。そうでなければ、ケイ化金属は
薄くなってしまい、ケイ化の利点が失われる。たとえ
ば、室温で標準の基本SC1溶液(12.5%の水酸化
アンモニウム溶液、12.5%の過酸化水素溶液、およ
び75%の水)による窒化チタンのはぎ取りは、ほぼ
7.8対1のケイ化チタンに対する選択度をそなえてい
る。この低い選択度は既知のケイ化物プロセスの問題を
示す。
【0006】
【課題を解決するための手段】本発明は、HFエッチン
グを使用する自己整列ケイ化方法を提供する。
【0007】好適実施例は、金属(たとえば、チタン、
コバルト、ニッケル)と窒化金属(たとえば、TiN)
の酸性ストリップ(strip、はがし)、および絶縁
体上で成長したようなケイ化物フィラメントのHFによ
るエッチングを使用する。
【0008】金属/窒化物とケイ化物のエッチングとの
間にケイ化物の相変換ステップを挿入してもよい。利点
には、金属/窒化物とケイ化物のフィラメント(fil
ament、細糸状のもの)の選択的除去と、チタン、
コバルト、およびニッケルに対するケイ化物の制御の簡
単さが含まれる。
【0009】
【発明の実施の形態】概説 好適実施例の方法は、HF金属ケイ化物エッチングを、
チタン、コバルト、およびニッケルのような金属を使用
する自己整列ケイ化プロセスの間に生じる残留金属(お
よび窒化金属)のストリップ(はがし)と組み合わせ
る。チタンのケイ化に対しては、反応しなかったTiと
TiNとをHClのような過酸化酸ではいだ後、超希釈
HF溶液でケイ化チタンのフィラメントと重合体の残留
物をエッチングする。ケイ化反応の際にC49相から低
抵抗率のC54相に変換するための焼なましを、酸ステ
ップと超希釈HFステップとの間に挿入してもよい。
【0010】代案として、超希釈HF溶液の代わりに気
相HFエッチングを使用してもよい。これは、コバルト
ケイ化物のようなケイ化物をエッチングする困難さの中
で利点を提供する。
【0011】第一の好適実施例 図1a−dは第一の好適実施例の自己整列ケイ化チタン
方法を横断立面図で示す。この方法には、以下のステッ
プが含まれる。
【0012】(1)ゲート絶縁体の二酸化シリコン(ゲ
ート酸化物)114上にポリシリコンゲート104をそ
なえたシリコン基板102であって、ゲート104がソ
ース/ドレーン134の整列のための側壁酸化物124
をそなえ、またトランジスタ分離のためのフィールド酸
化物120をそなえたシリコン基板102から始める。
また、側壁酸化物126をそなえたポリシリコン相互接
続線106がフィールド酸化物120の上を走り得る。
代表的には、ポリシリコンゲートとフィールド酸化物は
各々、基板表面の約0.3μm上に伸びる。したがっ
て、ポリ相互接続線106の上面は基板表面の約0.6
μm上にある。ゲート酸化物114は厚さ約6nmと
し、ソース/ドレーン134は深さ約0.15μmとす
ることができる。図1aで、ゲート長さとポリ相互接続
線の幅はおおよそ0.5μmである。
【0013】(2)チタン150を約40nmの厚さに
スパッタ堆積する。傾斜した側壁酸化物124−126
およびフィールド酸化物120上のチタン150はきわ
めて重大なものではない。チタン150のこの部分はT
iSi2を形成せず、後のステップではがされるからで
ある。図1b参照。
【0014】(3)チタンでコーティングされた基板を
窒素(と選択的な水素)の雰囲気に挿入し、温度をおお
よそ30秒間おおよそ750°Cに上昇させることによ
り、チタン150の、シリコンに接する部分、すなわち
ゲート104、ポリ相互接続線106、およびソース/
ドレーン134、に対する次のようなケイ化プロセスを
駆動する。
【化1】Ti+2Si→TiSi2 シリコンはTiSi2を通して拡散する。したがって、
TiSi2はゲート104、ポリ106、およびソース
/ドレーン134から成長する。(このTiSi2は準
安定のC49相であり、後の焼なましで安定なC54相
に変換される。)雰囲気からチタン内に拡散する窒素と
の競合する反応はTiSi2の成長を制限する。
【化2】Ti+1/2N2→TiN 酸化物120、124、および126上のチタンは、雰
囲気から拡散する窒素がチタンをTiNに変換する前
に、接する酸化物をほんの少し減らすだけである。した
がって、ほんの少しの酸化チタンが形成されるだけであ
る。
【化3】Ti+SiO2→TiO2+Si そして幾分かのチタンはTi金属として反応しないまま
となる。図1cに示すように、ソース/ドレーン134
上にTiSi2152が形成され、ゲート104とポリ
106上にTiSi2154−156が形成され、そし
て酸化物120−124−126上にTiN160−1
64−166が形成される。TiSi2152−154
−156の上表面には通常、拡散したシリコンが到来し
てケイ化物を形成する前に形成されるTiNがいくらか
入っている。TiSi2はおおよそ80nmの厚さであ
り、TiNはおおよそ60nmの厚さである。
【0015】(4)ケイ化物/窒化物の基板を50°C
の標準のSC2のようなHClとH 22の水溶液におお
よそ10分間浸す。この溶液により、TiおよびTiN
は約5nm/分ではがれるが、TiSi2は約0.01
nm/分で除去されるだけである。したがって、100
%のオーバエッチストリップではTiNが60nm除去
されるが、TiSi2は約0.1nm除去されるに過ぎ
ない。HCl:H22:H2Oの比は1:1:100か
ら1:1:5の範囲にあり得て、TiNのTiSi2
対するエッチング選択度は100対1より大きい。
【0016】次に、基板を消イオンされた水ですすいだ
後、おおよそ1分間25°Cの0.2MのHFの水溶液
に浸す。これにより、TiSi2と重合体の残留物はお
およそ0.1−0.3nm/分でエッチングされ、Ti
Si2のフィラメントが除去される。図1d参照。実
際、このような超希釈HF溶液の場合、エッチングレー
トはほぼHF濃度に比例するので、エッチングレートを
調整することにより、都合のよい浸せき時間を得ること
ができる。逆に、フィラメントエッチングに対してHF
の代わりに希釈NH4OH溶液を使用することには、槽
からNH3が蒸発するので、濃度(したがって、エッチ
ングレートの)制御が困難になるという問題がある。
【0017】注意すべきことは、100%のオーバエッ
チングでTiNとケイ化物のフィラメントをはぐために
(TiN対TiSi2のエッチングレート選択度が7.
8対1の)SC1を使用すると、おおよそ15nmのT
iSi2、すなわち約20%が除去され、これは過大で
あるということである。
【0018】(5)最後に、ケイ化された基板をきれい
にすすいだ後、おおよそ900°Cの成形ガス(窒素と
水素)の雰囲気中で10秒間焼なましすることにより、
TiSi2を準安定なC49相から安定なC54相に変
換し、これにより抵抗率をおおよそ75マイクロオーム
−cmからおおよそ15マイクロオーム−cmに下げ
る。これにより、ケイ化が完了し、以後の金属レベルの
相互接続線を形成する工程、パッシベーション工程、ワ
イヤボンディング工程、およびパッケージング工程によ
り、集積回路が完成する。
【0019】単に0.1MのHClまたはSC2溶液に
HFを加えて0.2MのHF溶液を得ることにより、金
属の酸ストリップとケイ化物フィラメントの超希釈HF
エッチングを組み合わせて、単一の浸せきとすることが
できる。
【0020】第二の好適実施例 第二の好適実施例の方法は第一の好適実施例のステップ
(1)−(5)に従うが、ケイ化物のフィラメントと重
合体の残留物の超希釈HFエッチングがステップ(5)
の相変換焼なましの後に移される。すなわち、ステップ
(4)では、TiNの酸ストリップだけが使用され、そ
の後、ステップ(5)の焼なましを適用することによ
り、TiSi2をより高抵抗率の準安定なC49相から
より低抵抗率の安定なC54相に変換する。最後に、1
分間25°Cの0.2MのHF水溶液に浸すことによっ
て、ケイ化物フィラメントと重合体の残留物をはがす。
注意すべきことは、ゲート、線、およびソース/ドレー
ンの上のTiSi2152−154−156はだいたい
C54相になるが、酸化物120、124、または12
6上のTiSi2の狭いフィラメント(たとえば、図1
dのフィラメント158)は狭すぎて、相変換焼なまし
の間にC54相に変換できず、C49相のままになる。
実際、C49の粒子の直径は平均約0.1−0.2um
となり得て、相変換時間(半分がC49からC54に変
換する時間)はおおよそg2/(w−g)によって決ま
る。ここで、gは粒子のサイズであり、wはフィラメン
トの幅である。したがって、狭いフィラメントの変換時
間は非常に長い。したがって、相変換の焼なましの後に
使用されるとき、C54より早くC49をエッチングす
るエッチング剤は特に有効である。
【0021】TiSi2のフィラメントのエッチングを
(TiNのストリップと同時ではなく)相変換の焼なま
しの後まで遅らせることにより、ステップ(4)のTi
Nのはがしに対して非常に選択的なH22の使用と、そ
れによるゲート、線、およびソース/ドレーン上のTi
Si2の最小損失が可能になる。
【0022】コバルト好適実施例 もう一つの好適実施例は前記好適実施例のチタンの代わ
りにコバルトを使用し、類似のステップで進む。詳しく
述べると、図1aのような構造をそなえたウェーハから
始めて、コバルトをスパッタ堆積することにより、図1
bの構造と似ているが、チタン150の代わりにコバル
トを使用した構造を得る。次に、窒素の雰囲気中で60
0°Cでコバルトを下地のシリコンと反応させる。シリ
コンが拡散するのではなくて、ケイ化物を通ってコバル
トが拡散する。したがって、反応は、コバルト金属と相
互作用し、酸化物上でのケイ化物の成長を停止すること
ができる雰囲気を必要としない。反応は次の通りであ
る。
【化4】Co+2Si→CoSi2 他のケイ化物Co2SiおよびCoSiは現れない。こ
れにより、図1cの構造と類似しているが、TiSi2
の代わりにCoSi2、TiNの代わりにCoとなった
構造が得られる。
【0023】ケイ化物の形成後に、90°Cで5対1の
比の硫酸とH22の水溶液(約10対1から約2対1ま
での範囲の溶液も良好に動作する)に浸すことにより、
反応していないコバルトをはがす。Co対CoSi2
ストリップ選択度は10000対1である。したがっ
て、Coの50nmをはがすことにより、最初の100
nmから約0.005nmのCoSi2だけが除去され
る。
【0024】800°Cでの焼なましを使用して、低抵
抗率のためCoSi2の大きな粒子(狭い領域での単結
晶)を確実に形成してもよい。
【0025】最後に、超希釈(0.2M)または気相の
HFでCoSi2をエッチングすることにより、望まし
くないフィラメントを除去する。気相のHFによるエッ
チングで、HF溶液では除去が難しいケイ化物のフィラ
メントを除去することができる。詳しく述べると、ケイ
化基板上に700トルの圧力で5秒間HF蒸気を流すこ
とによりケイ化物のフィラメントと反応させた後、消イ
オンされた水ですすぐ。CoSi2の厚さの約5%を除
去することにより、フィラメントの除去を確実にする。
【0026】実験的には、HF水溶液とHClとH22
のエッチングでは漏れ電流の測定値が低下しない状況
で、蒸気HFの使用により、漏れ電流の測定値が低下し
た。実際には、次の表は実験結果を示し、フィラメント
のエッチング前後の漏れ電流の対数を示す。
【0027】
【表1】 エッチングシステム エッチング前 エッチング後 HCl+H22溶液 −4.3 −4.3 HF溶液 −5.1 −5.1 蒸気HF −5.0 −8.8
【0028】ニッケルの好適実施例 もう一つの好適実施例では、前記好適実施例のコバルト
の代わりにニッケルを使用し、類似のステップで進む。
詳しく述べると、図1aのような構造をそなえたウェー
ハで始め、ニッケルをスパッタ堆積することにより、図
1bの構造と同様であるが、チタン150の代わりにニ
ッケルをそなえた構造を形成する。次に、窒素またはア
ルゴンのような不活性雰囲気中で約450°Cでニッケ
ルを下地シリコンと反応させる。シリコンが拡散するの
ではなくて、ケイ化物を通ってニッケルが拡散する。し
たがって、反応は、ニッケルと相互作用し、酸化物上で
のケイ化物の成長を停止することができる雰囲気を必要
としない。反応は次の通りである。
【化5】Ni+Si→NiSi
【0029】Ni2Siは形成しない。反応は、図1c
の構造と類似しているが、TiSi2の代わりにNiS
i、TiNの代わりにNiとなった構造が得られる。
【0030】ケイ化物の形成後に、90°Cでオゾン処
理された硫酸(H2SO4にO3を泡立たせる)の水溶液
に浸すことにより、反応していないニッケルをはがす。
Ni対NiSiのストリッブ選択度は高く(100対
1)、Niを60nmはがすと、NiSiの最初の10
0nmから除去されるのはNiSiの1nmより少な
い。
【0031】NiSiは、低抵抗率のため粒子サイズを
大きくするために焼なましを必要としない。
【0032】最後に、超希釈または気相のHFでケイ化
物をエッチングすることにより、望ましくないフィラメ
ントを除去する。エッチングは、0.2MのHFのよう
なな溶液に浸すか、またはウェーハの上にHF蒸気を流
した後、消イオンされた水で浄化することによって行っ
てもよい。ケイ化物の厚さの約5%を除去することによ
り、フィラメントの除去を確実にする。
【0033】変形と変更 好適実施例は、ケイ化物に対して選択的な金属/窒化物
のはがしの特徴の一つ以上を保持しつつ、多様に変える
ことができる。その後に、選択的に焼なましを続けた
後、フィラメントの除去を確実にするためにHFによる
ケイ化物のエッチングを行う。
【0034】たとえば、超希釈HF溶液は0.005M
から0.5Mの範囲とすることができる。これにより、
50−500nmの代表的なケイ化物の厚さに対して1
0秒から10分の範囲の浸せき時間が得られる。同様
に、気相のHFは50トルから1000トルの圧力範囲
で適用することができる。これにより、代表的なケイ化
物厚さ50−500nmに対して5秒から5分の範囲の
露光時間が得られる。HF蒸気はウェットまたは無水と
することができる。超希釈HF溶液およびHF蒸気の温
度は都合よく20°Cから50°Cの範囲にすることが
できる。
【0035】そして、自己整列ケイ化の構造を変更する
ことができる。たとえば、酸化シリコン領域は、窒化シ
リコン、酸窒化シリコン、または他の非反応領域に置き
換えるか、またはそれで補うことができる。
【0036】以上の説明に関して更に以下の項を開示す
る。 (1)自己整列ケイ化の方法であって、(a)シリコン
領域と非シリコン領域とを含むウェーハ表面上に金属層
を形成するステップと、(b)ケイ化金属を形成するた
めに、前記金属層の第一の部分を前記シリコン領域と反
応させるステップと、(c)第一のエッチング剤を使用
することにより、ケイ化金属を形成するためのステップ
(b)で反応しなかった前記金属層の第二の部分を除去
し、これを少なくとも10対1のケイ化金属に対する選
択度で行うステップと、(d)ステップ(c)の後に、
HFを含む第二のエッチング剤を使用することにより、
前記ケイ化金属の部分を除去するステップと、を含む、
自己整列ケイ化の方法。
【0037】(2)第1項記載の自己整列ケイ化の方法
であって、(a)前記金属がチタンと、コバルトと、ニ
ッケルとで構成される群から選択される、自己整列ケイ
化の方法。
【0038】(3)第1項記載の自己整列ケイ化の方法
であって、(a)前記金属がチタンであり、(b)ステ
ップ(b)の前記反応が窒素雰囲気中で行われ、(c)
ステップ(c)の前記除去によりTiNが除去される、
自己整列ケイ化の方法。
【0039】(4)第1項記載の自己整列ケイ化の方法
であって、(a)ステップ(c)の前記第一のエッチン
グ剤がH2Oと、H22と、NH4OHとの溶液であり、
NH4OH対H22の比が1:200より小さい、自己
整列ケイ化の方法。 (5)第4項記載の自己整列ケイ化の方法であって、
(a)前記比が0に等しい、自己整列ケイ化の方法。
【0040】(6)第1項記載の自己整列ケイ化の方法
であって、(a)ステップ(c)の前記第一のエッチン
グ剤がH2SO4と、H22との溶液であり、H2SO4
22の比が10:1から2:1の範囲にある、自己整
列ケイ化の方法。 (7)第1項記載の自己整列ケイ化の方法であって、
(a)ステップ(c)の前記第一のエッチング剤が、オ
ゾンを泡立たせた硫酸である、自己整列ケイ化の方法。
【0041】(8)第1項記載の自己整列ケイ化の方法
であって、(a)ステップ(c)の前記第一のエッチン
グ剤がHClと、H2Oと、H2 2との溶液であり、成
分比が1:1:100から1:1:5の範囲にある、自
己整列ケイ化の方法。
【0042】(9)第1項記載の自己整列ケイ化の方法
であって、(a)ステップ(c)の前記第二のエッチン
グ剤がH2Oと、H22と、NH4OHとの溶液である、
自己整列ケイ化の方法。
【0043】(10)第1項記載の自己整列ケイ化の方
法であって、(a)第1項の前記ステップ(c)と前記
ステップ(d)との間に、前記ウェーハを焼なましする
ステップ、をも含む、自己整列ケイ化の方法。 (11)第1項記載の自己整列ケイ化の方法であって、
(a)第1項の前記ステップ(d)の後に、前記ウェー
ハを焼なましするステップ、をも含む、自己整列ケイ化
の方法。 (12)第1項記載の自己整列ケイ化の方法であって、
(a)第1項の前記ステップ(c)と前記ステップ
(d)との間に、前記ウェーハを乾燥するステップ、を
も含む、自己整列ケイ化の方法。
【0044】フィラメントを除去するためにHFに基づ
いたケイ化物の最終エッチングを行う、シリコン集積回
路のための自己整列ケイ化(たとえば、Ti、Co、ま
たはNiのケイ化物)。超希釈HF溶液またはHF蒸気
を使用することができる。
【図面の簡単な説明】
【図1】第一の好適実施例の方法のステップを横断立面
図で示す図であって、aはゲートとポリシリコン接続線
を示す図、bはチタンを示す図、cはソース/ドレーン
上のTiSi2と、ゲートとポリシリコン上のTiSi2
と、酸化物上のTiNとを示す図、dはエッチングを示
す図である。
【符号の説明】
150 チタン 152 TiSi2 154 TiSi2 156 TiSi2 158 フィラメント

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 自己整列ケイ化の方法であって、 (a)シリコン領域と非シリコン領域とを含むウェーハ
    表面上に金属層を形成するステップと、 (b)ケイ化金属を形成するために、前記金属層の第一
    の部分を前記シリコン領域と反応させるステップと、 (c)第一のエッチング剤を使用することにより、ケイ
    化金属を形成するためのステップ(b)で反応しなかっ
    た前記金属層の第二の部分を除去し、これを少なくとも
    10対1のケイ化金属に対する選択度で行うステップ
    と、 (d)ステップ(c)の後に、HFを含む第二のエッチ
    ング剤を使用することにより、前記ケイ化金属の部分を
    除去するステップと、 を含む、自己整列ケイ化の方法。
JP11180723A 1998-06-25 1999-06-25 自己整列ケイ化の方法 Abandoned JP2000077356A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9066998P 1998-06-25 1998-06-25
US090669 1998-06-25

Publications (1)

Publication Number Publication Date
JP2000077356A true JP2000077356A (ja) 2000-03-14

Family

ID=22223767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11180723A Abandoned JP2000077356A (ja) 1998-06-25 1999-06-25 自己整列ケイ化の方法

Country Status (2)

Country Link
US (1) US6277743B1 (ja)
JP (1) JP2000077356A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496416B1 (en) * 2000-12-19 2002-12-17 Xilinx, Inc. Low voltage non-volatile memory cell
US6882571B1 (en) 2000-12-19 2005-04-19 Xilinx, Inc. Low voltage non-volatile memory cell
US6930920B1 (en) 2002-10-29 2005-08-16 Xilinx, Inc. Low voltage non-volatile memory cell
JP4863093B2 (ja) * 2005-06-07 2012-01-25 マイクロン テクノロジー, インク. ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法
JP2015162654A (ja) * 2014-02-28 2015-09-07 富士フイルム株式会社 エッチング液、これを用いるエッチング方法および半導体基板製品の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890854B2 (en) * 2000-11-29 2005-05-10 Chartered Semiconductor Manufacturing, Inc. Method and apparatus for performing nickel salicidation
KR100982420B1 (ko) * 2003-09-30 2010-09-15 삼성전자주식회사 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법
US8158519B2 (en) * 2008-10-20 2012-04-17 Eon Silicon Solution Inc. Method of manufacturing non-volatile memory cell using self-aligned metal silicide

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
CA2197400C (en) * 1997-02-12 2004-08-24 Universite De Sherbrooke Fabrication of sub-micron silicide structures on silicon using resistless electron beam lithography
TW326551B (en) * 1997-07-11 1998-02-11 Holtek Microelectronics Inc The manufacturing method for Ti-salicide in IC

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496416B1 (en) * 2000-12-19 2002-12-17 Xilinx, Inc. Low voltage non-volatile memory cell
US6671205B2 (en) 2000-12-19 2003-12-30 Xilinx, Inc. Low voltage non-volatile memory cell
US6882571B1 (en) 2000-12-19 2005-04-19 Xilinx, Inc. Low voltage non-volatile memory cell
US6936527B1 (en) 2000-12-19 2005-08-30 Xilinx, Inc. Low voltage non-volatile memory cell
US6930920B1 (en) 2002-10-29 2005-08-16 Xilinx, Inc. Low voltage non-volatile memory cell
JP4863093B2 (ja) * 2005-06-07 2012-01-25 マイクロン テクノロジー, インク. ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法
JP2015162654A (ja) * 2014-02-28 2015-09-07 富士フイルム株式会社 エッチング液、これを用いるエッチング方法および半導体基板製品の製造方法

Also Published As

Publication number Publication date
US6277743B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
US6475893B2 (en) Method for improved fabrication of salicide structures
JP2565665B2 (ja) シリサイド層の形成方法
US4940509A (en) Isotropic etchant for capped silicide processes
US6127267A (en) Fabrication method of semiconductor device equipped with silicide layer
US5888903A (en) Self-aligned silicide process
JP4204671B2 (ja) 半導体装置の製造方法
US6200910B1 (en) Selective titanium nitride strip
JP2000077356A (ja) 自己整列ケイ化の方法
US6458711B1 (en) Self-aligned silicide process
EP1575082A2 (en) Method for formimg a self-aligned germanide structure
JPH08340109A (ja) 半導体装置の製造方法
JP3515041B2 (ja) 半導体素子の製造方法
JP2785772B2 (ja) 半導体装置の製造方法
US6372644B1 (en) Hydrogen passivated silicon nitride spacers for reduced nickel silicide bridging
JP2000315662A (ja) 半導体装置の製造方法
CN110911276B (zh) 半导体器件及其制造方法
US6875705B2 (en) Method of high selectivity wet etching of salicides
KR100200184B1 (ko) 반도체 장치의 제조방법
JP2002270813A (ja) 半導体装置の製造方法
JPH08191070A (ja) 半導体装置の接続構造の形成方法
JP2850883B2 (ja) 半導体装置の製造方法
JPH05166752A (ja) チタンシリサイド層の形成方法
JP2561026B2 (ja) 半導体装置の製造方法
JP4102709B2 (ja) 半導体装置の製造方法
KR19990039473A (ko) 반도체 디바이스의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081210