JP3515041B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3515041B2 JP3515041B2 JP2000068010A JP2000068010A JP3515041B2 JP 3515041 B2 JP3515041 B2 JP 3515041B2 JP 2000068010 A JP2000068010 A JP 2000068010A JP 2000068010 A JP2000068010 A JP 2000068010A JP 3515041 B2 JP3515041 B2 JP 3515041B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen peroxide
- cobalt
- water
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 229910017052 cobalt Inorganic materials 0.000 claims description 65
- 239000010941 cobalt Substances 0.000 claims description 65
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 65
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 57
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 51
- 229910052739 hydrogen Inorganic materials 0.000 claims description 31
- 239000001257 hydrogen Substances 0.000 claims description 31
- 239000011259 mixed solution Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 229910019001 CoSi Inorganic materials 0.000 description 39
- 238000005530 etching Methods 0.000 description 36
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 17
- 239000000203 mixture Substances 0.000 description 11
- 229910021341 titanium silicide Inorganic materials 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 3
- MKTJTLRLXTUJCM-UHFFFAOYSA-N azanium;hydrogen peroxide;hydroxide Chemical compound [NH4+].[OH-].OO MKTJTLRLXTUJCM-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- PJLJHXZTANASPP-UHFFFAOYSA-N O.OO.OS(O)(=O)=O Chemical compound O.OO.OS(O)(=O)=O PJLJHXZTANASPP-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- VSFGYNFCJOQAIL-UHFFFAOYSA-N hydrogen peroxide hydrate hydrochloride Chemical compound O.Cl.OO VSFGYNFCJOQAIL-UHFFFAOYSA-N 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- -1 titanium - hydrogen peroxide - water Chemical compound 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は半導体素子の製造
方法及び当該製造に用いるエッチング液に関する。
方法及び当該製造に用いるエッチング液に関する。
【０００２】
【従来の技術】近年、デバイスの微細化が進み、ゲート
配線抵抗、トランジスタのソース・ドレイン部の寄生抵
抗、及びコンタクト抵抗が上昇するために、スケーリン
グ則で期待できるほどの高速化が実現できないという問
題が生じる。
配線抵抗、トランジスタのソース・ドレイン部の寄生抵
抗、及びコンタクト抵抗が上昇するために、スケーリン
グ則で期待できるほどの高速化が実現できないという問
題が生じる。
【０００３】そこで、ゲート及び拡散層領域に自己整合
的に高融点金属のシリサイド膜を形成して、シート抵抗
の低抵抗化を実現できるサリサイド（Ｓｅｌｆ−Ａｌｉ
ｇｎｅｄ Ｓｉｌｉｃｉｄｅ）技術が用いられている。
特に、低抵抗化及び熱的安定性の観点から、チタンシリ
サイド（ＴｉＳｉ2）及びコバルトシリサイド（ＣｏＳ
ｉ2）が用いられている。
的に高融点金属のシリサイド膜を形成して、シート抵抗
の低抵抗化を実現できるサリサイド（Ｓｅｌｆ−Ａｌｉ
ｇｎｅｄ Ｓｉｌｉｃｉｄｅ）技術が用いられている。
特に、低抵抗化及び熱的安定性の観点から、チタンシリ
サイド（ＴｉＳｉ2）及びコバルトシリサイド（ＣｏＳ
ｉ2）が用いられている。
【０００４】チタンシリサイドを用いた場合、微細なパ
ターン上にチタンシリサイドを形成すると、高抵抗のＣ
４９相のチタンシリサイド（Ｃ４９−ＴｉＳｉ2）から
低抵抗のＣ５４相（Ｃ５４−ＴｉＳｉ2）への相転移が
抑制されるため、低抵抗化が困難になるという細線効果
の問題が生じる。また、０．１μｍ以下まで細線化する
と、チタンシリサイドが凝集してシリサイド層が断線す
るため、チタンシリサイドのシート抵抗が急激に増加す
ることが知られている。従って、チタンシリサイドを用
いる場合には、細線効果及びチタンシリサイドの凝集の
発生を抑制することが必要となる。
ターン上にチタンシリサイドを形成すると、高抵抗のＣ
４９相のチタンシリサイド（Ｃ４９−ＴｉＳｉ2）から
低抵抗のＣ５４相（Ｃ５４−ＴｉＳｉ2）への相転移が
抑制されるため、低抵抗化が困難になるという細線効果
の問題が生じる。また、０．１μｍ以下まで細線化する
と、チタンシリサイドが凝集してシリサイド層が断線す
るため、チタンシリサイドのシート抵抗が急激に増加す
ることが知られている。従って、チタンシリサイドを用
いる場合には、細線効果及びチタンシリサイドの凝集の
発生を抑制することが必要となる。
【０００５】コバルトシリサイドを用いた場合、チタン
シリサイドを用いた場合に発生するような細線効果が生
じない。特に、コバルトの上面側に窒化チタンをキャッ
プ膜として成膜し、このキャップ膜でコバルト表面の酸
化を抑制することによって、０．０７５μｍの細線まで
低抵抗化を測ることができたことが１９９５ ＩＥＤＭ
Ｔｅｃｈ Ｄｉｇ．ｐ４４９に報告されている。
シリサイドを用いた場合に発生するような細線効果が生
じない。特に、コバルトの上面側に窒化チタンをキャッ
プ膜として成膜し、このキャップ膜でコバルト表面の酸
化を抑制することによって、０．０７５μｍの細線まで
低抵抗化を測ることができたことが１９９５ ＩＥＤＭ
Ｔｅｃｈ Ｄｉｇ．ｐ４４９に報告されている。
【０００６】そのため、０．１μｍの微細なデバイスを
形成するには、窒化チタンキャップ膜を用いたコバルト
サリサイド技術が有用であると考えられている。
形成するには、窒化チタンキャップ膜を用いたコバルト
サリサイド技術が有用であると考えられている。
【０００７】以下、図３を参照してコバルトサリサイド
技術を用いた従来の半導体素子の製造方法を説明する。
図３（Ａ）〜（Ｆ）は、この従来技術の製造工程を示す
半導体素子の断面図である。
技術を用いた従来の半導体素子の製造方法を説明する。
図３（Ａ）〜（Ｆ）は、この従来技術の製造工程を示す
半導体素子の断面図である。
【０００８】まず、図３（Ａ）に示すように、基板１０
０の上面側の表面領域に拡散層１０２及びフィールド絶
縁膜１０４を、基板１００の上面側にゲート絶縁膜１０
６、ゲート絶縁膜１０６の上面側にゲート電極１０８を
それぞれ形成する。然る後、通常の如く、サイドウォー
ル１０９を設ける。
０の上面側の表面領域に拡散層１０２及びフィールド絶
縁膜１０４を、基板１００の上面側にゲート絶縁膜１０
６、ゲート絶縁膜１０６の上面側にゲート電極１０８を
それぞれ形成する。然る後、通常の如く、サイドウォー
ル１０９を設ける。
【０００９】次に、図３（Ｂ）に示すように、基板１０
０、拡散層１０２、フィールド絶縁膜１０４、ゲート絶
縁膜１０６、ゲート電極１０８及びサイドウォール１０
９を覆うようにコバルト膜１１０と、コバルト膜１１０
の上面側を覆うようにキャップ膜として窒化チタン膜１
１２とを成膜する。
０、拡散層１０２、フィールド絶縁膜１０４、ゲート絶
縁膜１０６、ゲート電極１０８及びサイドウォール１０
９を覆うようにコバルト膜１１０と、コバルト膜１１０
の上面側を覆うようにキャップ膜として窒化チタン膜１
１２とを成膜する。
【００１０】次に、図３（Ｃ）に示すように、拡散層１
０２に接しているコバルト膜１１０と拡散層１０２と
を、及びゲート電極１０８に接しているコバルト膜１１
０とゲート電極１０８とをそれぞれ、４５０℃〜６００
℃のＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａ
ｌｉｎｇ）処理を行うことにより反応させて、ＣｏＳｉ
層１１４ａ、１１４ｂ及び１１６を形成する。このＲＴ
Ａ処理を第１ＲＴＡとする。
０２に接しているコバルト膜１１０と拡散層１０２と
を、及びゲート電極１０８に接しているコバルト膜１１
０とゲート電極１０８とをそれぞれ、４５０℃〜６００
℃のＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａ
ｌｉｎｇ）処理を行うことにより反応させて、ＣｏＳｉ
層１１４ａ、１１４ｂ及び１１６を形成する。このＲＴ
Ａ処理を第１ＲＴＡとする。
【００１１】次に、図３（Ｄ）に示すように、窒化チタ
ン膜１１２をアンモニア−過酸化水素−水−混合液を用
いて除去する。
ン膜１１２をアンモニア−過酸化水素−水−混合液を用
いて除去する。
【００１２】その後、図３（Ｅ）に示すように、未反応
のコバルト膜１１０を硫酸−過酸化水素−水−混合液又
は、塩酸−過酸化水素−水−混合液を用いて除去する。
のコバルト膜１１０を硫酸−過酸化水素−水−混合液又
は、塩酸−過酸化水素−水−混合液を用いて除去する。
【００１３】最後に、図３（Ｆ）に示すように、ＣｏＳ
ｉ層１１４ａ、１１４ｂ及び１１６を７５０℃〜９００
℃のＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ
2層１１４ａ´、１１４ｂ´及び１１６´を形成する。
このＲＴＡ処理を第２ＲＴＡとする。
ｉ層１１４ａ、１１４ｂ及び１１６を７５０℃〜９００
℃のＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ
2層１１４ａ´、１１４ｂ´及び１１６´を形成する。
このＲＴＡ処理を第２ＲＴＡとする。
【００１４】
【発明が解決しようとする課題】従来技術を用いて製造
された半導体素子は、ＣｏＳｉ2層部分１１４ａ´、１
１４ｂ´及び１１６´をＳＥＭ（電子顕微鏡）の観察に
より、ＣｏＳｉ2層のエッジ部分が削れていることが確
認された。
された半導体素子は、ＣｏＳｉ2層部分１１４ａ´、１
１４ｂ´及び１１６´をＳＥＭ（電子顕微鏡）の観察に
より、ＣｏＳｉ2層のエッジ部分が削れていることが確
認された。
【００１５】図４は、ＳＥＭ観察によりＣｏＳｉ2のエ
ッジ部分が削れていることを模式的に示したものであ
る。また、図４は、図３の（Ｆ）工程における図の要部
を拡大したものである。点線部分ａは、前述したエッチ
ングによってエッジの削れた部分を示している。
ッジ部分が削れていることを模式的に示したものであ
る。また、図４は、図３の（Ｆ）工程における図の要部
を拡大したものである。点線部分ａは、前述したエッチ
ングによってエッジの削れた部分を示している。
【００１６】このようにＣｏＳｉ2の削れが生じるとＣ
ｏＳｉ2のシート抵抗値が増加して、抵抗値のばらつき
が大きくなる等の問題が生じる。この原因は、窒化チタ
ン膜を硫酸−過酸化水素−水−混合液で除去する際、窒
化チタン膜の下面側にあるＣｏＳｉ層までがエッチング
されてしまい、そのため、ＣｏＳｉ層が薄くなって、そ
の後の第２ＲＴＡ処理にて形成されたＣｏＳｉ2層も薄
くなってしまったためである。
ｏＳｉ2のシート抵抗値が増加して、抵抗値のばらつき
が大きくなる等の問題が生じる。この原因は、窒化チタ
ン膜を硫酸−過酸化水素−水−混合液で除去する際、窒
化チタン膜の下面側にあるＣｏＳｉ層までがエッチング
されてしまい、そのため、ＣｏＳｉ層が薄くなって、そ
の後の第２ＲＴＡ処理にて形成されたＣｏＳｉ2層も薄
くなってしまったためである。
【００１７】そこで、ＣｏＳｉ層を薄膜化せず、窒化チ
タン膜を除去することができるエッチング液及び半導体
素子の製造方法の出現が求められていた。
タン膜を除去することができるエッチング液及び半導体
素子の製造方法の出現が求められていた。
【００１８】
【課題を解決するための手段】この発明の窒化チタンを
キャップ膜とするコバルトサリサイド技術を用いた半導
体素子の製造方法によれば、窒化チタン膜を除去する際
に、第１段階はアンモニア−過酸化水素−水−混合液を
用いて除去し、第２段階は過酸化水素水を用いて除去し
ている。
キャップ膜とするコバルトサリサイド技術を用いた半導
体素子の製造方法によれば、窒化チタン膜を除去する際
に、第１段階はアンモニア−過酸化水素−水−混合液を
用いて除去し、第２段階は過酸化水素水を用いて除去し
ている。
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】このような方法を用いれば、コバルト膜及
びＣｏＳｉ層への影響なく窒化チタン膜を除去すること
ができる。また、窒化チタンに対するエッチング速度が
アンモニア−過酸化水素−水−混合液の方が過酸化水素
水よりも速いため、過酸化水素水のみを用いるよりも、
効率良く窒化チタン膜を除去することができる。
びＣｏＳｉ層への影響なく窒化チタン膜を除去すること
ができる。また、窒化チタンに対するエッチング速度が
アンモニア−過酸化水素−水−混合液の方が過酸化水素
水よりも速いため、過酸化水素水のみを用いるよりも、
効率良く窒化チタン膜を除去することができる。
【００３８】また、アンモニア−過酸化水素−水−混合
液の濃度は、好ましくは、水に対して過酸化水素１〜３
０ｖｏｌ％の範囲内及び水に対してアンモニア１〜３０
ｖｏｌ％の範囲内とし、前記過酸化水素水の濃度は、好
ましくは、水に対して過酸化水素１〜３０ｖｏｌ％の範
囲内とするのが良い。
液の濃度は、好ましくは、水に対して過酸化水素１〜３
０ｖｏｌ％の範囲内及び水に対してアンモニア１〜３０
ｖｏｌ％の範囲内とし、前記過酸化水素水の濃度は、好
ましくは、水に対して過酸化水素１〜３０ｖｏｌ％の範
囲内とするのが良い。
【００３９】このような濃度範囲にすれば、エッチング
速度の制御が可能で、かつ、エッチング液がコバルト膜
及びＣｏＳｉ層に触れたとしてもコバルト膜及びＣｏＳ
ｉ層を除去せずに窒化チタン膜の除去が可能である。
速度の制御が可能で、かつ、エッチング液がコバルト膜
及びＣｏＳｉ層に触れたとしてもコバルト膜及びＣｏＳ
ｉ層を除去せずに窒化チタン膜の除去が可能である。
【００４０】また、アンモニア−過酸化水素−水−混合
液の濃度は、好ましくは、水に対して過酸化水素１０〜
２０ｖｏｌ％の範囲内及び水に対してアンモニア５〜２
０ｖｏｌ％の範囲内とし、前記過酸化水素水の濃度は、
好ましくは、水に対して過酸化水素１〜３０ｖｏｌ％の
範囲内とするのが良い。
液の濃度は、好ましくは、水に対して過酸化水素１０〜
２０ｖｏｌ％の範囲内及び水に対してアンモニア５〜２
０ｖｏｌ％の範囲内とし、前記過酸化水素水の濃度は、
好ましくは、水に対して過酸化水素１〜３０ｖｏｌ％の
範囲内とするのが良い。
【００４１】このような濃度範囲にすれば、窒化チタン
膜の除去を効率良く行うことができる。
膜の除去を効率良く行うことができる。
【００４２】さらに、この発明の製造方法によれば、ゲ
ート電極と拡散層とを具えたシリコン基板の上面側にコ
バルト膜を形成する工程と、このコバルト膜の上面側に
キャップ膜としての窒化チタン膜を形成する工程と、シ
リコン基板のシリコンとコバルト膜のコバルトとを選択
的に反応させる工程と、窒化チタン膜を、第１段階はア
ンモニア−過酸化水素−水−混合液を用いて除去し、第
２段階は過酸化水素水を用いて除去する工程とを含んで
いる。
ート電極と拡散層とを具えたシリコン基板の上面側にコ
バルト膜を形成する工程と、このコバルト膜の上面側に
キャップ膜としての窒化チタン膜を形成する工程と、シ
リコン基板のシリコンとコバルト膜のコバルトとを選択
的に反応させる工程と、窒化チタン膜を、第１段階はア
ンモニア−過酸化水素−水−混合液を用いて除去し、第
２段階は過酸化水素水を用いて除去する工程とを含んで
いる。
【００４３】このような方法を用いれば、コバルト膜及
びＣｏＳｉ層への影響なく窒化チタン膜を除去すること
ができる。また、窒化チタンに対するエッチング速度が
アンモニア−過酸化水素−水−混合液の方が過酸化水素
水よりも速いため、過酸化水素水のみを用いるよりも、
効率良く窒化チタン膜を除去することができる。
びＣｏＳｉ層への影響なく窒化チタン膜を除去すること
ができる。また、窒化チタンに対するエッチング速度が
アンモニア−過酸化水素−水−混合液の方が過酸化水素
水よりも速いため、過酸化水素水のみを用いるよりも、
効率良く窒化チタン膜を除去することができる。
【００４４】この発明のチタンをキャップ膜とするコバ
ルトサリサイド技術を用いた半導体素子の製造方法は、
チタン膜を除去する際に、第１段階はアンモニア−過酸
化水素−水−混合液を用いて除去し、第２段階は過酸化
水素水を用いて除去している。
ルトサリサイド技術を用いた半導体素子の製造方法は、
チタン膜を除去する際に、第１段階はアンモニア−過酸
化水素−水−混合液を用いて除去し、第２段階は過酸化
水素水を用いて除去している。
【００４５】このような方法を用いれば、コバルト膜及
びＣｏＳｉ層への影響なくチタン膜を除去することがで
きる。また、チタン膜に対するエッチング速度がアンモ
ニア−過酸化水素−水−混合液の方が過酸化水素水より
も速いため、過酸化水素水のみを用いるよりも、効率良
くチタン膜を除去することができる。
びＣｏＳｉ層への影響なくチタン膜を除去することがで
きる。また、チタン膜に対するエッチング速度がアンモ
ニア−過酸化水素−水−混合液の方が過酸化水素水より
も速いため、過酸化水素水のみを用いるよりも、効率良
くチタン膜を除去することができる。
【００４６】また、アンモニア−過酸化水素−水−混合
液の濃度は、好ましくは、水に対して過酸化水素１〜３
０ｖｏｌ％の範囲内及び水に対してアンモニア１〜３０
ｖｏｌ％の範囲内とし、前記過酸化水素水の濃度は、好
ましくは、水に対して過酸化水素１〜３０ｖｏｌ％の範
囲内とするのが良い。
液の濃度は、好ましくは、水に対して過酸化水素１〜３
０ｖｏｌ％の範囲内及び水に対してアンモニア１〜３０
ｖｏｌ％の範囲内とし、前記過酸化水素水の濃度は、好
ましくは、水に対して過酸化水素１〜３０ｖｏｌ％の範
囲内とするのが良い。
【００４７】このような濃度範囲にすれば、エッチング
速度の制御が可能で、かつ、エッチング液がコバルト膜
及びＣｏＳｉ層に触れたとしてもコバルト膜及びＣｏＳ
ｉ層を除去せずにチタン膜の除去が可能である。
速度の制御が可能で、かつ、エッチング液がコバルト膜
及びＣｏＳｉ層に触れたとしてもコバルト膜及びＣｏＳ
ｉ層を除去せずにチタン膜の除去が可能である。
【００４８】また、アンモニア−過酸化水素−水−混合
液の濃度は、好ましくは、水に対して過酸化水素１０〜
２０ｖｏｌ％及び水に対してアンモニア５〜２０ｖｏｌ
％の範囲内とし、前記過酸化水素水の濃度は、好ましく
は、水に対して過酸化水素１〜３０ｖｏｌ％の範囲内と
するのが良い。
液の濃度は、好ましくは、水に対して過酸化水素１０〜
２０ｖｏｌ％及び水に対してアンモニア５〜２０ｖｏｌ
％の範囲内とし、前記過酸化水素水の濃度は、好ましく
は、水に対して過酸化水素１〜３０ｖｏｌ％の範囲内と
するのが良い。
【００４９】このような濃度範囲にすれば、チタン膜の
除去を効率良く行うことができる。
除去を効率良く行うことができる。
【００５０】さらに、この発明の製造方法は、ゲート電
極と拡散層とを具えたシリコン基板の上面側にコバルト
膜を形成する工程と、このコバルト膜の上面側にキャッ
プ膜としてのチタン膜を形成する工程と、シリコン基板
のシリコンとコバルト膜のコバルトとを選択的に反応さ
せる工程と、チタン膜を、第１段階はアンモニア−過酸
化水素−水−混合液を用いて除去し、第２段階は過酸化
水素水を用いて除去する工程とを含んでいる。
極と拡散層とを具えたシリコン基板の上面側にコバルト
膜を形成する工程と、このコバルト膜の上面側にキャッ
プ膜としてのチタン膜を形成する工程と、シリコン基板
のシリコンとコバルト膜のコバルトとを選択的に反応さ
せる工程と、チタン膜を、第１段階はアンモニア−過酸
化水素−水−混合液を用いて除去し、第２段階は過酸化
水素水を用いて除去する工程とを含んでいる。
【００５１】このような方法を用いれば、コバルト膜及
びＣｏＳｉ層への影響なくチタン膜を除去することがで
きる。また、チタンに対するエッチング速度がアンモニ
ア−過酸化水素−水−混合液の方が過酸化水素水よりも
速いため、過酸化水素水のみを用いるよりも、効率良く
チタン膜を除去することができる。
びＣｏＳｉ層への影響なくチタン膜を除去することがで
きる。また、チタンに対するエッチング速度がアンモニ
ア−過酸化水素−水−混合液の方が過酸化水素水よりも
速いため、過酸化水素水のみを用いるよりも、効率良く
チタン膜を除去することができる。
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。尚、図はこの発明が理解で
きる程度に、形状、大きさ及び配置関係を概略的に示し
ているに過ぎない。また、以下に記載される数値等の条
件や材料等は単なる一例に過ぎない。よって、この発明
は、この実施の形態に何ら限定されることがない。
実施の形態につき説明する。尚、図はこの発明が理解で
きる程度に、形状、大きさ及び配置関係を概略的に示し
ているに過ぎない。また、以下に記載される数値等の条
件や材料等は単なる一例に過ぎない。よって、この発明
は、この実施の形態に何ら限定されることがない。
【００５７】まず、窒化チタン膜、コバルト膜及びＣｏ
Ｓｉ層に対するアンモニア−過酸化水素−水−混合液、
硫酸−過酸化水素−水−混合液、塩酸−過酸化水素−水
−混合液及び過酸化水素水による、それぞれのエッチン
グレートを表１に示す。この際、エッチングはそれぞれ
の液温度を４０℃〜５０℃の温度範囲として行った。
Ｓｉ層に対するアンモニア−過酸化水素−水−混合液、
硫酸−過酸化水素−水−混合液、塩酸−過酸化水素−水
−混合液及び過酸化水素水による、それぞれのエッチン
グレートを表１に示す。この際、エッチングはそれぞれ
の液温度を４０℃〜５０℃の温度範囲として行った。
【００５８】
【表１】
【００５９】表１に示すように、アンモニア−過酸化水
素−水−混合液の窒化チタン膜、コバルト膜及びＣｏＳ
ｉ層に対するエッチングレートは、それぞれ、１０７Å
／ｍｉｎ、４．７Å／ｍｉｎ及び２．６Å／ｍｉｎであ
り、過酸化水素水の窒化チタン膜、コバルト膜及びＣｏ
Ｓｉ層に対するエッチングレートは、それぞれ、３７．
４Å／ｍｉｎ、０Å／ｍｉｎ及び０Å／ｍｉｎであり、
硫酸−過酸化水素−水−混合液の窒化チタン膜、コバル
ト膜及びＣｏＳｉ層に対するエッチングレートは、それ
ぞれ、５Å／ｍｉｎ、１０００Å／ｍｉｎ以上及び０Å
／ｍｉｎであり、塩酸−過酸化水素−水−混合液の窒化
チタン膜、コバルト膜及びＣｏＳｉ層に対するエッチン
グレートは、それぞれ、９Å／ｍｉｎ、１０００Å／ｍ
ｉｎ以上及び０Å／ｍｉｎであった。
素−水−混合液の窒化チタン膜、コバルト膜及びＣｏＳ
ｉ層に対するエッチングレートは、それぞれ、１０７Å
／ｍｉｎ、４．７Å／ｍｉｎ及び２．６Å／ｍｉｎであ
り、過酸化水素水の窒化チタン膜、コバルト膜及びＣｏ
Ｓｉ層に対するエッチングレートは、それぞれ、３７．
４Å／ｍｉｎ、０Å／ｍｉｎ及び０Å／ｍｉｎであり、
硫酸−過酸化水素−水−混合液の窒化チタン膜、コバル
ト膜及びＣｏＳｉ層に対するエッチングレートは、それ
ぞれ、５Å／ｍｉｎ、１０００Å／ｍｉｎ以上及び０Å
／ｍｉｎであり、塩酸−過酸化水素−水−混合液の窒化
チタン膜、コバルト膜及びＣｏＳｉ層に対するエッチン
グレートは、それぞれ、９Å／ｍｉｎ、１０００Å／ｍ
ｉｎ以上及び０Å／ｍｉｎであった。
【００６０】上述の結果より、アンモニア−過酸化水素
−水−混合液は、エッチングレートは小さいが、ＣｏＳ
ｉ層をエッチングすることが明らかである。従って、窒
化チタン膜厚が薄い部分は、窒化チタン及びチタンがエ
ッチングされた後、コバルト膜及びＣｏＳｉ層がエッチ
ング液に触れると、さらにコバルト膜及びＣｏＳｉ層を
もエッチングして、膜厚を薄くしてしまう。
−水−混合液は、エッチングレートは小さいが、ＣｏＳ
ｉ層をエッチングすることが明らかである。従って、窒
化チタン膜厚が薄い部分は、窒化チタン及びチタンがエ
ッチングされた後、コバルト膜及びＣｏＳｉ層がエッチ
ング液に触れると、さらにコバルト膜及びＣｏＳｉ層を
もエッチングして、膜厚を薄くしてしまう。
【００６１】それに対し、過酸化水素水は、コバルト膜
及びＣｏＳｉ層に対するエッチングレートは０Å／ｍｉ
ｎであるため、窒化チタン膜厚が薄い部分においても、
ＣｏＳｉがエッチングされる恐れがない。
及びＣｏＳｉ層に対するエッチングレートは０Å／ｍｉ
ｎであるため、窒化チタン膜厚が薄い部分においても、
ＣｏＳｉがエッチングされる恐れがない。
【００６２】（第１の実施の形態）次に、図１を参照し
て、第１の実施の形態における半導体素子の製造方法に
ついて説明する。
て、第１の実施の形態における半導体素子の製造方法に
ついて説明する。
【００６３】図１（Ａ）〜図１（Ｆ）は、第１の実施の
形態における半導体素子の製造方法の製造工程を説明す
るための断面図である。
形態における半導体素子の製造方法の製造工程を説明す
るための断面図である。
【００６４】図１（Ａ）に示すように、従来と同様に、
シリコンの基板１０の上面側の表面領域に拡散層１２及
びフィールド絶縁膜１４を形成し、さらに、基板１０の
上面側にゲート絶縁膜１６、ゲート絶縁膜１６の上面側
にポリシリコンでゲート電極１８を形成する。然る後、
ゲート電極１８の側面に、通常の如く、サイドウォール
１９を形成する。
シリコンの基板１０の上面側の表面領域に拡散層１２及
びフィールド絶縁膜１４を形成し、さらに、基板１０の
上面側にゲート絶縁膜１６、ゲート絶縁膜１６の上面側
にポリシリコンでゲート電極１８を形成する。然る後、
ゲート電極１８の側面に、通常の如く、サイドウォール
１９を形成する。
【００６５】次に、図１（Ｂ）に示すように、基板１
０、拡散層１２、フィールド絶縁膜１４、ゲート絶縁膜
１６、ゲート電極１８及びサイドウォール１９を覆うよ
うにコバルト膜２０を５〜２０ｎｍの範囲内の適当な厚
みでスパッタ法により成膜する。続いて、コバルト膜２
０の上面側を覆うようにキャップ膜として窒化チタン膜
２２を１０〜１００ｎｍの範囲内の適当な厚みでスパッ
タ法により成膜する。
０、拡散層１２、フィールド絶縁膜１４、ゲート絶縁膜
１６、ゲート電極１８及びサイドウォール１９を覆うよ
うにコバルト膜２０を５〜２０ｎｍの範囲内の適当な厚
みでスパッタ法により成膜する。続いて、コバルト膜２
０の上面側を覆うようにキャップ膜として窒化チタン膜
２２を１０〜１００ｎｍの範囲内の適当な厚みでスパッ
タ法により成膜する。
【００６６】次に、図１（Ｃ）に示すように、拡散層１
２に接しているコバルト膜２０と拡散層１２との間で、
及びゲート電極１８に接しているコバルト膜２０とゲー
ト電極１８との間で、それぞれ４５０℃〜６００℃の第
１ＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ層
２４ａ、２４ｂ及び２６を形成する。このＲＴＡ処理に
おいて、フィールド絶縁膜１４及びサイドウォール１９
と接しているコバルト膜２０の部分は、未反応のコバル
ト膜として残存する。
２に接しているコバルト膜２０と拡散層１２との間で、
及びゲート電極１８に接しているコバルト膜２０とゲー
ト電極１８との間で、それぞれ４５０℃〜６００℃の第
１ＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ層
２４ａ、２４ｂ及び２６を形成する。このＲＴＡ処理に
おいて、フィールド絶縁膜１４及びサイドウォール１９
と接しているコバルト膜２０の部分は、未反応のコバル
ト膜として残存する。
【００６７】次に、図１（Ｄ）に示すように、窒化チタ
ン膜２２を過酸化水素水、ここでは例えば、濃度が水に
対して過酸化水素２０ｖｏｌ％（Ｈ2Ｏ2：Ｈ2Ｏ＝１：
５（容積比））の過酸化水素水を用いて除去する。
ン膜２２を過酸化水素水、ここでは例えば、濃度が水に
対して過酸化水素２０ｖｏｌ％（Ｈ2Ｏ2：Ｈ2Ｏ＝１：
５（容積比））の過酸化水素水を用いて除去する。
【００６８】その後、図１（Ｅ）に示すように、未反応
のコバルト膜２０を硫酸−過酸化水素−水−混合液又は
塩酸−過酸化水素−水−混合液を用いて除去する。ここ
では例えば、硫酸−過酸化水素−水−混合液、濃度は水
に対して硫酸２０ｖｏｌ％及び水に対して過酸化水素２
０ｖｏｌ％（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５
（容積比））を用いて除去する。この除去により、Ｃｏ
Ｓｉ層２４ａ、２４ｂ及び２６は残存する。
のコバルト膜２０を硫酸−過酸化水素−水−混合液又は
塩酸−過酸化水素−水−混合液を用いて除去する。ここ
では例えば、硫酸−過酸化水素−水−混合液、濃度は水
に対して硫酸２０ｖｏｌ％及び水に対して過酸化水素２
０ｖｏｌ％（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５
（容積比））を用いて除去する。この除去により、Ｃｏ
Ｓｉ層２４ａ、２４ｂ及び２６は残存する。
【００６９】最後に、図１（Ｆ）に示すように、残存し
ているＣｏＳｉ層２４ａ、２４ｂ及び２６を７５０℃〜
９００℃の第２ＲＴＡ処理を行うことにより基板及びゲ
ート電極のシリコンＳｉと反応させて、ＣｏＳｉ2層２
４ａ´、２４ｂ´及び２６´を形成する。
ているＣｏＳｉ層２４ａ、２４ｂ及び２６を７５０℃〜
９００℃の第２ＲＴＡ処理を行うことにより基板及びゲ
ート電極のシリコンＳｉと反応させて、ＣｏＳｉ2層２
４ａ´、２４ｂ´及び２６´を形成する。
【００７０】このように、この発明の製造方法を用いれ
ば、ＣｏＳｉ層へのエッチングを抑制できるため、窒化
チタンを除去する際、エッチング液がコバルト膜及びＣ
ｏＳｉ層に触れたとしてもコバルト膜及びＣｏＳｉ層を
薄膜化させることなく窒化チタン膜の除去が可能であ
る。
ば、ＣｏＳｉ層へのエッチングを抑制できるため、窒化
チタンを除去する際、エッチング液がコバルト膜及びＣ
ｏＳｉ層に触れたとしてもコバルト膜及びＣｏＳｉ層を
薄膜化させることなく窒化チタン膜の除去が可能であ
る。
【００７１】従って、その後の第２ＲＴＡ処理で形成さ
れた、ＣｏＳｉ2のシート抵抗値の増加及び抵抗値のば
らつきの増大を回避することができる。
れた、ＣｏＳｉ2のシート抵抗値の増加及び抵抗値のば
らつきの増大を回避することができる。
【００７２】また、窒化チタン膜の代わりにチタン膜を
用いても良い。
用いても良い。
【００７３】さらに、第１の実施の形態において、エッ
チングする際、それぞれの液温度は４０℃〜５０℃にて
行ったが、エッチングレートを上げたい場合はそれぞれ
の液温度を上げ、エッチングレートを下げたい場合はそ
れぞれの液温度を下げる等して、エッチングレートを調
整することも可能である。
チングする際、それぞれの液温度は４０℃〜５０℃にて
行ったが、エッチングレートを上げたい場合はそれぞれ
の液温度を上げ、エッチングレートを下げたい場合はそ
れぞれの液温度を下げる等して、エッチングレートを調
整することも可能である。
【００７４】（第２の実施の形態）図２を参照して、第
２の実施の形態における半導体素子の製造方法について
説明する。
２の実施の形態における半導体素子の製造方法について
説明する。
【００７５】図２（Ａ）〜図２（Ｇ）は、第２の実施の
形態における半導体素子の製造方法を説明するための製
造工程図である。
形態における半導体素子の製造方法を説明するための製
造工程図である。
【００７６】図２（Ａ）に示すように、シリコンの基板
５０の上面側の表面領域に拡散層５２及びフィールド絶
縁膜５４を、基板５０の上面側にゲート絶縁膜５６、ゲ
ート絶縁膜５６の上面側にポリシリコンのゲート電極５
８を形成する。然る後、ゲート電極５８の側面に、通常
の如く、サイドウォール５９を形成する。
５０の上面側の表面領域に拡散層５２及びフィールド絶
縁膜５４を、基板５０の上面側にゲート絶縁膜５６、ゲ
ート絶縁膜５６の上面側にポリシリコンのゲート電極５
８を形成する。然る後、ゲート電極５８の側面に、通常
の如く、サイドウォール５９を形成する。
【００７７】次に、図２（Ｂ）に示すように、基板５
０、拡散層５２、フィールド絶縁膜５４、ゲート絶縁膜
５６及びゲート電極５８を覆うようにコバルト膜６０を
５〜２０ｎｍの範囲内の適当な厚みにスパッタ法により
形成する。続いて、コバルト膜６０の上面側を覆うよう
にキャップ膜として窒化チタン膜６２を１０〜１００ｎ
ｍの範囲内の適当な厚みにスパッタ法により成膜する。
０、拡散層５２、フィールド絶縁膜５４、ゲート絶縁膜
５６及びゲート電極５８を覆うようにコバルト膜６０を
５〜２０ｎｍの範囲内の適当な厚みにスパッタ法により
形成する。続いて、コバルト膜６０の上面側を覆うよう
にキャップ膜として窒化チタン膜６２を１０〜１００ｎ
ｍの範囲内の適当な厚みにスパッタ法により成膜する。
【００７８】次に、図２（Ｃ）に示すように、拡散層５
２に接しているコバルト膜６０と拡散層５２との間で、
及びゲート電極５８に接しているコバルト膜６０とゲー
ト電極５８との間で、それぞれ４５０℃〜６００℃の第
１ＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ層
６４ａ、６４ｂ及び６６を形成する。このＲＴＡ処理に
より、フィールド絶縁膜５４及びサイドウォール５９と
接しているコバルト膜６０の部分は、未反応コバルト膜
として残存する。
２に接しているコバルト膜６０と拡散層５２との間で、
及びゲート電極５８に接しているコバルト膜６０とゲー
ト電極５８との間で、それぞれ４５０℃〜６００℃の第
１ＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ層
６４ａ、６４ｂ及び６６を形成する。このＲＴＡ処理に
より、フィールド絶縁膜５４及びサイドウォール５９と
接しているコバルト膜６０の部分は、未反応コバルト膜
として残存する。
【００７９】次に、図２（Ｄ）に示すように、膜厚が最
も薄いところでもＣｏＳｉ層が露出しないような時間だ
け、窒化チタン膜６２をアンモニア−過酸化水素−水−
混合液、ここでは例えば、濃度が水に対してアンモニア
２０ｖｏｌ％（ＮＨ3：Ｈ2Ｏ 2：Ｈ2Ｏ＝１：１：５（容
積比））を用いて除去する。
も薄いところでもＣｏＳｉ層が露出しないような時間だ
け、窒化チタン膜６２をアンモニア−過酸化水素−水−
混合液、ここでは例えば、濃度が水に対してアンモニア
２０ｖｏｌ％（ＮＨ3：Ｈ2Ｏ 2：Ｈ2Ｏ＝１：１：５（容
積比））を用いて除去する。
【００８０】例えば、窒化チタン膜の膜厚が３００Åの
場合、最も膜厚が薄い部分が１５０Åだとすると、窒化
チタン膜を１００Åエッチングする時間に設定する。こ
の実施例においては、表１に示すように、アンモニア−
過酸化水素−水−混合液の窒化チタン膜に対するエッチ
ングレートは１０７Å／ｍｉｎであるため、５６秒に設
定してエッチングを行うと良い。このように窒化チタン
膜のもっとも薄い膜厚をあらかじめ測定し、窒化チタン
膜の下面側にあるコバルト膜及びＣｏＳｉ層にエッチン
グ液が影響しないような時間設定を行えば良い。
場合、最も膜厚が薄い部分が１５０Åだとすると、窒化
チタン膜を１００Åエッチングする時間に設定する。こ
の実施例においては、表１に示すように、アンモニア−
過酸化水素−水−混合液の窒化チタン膜に対するエッチ
ングレートは１０７Å／ｍｉｎであるため、５６秒に設
定してエッチングを行うと良い。このように窒化チタン
膜のもっとも薄い膜厚をあらかじめ測定し、窒化チタン
膜の下面側にあるコバルト膜及びＣｏＳｉ層にエッチン
グ液が影響しないような時間設定を行えば良い。
【００８１】次に、図２（Ｅ）に示すように、図２
（Ｄ）において窒化チタン膜６２の残った部分を過酸化
水素水、ここでは例えば、濃度が水に対して過酸化水素
２０ｖｏｌ％（Ｈ2Ｏ2：Ｈ2Ｏ＝１：５（容積比））を
用いて除去する。
（Ｄ）において窒化チタン膜６２の残った部分を過酸化
水素水、ここでは例えば、濃度が水に対して過酸化水素
２０ｖｏｌ％（Ｈ2Ｏ2：Ｈ2Ｏ＝１：５（容積比））を
用いて除去する。
【００８２】その後、図２（Ｆ）に示すように、未反応
のコバルト膜６０を硫酸−過酸化水素−水−混合液又は
塩酸−過酸化水素−水−混合液を用いて除去する。ここ
では例えば、硫酸−過酸化水素−水−混合液、濃度は水
に対して硫酸２０ｖｏｌ％及び水に対して過酸化水素２
０ｖｏｌ％（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５
（容積比））を用いて除去する。
のコバルト膜６０を硫酸−過酸化水素−水−混合液又は
塩酸−過酸化水素−水−混合液を用いて除去する。ここ
では例えば、硫酸−過酸化水素−水−混合液、濃度は水
に対して硫酸２０ｖｏｌ％及び水に対して過酸化水素２
０ｖｏｌ％（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５
（容積比））を用いて除去する。
【００８３】最後に、図２（Ｇ）に示すように、ＣｏＳ
ｉ層６４ａ、６４ｂ及び６６を７５０℃〜９００℃の第
２ＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ2
層６４ａ´、６４ｂ´及び６６´を形成する。
ｉ層６４ａ、６４ｂ及び６６を７５０℃〜９００℃の第
２ＲＴＡ処理を行うことにより反応させて、ＣｏＳｉ2
層６４ａ´、６４ｂ´及び６６´を形成する。
【００８４】また、窒化チタン膜の代わりにチタン膜を
用いても良い。
用いても良い。
【００８５】このような製造方法を用いれば、第１の実
施の形態における工程よりも早く製造することができ
る。
施の形態における工程よりも早く製造することができ
る。
【００８６】さらに、第２の実施の形態において、エッ
チングの際、液温度は４０℃〜５０℃で行ったが、エッ
チングレートを上げたい場合は液温度を上げ、エッチン
グレートを下げたい場合は液温度を下げる等して、エッ
チングレートを調整することも可能である。
チングの際、液温度は４０℃〜５０℃で行ったが、エッ
チングレートを上げたい場合は液温度を上げ、エッチン
グレートを下げたい場合は液温度を下げる等して、エッ
チングレートを調整することも可能である。
【００８７】
【発明の効果】この発明の半導体素子の製造方法であ
る、窒化チタン膜を除去する際のエッチング液をアンモ
ニア−過酸化水素−水−混合液から過酸化水素水に代え
ることで、ＣｏＳｉ層に対するエッチングレートを抑制
できるため、ＣｏＳｉ2層の薄膜化が起こらず、拡散層
やゲート電極において良好なシート抵抗値が得られる。
る、窒化チタン膜を除去する際のエッチング液をアンモ
ニア−過酸化水素−水−混合液から過酸化水素水に代え
ることで、ＣｏＳｉ層に対するエッチングレートを抑制
できるため、ＣｏＳｉ2層の薄膜化が起こらず、拡散層
やゲート電極において良好なシート抵抗値が得られる。
【００８８】また、窒化チタンに対するエッチングレー
トは、アンモニア−過酸化水素−水−混合液の方が、過
酸化水素水よりも大きいため、窒化チタン膜厚の一番薄
い部分がエッチングされつくす前までアンモニア−過酸
化水素−水−混合液を用いて除去し、残りの窒化チタン
膜を過酸化水素水で除去することによって、拡散層やゲ
ート電極において良好なシート抵抗値が得られるばかり
でなく、製造時間の短縮を図ることも可能である。
トは、アンモニア−過酸化水素−水−混合液の方が、過
酸化水素水よりも大きいため、窒化チタン膜厚の一番薄
い部分がエッチングされつくす前までアンモニア−過酸
化水素−水−混合液を用いて除去し、残りの窒化チタン
膜を過酸化水素水で除去することによって、拡散層やゲ
ート電極において良好なシート抵抗値が得られるばかり
でなく、製造時間の短縮を図ることも可能である。
【図１】（Ａ）〜（Ｆ）は第１の実施の形態における半
導体素子の製造工程図である。
導体素子の製造工程図である。
【図２】（Ａ）〜（Ｇ）は第２の実施の形態における半
導体素子の製造工程図である。
導体素子の製造工程図である。
【図３】（Ａ）〜（Ｆ）は従来技術における半導体素子
の製造工程図である。
の製造工程図である。
【図４】従来技術の問題点を示した図である。
１０：基板
１２：拡散層
１４：フィールド絶縁膜
１６：ゲート絶縁膜
１８：ゲート電極
１９：サイドウォール
２０：コバルト膜
２２：窒化チタン膜又はチタン膜
２４ａ、２４ｂ、２６：ＣｏＳｉ層
２４ａ´、２４ｂ´、２６´：ＣｏＳｉ2層
５０：基板
５２：拡散層
５４：フィールド絶縁膜
５６：ゲート絶縁膜
５８：ゲート電極
５９：サイドウォール
６０：コバルト膜
６２：窒化チタン膜又はチタン膜
６４ａ、６４ｂ、６６：ＣｏＳｉ層
６４ａ´、６４ｂ´、６６´：ＣｏＳｉ2層
１００：基板
１０２：拡散層
１０４：フィールド絶縁膜
１０６：ゲート絶縁膜
１０８：ゲート電極
１０９：サイドウォール
１１０：コバルト膜
１１２：窒化チタン膜
１１４ａ、１１４ｂ、１１６：ＣｏＳｉ層
１１４ａ´、１１４ｂ´、１１６´：ＣｏＳｉ2層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/306,21/308
H01L 21/28,29/78
Claims (4)
- 【請求項１】 窒化チタンをキャップ膜とするコバルト
サリサイド技術を用いた半導体素子の製造方法におい
て、 前記窒化チタン膜を除去する際に、第１段階はアンモニ
ア−過酸化水素−水−混合液を用いて除去し、第２段階
は過酸化水素水を用いて除去することを特徴とする半導
体素子の製造方法。 - 【請求項２】 ゲート電極と拡散層とを具えたシリコン
基板の上面側にコバルト膜を形成する工程と、 前記コバルト膜の上面側にキャップ膜としての窒化チタ
ン膜を形成する工程と、 前記シリコン基板のシリコンと前記コバルト膜のコバル
トとを選択的に反応させる工程と、 前記窒化チタン膜を、第１段階はアンモニア−過酸化水
素−水−混合液を用いて除去し、第２段階は過酸化水素
水を用いて除去する工程とを含むことを特徴とする半導
体素子の製造方法。 - 【請求項３】 チタン膜をキャップ膜とするコバルトサ
リサイド技術を用いた半導体素子の製造方法において、 前記チタン膜を除去する際に、第１段階はアンモニア−
過酸化水素−水−混合液を用いて除去し、第２段階は過
酸化水素水を用いて除去することを特徴とする半導体素
子の製造方法。 - 【請求項４】 ゲート電極と拡散層とを具えたシリコン
基板の上面側にコバルト膜を形成する工程と、 前記コバルト膜の上面側にキャップ膜としてのチタン膜
を形成する工程と、 前記シリコン基板のシリコンと前記コバルト膜のコバル
トとを選択的に反応させる工程と、 前記チタン膜を、第１段階はアンモニア−過酸化水素−
水−混合液を用いて除去し、第２段階は過酸化水素水を
用いて除去する工程とを含むことを特徴とする半導体素
子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068010A JP3515041B2 (ja) | 2000-03-13 | 2000-03-13 | 半導体素子の製造方法 |
| US09/639,163 US7105458B1 (en) | 2000-03-13 | 2000-08-16 | Method of etching semiconductor devices using a hydrogen peroxide-water mixture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068010A JP3515041B2 (ja) | 2000-03-13 | 2000-03-13 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257191A JP2001257191A (ja) | 2001-09-21 |
| JP3515041B2 true JP3515041B2 (ja) | 2004-04-05 |
Family
ID=18587122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068010A Expired - Fee Related JP3515041B2 (ja) | 2000-03-13 | 2000-03-13 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7105458B1 (ja) |
| JP (1) | JP3515041B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396709B1 (ko) * | 2001-12-15 | 2003-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7244682B2 (en) * | 2004-05-06 | 2007-07-17 | Micron Technology, Inc. | Methods of removing metal-containing materials |
| JP5368851B2 (ja) * | 2009-03-30 | 2013-12-18 | 住友化学株式会社 | 透明導電性基板の製造方法 |
| JP5203435B2 (ja) * | 2010-09-17 | 2013-06-05 | 東京エレクトロン株式会社 | 液処理方法、その液処理方法を実行させるためのプログラムを記録した記録媒体及び液処理装置 |
| JP6198384B2 (ja) * | 2012-11-28 | 2017-09-20 | 富士フイルム株式会社 | 半導体基板のエッチング方法及び半導体素子の製造方法 |
| EP3004287B1 (en) | 2013-06-06 | 2021-08-18 | Entegris, Inc. | Compositions and methods for selectively etching titanium nitride |
| US9976111B2 (en) * | 2015-05-01 | 2018-05-22 | Versum Materials Us, Llc | TiN hard mask and etch residual removal |
| CN108707899A (zh) * | 2018-05-16 | 2018-10-26 | 深圳仕上电子科技有限公司 | 利用双氧水溶液剥离钛和氮化钛膜的方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834368A (en) * | 1992-02-13 | 1998-11-10 | Nec Corporation | Integrated circuit with a metal silicide film uniformly formed |
| EP0724287A3 (en) * | 1995-01-30 | 1999-04-07 | Nec Corporation | Method for fabricating semiconductor device having titanium silicide film |
| JP2738371B2 (ja) * | 1995-12-25 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10303309A (ja) * | 1997-02-25 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US5933757A (en) * | 1997-06-23 | 1999-08-03 | Lsi Logic Corporation | Etch process selective to cobalt silicide for formation of integrated circuit structures |
| US6074960A (en) * | 1997-08-20 | 2000-06-13 | Micron Technology, Inc. | Method and composition for selectively etching against cobalt silicide |
| US5914052A (en) * | 1997-08-21 | 1999-06-22 | Micron Technology, Inc. | Wet etch method and apparatus |
| US5847463A (en) * | 1997-08-22 | 1998-12-08 | Micron Technology, Inc. | Local interconnect comprising titanium nitride barrier layer |
| JP3209164B2 (ja) * | 1997-10-07 | 2001-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3039493B2 (ja) * | 1997-11-28 | 2000-05-08 | 日本電気株式会社 | 基板の洗浄方法及び洗浄溶液 |
| JPH11283935A (ja) * | 1998-03-30 | 1999-10-15 | Nec Corp | 半導体装置の製造方法 |
| US6051496A (en) * | 1998-09-17 | 2000-04-18 | Taiwan Semiconductor Manufacturing Company | Use of stop layer for chemical mechanical polishing of CU damascene |
| US6277674B1 (en) * | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| US6335294B1 (en) * | 1999-04-22 | 2002-01-01 | International Business Machines Corporation | Wet cleans for cobalt disilicide processing |
-
2000
- 2000-03-13 JP JP2000068010A patent/JP3515041B2/ja not_active Expired - Fee Related
- 2000-08-16 US US09/639,163 patent/US7105458B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7105458B1 (en) | 2006-09-12 |
| JP2001257191A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100479793B1 (ko) | 실리사이드 제조 방법 및 처리 방법 | |
| TW445646B (en) | Fabrication method of semiconductor device using selective epitaxial growth | |
| JPH11204791A (ja) | 半導体装置及びその製造方法 | |
| JPH0620079B2 (ja) | 高融点金属シリサイド層を形成する方法 | |
| JPH08116054A (ja) | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 | |
| US20020111018A1 (en) | Method for forming metal silicide layer | |
| US6204170B1 (en) | Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed | |
| JPH10223889A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| JP3515041B2 (ja) | 半導体素子の製造方法 | |
| JPH0722338A (ja) | 半導体装置及びその製造方法 | |
| JPH09232253A (ja) | 半導体装置の製造方法 | |
| JP2001077050A (ja) | 半導体装置の製造方法 | |
| JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002217414A (ja) | 半導体装置およびその製造方法 | |
| JP2000077356A (ja) | 自己整列ケイ化の方法 | |
| JP3729368B2 (ja) | 半導体装置の製造方法 | |
| JP3258934B2 (ja) | セルフ・アライン・ケイ化物の改良された製造方法 | |
| JPH0346237A (ja) | 半導体装置の製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JPH09148568A (ja) | 半導体装置の製造方法 | |
| TW531795B (en) | Self-aligned metal silicide process using cobalt silicide | |
| JPH0613341A (ja) | 接続孔形成方法 | |
| JPH021120A (ja) | 半導体装置の製造方法 | |
| JPH08130196A (ja) | シリサイド層の製造方法 | |
| JPH05304109A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |