JPH0346237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0346237A JPH0346237A JP18016989A JP18016989A JPH0346237A JP H0346237 A JPH0346237 A JP H0346237A JP 18016989 A JP18016989 A JP 18016989A JP 18016989 A JP18016989 A JP 18016989A JP H0346237 A JPH0346237 A JP H0346237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- melting point
- point metal
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000002844 melting Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は半導体装置の製造方法に関し、特に浅い接合
形成方法及び低抵抗なシリサイド化配線形成方法に関す
るものである。
形成方法及び低抵抗なシリサイド化配線形成方法に関す
るものである。
(従来の技術)
MO8集積回路の集積度が向上するに従い、MOSFE
Tのゲート長、ゲート幅の縮少のみならず、浅い接合の
形成、拡散層の低抵抗化、及び配線の低抵抗化が重要な
要素となる。このことに関し、本願発明者は先に特願平
1−36114号を出願し、その中で集積回路縮少化の
ためのシリサイド配線プロセスを開示した。この出願に
おける配線プロセスを第2図を参照してその概略を簡単
に説明する。
Tのゲート長、ゲート幅の縮少のみならず、浅い接合の
形成、拡散層の低抵抗化、及び配線の低抵抗化が重要な
要素となる。このことに関し、本願発明者は先に特願平
1−36114号を出願し、その中で集積回路縮少化の
ためのシリサイド配線プロセスを開示した。この出願に
おける配線プロセスを第2図を参照してその概略を簡単
に説明する。
第2図(a)〜(d)は従来プロセスによる半導体装置
の製造工程説明図である。ここでは、シリサイド化接合
及び配線の形成方法を示し、接合深さ0.1μL配線抵
抗1Ω/口程度が得られる場合について説明する。
の製造工程説明図である。ここでは、シリサイド化接合
及び配線の形成方法を示し、接合深さ0.1μL配線抵
抗1Ω/口程度が得られる場合について説明する。
まず、P型(N型)シリコン基板21上に選択酸化法に
よりフィールド酸化膜22を形威し、続いてゲート酸化
膜23、多結晶シリコンゲート電極24を通常の工程に
従って形威し、さらに、高融点金属35として例えばチ
タン(Ti)を1000 A程度スパッタ法により堆積
し、シリコン酸化膜34を1000〜2000人程度C
V D (Chemical VaporDeposi
tion )法により堆積する。続いて、ゲートパター
ニングを行ない、N−(又はp−)層(低濃度拡散層)
26aをイオン注入により形成する。
よりフィールド酸化膜22を形威し、続いてゲート酸化
膜23、多結晶シリコンゲート電極24を通常の工程に
従って形威し、さらに、高融点金属35として例えばチ
タン(Ti)を1000 A程度スパッタ法により堆積
し、シリコン酸化膜34を1000〜2000人程度C
V D (Chemical VaporDeposi
tion )法により堆積する。続いて、ゲートパター
ニングを行ない、N−(又はp−)層(低濃度拡散層)
26aをイオン注入により形成する。
(第2図(a))
次に、サイドウオール酸化膜25を形成後、イオン注入
によりN”(又はP+)層(高濃度拡散層)26bを形
成し、全面に高融点金属として例えばチタン(Ti)を
100OA程度堆積する(第2図(b))。
によりN”(又はP+)層(高濃度拡散層)26bを形
成し、全面に高融点金属として例えばチタン(Ti)を
100OA程度堆積する(第2図(b))。
次にアモルファスシリコン(a−5L) 28を全面に
堆積後、パターニングする。アモルファスシリコンのパ
ターニング形状をしてフィールド酸化膜上では配線とし
て使用する部分を残し、ソース/ドレイン領域上では、
アモルファスシリコン28がこの領域を完全に覆うよう
にし、さらにアモルファスシリコン28のパターニング
・エッチの間隔(■)(第2図(c)参照)をゲート長
と等しくし、アモルファスシリコンのエッチをゲート・
エッチ上にほぼ位置するようにアモルファスシリコン2
8をパターニングする。この際、マスク合わせ余裕とし
てサイドウオール酸化膜厚の倍程度まで許容される(サ
イドウオール膜厚0.2μmの場合、合わせ余裕は0.
4μmとなる)ことになる。なお、ゲート上のアモルフ
ァスシリコンをエツチング除去する条件として、フロン
(CF4 )ガスを用いたR I E (Reacti
ve Ion Etching)を行なうと、エツチン
グレートは約600 Arm程度であり、3分程度でエ
ツチングされる。(第2図(C))次に、RT A (
Rapid Ther+*al Anneal)法によ
り600℃〜700℃程度、N2中で60SeC・アニ
ールを行なう。アモルファスシリコン28で覆われた領
域は、その下層の高融点金属27(例えばチタン)と反
応してシリサイド化し、多結晶シリコンゲート電極24
上の高融点金属35(例えばチタン)は下層の多結晶シ
リコン24の一部と反応してその上層部分がシリサイド
化される。この際、ゲート電極24上方のシリコン酸化
膜34とその上部の高融点金属(例えばチタン)27と
は反応せず、この高融点金属27はアニール雰囲気の窒
素と反応して窒化する。
堆積後、パターニングする。アモルファスシリコンのパ
ターニング形状をしてフィールド酸化膜上では配線とし
て使用する部分を残し、ソース/ドレイン領域上では、
アモルファスシリコン28がこの領域を完全に覆うよう
にし、さらにアモルファスシリコン28のパターニング
・エッチの間隔(■)(第2図(c)参照)をゲート長
と等しくし、アモルファスシリコンのエッチをゲート・
エッチ上にほぼ位置するようにアモルファスシリコン2
8をパターニングする。この際、マスク合わせ余裕とし
てサイドウオール酸化膜厚の倍程度まで許容される(サ
イドウオール膜厚0.2μmの場合、合わせ余裕は0.
4μmとなる)ことになる。なお、ゲート上のアモルフ
ァスシリコンをエツチング除去する条件として、フロン
(CF4 )ガスを用いたR I E (Reacti
ve Ion Etching)を行なうと、エツチン
グレートは約600 Arm程度であり、3分程度でエ
ツチングされる。(第2図(C))次に、RT A (
Rapid Ther+*al Anneal)法によ
り600℃〜700℃程度、N2中で60SeC・アニ
ールを行なう。アモルファスシリコン28で覆われた領
域は、その下層の高融点金属27(例えばチタン)と反
応してシリサイド化し、多結晶シリコンゲート電極24
上の高融点金属35(例えばチタン)は下層の多結晶シ
リコン24の一部と反応してその上層部分がシリサイド
化される。この際、ゲート電極24上方のシリコン酸化
膜34とその上部の高融点金属(例えばチタン)27と
は反応せず、この高融点金属27はアニール雰囲気の窒
素と反応して窒化する。
この窒化した高融点金属、及び未反応の高融点金属は、
続くウェットエツチングにより、選択的に除去される。
続くウェットエツチングにより、選択的に除去される。
エッチャントとして硫酸又はアンモニアと過酸化水素水
の混合液を70℃〜90℃としたものを用いると5分程
度でエツチングされる。(第2図(d))次にRTA、
800℃〜900℃、N2中又はAr中で30SeC程
度アニールすることにより、シリサイド層のシート抵抗
は、1000程度に低減される。
の混合液を70℃〜90℃としたものを用いると5分程
度でエツチングされる。(第2図(d))次にRTA、
800℃〜900℃、N2中又はAr中で30SeC程
度アニールすることにより、シリサイド層のシート抵抗
は、1000程度に低減される。
(発明が解決しようとする課題)
ところが、上記シリサイド化配線プロセスにおいて、ア
モルファスシリコンをゲーI〜上でパターニングする際
、現状の技術ではマスク合わせ余裕が小さく、パターニ
ングが困難であるという問題点があった。
モルファスシリコンをゲーI〜上でパターニングする際
、現状の技術ではマスク合わせ余裕が小さく、パターニ
ングが困難であるという問題点があった。
この発明は、以上述べたゲート上でのアモルファスシリ
コンのパターニングが困難であるという問題点を除去し
、浅い接合形成とシリサイド化配線層のシート抵抗低減
とを同時に可能となるようにすることによって、デバイ
スが微細化された場合でも高性能な集積回路を得ること
が出来る半導体装置の製造方法を提供することを目的と
する。
コンのパターニングが困難であるという問題点を除去し
、浅い接合形成とシリサイド化配線層のシート抵抗低減
とを同時に可能となるようにすることによって、デバイ
スが微細化された場合でも高性能な集積回路を得ること
が出来る半導体装置の製造方法を提供することを目的と
する。
(課題を解決するための手段)
この発明は、高融点金属とアモルファスシリコンとの反
応により、シリサイドを形成する上において、ゲート構
造を、高融点金属/シリコン酸化膜/ゲートポリシリコ
ン電極/ゲート酸化膜とすることによりゲート上でのア
モルファスシリコンのパターニングを自己整合的に行な
うことによって、従来プロセスで問題となったゲート上
でのアモルファスシリコンパターニング時のマスク合わ
せの困難さを排除するようにしたものである。
応により、シリサイドを形成する上において、ゲート構
造を、高融点金属/シリコン酸化膜/ゲートポリシリコ
ン電極/ゲート酸化膜とすることによりゲート上でのア
モルファスシリコンのパターニングを自己整合的に行な
うことによって、従来プロセスで問題となったゲート上
でのアモルファスシリコンパターニング時のマスク合わ
せの困難さを排除するようにしたものである。
(作用)
ゲート構造上層の高融点金属はアモルファスシリコンと
反応してシリサイド化する。このシリサイド化がアモル
ファスシリコンの選択的除去に寄与する。また、この後
ゲート構造のサイドウオールが残り、このサイドウオー
ルが高融点金属の選択的除去に寄与する。
反応してシリサイド化する。このシリサイド化がアモル
ファスシリコンの選択的除去に寄与する。また、この後
ゲート構造のサイドウオールが残り、このサイドウオー
ルが高融点金属の選択的除去に寄与する。
(実施例)
第1図(a)〜(f)は1本発明におけるシリサイド化
配線プロセスの形成方法の実施例である。なお。
配線プロセスの形成方法の実施例である。なお。
従来技術同様、接合深さ001μm、配線抵抗lΩ/口
程度が得られる場合について述べる。
程度が得られる場合について述べる。
まず、P型(N型)シリコン基板l上に選択酸化法によ
りフィールド酸化膜2を形成し、続いてゲート酸化膜3
、ポリシリコンゲート電極4を通常の工程に従って形成
し、さらにCV D (Chemi−cal Vapo
r Deposition)法によりシリコン酸化膜5
を例えば2000 A程度、続いて第1の高融点金属6
として例えばチタン(T1)を1000 A程度スパッ
タ堆積する。続いてゲートパターニングを行ない、n−
(又はp−)層7a及びp−(又はn−)層7bを各々
イオン注入により形成する。(第1図(a)) 次に、サイドウオールとしてシリコン窒化膜8を形成後
、イオン注入によりn (又はp+)M9a及びp (
又はn+)M9bを各々イオン注入により形成し、続い
て、全面に、アモルファスシリコン(a−3L) 10
を2000λ程度スパッタ堆積する。(第1図(b)) 次に、RTA法により600℃〜800℃程度、30s
ec〜60sec程度にてアニールする。この際、第1
の高融点金属6は上層部のアモルファスシリコン10と
のみ反応してシリサイド13を形成し、下層シリコン酸
化膜5とは反応しない。(第1図(C)) その後、5%程度のフッ酸溶液に浸すことによって、ゲ
ート上のシリサイド13及びその下層のシリコン酸化膜
5を選択的にエツチング除去する。
りフィールド酸化膜2を形成し、続いてゲート酸化膜3
、ポリシリコンゲート電極4を通常の工程に従って形成
し、さらにCV D (Chemi−cal Vapo
r Deposition)法によりシリコン酸化膜5
を例えば2000 A程度、続いて第1の高融点金属6
として例えばチタン(T1)を1000 A程度スパッ
タ堆積する。続いてゲートパターニングを行ない、n−
(又はp−)層7a及びp−(又はn−)層7bを各々
イオン注入により形成する。(第1図(a)) 次に、サイドウオールとしてシリコン窒化膜8を形成後
、イオン注入によりn (又はp+)M9a及びp (
又はn+)M9bを各々イオン注入により形成し、続い
て、全面に、アモルファスシリコン(a−3L) 10
を2000λ程度スパッタ堆積する。(第1図(b)) 次に、RTA法により600℃〜800℃程度、30s
ec〜60sec程度にてアニールする。この際、第1
の高融点金属6は上層部のアモルファスシリコン10と
のみ反応してシリサイド13を形成し、下層シリコン酸
化膜5とは反応しない。(第1図(C)) その後、5%程度のフッ酸溶液に浸すことによって、ゲ
ート上のシリサイド13及びその下層のシリコン酸化膜
5を選択的にエツチング除去する。
このエツチングにおいて、チタンシリサイドはフッ酸に
対して、溶解速度が速いため容易に選択除去可能である
。(第1図(d)) 次に、第2の高融点金属11として例えばチタン(Ti
)を1000人程度ユバッタ堆積する。(第1図(e)
)続いてRTAによりN2中600℃〜700℃程度、
60secにてアニールし、第2の高融点金属11がア
モルファスシリコン及びポリシリコンと接している領域
でシリサイド12が形成される。続いて、サイドウオー
ル内壁に接した未反応あるいは窒化した高融点金属を硫
酸と過酸化水素又はアンモニアと過酸化水素の混合液を
70℃〜90℃としたもの・を用いて選択的にエツチン
グ除去する。次にRTA、N、又はAr中にて800℃
〜900℃程度のアニールを行ない、シリサイドを低抵
抗化する。(この場1合、1Ω/ロ程度となる。)(第
1図(f)) (発明の効果) この発明の製造方法によれば、以下のような効果が得ら
れる。
対して、溶解速度が速いため容易に選択除去可能である
。(第1図(d)) 次に、第2の高融点金属11として例えばチタン(Ti
)を1000人程度ユバッタ堆積する。(第1図(e)
)続いてRTAによりN2中600℃〜700℃程度、
60secにてアニールし、第2の高融点金属11がア
モルファスシリコン及びポリシリコンと接している領域
でシリサイド12が形成される。続いて、サイドウオー
ル内壁に接した未反応あるいは窒化した高融点金属を硫
酸と過酸化水素又はアンモニアと過酸化水素の混合液を
70℃〜90℃としたもの・を用いて選択的にエツチン
グ除去する。次にRTA、N、又はAr中にて800℃
〜900℃程度のアニールを行ない、シリサイドを低抵
抗化する。(この場1合、1Ω/ロ程度となる。)(第
1図(f)) (発明の効果) この発明の製造方法によれば、以下のような効果が得ら
れる。
ソース/ドレイン領域を完全に覆う形でアモルファスシ
リコンをパターニングし、高融点金属とアモルファスシ
リコンとの主たる反応によって形成したシリサイドが基
板シリコン中にもぐり込むことがないため、接合破壊に
至らない。また、基、板シリコンへのもぐり込みとは無
関係にシリサイド層を厚く形成することが出来るため、
シリサイド層の抵抗を低減することを可能である。さら
に、シリサイド配線プロセスにおいて、ゲート構造を高
融点金属/シリコン酸化膜/ゲート電極/ゲート酸化膜
とすることにより、その後のゲート上でのアモルファス
シリコンのパターニングを自己整合的に行なえる。
リコンをパターニングし、高融点金属とアモルファスシ
リコンとの主たる反応によって形成したシリサイドが基
板シリコン中にもぐり込むことがないため、接合破壊に
至らない。また、基、板シリコンへのもぐり込みとは無
関係にシリサイド層を厚く形成することが出来るため、
シリサイド層の抵抗を低減することを可能である。さら
に、シリサイド配線プロセスにおいて、ゲート構造を高
融点金属/シリコン酸化膜/ゲート電極/ゲート酸化膜
とすることにより、その後のゲート上でのアモルファス
シリコンのパターニングを自己整合的に行なえる。
これにより、従来プロセスで問題であったパターニング
の困難性を排除し、上記シリサイド配線プロセスの歩留
まりを向上させるようにする。
の困難性を排除し、上記シリサイド配線プロセスの歩留
まりを向上させるようにする。
第1図は本発明の工程断面図、第2図は従来の工程説明
図である。 1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・ゲート酸化膜、4・・・ポリシリコン酸化膜、5
・・・シリコン酸化膜、6・・・第1の高融点金属、8
・・・サイドウオール、10・・・アモルファスシリコ
ン。 11・・・第2の高融点金属、12.13・・・高融点
金属シリサイド。
図である。 1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・ゲート酸化膜、4・・・ポリシリコン酸化膜、5
・・・シリコン酸化膜、6・・・第1の高融点金属、8
・・・サイドウオール、10・・・アモルファスシリコ
ン。 11・・・第2の高融点金属、12.13・・・高融点
金属シリサイド。
Claims (1)
- (1)半導体基板のアクティブ領域にゲート酸化膜、ポ
リシリコン酸化膜、シリコン酸化膜及び第1の高融点金
属を順次積層した後パターニングしてゲート積層体とす
る工程と、 前記ゲート積層体側面にサイドウォールを形成する工程
と、 この後前記基板全面にアモルファスシリコン層を形成す
る工程と、 前記基板をラピッドサーマルアニール法によりアニール
することにより、前記第1の高融点金属と前記アモルフ
ァスシリコンとを反応させ高融点金属シリサイドにする
工程と、 この高融点金属シリサイドと前記シリコン酸化膜とを選
択的に除去する工程と、 前記工程までで得た構造の全面に第2の高融点金属を形
成する工程と、 前記基板をラピッドサーマルアニール法によりアニール
することにより前記第2の高融点金属と前記ポリシリコ
ン酸化膜及び前記アモルファスシリコンとを反応させて
高融点金属シリサイドとする工程と、 この後、未反応の前記第2の高融点金属を除去する工程
とを有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18016989A JP2758444B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18016989A JP2758444B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0346237A true JPH0346237A (ja) | 1991-02-27 |
JP2758444B2 JP2758444B2 (ja) | 1998-05-28 |
Family
ID=16078604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18016989A Expired - Fee Related JP2758444B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758444B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5306665A (en) * | 1992-10-06 | 1994-04-26 | Nec Corporation | Manufacturing a wiring for a semiconductor device by a forwardly tapered stack of two conductor films |
US5804499A (en) * | 1996-05-03 | 1998-09-08 | Siemens Aktiengesellschaft | Prevention of abnormal WSix oxidation by in-situ amorphous silicon deposition |
JPH10335645A (ja) * | 1997-05-20 | 1998-12-18 | Samsung Electron Co Ltd | シリサイドを利用したスイッチング素子及びその製造方法 |
US6107154A (en) * | 1998-05-12 | 2000-08-22 | United Microelectronics Corp. | Method of fabricating a semiconductor embedded dynamic random-access memory device |
-
1989
- 1989-07-14 JP JP18016989A patent/JP2758444B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5306665A (en) * | 1992-10-06 | 1994-04-26 | Nec Corporation | Manufacturing a wiring for a semiconductor device by a forwardly tapered stack of two conductor films |
US5804499A (en) * | 1996-05-03 | 1998-09-08 | Siemens Aktiengesellschaft | Prevention of abnormal WSix oxidation by in-situ amorphous silicon deposition |
JPH10335645A (ja) * | 1997-05-20 | 1998-12-18 | Samsung Electron Co Ltd | シリサイドを利用したスイッチング素子及びその製造方法 |
US6107154A (en) * | 1998-05-12 | 2000-08-22 | United Microelectronics Corp. | Method of fabricating a semiconductor embedded dynamic random-access memory device |
Also Published As
Publication number | Publication date |
---|---|
JP2758444B2 (ja) | 1998-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6562718B1 (en) | Process for forming fully silicided gates | |
US6329277B1 (en) | Method of forming cobalt silicide | |
JPH08236761A (ja) | 半導体装置の製造方法 | |
JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
JPH05218410A (ja) | 半導体装置およびその製造方法 | |
JP2758444B2 (ja) | 半導体装置の製造方法 | |
JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3129867B2 (ja) | 半導体装置の製造方法 | |
JPS62291176A (ja) | 半導体装置の製造方法 | |
US6764912B1 (en) | Passivation of nitride spacer | |
JP3729368B2 (ja) | 半導体装置の製造方法 | |
JP2621136B2 (ja) | 半導体装置の製造方法 | |
JP2561026B2 (ja) | 半導体装置の製造方法 | |
JPH021120A (ja) | 半導体装置の製造方法 | |
JP2513312B2 (ja) | Mosトランジスタの製造方法 | |
JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
JPH08264482A (ja) | 半導体装置の製造方法 | |
JP2525186B2 (ja) | 半導体装置の製造方法 | |
JPH0629310A (ja) | 半導体装置及びその製造方法 | |
JPH10125621A (ja) | 半導体装置およびその製造方法 | |
JPH0786583A (ja) | 半導体装置とその製造方法 | |
JPS62298174A (ja) | 半導体集積回路装置の製造方法 | |
JPH10294292A (ja) | 半導体装置の製造方法 | |
JP2000068511A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |