JP2561026B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2561026B2 JP2561026B2 JP6131731A JP13173194A JP2561026B2 JP 2561026 B2 JP2561026 B2 JP 2561026B2 JP 6131731 A JP6131731 A JP 6131731A JP 13173194 A JP13173194 A JP 13173194A JP 2561026 B2 JP2561026 B2 JP 2561026B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractory metal
- titanium
- gate electrode
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に拡散層の表面とゲート電極の上面とに高融点
シリサイド膜が形成されてなるサリサイド構造のソース
・ドレイン拡散層とポリサイド構造のゲート電極とを有
するＭＯＳトランジスタの製造方法に関する。
関し、特に拡散層の表面とゲート電極の上面とに高融点
シリサイド膜が形成されてなるサリサイド構造のソース
・ドレイン拡散層とポリサイド構造のゲート電極とを有
するＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】ＭＯＳトランジスタを含んでなる半導体
装置の高集積化，高性能化は、ＭＯＳトランジスタの微
細化を行なうことによって進められてきた。ＭＯＳトラ
ンジスタの微細化を行なう場合、ソース・ドレイン拡散
層の接合の深さを浅くし，ゲート電極のゲート長を短か
くすることが要求される。しかし、このようにソース・
ドレイン拡散層の接合の深さを浅くし，ゲート電極のゲ
ート長を短かくすると、ソース・ドレイン拡散層および
ゲート電極の層抵抗は、それぞれ増大する。これに対す
る解決方法として、サリサイド構造のソース・ドレイン
拡散層とポリサイド構造のゲート電極とを有するＭＯＳ
トランジスタが、提案されている。
装置の高集積化，高性能化は、ＭＯＳトランジスタの微
細化を行なうことによって進められてきた。ＭＯＳトラ
ンジスタの微細化を行なう場合、ソース・ドレイン拡散
層の接合の深さを浅くし，ゲート電極のゲート長を短か
くすることが要求される。しかし、このようにソース・
ドレイン拡散層の接合の深さを浅くし，ゲート電極のゲ
ート長を短かくすると、ソース・ドレイン拡散層および
ゲート電極の層抵抗は、それぞれ増大する。これに対す
る解決方法として、サリサイド構造のソース・ドレイン
拡散層とポリサイド構造のゲート電極とを有するＭＯＳ
トランジスタが、提案されている。
【０００３】半導体装置の製造工程の模式断面図である
図４を参照すると、上記構造のＭＯＳトランジスタの典
型的な形成方法は、以下のようになっている。
図４を参照すると、上記構造のＭＯＳトランジスタの典
型的な形成方法は、以下のようになっている。
【０００４】まず、例えばＰ型のシリコン基板１０１の
表面に、素子分離用のフィールド酸化膜（図示せず）が
形成され、ゲート酸化膜１０２が形成される。全面に所
定膜厚のＮ型の多結晶シリコン膜が形成され、この多結
晶シリコン膜がパターニングされて所定のゲート長を有
するゲート電極１０３が形成される。全面に所定膜厚の
酸化シリコン膜１０４が、ＣＶＤ法により形成される
〔図４（ａ）〕。
表面に、素子分離用のフィールド酸化膜（図示せず）が
形成され、ゲート酸化膜１０２が形成される。全面に所
定膜厚のＮ型の多結晶シリコン膜が形成され、この多結
晶シリコン膜がパターニングされて所定のゲート長を有
するゲート電極１０３が形成される。全面に所定膜厚の
酸化シリコン膜１０４が、ＣＶＤ法により形成される
〔図４（ａ）〕。
【０００５】次に、例えばＣＨＦ3 をエッチングガスと
する反応性イオンエッチング（ＲＩＥ）により上記酸化
シリコン膜１０４およびゲート酸化膜１０２がエッチバ
ックされる。これにより、ゲート電極１０３の側面に酸
化シリコン膜スペーサ１１４が残置され、（フィールド
酸化膜，ゲート電極１０３および酸化シリコン膜スペー
サ１１４に覆われていない部分の）シリコン基板１０１
の表面およびゲート電極１０３の上面が露出される。こ
れらゲート電極１０３および酸化シリコン膜スペーサ１
１４（およびフィールド酸化膜）をマスクにしてイオン
注入が行なわれ、ソース・ドレイン拡散層となる所定の
接合の深さを有したＮ+ 型の拡散層１０６がシリコン基
板１０１表面に形成される。スパッタリングにより、全
面に所定膜厚のチタン（Ｔｉ）膜１０７が形成される
〔図４（ｂ）〕。
する反応性イオンエッチング（ＲＩＥ）により上記酸化
シリコン膜１０４およびゲート酸化膜１０２がエッチバ
ックされる。これにより、ゲート電極１０３の側面に酸
化シリコン膜スペーサ１１４が残置され、（フィールド
酸化膜，ゲート電極１０３および酸化シリコン膜スペー
サ１１４に覆われていない部分の）シリコン基板１０１
の表面およびゲート電極１０３の上面が露出される。こ
れらゲート電極１０３および酸化シリコン膜スペーサ１
１４（およびフィールド酸化膜）をマスクにしてイオン
注入が行なわれ、ソース・ドレイン拡散層となる所定の
接合の深さを有したＮ+ 型の拡散層１０６がシリコン基
板１０１表面に形成される。スパッタリングにより、全
面に所定膜厚のチタン（Ｔｉ）膜１０７が形成される
〔図４（ｂ）〕。
【０００６】次に、所定の温度の窒素雰囲気で所定の時
間の熱処理が行なわれる。この熱処理により、上記チタ
ン膜１０７には窒化反応およびシリサイド化反応が起
る。その結果、ゲート電極１０３の上面，拡散層１０６
表面にはそれぞれチタンシリサイド（ＴｉＳｉ2 ）膜１
０８ａ，１０８ｂが形成され、チタン膜１０７の表面に
は窒化チタン（ＴｉＮ）膜１２５が形成され、酸化シリ
コン膜スペーサ１１４に接する部分に未反応のチタン膜
１０７ａが残置する〔図４（ｃ）〕。
間の熱処理が行なわれる。この熱処理により、上記チタ
ン膜１０７には窒化反応およびシリサイド化反応が起
る。その結果、ゲート電極１０３の上面，拡散層１０６
表面にはそれぞれチタンシリサイド（ＴｉＳｉ2 ）膜１
０８ａ，１０８ｂが形成され、チタン膜１０７の表面に
は窒化チタン（ＴｉＮ）膜１２５が形成され、酸化シリ
コン膜スペーサ１１４に接する部分に未反応のチタン膜
１０７ａが残置する〔図４（ｃ）〕。
【０００７】次に、例えば過酸化水素（Ｈ2 Ｏ2 ）水に
よるウェットエッチングにより、窒化チタン膜１２５お
よびチタン膜１０７ａが選択的に除去され、所望の構造
を有するＭＯＳトランジスタが形成される〔図４
（ｄ）〕。
よるウェットエッチングにより、窒化チタン膜１２５お
よびチタン膜１０７ａが選択的に除去され、所望の構造
を有するＭＯＳトランジスタが形成される〔図４
（ｄ）〕。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
半導体装置の製造方法では、ブリッジング現象と呼ばれ
る不具合が生じ、ゲート電極と拡散層との間にリーク電
流が発生しやすくなり，さらにはゲート電極と拡散層と
の間が短絡することもある。
半導体装置の製造方法では、ブリッジング現象と呼ばれ
る不具合が生じ、ゲート電極と拡散層との間にリーク電
流が発生しやすくなり，さらにはゲート電極と拡散層と
の間が短絡することもある。
【０００９】半導体装置の製造工程の要部を部分拡大し
た模式断面図である図５を参照すると、窒素雰囲気での
上記熱処理に際して、チタンシリサイド膜１０８ａ，１
０８ｂがゲート電極１０３の上面，拡散層１０６表面に
形成される以外に、酸化シリコン膜スペーサ１１４の表
面（チタン膜との界面）の一部にもチタンシリサイド膜
１０８ｃが形成される〔図５（ａ）〕。これらのチタン
シリサイド膜１０８ｃの膜厚は均一ではなく、チタン膜
との界面をなす酸化シリコン膜スペーサ１１４の表面の
全面に形成されるとは限らない。これらのチタンシリサ
イド膜１０８ｃは、拡散層１０６あるいはゲート電極１
０３からのシリコンの拡散により形成される。
た模式断面図である図５を参照すると、窒素雰囲気での
上記熱処理に際して、チタンシリサイド膜１０８ａ，１
０８ｂがゲート電極１０３の上面，拡散層１０６表面に
形成される以外に、酸化シリコン膜スペーサ１１４の表
面（チタン膜との界面）の一部にもチタンシリサイド膜
１０８ｃが形成される〔図５（ａ）〕。これらのチタン
シリサイド膜１０８ｃの膜厚は均一ではなく、チタン膜
との界面をなす酸化シリコン膜スペーサ１１４の表面の
全面に形成されるとは限らない。これらのチタンシリサ
イド膜１０８ｃは、拡散層１０６あるいはゲート電極１
０３からのシリコンの拡散により形成される。
【００１０】このような形状のもとに窒化チタン膜１２
５およびチタン膜１０７ａが選択的に除去されても、酸
化シリコン膜スペーサ１１４の表面にはチタンシリサイ
ド膜１０８ｃが残置さる。このチタンシリサイド膜１０
８ｃはゲート電極１０３と拡散層１０６との間のリーク
・パスとなり、その結果、この間のリーク電流は無視で
きなくなり、さらにはこの間での短絡が起りうることに
もなる〔図５（ｂ）〕。
５およびチタン膜１０７ａが選択的に除去されても、酸
化シリコン膜スペーサ１１４の表面にはチタンシリサイ
ド膜１０８ｃが残置さる。このチタンシリサイド膜１０
８ｃはゲート電極１０３と拡散層１０６との間のリーク
・パスとなり、その結果、この間のリーク電流は無視で
きなくなり、さらにはこの間での短絡が起りうることに
もなる〔図５（ｂ）〕。
【００１１】したがって本発明の目的は、サリサイド構
造のソース・ドレイン拡散層とポリサイド構造のゲート
電極とを有するＭＯＳトランジスタゲートを形成するに
際して、ゲート電極とソース・ドレイン拡散層との間の
スペーサ表面に残置する高融点金属シリサイド膜を完全
に除去し、ゲート電極とソース・ドレイン拡散層との間
のリーク電流の発生を抑制し，さらにはゲート電極とソ
ース・ドレイン拡散層との間の短絡を抑止できる半導体
装置の製造方法を提供することにある。
造のソース・ドレイン拡散層とポリサイド構造のゲート
電極とを有するＭＯＳトランジスタゲートを形成するに
際して、ゲート電極とソース・ドレイン拡散層との間の
スペーサ表面に残置する高融点金属シリサイド膜を完全
に除去し、ゲート電極とソース・ドレイン拡散層との間
のリーク電流の発生を抑制し，さらにはゲート電極とソ
ース・ドレイン拡散層との間の短絡を抑止できる半導体
装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、一導電型のシリコン基板の表面
のそれぞれの所定の領域にフィールド絶縁膜とゲート絶
縁膜とをそれぞれに形成し、ゲート絶縁膜の所定の領域
上に多結晶シリコン膜からなるゲート電極を形成する工
程と、全面に絶縁膜および第１の高融点金属の窒化物か
らなる高融点金属窒化膜を順次形成する工程と、異方性
エッチングにより上記シリコン基板の表面の所要の領域
および上記ゲート電極の上面が露出するまで上記高融点
金属窒化膜，上記絶縁膜および上記ゲート絶縁膜のエッ
チバックを行ない、上記ゲート電極の側面にこの絶縁膜
からなる第１のスペーサおよびこの高融点金属窒化膜か
らなる第２のスペーサを残置する工程と、上記シリコン
基板の表面の上記所要の領域に、逆導電型の拡散層を選
択的に形成する工程と、全面に第２の高融点金属からな
る高融点金属膜を形成する工程と、熱処理を行ない、少
なくとも上記ゲート電極の上面および上記拡散層の表面
にそれぞれ上記第２の高融点金属の珪化物からなる高融
点金属シリサイド膜を形成する工程と、上記第２のスペ
ーサおよび未反応の上記高融点金属膜を少なくとも選択
的にエッチング除去し、上記ゲート電極の上面および上
記拡散層の表面にのみに上記高融点金属シリサイド膜を
残置する工程とを有する。
造方法の第１の態様は、一導電型のシリコン基板の表面
のそれぞれの所定の領域にフィールド絶縁膜とゲート絶
縁膜とをそれぞれに形成し、ゲート絶縁膜の所定の領域
上に多結晶シリコン膜からなるゲート電極を形成する工
程と、全面に絶縁膜および第１の高融点金属の窒化物か
らなる高融点金属窒化膜を順次形成する工程と、異方性
エッチングにより上記シリコン基板の表面の所要の領域
および上記ゲート電極の上面が露出するまで上記高融点
金属窒化膜，上記絶縁膜および上記ゲート絶縁膜のエッ
チバックを行ない、上記ゲート電極の側面にこの絶縁膜
からなる第１のスペーサおよびこの高融点金属窒化膜か
らなる第２のスペーサを残置する工程と、上記シリコン
基板の表面の上記所要の領域に、逆導電型の拡散層を選
択的に形成する工程と、全面に第２の高融点金属からな
る高融点金属膜を形成する工程と、熱処理を行ない、少
なくとも上記ゲート電極の上面および上記拡散層の表面
にそれぞれ上記第２の高融点金属の珪化物からなる高融
点金属シリサイド膜を形成する工程と、上記第２のスペ
ーサおよび未反応の上記高融点金属膜を少なくとも選択
的にエッチング除去し、上記ゲート電極の上面および上
記拡散層の表面にのみに上記高融点金属シリサイド膜を
残置する工程とを有する。
【００１３】好ましくは、上記第１の高融点金属がチタ
ンあるいはタングステンからなり、上記第２の高融点金
属がチタン，コバルトあるいはニッケルからなる。
ンあるいはタングステンからなり、上記第２の高融点金
属がチタン，コバルトあるいはニッケルからなる。
【００１４】本発明の半導体装置の製造方法の第２の態
様は、一導電型のシリコン基板の表面のそれぞれの所定
の領域にフィールド絶縁膜とゲート絶縁膜とをそれぞれ
に形成し、ゲート絶縁膜の所定の領域上に多結晶シリコ
ン膜からなるゲート電極を形成する工程と、全面に絶縁
膜を形成し、異方性エッチングにより少なくとも上記絶
縁膜のエッチバックを行ない、上記ゲート電極の側面に
この絶縁膜からなる第１のスペーサを残置する工程と、
全面に第１の高融点金属の窒化物からなる高融点金属窒
化膜を形成し、異方性エッチングにより上記シリコン基
板の表面の所要の領域および上記ゲート電極の上面が露
出するまで少なくともこの高融点金属窒化膜のエッチバ
ックを行ない、上記を第１のスペーサ介して上記ゲート
電極の側面にこの高融点金属窒化膜からなる第２のスペ
ーサを残置する工程と、上記シリコン基板の表面の上記
所要の領域に、逆導電型の拡散層を選択的に形成する工
程と、全面に第２の高融点金属からなる高融点金属膜を
形成する工程と、熱処理を行ない、少なくとも上記ゲー
ト電極の上面および上記拡散層の表面にそれぞれ上記第
２の高融点金属の珪化物からなる高融点金属シリサイド
膜を形成する工程と、上記第２のスペーサおよび未反応
の上記高融点金属膜を少なくとも選択的にエッチング除
去し、上記ゲート電極の上面および上記拡散層の表面に
のみに上記高融点金属シリサイド膜を残置する工程とを
有する。
様は、一導電型のシリコン基板の表面のそれぞれの所定
の領域にフィールド絶縁膜とゲート絶縁膜とをそれぞれ
に形成し、ゲート絶縁膜の所定の領域上に多結晶シリコ
ン膜からなるゲート電極を形成する工程と、全面に絶縁
膜を形成し、異方性エッチングにより少なくとも上記絶
縁膜のエッチバックを行ない、上記ゲート電極の側面に
この絶縁膜からなる第１のスペーサを残置する工程と、
全面に第１の高融点金属の窒化物からなる高融点金属窒
化膜を形成し、異方性エッチングにより上記シリコン基
板の表面の所要の領域および上記ゲート電極の上面が露
出するまで少なくともこの高融点金属窒化膜のエッチバ
ックを行ない、上記を第１のスペーサ介して上記ゲート
電極の側面にこの高融点金属窒化膜からなる第２のスペ
ーサを残置する工程と、上記シリコン基板の表面の上記
所要の領域に、逆導電型の拡散層を選択的に形成する工
程と、全面に第２の高融点金属からなる高融点金属膜を
形成する工程と、熱処理を行ない、少なくとも上記ゲー
ト電極の上面および上記拡散層の表面にそれぞれ上記第
２の高融点金属の珪化物からなる高融点金属シリサイド
膜を形成する工程と、上記第２のスペーサおよび未反応
の上記高融点金属膜を少なくとも選択的にエッチング除
去し、上記ゲート電極の上面および上記拡散層の表面に
のみに上記高融点金属シリサイド膜を残置する工程とを
有する。
【００１５】好ましくは、上記第２のスペーサが上記拡
散層より後に形成され、さらに、上記第１のスペーサの
形成に際してのエッチバックが上記絶縁膜のみのエッチ
バックであり、上記拡散層を形成した後にこれらの拡散
層上の上記ゲート絶縁膜を選択的に除去する工程を有す
る。さらに好ましくは、上記第１の高融点金属がチタン
あるいはタングステンからなり、上記第２の高融点金属
がチタン，コバルトあるいはニッケルからなる。
散層より後に形成され、さらに、上記第１のスペーサの
形成に際してのエッチバックが上記絶縁膜のみのエッチ
バックであり、上記拡散層を形成した後にこれらの拡散
層上の上記ゲート絶縁膜を選択的に除去する工程を有す
る。さらに好ましくは、上記第１の高融点金属がチタン
あるいはタングステンからなり、上記第２の高融点金属
がチタン，コバルトあるいはニッケルからなる。
【００１６】本発明の半導体装置の製造方法の第３の態
様は、一導電型のシリコン基板の表面のそれぞれの所定
の領域にフィールド絶縁膜とゲート絶縁膜とをそれぞれ
に形成し、ゲート絶縁膜の所定の領域上に多結晶シリコ
ン膜からなるゲート電極を形成する工程と、全面に絶縁
膜を形成し、異方性エッチングにより少なくとも上記絶
縁膜のエッチバックを行ない、上記ゲート電極の側面に
この絶縁膜からなる第１のスペーサを残置する工程と、
全面に高融点金属窒化膜を形成し、異方性エッチングに
より上記シリコン基板の表面の所要の領域および上記ゲ
ート電極の上面が露出するまで少なくともこの高融点金
属窒化膜のエッチバックを行ない、上記を第１のスペー
サ介して上記ゲート電極の側面にこの高融点金属窒化膜
からなる第２のスペーサを残置する工程と、上記シリコ
ン基板の表面の上記所要の領域に、逆導電型の拡散層を
選択的に形成する工程と、化学量論の組成比より高い比
率のチタンを含有する所定膜厚の窒化チタン膜を全面に
形成する工程と、熱処理を行ない、少なくとも上記ゲー
ト電極の上面および上記拡散層の表面にそれぞれチタン
シリサイド膜を形成し、上記窒化チタン膜をチタンの組
成比が化学量論の組成比となる第２の窒化チタン膜に変
換する工程と、上記第２の窒化チタン膜および上記第２
のスペーサを少なくとも選択的にエッチング除去し、上
記ゲート電極の上面および上記拡散層の表面にのみに上
記チタンシリサイド膜を残置する工程とを有する。
様は、一導電型のシリコン基板の表面のそれぞれの所定
の領域にフィールド絶縁膜とゲート絶縁膜とをそれぞれ
に形成し、ゲート絶縁膜の所定の領域上に多結晶シリコ
ン膜からなるゲート電極を形成する工程と、全面に絶縁
膜を形成し、異方性エッチングにより少なくとも上記絶
縁膜のエッチバックを行ない、上記ゲート電極の側面に
この絶縁膜からなる第１のスペーサを残置する工程と、
全面に高融点金属窒化膜を形成し、異方性エッチングに
より上記シリコン基板の表面の所要の領域および上記ゲ
ート電極の上面が露出するまで少なくともこの高融点金
属窒化膜のエッチバックを行ない、上記を第１のスペー
サ介して上記ゲート電極の側面にこの高融点金属窒化膜
からなる第２のスペーサを残置する工程と、上記シリコ
ン基板の表面の上記所要の領域に、逆導電型の拡散層を
選択的に形成する工程と、化学量論の組成比より高い比
率のチタンを含有する所定膜厚の窒化チタン膜を全面に
形成する工程と、熱処理を行ない、少なくとも上記ゲー
ト電極の上面および上記拡散層の表面にそれぞれチタン
シリサイド膜を形成し、上記窒化チタン膜をチタンの組
成比が化学量論の組成比となる第２の窒化チタン膜に変
換する工程と、上記第２の窒化チタン膜および上記第２
のスペーサを少なくとも選択的にエッチング除去し、上
記ゲート電極の上面および上記拡散層の表面にのみに上
記チタンシリサイド膜を残置する工程とを有する。
【００１７】好ましくは、上記熱処理が所定温度での第
１の熱処理とこの所定温度より高い温度での窒素雰囲気
中での第２の熱処理とからなり、上記第２のスペーサが
上記拡散層より後に形成され、さらに、上記第１のスペ
ーサの形成に際してのエッチバックが上記絶縁膜のみの
エッチバックであり、上記拡散層を形成した後にこれら
の拡散層上の上記ゲート絶縁膜を選択的に除去する工程
を有する。さらに好ましくは、上記高融点金属がチタン
あるいはタングステンからなる。
１の熱処理とこの所定温度より高い温度での窒素雰囲気
中での第２の熱処理とからなり、上記第２のスペーサが
上記拡散層より後に形成され、さらに、上記第１のスペ
ーサの形成に際してのエッチバックが上記絶縁膜のみの
エッチバックであり、上記拡散層を形成した後にこれら
の拡散層上の上記ゲート絶縁膜を選択的に除去する工程
を有する。さらに好ましくは、上記高融点金属がチタン
あるいはタングステンからなる。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１９】半導体装置の製造工程の模式断面図である
図１を参照すると、本発明の第１の実施例は、以下のよ
うになっている。
図１を参照すると、本発明の第１の実施例は、以下のよ
うになっている。
【００２０】まず、例えばＰ型のシリコン基板１の表面
に、素子分離用のフィールド酸化膜（図示せず）が形成
され、例えば膜厚７ｎｍ程度のゲート酸化膜２が形成さ
れる。例えば膜厚１５０ｎｍ程度のＮ型の多結晶シリコ
ン膜が全面に形成され、この多結晶シリコン膜がパター
ニングされて例えば０．２５μｍ程度のゲート長を有す
るゲート電極３が形成される。例えば膜厚７０ｎｍ程度
の酸化シリコン膜４ａが、ＣＶＤ法により全面に形成さ
れる。反応性スパッタリングにより、第１に高融点金属
であるチタンの窒化物である例えば膜厚１０ｎｍ程度の
窒化チタン（ＴｉＮ）膜５ａが、全面に形成される〔図
１（ａ）〕。この反応性スパッタリングは、例えば圧力
０．８Ｐａ，窒素（Ｎ2 ）ガス流量２０ｓｃｃｍ，ター
ゲット電圧５ｋＶ，基板温度１００℃の条件のもとで行
なわれる。この窒化チタン膜５ａのチタンと窒素との組
成比はほぼ化学量論の組成比となっている。
に、素子分離用のフィールド酸化膜（図示せず）が形成
され、例えば膜厚７ｎｍ程度のゲート酸化膜２が形成さ
れる。例えば膜厚１５０ｎｍ程度のＮ型の多結晶シリコ
ン膜が全面に形成され、この多結晶シリコン膜がパター
ニングされて例えば０．２５μｍ程度のゲート長を有す
るゲート電極３が形成される。例えば膜厚７０ｎｍ程度
の酸化シリコン膜４ａが、ＣＶＤ法により全面に形成さ
れる。反応性スパッタリングにより、第１に高融点金属
であるチタンの窒化物である例えば膜厚１０ｎｍ程度の
窒化チタン（ＴｉＮ）膜５ａが、全面に形成される〔図
１（ａ）〕。この反応性スパッタリングは、例えば圧力
０．８Ｐａ，窒素（Ｎ2 ）ガス流量２０ｓｃｃｍ，ター
ゲット電圧５ｋＶ，基板温度１００℃の条件のもとで行
なわれる。この窒化チタン膜５ａのチタンと窒素との組
成比はほぼ化学量論の組成比となっている。
【００２１】なお、ゲート電極３を構成するＮ型の多結
晶シリコン膜の表面には、（この多結晶シリコン膜の熱
酸化による）マスク酸化膜を設けておいてもよい。また
必要に応じて、ゲート電極３を形成した後、このゲート
電極（およびフィールド酸化膜）をマスクにして、シリ
コン基板１の表面にＮ- 型の拡散層が形成されることも
ある。
晶シリコン膜の表面には、（この多結晶シリコン膜の熱
酸化による）マスク酸化膜を設けておいてもよい。また
必要に応じて、ゲート電極３を形成した後、このゲート
電極（およびフィールド酸化膜）をマスクにして、シリ
コン基板１の表面にＮ- 型の拡散層が形成されることも
ある。
【００２２】次に、例えばＣＨＦ3 をエッチングガスと
したＲＩＥにより、上記窒化チタン膜５ａ，酸化シリコ
ン膜４ａおよびゲート酸化膜２がエッチバックされ、ゲ
ート電極の側面に第１のスペーサである酸化シリコン膜
スペーサ１４ａと第２のスペーサである窒化チタン膜ス
ペーサ１５ａとが残置される。ゲート電極３に直接に接
するのと逆の側の酸化シリコン膜スペーサ１４ａの表面
は、この酸化シリコン膜スペーサ１４ａの上端部付近を
除いて、窒化チタン膜スペーサ１５ａにより覆われてい
る。（フィールド酸化膜，）ゲート電極３，酸化シリコ
ン膜スペーサ１４ａおよび窒化チタン膜スペーサ１５ａ
をマスクにしたＮ型の不純物のイオン注入とこの不純物
を活性化するための熱処理とにより、シリコン基板１の
表面には（ソース・ドレイン拡散層である）Ｎ+ 型の拡
散層６が形成される。これら拡散層６の接合の深さは、
例えば０．１μｍ程度である。スパッタリングにより、
（第２の高融点金属であるチタンからなる）例えば膜厚
３０ｎｍ程度のチタン膜７ａが、全面に形成される〔図
１（ｂ）〕。
したＲＩＥにより、上記窒化チタン膜５ａ，酸化シリコ
ン膜４ａおよびゲート酸化膜２がエッチバックされ、ゲ
ート電極の側面に第１のスペーサである酸化シリコン膜
スペーサ１４ａと第２のスペーサである窒化チタン膜ス
ペーサ１５ａとが残置される。ゲート電極３に直接に接
するのと逆の側の酸化シリコン膜スペーサ１４ａの表面
は、この酸化シリコン膜スペーサ１４ａの上端部付近を
除いて、窒化チタン膜スペーサ１５ａにより覆われてい
る。（フィールド酸化膜，）ゲート電極３，酸化シリコ
ン膜スペーサ１４ａおよび窒化チタン膜スペーサ１５ａ
をマスクにしたＮ型の不純物のイオン注入とこの不純物
を活性化するための熱処理とにより、シリコン基板１の
表面には（ソース・ドレイン拡散層である）Ｎ+ 型の拡
散層６が形成される。これら拡散層６の接合の深さは、
例えば０．１μｍ程度である。スパッタリングにより、
（第２の高融点金属であるチタンからなる）例えば膜厚
３０ｎｍ程度のチタン膜７ａが、全面に形成される〔図
１（ｂ）〕。
【００２３】次に、６００〜８００℃で１０〜３０秒の
ランプアニールが窒素雰囲気で行なわれる。この熱処理
により、ゲート電極３の上面（のシリコン）に直接に接
触していた部分のチタン膜７ａと拡散層６の表面に直接
に接触していた部分のチタン膜７ａとはそれぞれシリサ
イド化反応を起し、それぞれの界面にはチタンシリサイ
ド膜８ａａとチタンシリサイド膜８ａｂとが形成され
る。同時に、チタン膜７ａの表面では窒化反応が起り、
この表面に窒化チタン（ＴｉＮ）膜２５ａが形成され
る。チタンシリサイド膜８ａａ，８ａｂの結晶構造は上
記熱処理の温度に依存し、チタンシリサイド膜８ａａ，
８ａｂの膜厚と窒化チタン膜２５ａの膜厚との比はこの
熱処理条件に依存する。（またこの熱処理条件に依存す
るが）窒化チタン膜スペーサ１５ａ（および酸化シリコ
ン膜スペーサ１４ａ）と窒化チタン膜２５ａとの間に
は、未反応のチタン膜７ａａが残置される〔図１
（ｃ）〕。なお図示はしてないが、従来の製造方法と同
様に、窒化チタン膜スペーサ１５ａ（および酸化シリコ
ン膜スペーサ１４ａ）の（チタン膜７ａａ側の）表面に
も、チタンシリサイド膜が形成される。このチタンシリ
サイド膜の膜厚は均一ではなく、窒化チタン膜スペーサ
１５ａ等の表面の全面に形成されるとは限らない。
ランプアニールが窒素雰囲気で行なわれる。この熱処理
により、ゲート電極３の上面（のシリコン）に直接に接
触していた部分のチタン膜７ａと拡散層６の表面に直接
に接触していた部分のチタン膜７ａとはそれぞれシリサ
イド化反応を起し、それぞれの界面にはチタンシリサイ
ド膜８ａａとチタンシリサイド膜８ａｂとが形成され
る。同時に、チタン膜７ａの表面では窒化反応が起り、
この表面に窒化チタン（ＴｉＮ）膜２５ａが形成され
る。チタンシリサイド膜８ａａ，８ａｂの結晶構造は上
記熱処理の温度に依存し、チタンシリサイド膜８ａａ，
８ａｂの膜厚と窒化チタン膜２５ａの膜厚との比はこの
熱処理条件に依存する。（またこの熱処理条件に依存す
るが）窒化チタン膜スペーサ１５ａ（および酸化シリコ
ン膜スペーサ１４ａ）と窒化チタン膜２５ａとの間に
は、未反応のチタン膜７ａａが残置される〔図１
（ｃ）〕。なお図示はしてないが、従来の製造方法と同
様に、窒化チタン膜スペーサ１５ａ（および酸化シリコ
ン膜スペーサ１４ａ）の（チタン膜７ａａ側の）表面に
も、チタンシリサイド膜が形成される。このチタンシリ
サイド膜の膜厚は均一ではなく、窒化チタン膜スペーサ
１５ａ等の表面の全面に形成されるとは限らない。
【００２４】次に、例えば過酸化水素（Ｈ2 Ｏ2 ）水に
よるウェットエッチングにより、窒化チタン膜２５ａ，
チタン膜７ａａおよび窒化チタン膜スペーサ１５ａが除
去される。このとき、窒化チタン膜スペーサ１５ａの表
面に形成された上記チタンシリサイド膜も、（酸化シリ
コン膜スペーサ１４ａの上端部付近を除いて）この窒化
チタン膜スペーサ１５ａの除去に伴なって完全に除去さ
れる。すなわち、この部分のチタンシリサイド膜は、窒
化チタン膜スペーサ１５ａのエッチング除去によって、
リフトオフされることになる。なお、酸化シリコン膜ス
ペーサ１４ａの上端部付近の上記チタンシリサイド膜
（図示せず）は、チタンシリサイド膜８ａａに接続する
姿態を有して、残置される。これにより、本実施例によ
るサリサイド構造のソース・ドレイン拡散層とポリサイ
ド構造のゲート電極とを有するＭＯＳトランジスタが、
形成される〔図１（ｄ）〕。
よるウェットエッチングにより、窒化チタン膜２５ａ，
チタン膜７ａａおよび窒化チタン膜スペーサ１５ａが除
去される。このとき、窒化チタン膜スペーサ１５ａの表
面に形成された上記チタンシリサイド膜も、（酸化シリ
コン膜スペーサ１４ａの上端部付近を除いて）この窒化
チタン膜スペーサ１５ａの除去に伴なって完全に除去さ
れる。すなわち、この部分のチタンシリサイド膜は、窒
化チタン膜スペーサ１５ａのエッチング除去によって、
リフトオフされることになる。なお、酸化シリコン膜ス
ペーサ１４ａの上端部付近の上記チタンシリサイド膜
（図示せず）は、チタンシリサイド膜８ａａに接続する
姿態を有して、残置される。これにより、本実施例によ
るサリサイド構造のソース・ドレイン拡散層とポリサイ
ド構造のゲート電極とを有するＭＯＳトランジスタが、
形成される〔図１（ｄ）〕。
【００２５】上記第１の実施例では、ゲート電極３の側
面に予じめ（絶縁膜からなる第１のスペーサである）酸
化シリコン膜スペーサ１４ａと（第１の高融点金属の窒
化物からなる第２のスペーサである）窒化チタン膜スペ
ーサ１５ａを形成しておき、ゲート電極３の上面および
拡散層６の表面に（第２の高融点金属の珪化物である）
チタンシリサイド膜８ａａ，８ａｂを形成した後、窒化
チタン膜２５ａおよび未反応のチタン膜７ａａの選択除
去に伴なう窒化チタン膜スペーサ１５ａの除去の際に窒
化チタン膜スペーサ１５ａの表面に形成された（好まし
くない）チタンシリサイド膜も除去される。すなわち、
ゲート電極３（およびチタンシリサイド膜８ａａ）とソ
ース・ドレイン拡散層であるＮ+ 型の拡散層６（チタン
シリサイド膜８ａｂ）との間にはリーク・パスとなるチ
タンシリサイド膜が存在しないことになる。このため、
この間のリーク電流は極度に低減され、この間の短絡は
ほぼ完全に抑止される。
面に予じめ（絶縁膜からなる第１のスペーサである）酸
化シリコン膜スペーサ１４ａと（第１の高融点金属の窒
化物からなる第２のスペーサである）窒化チタン膜スペ
ーサ１５ａを形成しておき、ゲート電極３の上面および
拡散層６の表面に（第２の高融点金属の珪化物である）
チタンシリサイド膜８ａａ，８ａｂを形成した後、窒化
チタン膜２５ａおよび未反応のチタン膜７ａａの選択除
去に伴なう窒化チタン膜スペーサ１５ａの除去の際に窒
化チタン膜スペーサ１５ａの表面に形成された（好まし
くない）チタンシリサイド膜も除去される。すなわち、
ゲート電極３（およびチタンシリサイド膜８ａａ）とソ
ース・ドレイン拡散層であるＮ+ 型の拡散層６（チタン
シリサイド膜８ａｂ）との間にはリーク・パスとなるチ
タンシリサイド膜が存在しないことになる。このため、
この間のリーク電流は極度に低減され、この間の短絡は
ほぼ完全に抑止される。
【００２６】なお、上記第１の実施例では、Ｎチャネル
型のＭＯＳトランジスタに関する製造方法であったが、
これに限定されるものではない。また、第１のスペーサ
は酸化シリコン膜から形成されているが、窒化シリコン
膜から形成されていてもよい。また、ゲート絶縁膜が酸
化シリコン膜から形成されていたが、これに限定される
ものではない。さらに、第２の高融点金属であるチタン
膜７ａをシリサイド化反応させるための熱処理が窒素雰
囲気で行なわれたが、この熱処理はヘリウムあるいはア
ルゴン雰囲気で行なってもよい。このときには、窒化チ
タン膜２５ａは形成されず、チタンシリサイド膜８ａ
ａ，８ｂｂの表面にも未反応のチタン膜が残置されるこ
ともある。
型のＭＯＳトランジスタに関する製造方法であったが、
これに限定されるものではない。また、第１のスペーサ
は酸化シリコン膜から形成されているが、窒化シリコン
膜から形成されていてもよい。また、ゲート絶縁膜が酸
化シリコン膜から形成されていたが、これに限定される
ものではない。さらに、第２の高融点金属であるチタン
膜７ａをシリサイド化反応させるための熱処理が窒素雰
囲気で行なわれたが、この熱処理はヘリウムあるいはア
ルゴン雰囲気で行なってもよい。このときには、窒化チ
タン膜２５ａは形成されず、チタンシリサイド膜８ａ
ａ，８ｂｂの表面にも未反応のチタン膜が残置されるこ
ともある。
【００２７】上記第１の実施例において、絶縁膜からな
る第１のスペーサである酸化シリコン膜スペーサ１４ａ
を覆う第２のスペーサが窒化チタン膜スペーサ１５ａか
ら形成されていた。第２のスペーサとしてこの窒化チタ
ン膜スペーサ１５ａを選択した理由の１つは、上述の未
反応の（第２の高融点金属からなる）チタン膜７ａａを
選択的に除去し，（第２の高融点金属の珪化物である）
チタンシリサイド膜８ａａ，８ｂｂを残置させるための
エッチングに際して、この（第２のスペーサである）窒
化チタン膜スペーサ１５ａも除去されることにある。別
の理由は、Ｎ+型の拡散層６を形成するための活性化熱
処理およびチタンシリサイド膜８ａａ，８ｂｂを形成す
るために行なうシリサイド化のための熱処理において、
耐熱性が有ることと、第２のスペーサが（第１のスペー
サである）酸化シリコン膜スペーサ１４ａと反応しない
こととにある。これらのことを勘案すると、第２のスペ
ーサとしては窒化チタンの他に窒化タングステン（Ｗ
Ｎ）（この場合、第１の高融点金属はタングステンとな
る）を用いることも可能である。第１の高融点金属がタ
ングステン，第２の高融点金属がチタンであるとき、未
反応のチタン膜を除去するには、過酸化水素（Ｈ
2 Ｏ2 ）とアンモニア（ＮＨ4 ＯＨ）との混合水溶液を
用いたウェットエッチングが適している。
る第１のスペーサである酸化シリコン膜スペーサ１４ａ
を覆う第２のスペーサが窒化チタン膜スペーサ１５ａか
ら形成されていた。第２のスペーサとしてこの窒化チタ
ン膜スペーサ１５ａを選択した理由の１つは、上述の未
反応の（第２の高融点金属からなる）チタン膜７ａａを
選択的に除去し，（第２の高融点金属の珪化物である）
チタンシリサイド膜８ａａ，８ｂｂを残置させるための
エッチングに際して、この（第２のスペーサである）窒
化チタン膜スペーサ１５ａも除去されることにある。別
の理由は、Ｎ+型の拡散層６を形成するための活性化熱
処理およびチタンシリサイド膜８ａａ，８ｂｂを形成す
るために行なうシリサイド化のための熱処理において、
耐熱性が有ることと、第２のスペーサが（第１のスペー
サである）酸化シリコン膜スペーサ１４ａと反応しない
こととにある。これらのことを勘案すると、第２のスペ
ーサとしては窒化チタンの他に窒化タングステン（Ｗ
Ｎ）（この場合、第１の高融点金属はタングステンとな
る）を用いることも可能である。第１の高融点金属がタ
ングステン，第２の高融点金属がチタンであるとき、未
反応のチタン膜を除去するには、過酸化水素（Ｈ
2 Ｏ2 ）とアンモニア（ＮＨ4 ＯＨ）との混合水溶液を
用いたウェットエッチングが適している。
【００２８】また、上記第１の実施例において、第２の
高融点金属としてチタンを選択した理由は、チタンシリ
サイド膜８ａａ，８ｂｂの層抵抗が低いことと、チタン
シリサイド膜８ａａ，８ｂｂを残置してチタン膜７ａａ
を選択的にエッチング除去することが容易であることと
にある。これらのことから、第２の高融点金属として
は、チタンの他にコバルトあるいはニッケルを用いるこ
ともできる。第２の高融点金属がコバルトあるいはニッ
ケルの場合、第１の高融点金属がチタンあるいはタング
ステンのいずれであっても、未反応の第２の高融点金属
膜を除去するには、過酸化水素（Ｈ2 Ｏ2 ）と硫酸（Ｈ
2 ＳＯ4 ）の混合水溶液を用いたウェットエッチングが
適している。
高融点金属としてチタンを選択した理由は、チタンシリ
サイド膜８ａａ，８ｂｂの層抵抗が低いことと、チタン
シリサイド膜８ａａ，８ｂｂを残置してチタン膜７ａａ
を選択的にエッチング除去することが容易であることと
にある。これらのことから、第２の高融点金属として
は、チタンの他にコバルトあるいはニッケルを用いるこ
ともできる。第２の高融点金属がコバルトあるいはニッ
ケルの場合、第１の高融点金属がチタンあるいはタング
ステンのいずれであっても、未反応の第２の高融点金属
膜を除去するには、過酸化水素（Ｈ2 Ｏ2 ）と硫酸（Ｈ
2 ＳＯ4 ）の混合水溶液を用いたウェットエッチングが
適している。
【００２９】半導体装置の製造工程の模式断面図である
図２を参照すると、本発明の第２の実施例は、以下のよ
うになっている。
図２を参照すると、本発明の第２の実施例は、以下のよ
うになっている。
【００３０】まず、上記第１の実施例と同様に、Ｐ型の
シリコン基板１の表面にフィールド酸化膜（図示せ
ず），ゲート酸化膜２が形成され、Ｎ型の多結晶シリコ
ン膜からなるゲート電極３が形成される。さらに、例え
ば膜厚７０ｎｍ程度の酸化シリコン膜がＣＶＤ法により
全面に形成され、この酸化シリコン膜が例えばＣＨＦ3
をエッチングガスとしたＲＩＥによりエッチバックさ
れ、ゲート電極３の側面に第１のスペーサである酸化シ
リコン膜スペーサ１４ｂが残置される。（フィールド酸
化膜，）ゲート電極３および酸化シリコン膜スペーサ１
４ｂをマスクにしたＮ型の不純物のイオン注入とこの不
純物を活性化するための熱処理とにより、シリコン基板
１の表面にはＮ+ 型の拡散層６が形成される。上記第１
の実施例と同様の反応性スパッタリングにより、第１に
高融点金属であるチタンの窒化物である例えば膜厚１０
ｎｍ程度の窒化チタン膜５ｂが、全面に形成される〔図
２（ａ）〕。
シリコン基板１の表面にフィールド酸化膜（図示せ
ず），ゲート酸化膜２が形成され、Ｎ型の多結晶シリコ
ン膜からなるゲート電極３が形成される。さらに、例え
ば膜厚７０ｎｍ程度の酸化シリコン膜がＣＶＤ法により
全面に形成され、この酸化シリコン膜が例えばＣＨＦ3
をエッチングガスとしたＲＩＥによりエッチバックさ
れ、ゲート電極３の側面に第１のスペーサである酸化シ
リコン膜スペーサ１４ｂが残置される。（フィールド酸
化膜，）ゲート電極３および酸化シリコン膜スペーサ１
４ｂをマスクにしたＮ型の不純物のイオン注入とこの不
純物を活性化するための熱処理とにより、シリコン基板
１の表面にはＮ+ 型の拡散層６が形成される。上記第１
の実施例と同様の反応性スパッタリングにより、第１に
高融点金属であるチタンの窒化物である例えば膜厚１０
ｎｍ程度の窒化チタン膜５ｂが、全面に形成される〔図
２（ａ）〕。
【００３１】次に、例えばＣＨＦ3 をエッチングガスと
したＲＩＥにより、上記窒化チタン膜５ｂがエッチバッ
クされ、酸化シリコン膜スペーサ１４ｂの露出されてい
た表面を覆う姿態を有して、第２のスペーサである窒化
チタン膜スペーサ１５ｂが残置される〔図２（ｂ）〕。
なお、上記第１の実施例と同様に、この窒化チタン膜ス
ペーサ１５ｂを形成した後にＮ+ 型の拡散層６を形成す
ることもできる。
したＲＩＥにより、上記窒化チタン膜５ｂがエッチバッ
クされ、酸化シリコン膜スペーサ１４ｂの露出されてい
た表面を覆う姿態を有して、第２のスペーサである窒化
チタン膜スペーサ１５ｂが残置される〔図２（ｂ）〕。
なお、上記第１の実施例と同様に、この窒化チタン膜ス
ペーサ１５ｂを形成した後にＮ+ 型の拡散層６を形成す
ることもできる。
【００３２】次に、上記第１の実施例と同様のスパッタ
リングにより、（第２の高融点金属であるチタンからな
る）例えば膜厚３０ｎｍ程度のチタン膜７ｂが、全面に
形成される〔図２（ｃ）〕。
リングにより、（第２の高融点金属であるチタンからな
る）例えば膜厚３０ｎｍ程度のチタン膜７ｂが、全面に
形成される〔図２（ｃ）〕。
【００３３】次に、上記第１の実施例と同様に、６００
〜８００℃で１０〜３０秒のランプアニールが窒素雰囲
気で行なわれる。この熱処理により、ゲート電極３の上
面に直接に接触していた部分のチタン膜７ｂと拡散層６
の表面に直接に接触していた部分のチタン膜７ｂとはそ
れぞれシリサイド化反応を起し、それぞれの界面にはチ
タンシリサイド膜８ｂａとチタンシリサイド膜８ｂｂと
が形成される。同時に、チタン膜７ｂの表面では窒化反
応が起り、この表面に窒化チタン膜２５ｂが形成され
る。（またこの熱処理条件に依存するが）窒化チタン膜
スペーサ１５ｂと窒化チタン膜２５ｂとの間には、未反
応のチタン膜７ｂａが残置される。なお図示はしてない
が本実施例においても、窒化チタン膜スペーサ１５ｂの
（チタン膜７ｂａ側の）表面にも、チタンシリサイド膜
が形成される。このチタンシリサイド膜の膜厚は均一で
はなく、窒化チタン膜スペーサ１５ｂ等の表面の全面に
形成されるとは限らない〔図２（ｄ）〕。
〜８００℃で１０〜３０秒のランプアニールが窒素雰囲
気で行なわれる。この熱処理により、ゲート電極３の上
面に直接に接触していた部分のチタン膜７ｂと拡散層６
の表面に直接に接触していた部分のチタン膜７ｂとはそ
れぞれシリサイド化反応を起し、それぞれの界面にはチ
タンシリサイド膜８ｂａとチタンシリサイド膜８ｂｂと
が形成される。同時に、チタン膜７ｂの表面では窒化反
応が起り、この表面に窒化チタン膜２５ｂが形成され
る。（またこの熱処理条件に依存するが）窒化チタン膜
スペーサ１５ｂと窒化チタン膜２５ｂとの間には、未反
応のチタン膜７ｂａが残置される。なお図示はしてない
が本実施例においても、窒化チタン膜スペーサ１５ｂの
（チタン膜７ｂａ側の）表面にも、チタンシリサイド膜
が形成される。このチタンシリサイド膜の膜厚は均一で
はなく、窒化チタン膜スペーサ１５ｂ等の表面の全面に
形成されるとは限らない〔図２（ｄ）〕。
【００３４】次に、上記第１の実施例と同様に、過酸化
水素（Ｈ2 Ｏ2 ）水によるウェットエッチングが行なわ
れ、窒化チタン膜２５ｂ，チタン膜７ｂａおよび窒化チ
タン膜スペーサ１５ｂが除去される。このとき、窒化チ
タン膜スペーサ１５ｂの表面に形成された上記チタンシ
リサイド膜も、（酸化シリコン膜スペーサ１４ｂの上端
部近傍を除いて）この窒化チタン膜スペーサ１５ｂの除
去に伴なって完全に除去される。すなわち、この部分の
チタンシリサイド膜は、窒化チタン膜スペーサ１５ｂの
エッチング除去によって、リフトオフされることにな
る。なお、酸化シリコン膜スペーサ１４ｂの上端部付近
の上記チタンシリサイド膜（図示せず）は、チタンシリ
サイド膜８ｂａに接続する姿態を有して、残置される。
これにより、本実施例によるサリサイド構造のソース・
ドレイン拡散層とポリサイド構造のゲート電極とを有す
るＭＯＳトランジスタが、形成される〔図２（ｅ）〕。
水素（Ｈ2 Ｏ2 ）水によるウェットエッチングが行なわ
れ、窒化チタン膜２５ｂ，チタン膜７ｂａおよび窒化チ
タン膜スペーサ１５ｂが除去される。このとき、窒化チ
タン膜スペーサ１５ｂの表面に形成された上記チタンシ
リサイド膜も、（酸化シリコン膜スペーサ１４ｂの上端
部近傍を除いて）この窒化チタン膜スペーサ１５ｂの除
去に伴なって完全に除去される。すなわち、この部分の
チタンシリサイド膜は、窒化チタン膜スペーサ１５ｂの
エッチング除去によって、リフトオフされることにな
る。なお、酸化シリコン膜スペーサ１４ｂの上端部付近
の上記チタンシリサイド膜（図示せず）は、チタンシリ
サイド膜８ｂａに接続する姿態を有して、残置される。
これにより、本実施例によるサリサイド構造のソース・
ドレイン拡散層とポリサイド構造のゲート電極とを有す
るＭＯＳトランジスタが、形成される〔図２（ｅ）〕。
【００３５】上記第２の実施例は、上記第１の実施例と
同様に、ゲート電極とソース・ドレイン拡散層との間の
リーク電流の抑制，および短絡の抑止が容易になる。
同様に、ゲート電極とソース・ドレイン拡散層との間の
リーク電流の抑制，および短絡の抑止が容易になる。
【００３６】ＣＭＯＳトランジスタを含んでなる半導体
装置の形成に対しては、本実施例の方が上記第１の実施
例より適している。本実施例では、第２のスペーサを形
成するまえに拡散層を形成することが可能であることか
ら、Ｎ+ 型およびＰ+ 型のソース・ドレイン拡散層の形
成のためにイオン注入のマスクとして用いたフォトレジ
スト膜をそれぞれ除去した後、この段階では窒化チタン
膜スペーサが形成されていないために、表面を洗浄する
ことが容易になる。また、本実施例において、ゲート電
極を形成するためのＮ型の多結晶シリコン膜の表面にマ
スク酸化膜を形成しておき、ゲート電極の形成の際にこ
のマスク酸化膜を残置しておき、窒化シリコン膜からな
る第１のスペーサを例えばＳＦ6 をエッチングガスとし
たエッチバックにより形成するならば、ゲート酸化膜お
よびマスク酸化膜を残置させた状態で、ソース・ドレイ
ン拡散層が形成できる。この場合、ソース・ドレイン拡
散層が形成されるシリコン基板表面に上記フォトレジス
ト膜が直接に触れないため、得られたソース・ドレイン
拡散層の重金属汚染が避けられる。
装置の形成に対しては、本実施例の方が上記第１の実施
例より適している。本実施例では、第２のスペーサを形
成するまえに拡散層を形成することが可能であることか
ら、Ｎ+ 型およびＰ+ 型のソース・ドレイン拡散層の形
成のためにイオン注入のマスクとして用いたフォトレジ
スト膜をそれぞれ除去した後、この段階では窒化チタン
膜スペーサが形成されていないために、表面を洗浄する
ことが容易になる。また、本実施例において、ゲート電
極を形成するためのＮ型の多結晶シリコン膜の表面にマ
スク酸化膜を形成しておき、ゲート電極の形成の際にこ
のマスク酸化膜を残置しておき、窒化シリコン膜からな
る第１のスペーサを例えばＳＦ6 をエッチングガスとし
たエッチバックにより形成するならば、ゲート酸化膜お
よびマスク酸化膜を残置させた状態で、ソース・ドレイ
ン拡散層が形成できる。この場合、ソース・ドレイン拡
散層が形成されるシリコン基板表面に上記フォトレジス
ト膜が直接に触れないため、得られたソース・ドレイン
拡散層の重金属汚染が避けられる。
【００３７】なお、上記第２の実施例においても、上記
第１の実施例と同様に、ゲート絶縁膜が酸化シリコン膜
に限定されるものではなく、第２の高融点金属のシリサ
イド化反応のための熱処理をヘリウムあるいはアルゴン
雰囲気で行なってもよい。また、第１の高融点金属がタ
ングステンでもよく、第２の高融点金属がコバルトある
いはニッケルでもよい。
第１の実施例と同様に、ゲート絶縁膜が酸化シリコン膜
に限定されるものではなく、第２の高融点金属のシリサ
イド化反応のための熱処理をヘリウムあるいはアルゴン
雰囲気で行なってもよい。また、第１の高融点金属がタ
ングステンでもよく、第２の高融点金属がコバルトある
いはニッケルでもよい。
【００３８】半導体装置の製造工程の模式断面図である
図３を参照すると、本発明の第３の実施例は、まず、酸
化シリコン膜スペーサ１４ｂ，ソース・ドレイン拡散層
であるＮ+ 型の拡散層６および窒化チタン膜スペーサ１
５ｂの形成までは上記第２の実施例と同様の方法により
行なわれる〔図３（ａ）〕。なお、上記第１の実施例と
同様に、この窒化チタン膜スペーサ１５ｂを形成した後
にＮ+ 型の拡散層６を形成することもできる。
図３を参照すると、本発明の第３の実施例は、まず、酸
化シリコン膜スペーサ１４ｂ，ソース・ドレイン拡散層
であるＮ+ 型の拡散層６および窒化チタン膜スペーサ１
５ｂの形成までは上記第２の実施例と同様の方法により
行なわれる〔図３（ａ）〕。なお、上記第１の実施例と
同様に、この窒化チタン膜スペーサ１５ｂを形成した後
にＮ+ 型の拡散層６を形成することもできる。
【００３９】次に、反応性スパッタリングにより、例え
ば膜厚３０ｎｍ程度のチタン・リッチな窒化チタン（Ｔ
ｉ1+α Ｎ1-β ）膜３５（但し、０〈α，β〈１）
が、全面に形成される〔図３（ｂ）〕。この反応性スパ
ッタリングは、上記窒化チタン膜スペーサ１５ｂのもと
となる窒化チタン膜の形成に比べて、窒素ガスの流量比
が低くなっている。例えばα，βをそれぞれ０．４程度
にする場合、このチタン・リッチな窒化チタン３５を形
成するための反応性スパッタリングは、圧力０．８Ｐ
ａ，窒素ガス流量５ｓｃｃｍ，アルゴンガス流量１０ｓ
ｃｃｍ，ターゲット電圧５ｋＶ，基板温度１００℃の条
件のもとで行なわれる。
ば膜厚３０ｎｍ程度のチタン・リッチな窒化チタン（Ｔ
ｉ1+α Ｎ1-β ）膜３５（但し、０〈α，β〈１）
が、全面に形成される〔図３（ｂ）〕。この反応性スパ
ッタリングは、上記窒化チタン膜スペーサ１５ｂのもと
となる窒化チタン膜の形成に比べて、窒素ガスの流量比
が低くなっている。例えばα，βをそれぞれ０．４程度
にする場合、このチタン・リッチな窒化チタン３５を形
成するための反応性スパッタリングは、圧力０．８Ｐ
ａ，窒素ガス流量５ｓｃｃｍ，アルゴンガス流量１０ｓ
ｃｃｍ，ターゲット電圧５ｋＶ，基板温度１００℃の条
件のもとで行なわれる。
【００４０】次に、例えば６００〜８００℃で１０〜３
０秒のランプアニールが、窒素雰囲気で行なわれる。こ
の熱処理によりチタン・リッチな窒化チタン膜３５から
チタンの析出が起り、ゲート電極３の上面と拡散層６の
表面とではこの析出したチタンとシリコンとのシリサイ
ド化反応が起り、チタンシリサイド膜２８ａとチタンシ
リサイド膜２８ｂとがそれぞれに形成される。また、上
記窒化チタン膜３５は、チタンと窒素との組成比がほぼ
化学量論の組成比となる窒化チタン（ＴｉＮ）膜４５に
変換される。さらにシリサイド化反応を起さなかった上
記析出チタンも窒化され、チタンが残置することはない
〔図３（ｃ）〕。本実施例においても、窒化シリコン膜
スペーサ１５ｂ表面には不均一な姿態を有したチタンシ
リサイド膜（図示せず）が形成される。
０秒のランプアニールが、窒素雰囲気で行なわれる。こ
の熱処理によりチタン・リッチな窒化チタン膜３５から
チタンの析出が起り、ゲート電極３の上面と拡散層６の
表面とではこの析出したチタンとシリコンとのシリサイ
ド化反応が起り、チタンシリサイド膜２８ａとチタンシ
リサイド膜２８ｂとがそれぞれに形成される。また、上
記窒化チタン膜３５は、チタンと窒素との組成比がほぼ
化学量論の組成比となる窒化チタン（ＴｉＮ）膜４５に
変換される。さらにシリサイド化反応を起さなかった上
記析出チタンも窒化され、チタンが残置することはない
〔図３（ｃ）〕。本実施例においても、窒化シリコン膜
スペーサ１５ｂ表面には不均一な姿態を有したチタンシ
リサイド膜（図示せず）が形成される。
【００４１】なお、この熱処理を２段階に分けて行なっ
てもよい。例えば、７００℃，２０秒の第１段階の熱処
理を窒素雰囲気，ヘリウム雰囲気もしくはアルゴン雰囲
気で行ない、８４０℃，１０秒の第２段階の熱処理を窒
素雰囲気で行なってもよい。この場合、第１の熱処理に
より形成されるチタンシリサイド膜の結晶構造はＣ４９
となり、このチタンシリサイド膜は第２の熱処理により
結晶構造がＣ５４になる。また第１の熱処理では（窒素
雰囲気での熱処理でも）シリサイド化反応が主になる
が、第２の熱処理では析出したチタンの窒化が急速に起
る。
てもよい。例えば、７００℃，２０秒の第１段階の熱処
理を窒素雰囲気，ヘリウム雰囲気もしくはアルゴン雰囲
気で行ない、８４０℃，１０秒の第２段階の熱処理を窒
素雰囲気で行なってもよい。この場合、第１の熱処理に
より形成されるチタンシリサイド膜の結晶構造はＣ４９
となり、このチタンシリサイド膜は第２の熱処理により
結晶構造がＣ５４になる。また第１の熱処理では（窒素
雰囲気での熱処理でも）シリサイド化反応が主になる
が、第２の熱処理では析出したチタンの窒化が急速に起
る。
【００４２】次に、希弗酸，バッファード弗酸等の弗酸
系水溶液あるいは過酸化水素水によるウェットエッチン
グにより、窒化チタン膜４５および窒化チタン膜スペー
サ１５ｂが選択的に除去され、チタンシリサイド膜２８
ａ，２８ｂが残置される。このエッチングにおいても、
上記第１，第２の実施例と同様に、窒化シリコン膜スペ
ーサ１５ｂ表面に不均一な姿態を有して形成された上記
チタンシリサイド膜は、窒化シリコン膜スペーサ１５ｂ
によりリフトオフされる。これにより、本実施例による
サリサイド構造のソース・ドレイン拡散層とポリサイド
構造のゲート電極とを有するＭＯＳトランジスタが、形
成される〔図（ｄ）〕。
系水溶液あるいは過酸化水素水によるウェットエッチン
グにより、窒化チタン膜４５および窒化チタン膜スペー
サ１５ｂが選択的に除去され、チタンシリサイド膜２８
ａ，２８ｂが残置される。このエッチングにおいても、
上記第１，第２の実施例と同様に、窒化シリコン膜スペ
ーサ１５ｂ表面に不均一な姿態を有して形成された上記
チタンシリサイド膜は、窒化シリコン膜スペーサ１５ｂ
によりリフトオフされる。これにより、本実施例による
サリサイド構造のソース・ドレイン拡散層とポリサイド
構造のゲート電極とを有するＭＯＳトランジスタが、形
成される〔図（ｄ）〕。
【００４３】上記第３の実施例は、上記第１，第２の実
施例と同様に、ゲート電極とソース・ドレイン拡散層と
の間のリーク電流の抑制，およびこの間の短絡の抑止が
容易になる。ＣＭＯＳトランジスタを含んでなる半導体
装置の形成に対しては、上記第２の実施例と同様に、本
実施例の方が上記第１の実施例より適している。上記第
２の実施例と同様に、ゲート電極を形成するためのＮ型
の多結晶シリコン膜の表面にマスク酸化膜を形成してお
き、ゲート電極の形成の際にこのマスク酸化膜を残置し
ておき、窒化シリコン膜からなる第１のスペーサを例え
ばＳＦ6 をエッチングガスとしたエッチバックにより形
成するならば、ゲート酸化膜およびマスク酸化膜を残置
させた状態でソース・ドレイン拡散層を形成できる。
施例と同様に、ゲート電極とソース・ドレイン拡散層と
の間のリーク電流の抑制，およびこの間の短絡の抑止が
容易になる。ＣＭＯＳトランジスタを含んでなる半導体
装置の形成に対しては、上記第２の実施例と同様に、本
実施例の方が上記第１の実施例より適している。上記第
２の実施例と同様に、ゲート電極を形成するためのＮ型
の多結晶シリコン膜の表面にマスク酸化膜を形成してお
き、ゲート電極の形成の際にこのマスク酸化膜を残置し
ておき、窒化シリコン膜からなる第１のスペーサを例え
ばＳＦ6 をエッチングガスとしたエッチバックにより形
成するならば、ゲート酸化膜およびマスク酸化膜を残置
させた状態でソース・ドレイン拡散層を形成できる。
【００４４】なお、上記第３の実施例においても、上記
第１，第２の実施例と同様に、ゲート絶縁膜が酸化シリ
コン膜に限定されるものではなく、第２のスペーサが窒
化タングステン膜から形成されていてもよい。
第１，第２の実施例と同様に、ゲート絶縁膜が酸化シリ
コン膜に限定されるものではなく、第２のスペーサが窒
化タングステン膜から形成されていてもよい。
【００４５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、拡散層の表面とゲート電極の上面とに高
融点シリサイド膜が形成されてなるサリサイド構造のソ
ース・ドレイン拡散層とポリサイド構造のゲート電極と
を有するＭＯＳトランジスタの形成において、ゲート電
極を形成し、絶縁膜からなる第１のスペーサと第１の高
融点金属の窒化物からなる第２のスペーサとをゲート電
極の側面に形成し、第２のスペーサの形成に前後してソ
ース・ドレイン拡散層を形成し、全面に第２の高融点金
属からなる高融点金属膜もしくはチタン・リッチな窒化
チタン膜を形成し、熱処理を行なうことによりゲート電
極およびソース・ドレイン拡散層の表面に第２の高融点
金属の珪化物からなる高融点金属シリサイド膜もしくは
チタンシリサイド膜を形成し、第２の高融点金属からな
る未反応の高融点金属膜もしくは化学量論の組成比を満
たす窒化チタン膜と第２のスペーサとを選択的に除去し
て第２の高融点金属の珪化物からなる高融点金属シリサ
イド膜もしくはチタンシリサイド膜を残置させている。
このため、第２のスペーサを介して第１のスペーサの表
面に形成されていた第２の高融点金属の珪化物からなる
高融点金属シリサイド膜もしくは同所に形成されていた
チタンシリサイド膜も除去される。その結果、本発明に
よれば、ゲート電極とソース・ドレイン拡散層との間の
リーク・パスが完全に除去されるため、ゲート電極とソ
ース・ドレイン拡散層との間のリーク電流の発生を抑制
し，さらにはゲート電極とソース・ドレイン拡散層との
間の短絡を抑止することが容易になる。
の製造方法は、拡散層の表面とゲート電極の上面とに高
融点シリサイド膜が形成されてなるサリサイド構造のソ
ース・ドレイン拡散層とポリサイド構造のゲート電極と
を有するＭＯＳトランジスタの形成において、ゲート電
極を形成し、絶縁膜からなる第１のスペーサと第１の高
融点金属の窒化物からなる第２のスペーサとをゲート電
極の側面に形成し、第２のスペーサの形成に前後してソ
ース・ドレイン拡散層を形成し、全面に第２の高融点金
属からなる高融点金属膜もしくはチタン・リッチな窒化
チタン膜を形成し、熱処理を行なうことによりゲート電
極およびソース・ドレイン拡散層の表面に第２の高融点
金属の珪化物からなる高融点金属シリサイド膜もしくは
チタンシリサイド膜を形成し、第２の高融点金属からな
る未反応の高融点金属膜もしくは化学量論の組成比を満
たす窒化チタン膜と第２のスペーサとを選択的に除去し
て第２の高融点金属の珪化物からなる高融点金属シリサ
イド膜もしくはチタンシリサイド膜を残置させている。
このため、第２のスペーサを介して第１のスペーサの表
面に形成されていた第２の高融点金属の珪化物からなる
高融点金属シリサイド膜もしくは同所に形成されていた
チタンシリサイド膜も除去される。その結果、本発明に
よれば、ゲート電極とソース・ドレイン拡散層との間の
リーク・パスが完全に除去されるため、ゲート電極とソ
ース・ドレイン拡散層との間のリーク電流の発生を抑制
し，さらにはゲート電極とソース・ドレイン拡散層との
間の短絡を抑止することが容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の模式断面図
である。
である。
【図２】本発明の第２の実施例の製造工程の模式断面図
である。
である。
【図３】本発明の第３の実施例の製造工程の模式断面図
である、
である、
【図４】従来の半導体装置の製造方法の製造工程と模式
断面図である。
断面図である。
【図５】上記従来の半導体装置の製造方法の問題点を説
明するための図であり、製造工程の要部を部分拡大した
模式断面図である。
明するための図であり、製造工程の要部を部分拡大した
模式断面図である。
１，１０１ シリコン基板 ２，１０２ ゲート酸化膜 ３，１０３ ゲート電極 ４ａ，１０４ 酸化シリコン膜 ５ａ，５ｂ，２５ａ，２５ｂ，３５，４５，１２５
窒化チタン膜 ６，１０６ 拡散層 ７ａ，７ａａ，７ｂ，７ｂｂ，１０７，１０７ａ チ
タン膜 ８ａａ，８ａｂ，８ｂａ，８ｂｂ，２８ａ，２８ｂ，１
０８ａ，１０８ｂ，１０８ｃ チタンシリサド膜 １４ａ，１４ｂ，１１４ 酸化シリコン膜スペーサ １５ａ，１５ｂ 窒化チタン膜スペーサ
窒化チタン膜 ６，１０６ 拡散層 ７ａ，７ａａ，７ｂ，７ｂｂ，１０７，１０７ａ チ
タン膜 ８ａａ，８ａｂ，８ｂａ，８ｂｂ，２８ａ，２８ｂ，１
０８ａ，１０８ｂ，１０８ｃ チタンシリサド膜 １４ａ，１４ｂ，１１４ 酸化シリコン膜スペーサ １５ａ，１５ｂ 窒化チタン膜スペーサ
Claims (11)
- 【請求項１】 一導電型のシリコン基板の表面のそれぞ
れの所定の領域にフィールド絶縁膜とゲート絶縁膜とを
それぞれに形成し、該ゲート絶縁膜の所定の領域上に多
結晶シリコン膜からなるゲート電極を形成する工程と、 全面に絶縁膜および第１の高融点金属の窒化物からなる
高融点金属窒化膜を順次形成する工程と、 異方性エッチングにより前記シリコン基板の表面の所要
の領域および前記ゲート電極の上面が露出するまで前記
高融点金属窒化膜，前記絶縁膜および前記ゲート絶縁膜
のエッチバックを行ない、前記ゲート電極の側面に該絶
縁膜からなる第１のスペーサおよび該高融点金属窒化膜
からなる第２のスペーサを残置する工程と、 前記シリコン基板の表面の前記所要の領域に、逆導電型
の拡散層を選択的に形成する工程と、 全面に第２の高融点金属からなる高融点金属膜を形成す
る工程と、 熱処理を行ない、少なくとも前記ゲート電極の上面およ
び前記拡散層の表面にそれぞれ前記第２の高融点金属の
珪化物からなる高融点金属シリサイド膜を形成する工程
と、 前記第２のスペーサおよび未反応の前記高融点金属膜を
少なくとも選択的にエッチング除去し、前記ゲート電極
の上面および前記拡散層の表面にのみに前記高融点金属
シリサイド膜を残置する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記第１の高融点金属がチタンあるいは
タングステンからなり、前記第２の高融点金属がチタ
ン，コバルトあるいはニッケルからなることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 一導電型のシリコン基板の表面のそれぞ
れの所定の領域にフィールド絶縁膜とゲート絶縁膜とを
それぞれに形成し、該ゲート絶縁膜の所定の領域上に多
結晶シリコン膜からなるゲート電極を形成する工程と、 全面に絶縁膜を形成し、異方性エッチングにより少なく
とも前記絶縁膜のエッチバックを行ない、前記ゲート電
極の側面に該絶縁膜からなる第１のスペーサを残置する
工程と、 全面に第１の高融点金属の窒化物からなる高融点金属窒
化膜を形成し、異方性エッチングにより前記シリコン基
板の表面の所要の領域および前記ゲート電極の上面が露
出するまで少なくとも該高融点金属窒化膜のエッチバッ
クを行ない、前記を第１のスペーサ介して前記ゲート電
極の側面に該高融点金属窒化膜からなる第２のスペーサ
を残置する工程と、 前記シリコン基板の表面の前記所要の領域に、逆導電型
の拡散層を選択的に形成する工程と、 全面に第２の高融点金属からなる高融点金属膜を形成す
る工程と、 熱処理を行ない、少なくとも前記ゲート電極の上面およ
び前記拡散層の表面にそれぞれ前記第２の高融点金属の
珪化物からなる高融点金属シリサイド膜を形成する工程
と、 前記第２のスペーサおよび未反応の前記高融点金属膜を
少なくとも選択的にエッチング除去し、前記ゲート電極
の上面および前記拡散層の表面にのみに前記高融点金属
シリサイド膜を残置する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項４】 前記第２のスペーサが、前記拡散層より
後に形成されることを特徴とする請求項３記載の半導体
装置の製造方法。 - 【請求項５】 前記第１のスペーサの形成に際してのエ
ッチバックが、前記絶縁膜のみのエッチバックであるこ
とと、 前記拡散層を形成した後、該拡散層上の前記ゲート絶縁
膜を選択的に除去する工程を有することとを併せて特徴
とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記第１の高融点金属がチタンあるいは
タングステンからなり、前記第２の高融点金属がチタ
ン，コバルトあるいはニッケルからなることを特徴とす
る請求項３，請求項４もしくは請求項５記載の半導体装
置の製造方法。 - 【請求項７】 一導電型のシリコン基板の表面のそれぞ
れの所定の領域にフィールド絶縁膜とゲート絶縁膜とを
それぞれに形成し、該ゲート絶縁膜の所定の領域上に多
結晶シリコン膜からなるゲート電極を形成する工程と、 全面に絶縁膜を形成し、異方性エッチングにより少なく
とも前記絶縁膜のエッチバックを行ない、前記ゲート電
極の側面に該絶縁膜からなる第１のスペーサを残置する
工程と、 全面に高融点金属窒化膜を形成し、異方性エッチングに
より前記シリコン基板の表面の所要の領域および前記ゲ
ート電極の上面が露出するまで少なくとも該高融点金属
窒化膜のエッチバックを行ない、前記を第１のスペーサ
介して前記ゲート電極の側面に該高融点金属窒化膜から
なる第２のスペーサを残置する工程と、 前記シリコン基板の表面の前記所要の領域に、逆導電型
の拡散層を選択的に形成する工程と、 化学量論の組成比より高い比率のチタンを含有する所定
膜厚の窒化チタン膜を全面に形成する工程と、 熱処理を行ない、少なくとも前記ゲート電極の上面およ
び前記拡散層の表面にそれぞれチタンシリサイド膜を形
成し、前記窒化チタン膜をチタンの組成比が化学量論の
組成比となる第２の窒化チタン膜に変換する工程と、 前記第２の窒化チタン膜および前記第２のスペーサを少
なくとも選択的にエッチング除去し、前記ゲート電極の
上面および前記拡散層の表面にのみに前記チタンシリサ
イド膜を残置する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項８】 前記熱処理が、所定温度での第１の熱処
理と、該所定温度より高い温度での窒素雰囲気中での第
２の熱処理とからなることを特徴とする請求項７記載の
半導体装置の製造方法。 - 【請求項９】 前記第２のスペーサが、前記拡散層より
後に形成されることを特徴とする請求項７もしくは請求
項８記載の半導体装置の製造方法。 - 【請求項１０】 前記第１のスペーサの形成に際しての
エッチバックが、前記絶縁膜のみのエッチバックである
ことと、 前記拡散層を形成した後、該拡散層上の前記ゲート絶縁
膜を選択的に除去する工程を有することとを併せて特徴
とする請求項７もしくは請求項８記載の半導体装置の製
造方法。 - 【請求項１１】 前記高融点金属がチタンあるいはタン
グステンからなることを特徴とする請求項７，請求項
８，請求項９もしくは請求項１０記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131731A JP2561026B2 (ja) | 1994-06-14 | 1994-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131731A JP2561026B2 (ja) | 1994-06-14 | 1994-06-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335588A JPH07335588A (ja) | 1995-12-22 |
| JP2561026B2 true JP2561026B2 (ja) | 1996-12-04 |
Family
ID=15064883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6131731A Expired - Lifetime JP2561026B2 (ja) | 1994-06-14 | 1994-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561026B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035585B1 (ko) * | 2003-07-03 | 2011-05-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 실리사이드층 형성 방법 |
| CN108707899A (zh) * | 2018-05-16 | 2018-10-26 | 深圳仕上电子科技有限公司 | 利用双氧水溶液剥离钛和氮化钛膜的方法 |
-
1994
- 1994-06-14 JP JP6131731A patent/JP2561026B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335588A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4484392B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JP3209164B2 (ja) | 半導体装置の製造方法 | |
| JPH0758773B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2630292B2 (ja) | 半導体装置の製造方法 | |
| JP3295931B2 (ja) | 半導体装置の製造方法 | |
| JP2561026B2 (ja) | 半導体装置の製造方法 | |
| JP2738371B2 (ja) | 半導体装置の製造方法 | |
| JPH09283462A (ja) | 半導体装置及びその製造方法 | |
| JP3614782B2 (ja) | 半導体装置の製造方法及びその方法により製造される半導体装置 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| JP3729368B2 (ja) | 半導体装置の製造方法 | |
| JPH02260630A (ja) | 半導体装置の製造方法 | |
| JP3769832B2 (ja) | 半導体装置の製造方法 | |
| JP2007150253A (ja) | 半導体装置の製造方法 | |
| JPH1098012A (ja) | 半導体装置の製造方法 | |
| JPH09213955A (ja) | 半導体装置の製造方法 | |
| JPH09186104A (ja) | 半導体装置の製造方法 | |
| TW466693B (en) | Manufacture method of metal salicide | |
| JP2636787B2 (ja) | 半導体装置の製造方法 | |
| JPH0399431A (ja) | 半導体装置の製造方法 | |
| JPH09320993A (ja) | 半導体装置及びその製造方法 | |
| JPH0547698A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05226590A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH088211A (ja) | シリサイドパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |