JPH088211A - シリサイドパターンの形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 サリサイドプロセスによってパターンの線幅
に依存することなく低抵抗のシリサイドパターンを形成
する方法を提供する。 【構成】 第１工程では、ポリシリコンからなるゲート
電極１４及びシリコン基板中に形成さた拡散層１６ａ，
１６ｂの表面が露出するウエハ１０の上面に、シリコン
膜２を介して所定膜厚Ｔの金属膜３を成膜する。第２工
程では、シリコン膜２が完全にシリサイド化しさらにゲ
ート電極１４及び拡散層１６ａ，１６ｂの表面層がシリ
サイド化するまでウエハ１０の熱処理を行う。第３工程
では、選択的エッチングによってウエハ１０上の金属膜
３を除去する。第４工程では、熱処理によってシリサイ
ド４を低抵抗のシリサイド５に相転移させる。第５工程
では、シリサイド５を全面エッチバックし、ゲート電極
１４及び拡散層１６ａ，１６ｂ上にシリサイド５からな
るシリサイドパターン６を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリサイドパターンの
形成方法に関し、特には半導体装置の製造工程において
導電層となるシリサイドパターンをサリサイドプロセス
によって形成する場合のシリサイドパターンの形成方法
に関する。

【０００２】

【従来の技術】半導体装置の製造工程では、例えば図３
（１）に示すように構成されたウエハ３０上に高融点金
属のシリサイドからなる電極及び配線等の導電層を形成
する場合には、以下に示すサリサイド（Salicide:Self
Aligned Siliside) プロセスによって自己整合的にシリ
サイドパターンを形成している。上記ウエハ３０は、単
結晶シリコンからなる基板３１表面にフィールド酸化膜
３２が形成されている。フィールド酸化膜３２で分離さ
れた基板３１上にはゲート酸化膜３３を介して多結晶シ
リコンからなるゲート電極３４が形成されている。ゲー
ト電極３４の側壁には酸化膜からなるサイドウォール３
５が形成されている。サイドウォール３５下方からその
側方側の基板３１の表面側には、ソース及びドレインの
拡散層３６ａ，３６ｂが形成されている。

【０００３】上記構成のウエハ３０において、ゲート電
極３４上と拡散層３６ａ，３６ｂ上とに配線になるシリ
サイドパターンを形成する場合には、先ず、ウエハ３０
の上面に高融点金属の金属膜３７を成膜する。次に、図
３（２）に示すように、ウエハ３０の熱処理を行い、金
属膜３７とゲート電極３４及び拡散層３６ａ，３６ｂを
構成するシリコンとをその界面で反応させる。これによ
って、ゲート電極３４及び拡散層３６ａ，３６ｂの上面
にシリサイド３８を形成する。その後、図３（３）に示
すように、選択的エッチングによって、フィールド酸化
膜３２及びサイドウォール３５上に未反応のまま残った
金属膜（３７）を除去する。次いで、図３（４）に示す
ように、ウエハ３０の熱処理を行い、上記シリサイド
（３８）を相転移させる。これによって、ゲート電極３
４及び拡散層３６ａ，３６ｂの上面に低抵抗のシリサイ
ドパターン３９を形成する。

【０００４】

【発明が解決しようとする課題】しかし、上記シリサイ
ドパターンの形成方法には、以下のような課題があっ
た。すなわち、上記サリサイドプロセスによって形成さ
れるシリサイドパターンは、所定の線幅以下の領域では
シート抵抗が線幅に依存して高くなることが知られてい
る。例えば、配線材料として多用されているチタン（Ｔ
ｉ）シリサイドでは、線幅が５μｍ以下の領域で上記シ
ート抵抗の線幅依存性が生じる。そして、線幅が０．３
μｍ以下になると、シリサイドパターンのシート抵抗は
相転移前のシリサイドと同じ値にまで上昇する。上記Ｔ
ｉシリサイドでは、シリサイドパターンの線幅が狭くな
ると高抵抗のＴｉシリサイドが低抵抗のＴｉシリサイド
に相転移し難くなる。また、線幅が狭くなると相転移の
際に生じる凝集によって断線が発生し易くなる。そし
て、これらの要因によって、シート抵抗が線幅に依存し
て高くなると考えられている。

【０００５】近年、半導体装置の高集積化に伴い、素子
構造の微細化が進展している。このため、ウエハ上に形
成される配線，電極等の導電層はその線幅が細くなる傾
向にある。したがって、上記サリサイドプロセスによる
自己整合的なシリサイドパターンの形成は、配線の微細
化を進める上で必要不可欠な技術である。しかし、上記
のように線幅の細線化に伴ってシート抵抗が上昇する現
象が発生する場合、上記サリサイドプロセスを微細化プ
ロセスに適用するには限界がある。

【０００６】そこで、本発明は、サリサイドプロセスに
よってウエハ上にシリサイドパターンを形成する際に、
パターンの線幅に依存することなく低抵抗のシリサイド
パターンを形成する方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の本発明は、サリサイドプロセスによってウエハ表面の
一部分に露出するシリコン層上に低抵抗のシリサイドパ
ターンを形成する方法であり、以下の手順で行う。先ず
第１工程では、ウエハの上面にシリコン膜を介して金属
膜を成膜する。第２工程では、上記シリコン膜が完全に
シリサイド化しさらに上記シリコン層の表面層がシリサ
イド化するまでウエハの熱処理を行う。第３工程では、
選択的エッチングによって上記ウエハ上に残存する金属
膜を除去する。第４工程では、熱処理によってウエハ上
のシリサイドを相転移させる。第５工程では、エッチン
グによって上記シリサイドを全面エッチバックし、上記
シリコン層上にのみ当該シリサイドを残してシリサイド
パターンを形成する。

【０００８】

【作用】上記シリサイドパターンの形成方法では、ウエ
ハ上にシリコン膜を介して金属膜が成膜されるため、第
２工程の熱処理ではウエハ上の全面にシリサイドが形成
される。そして、第４工程ではシリサイドの相転移がウ
エハ上の全面で行われる。このため、形成するシリサイ
ドパターンの線幅に依存することなくシリサイドの相転
移が行われる。また、第２工程では上記シリコン膜が完
全にシリサイド化しさらに上記シリコン層の上方ではシ
リコン層の表面層がシリサイド化するまで熱処理を行う
ことから、ウエハ表面にシリコン層が露出する部分では
その外の部分よりも膜厚の厚いシリサイドが形成され
る。このため、第５工程で上記シリコン層上にのみ当該
シリサイドを残すように上記シリサイドを全面エッチバ
ックすることによって、ウエハ上の全面で相転移した低
抵抗のシリサイドからなるシリサイドパターンが上記シ
リコン層上に形成される。

【０００９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１（１）に示すように、シリサイドパターンを
形成するウエハ１０は、例えば基板１１上にＭＯＳトラ
ンジスタを形成してなるものであり、以下のように構成
されている。単結晶シリコンからなる基板１１の表面側
には、ＬＯＣＯＳ法またはトレンチ法によってフィール
ド酸化膜１２が形成されている。フィールド酸化膜１２
で分離されている基板１１の表面上には、ゲート酸化膜
１３が形成されている。ゲート酸化膜１３の上面には、
多結晶シリコンまたはアモルファスシリコンからなるゲ
ート電極１４が形成されている。ゲート電極１４の側壁
には、酸化膜または窒化膜からなるサイドウォール１５
が形成されている。サイドウォール１５の下方から側方
側にかけての基板１１の表面側には、当該基板１１中に
不純物を拡散させてなるソース及びドレインの拡散層１
６ａ，１６ｂが形成されている。上記不純物は、リン，
ヒ素，ホウ素，フッ化ホウ素等であり、基板１１に形成
するトランジスタの導電型によって適切な不純物を選択
する。

【００１０】上記のように形成されたウエハ１０におい
て、その表面にシリコン層が露出する部分であるゲート
電極１４及び拡散層１６ａ，１６ｂ上に配線になるシリ
サイドパターンを形成する場合には、以下のようにす
る。先ず、第１工程では、例えばＣＶＤ法によってウエ
ハ１０の上面に多結晶シリコンまたはアモルファスシリ
コンからなるシリコン膜２を形成する。このシリコン膜
２は薄膜とし、例えばＣＶＤ法で成膜する場合には膜厚
ｔ＝１０ｎｍ程度に成膜する。

【００１１】次に、例えばＣＶＤ法またはスパッタ法に
よって、シリコン膜２の上面に膜厚Ｔの金属膜３を成膜
する。この金属膜３には、チタン（Ｔｉ），コバルト
（Ｃｏ），ニッケル（Ｎｉ），プラチナ（Ｐｔ），パラ
ジウム（Ｐｄ）等の高融点金属を用いる。金属膜３の膜
厚Ｔは、上記シリコン膜２と金属膜３との接触面でシリ
サイドを成長させた場合に、上記シリコン膜２の全てが
金属膜３と反応してシリサイド化しかつウエハ１０表面
に露出するシリコンの表面層が当該金属膜３と反応して
シリサイド化するような膜厚とする。

【００１２】上記金属膜３の膜厚Ｔは、シリコン膜２と
各金属からなる金属膜３とのシリサイド化反応に要する
膜厚比から、上記の要件を満たすような適切な値に設定
する。例えば、金属膜３としてＴｉを用いた場合には、
上記膜厚比はＴｉ／Ｓｉ＝２．３になる。この値から、
膜厚ｔ＝１０ｎｍのシリコン膜２に対して金属膜３の膜
厚Ｔ＝３０〜４０ｎｍ以上に設定する。また、金属膜３
としてＣｏを用いた場合には、上記膜厚比はＣｏ／Ｓｉ
＝３．６になる。この値から、膜厚ｔ＝１０ｎｍのシリ
コン膜２に対して金属膜３の膜厚Ｔ＝１０〜２０ｎｍ以
上に設定する。

【００１３】次に、図１（２）に示す第２工程では、ウ
エハ１０の第１回目の熱処理を行い、ウエハ１０上でシ
リサイド４を成長させる。ここでは、シリコン膜２を金
属膜３によって完全にシリサイド化し、さらにゲート電
極１４と拡散層１６ａ，１６ｂとの表面層を金属膜３に
よってシリサイド化する。そして、ゲート電極１４と拡
散層１６ａ，１６ｂとの上方でシリサイド４を所定膜厚
まで成長させる。ここでは、ゲート電極１４と拡散層１
６ａ，１６ｂとの上方の金属膜３が完全にシリサイド化
されるまで熱処理を行う。上記熱処理の条件は、例え
ば，窒素またはアルゴンの雰囲気中にウエハ１０を保
ち、６００〜７００℃の温度で３０秒程度の熱処理を行
う。加熱は、ＲＴＡ（Rapid Thermal Anneal) ，ＦＡ(F
urnace Anneal)等によって行う。

【００１４】この工程では、ゲート電極１４と拡散層１
６ａ，１６ｂとの上方の金属膜（３）は完全にシリサイ
ド化される。一方、フィールド酸化膜１２及びサイドウ
ォール１５上の金属膜３は、上記シリコン膜２が完全に
シリサイド化した時点で停止する。このため、上記第１
工程で成膜した金属膜３が膜厚Ｔ＝３０ｎｍのＴｉであ
る場合には、膜厚Ｔ１＝２５ｎｍの金属膜３がフィール
ド酸化膜１２及びサイドウォール１５の上方に未反応の
まま残る。また、金属膜３が膜厚Ｔ＝１０ｎｍのＣｏで
ある場合には、膜厚Ｔ１＝７ｎｍの金属膜３がフィール
ド酸化膜１２及びサイドウォール１５の上方に未反応の
まま残る。

【００１５】その後、図１（３）に示す第３工程では、
ウエハ１０上に残存する金属膜（３）をウェットまたは
ドライエッチングによって選択的に除去する。ここで
は、例えば、硫酸−過酸化水素水またはアンモニア−過
酸化水素水溶液を用いたウェットエッチングによって、
金属膜（３）を選択的に除去する。

【００１６】次いで、図１（４）に示す第４工程では、
ウエハ１０の第２回目の熱処理を行い、シリサイド
（４）を低抵抗のシリサイド５に相転移させる。ここで
は、例えば，窒素またはアルゴンの雰囲気中にウエハ１
０を保ち、８００〜９００℃の温度で１０秒程度の熱処
理を行う。加熱は、上記第１回目の熱処理と同様のＰＴ
Ａ，ＦＡ等の方法で行う。

【００１７】次に、図１（５）に示す第５工程では、異
方性エッチングによってシリサイド５を全面エッチバッ
クする。このエッチバックは、フィールド酸化１２及び
サイドウォール１５上からシリサイド５が除去されかつ
ゲート電極１４及び拡散層１６ａ，１６ｂ上にのみシリ
サイド５が残るまで行う。上記異方性エッチングの一例
を以下に示す。エッチングガスとしては、例えば塩素ガ
ス（Ｃｌ2 ）またはＣｌ2 と臭化水素ガス（ＨＢｒ）と
の混合ガスを用いる。上記のガスを用いた場合のエッチ
ング条件は、Ｃｌ2 流量：２５ｓｃｃｍまたはＣｌ2 ／
ＨＢｒ流量：１０／１５ｓｃｃｍ，ガス圧力：３ｍＴｏ
ｒｒ，ＲＦパワー：５Ｗに設定する。これによって、ゲ
ート電極１４及び拡散層１６ａ，１６ｂ上にシリサイド
５からなるシリサイドパターン６を形成する。

【００１８】上記シリサイドパターンの形成方法では、
第１工程でウエハ１０上にシリコン膜２を介して金属膜
３が成膜されるため、第２工程の熱処理ではウエハ１０
上の全面にシリサイド４が形成される。そして、第４工
程ではウエハ１０上の全面でシリサイド４の相転移が行
われる。このため、この工程では、ウエハ１０上に形成
するシリサイドパターン６の線幅に依存することなくシ
ート抵抗数十Ω／□のシリサイド４からシート抵抗数Ω
／□のシリサイド５への相転移が行われる。また、第２
工程ではウエハ１０表面に露出するゲート電極１４及び
拡散層１６ａ，１６ｂを構成するシリコン層の表面層が
シリサイド化するまで熱処理が行われる。このことか
ら、シリサイド４の膜厚は、フィールド酸化膜１２及び
サイドウォール１５上よりゲート電極１４及び拡散層１
６ａ，１６ｂ上で厚く形成される。このため、第５の工
程でシリサイド５を全面エッチバックすると、ゲート電
極１４及び拡散層１６ａ，１６ｂ上に低抵抗のシリサイ
ド５からなるシリサイドパターン６が自己整合的に形成
される。

【００１９】次に、上記実施例で示したウエハ１におい
て、例えば拡散層１６ａ，１６ｂ上にのみシリサイドを
形成したい場合には以下のようにする。先ず、図２
（１）に示すように、ゲート電極１４の上面を例えば酸
化膜２１で覆う。次に、上記実施例で示したと同様に、
図２（１）〜（５）で示す第１〜第５工程を行う。これ
によって、拡散層１６ａ，１６ｂ上にのみシリサイドパ
ターン６が形成される。

【００２０】上記実施例では、ＭＯＳトランジスタが形
成されたウエハ１０上にシリサイドパターンを形成する
場合を例にとって説明を行った。しかし、本発明はこれ
に限定されるものではなく、広くシリコン基板を用いた
デバイスやポリサイド構造の導電層を形成するデバイス
に適用可能である。

【００２１】

【発明の効果】以上、説明したように本発明によれば、
ウエハ上にシリコン膜を介して金属膜を成膜しウエハ上
の全面に形成されたシリサイドに対して相転移を行うこ
とによって、シリサイドパターンの線幅に依存すること
なく低抵抗のシリサイドを形成することが可能になる。
また、シリコン層が露出するウエハの表面部分で膜厚の
厚いシリサイドを形成して当該シリサイドを全面エッチ
バックすることによって、ウエハ上の全面で相転移した
低抵抗のシリサイドを上記シリコン層上に自己整合的に
形成することが可能になる。したがって、ウエハ表面の
一部分に露出するシリコン層上に、線幅に依存すること
なく低抵抗のシリサイドパターンを自己整合的に形成す
ることが可能になる。

【図面の簡単な説明】

【図１】実施例を説明する工程図である。

【図２】他の実施例を説明する工程図である。

【図３】従来例を説明する図である。

【符号の説明】

２ シリコン膜 ３ 金属膜 ４，５ シリサイド ６ シリサイドパターン １０ ウエハ １４ ゲート電極（シリコン層） １６ａ，１６ｂ 拡散層（シリコン層） Ｔ 膜厚

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ウエハ表面の一部分に露出するシリコン
   層上に低抵抗のシリサイドパターンを形成する方法であ
   って、 前記ウエハの上面にシリコン膜を成膜し、次いで当該シ
   リコン膜の上面に所定膜厚の金属膜を成膜する第１工程
   と、 前記ウエハの熱処理を行い、前記シリコン膜が前記金属
   膜によって完全にシリサイド化しさらに前記シリコン層
   の表面層が当該金属膜によってシリサイド化するまで当
   該ウエハ上でシリサイドを成長させる第２工程と、 選択的エッチングによって前記ウエハ上に残存する前記
   金属膜を除去する第３工程と、 前記ウエハの熱処理を行い、前記シリサイドを低抵抗の
   シリサイド相に相転移させる第４工程と、 エッチングによって前記シリコン層上にのみ前記シリサ
   イドを残して当該シリサイドを全面エッチバックし、前
   記シリコン層上にシリサイドパターンを形成する第５工
   程とからなることを特徴とするシリサイドパターンの形
   成方法。