JPH10125621A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10125621A JPH10125621A JP27819496A JP27819496A JPH10125621A JP H10125621 A JPH10125621 A JP H10125621A JP 27819496 A JP27819496 A JP 27819496A JP 27819496 A JP27819496 A JP 27819496A JP H10125621 A JPH10125621 A JP H10125621A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- impurity diffusion
- silicide
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 浅い高濃度不純物拡散層を有し、この拡散層
と配線金属とのコンタクト抵抗が低く、かつ十分なプロ
セスマージンをもってコンタクト形成可能な半導体装置
およびその製造方法を提供する。 【解決手段】 半導体基板表面に半絶縁性多結晶シリコ
ン膜が被覆され、高濃度不純物拡散層と接している該シ
リコン膜の一部とその上層に付着された金属膜とを反応
してコンタクト孔底部のみにシリサイド膜が設けられ、
該シリサイド膜を介して該高濃度不純物拡散層と配線金
属とが接続していることを特徴とする半導体装置。
と配線金属とのコンタクト抵抗が低く、かつ十分なプロ
セスマージンをもってコンタクト形成可能な半導体装置
およびその製造方法を提供する。 【解決手段】 半導体基板表面に半絶縁性多結晶シリコ
ン膜が被覆され、高濃度不純物拡散層と接している該シ
リコン膜の一部とその上層に付着された金属膜とを反応
してコンタクト孔底部のみにシリサイド膜が設けられ、
該シリサイド膜を介して該高濃度不純物拡散層と配線金
属とが接続していることを特徴とする半導体装置。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
その製造方法に関する。
【0002】
【従来の技術】近年、デバイスの微細化・高集積化に伴
い、各種不純物が拡散された層を浅接合化する(接合面
の深さを浅くする)ことが必須となっている。しかし、
これらの浅い不純物導入層を形成した場合、不純物拡散
層と配線とのコンタクト形成に関して多くの問題が生じ
始めている。これらの問題を改善しつつ、デバイスの微
細化・高集積化を図るため、次のような検討がなされて
いる。
い、各種不純物が拡散された層を浅接合化する(接合面
の深さを浅くする)ことが必須となっている。しかし、
これらの浅い不純物導入層を形成した場合、不純物拡散
層と配線とのコンタクト形成に関して多くの問題が生じ
始めている。これらの問題を改善しつつ、デバイスの微
細化・高集積化を図るため、次のような検討がなされて
いる。
【0003】図3に、Y.Taur、S.Cohen、S.Wind他、Int
ernational Electron Device Meeting Tchincal Digest
(IEDM)、901頁(1992年)に記載のトランジスタ作製の
模式的工程図を示す。
ernational Electron Device Meeting Tchincal Digest
(IEDM)、901頁(1992年)に記載のトランジスタ作製の
模式的工程図を示す。
【0004】初めに、シリコン基板(301)上に素子
分離膜(302)を設け、ゲート酸化膜、ゲ−トポリシ
リコン膜を堆積させた後、EB露光法による露光、及び
エッチングガスにHBr/Cl2を用いた高選択比(シ
リコン基板/シリコン酸化膜)のリアクティブイオンエ
ッチングを行い、ゲート酸化膜(303)及びゲートポ
リシリコン電極(304)を形成し、ゲート長0.1μ
m級のゲート構造を形成する。次いで、微細なトランジ
スタを動作させるためにSbイオンを注入し、シリコン
表面を非晶質化させた後、BF2イオンの注入(31
6)を低加速で行い、50〜70nmの浅いp+エクス
テンション(317)を形成する(図3(a))。
分離膜(302)を設け、ゲート酸化膜、ゲ−トポリシ
リコン膜を堆積させた後、EB露光法による露光、及び
エッチングガスにHBr/Cl2を用いた高選択比(シ
リコン基板/シリコン酸化膜)のリアクティブイオンエ
ッチングを行い、ゲート酸化膜(303)及びゲートポ
リシリコン電極(304)を形成し、ゲート長0.1μ
m級のゲート構造を形成する。次いで、微細なトランジ
スタを動作させるためにSbイオンを注入し、シリコン
表面を非晶質化させた後、BF2イオンの注入(31
6)を低加速で行い、50〜70nmの浅いp+エクス
テンション(317)を形成する(図3(a))。
【0005】次に、酸化膜を堆積し、エッチバックして
サイドウォール(305)を形成する。この後、配線部
分とのコンタクトを形成し易く、かつ抵抗成分を低減
し、及び金属シリサイド層を形成し易くするためのp+
エクステンション(317)より、やや深めのイオン注
入(318)を行い、深いソース・ドレイン(319)
を形成する(図3(b))。
サイドウォール(305)を形成する。この後、配線部
分とのコンタクトを形成し易く、かつ抵抗成分を低減
し、及び金属シリサイド層を形成し易くするためのp+
エクステンション(317)より、やや深めのイオン注
入(318)を行い、深いソース・ドレイン(319)
を形成する(図3(b))。
【0006】次いで、スパッタによりTi膜(310)
を形成する(図3(c))。
を形成する(図3(c))。
【0007】続いて、シンタを行ってソース・ドレイン
(319)領域内にTiSi膜(311)を形成する。
これらの上層に層間膜(309)を堆積した後、配線用
のコンタクト孔をドライエッチング法により形成する。
最後に、配線用の金属、例えばAlSiCul3等をス
パッタしパターニングして金属配線(312)を形成
し、トランジスタを完成させる(図3(d))。
(319)領域内にTiSi膜(311)を形成する。
これらの上層に層間膜(309)を堆積した後、配線用
のコンタクト孔をドライエッチング法により形成する。
最後に、配線用の金属、例えばAlSiCul3等をス
パッタしパターニングして金属配線(312)を形成
し、トランジスタを完成させる(図3(d))。
【0008】以上の製法によれば、浅いp+エクステン
ションの形成により、0.1μm級のトランジスタの作
製が可能になり、かつ高濃度不純物拡散層と配線金属と
のコンタクトもプロセスマージンをもって形成すること
が可能となった。
ションの形成により、0.1μm級のトランジスタの作
製が可能になり、かつ高濃度不純物拡散層と配線金属と
のコンタクトもプロセスマージンをもって形成すること
が可能となった。
【0009】図4に、H.Kotaki、M.Nakano、Y.Takegawa
他、International Electron Device Meeting Tchincal
Digest(IEDM)、839頁(1993年)に記載のトランジスタ
作製の模式的工程図を示す。
他、International Electron Device Meeting Tchincal
Digest(IEDM)、839頁(1993年)に記載のトランジスタ
作製の模式的工程図を示す。
【0010】初めに、シリコン基板(401)上に素子
分離膜(402)を設け、ゲート酸化膜(403)、ゲ
−トポリシリコン電極(404)及びサイドウォール
(405)を形成した後、このウエハを、露点温度−1
00℃以下のN2を流しているLoad−Lock型L
PCVD装置のLoad−Lock室に導入し、自然酸
化膜や水分が基板表面に付かないように制御し、この状
態で成長炉に基板を導入する。次いで、基板表面に、S
iH4ガスを用いて620℃でSi薄膜(420)を堆
積する(図4(a))。この時、基板表面が清浄である
ために、Si基板上ではSiエピタキシャル膜が成長す
るのに対して、酸化膜上では多結晶シリコン膜が形成さ
れる。
分離膜(402)を設け、ゲート酸化膜(403)、ゲ
−トポリシリコン電極(404)及びサイドウォール
(405)を形成した後、このウエハを、露点温度−1
00℃以下のN2を流しているLoad−Lock型L
PCVD装置のLoad−Lock室に導入し、自然酸
化膜や水分が基板表面に付かないように制御し、この状
態で成長炉に基板を導入する。次いで、基板表面に、S
iH4ガスを用いて620℃でSi薄膜(420)を堆
積する(図4(a))。この時、基板表面が清浄である
ために、Si基板上ではSiエピタキシャル膜が成長す
るのに対して、酸化膜上では多結晶シリコン膜が形成さ
れる。
【0011】さらに、HNO3、CH3COOHを含むエ
ッチング溶液を用いて、この多結晶シリコン膜のみを選
択的にエッチングすることにより、ソース・ドレイン部
のSiせり上げ層(421)を形成する(図4
(b))。
ッチング溶液を用いて、この多結晶シリコン膜のみを選
択的にエッチングすることにより、ソース・ドレイン部
のSiせり上げ層(421)を形成する(図4
(b))。
【0012】次に、不純物のイオン注入(418)を行
い、活性化の熱処理を行って、浅い拡散層(422)を
形成する。次いでスパッタによりTi膜(410)を形
成する(図4(c))。
い、活性化の熱処理を行って、浅い拡散層(422)を
形成する。次いでスパッタによりTi膜(410)を形
成する(図4(c))。
【0013】続いて、シンタを行ってせり上げたソース
・ドレイン(421)領域表面にTiSi膜(411)
を形成する。これらの上層に層間膜(409)を堆積し
た後、配線用のコンタクト孔をドライエッチング法によ
り形成する.最後に、配線用の金属、例えばAlSiC
u2等をスパッタしパターニングして金属配線(41
2)を形成し、トランジスタを完成させる(図4
(d))。
・ドレイン(421)領域表面にTiSi膜(411)
を形成する。これらの上層に層間膜(409)を堆積し
た後、配線用のコンタクト孔をドライエッチング法によ
り形成する.最後に、配線用の金属、例えばAlSiC
u2等をスパッタしパターニングして金属配線(41
2)を形成し、トランジスタを完成させる(図4
(d))。
【0014】以上の製法によれば、ソース・ドレイン部
がせり上げられているために、ゲートに対して浅いソー
ス・ドレイン層の形成による短チャネル化抑制、金属シ
リサイド層による拡散層、コンタクト低抵抗化、高濃度
不純物拡散層と配線金属とのコンタクト形成プロセスマ
ージンの増加が見込めるという特徴がある。
がせり上げられているために、ゲートに対して浅いソー
ス・ドレイン層の形成による短チャネル化抑制、金属シ
リサイド層による拡散層、コンタクト低抵抗化、高濃度
不純物拡散層と配線金属とのコンタクト形成プロセスマ
ージンの増加が見込めるという特徴がある。
【0015】
【発明が解決しようとする課題】上記の従来例では、上
述したように極微細MOSトランジスタの形成では非常
に有効な構造を提案している。
述したように極微細MOSトランジスタの形成では非常
に有効な構造を提案している。
【0016】しかしながら、図3に示した例では、従来
の熱処理方法ではソース・ドレイン高濃度拡散層の活性
化熱処理時において不純物が深さ方向と同時に横方向に
も拡散するため、ゲート側壁のサイドウォール幅を厚く
しなければならない問題点がある。また、拡散層、ゲー
ト配線抵抗を低減するために金属シリサイド構造を用い
ることでゲート電極−ソース・ドレイン拡散層間のリー
ク電流が生じ易いという問題点がある。
の熱処理方法ではソース・ドレイン高濃度拡散層の活性
化熱処理時において不純物が深さ方向と同時に横方向に
も拡散するため、ゲート側壁のサイドウォール幅を厚く
しなければならない問題点がある。また、拡散層、ゲー
ト配線抵抗を低減するために金属シリサイド構造を用い
ることでゲート電極−ソース・ドレイン拡散層間のリー
ク電流が生じ易いという問題点がある。
【0017】図4に示した例では、Si膜をせり上げし
たソース・ドレイン構造を形成するためにCVD装置で
Siのエピタキシャル成長を行うにおいて、大口径化基
板を使用する必要のある近年の微細デバイスにあって
は、せり上げ層とSi基板界面の清浄性の問題、ひいて
は選択Siエピタキシャル膜の成長の安定性、次いで行
う多結晶シリコン膜と単結晶シリコン膜の選択エッチン
グの安定性などの問題点がデバイスを量産していく上で
非常に重大な問題点となる。
たソース・ドレイン構造を形成するためにCVD装置で
Siのエピタキシャル成長を行うにおいて、大口径化基
板を使用する必要のある近年の微細デバイスにあって
は、せり上げ層とSi基板界面の清浄性の問題、ひいて
は選択Siエピタキシャル膜の成長の安定性、次いで行
う多結晶シリコン膜と単結晶シリコン膜の選択エッチン
グの安定性などの問題点がデバイスを量産していく上で
非常に重大な問題点となる。
【0018】そこで本発明の目的は、上記問題を解決
し、浅い高濃度不純物拡散層を有し、この拡散層と配線
金属とのコンタクト抵抗が低く、かつ十分なプロセスマ
ージンをもってコンタクト形成可能な半導体装置および
その製造方法を提供することである。
し、浅い高濃度不純物拡散層を有し、この拡散層と配線
金属とのコンタクト抵抗が低く、かつ十分なプロセスマ
ージンをもってコンタクト形成可能な半導体装置および
その製造方法を提供することである。
【0019】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。
を達成するために種々の検討を重ねた結果、本発明を完
成した。
【0020】すなわち本発明は、半導体基板表面に半絶
縁性多結晶シリコン膜(Semi-Insulating Poly Silico
n、以下「SIPOS膜」という。)が被覆され、高濃
度不純物拡散層と接している該シリコン膜の一部とその
上層に付着された金属膜とを少なくとも反応してシリサ
イド膜が設けられ、該シリサイド膜を介して該高濃度不
純物拡散層と配線金属とが接続していることを特徴とす
る半導体装置に関する。
縁性多結晶シリコン膜(Semi-Insulating Poly Silico
n、以下「SIPOS膜」という。)が被覆され、高濃
度不純物拡散層と接している該シリコン膜の一部とその
上層に付着された金属膜とを少なくとも反応してシリサ
イド膜が設けられ、該シリサイド膜を介して該高濃度不
純物拡散層と配線金属とが接続していることを特徴とす
る半導体装置に関する。
【0021】上記シリサイド膜は、層間膜に形成された
コンタクト孔底部のみに設けることが好ましい。また、
上記金属膜は、Ti、Co、Ni若しくはTiNiから
なる金属膜、又はこれらの2種以上からなる積層金属膜
であることが好ましい。
コンタクト孔底部のみに設けることが好ましい。また、
上記金属膜は、Ti、Co、Ni若しくはTiNiから
なる金属膜、又はこれらの2種以上からなる積層金属膜
であることが好ましい。
【0022】また、本発明は、半導体基板表面に半絶縁
性多結晶シリコン膜を被覆し、高濃度不純物拡散層と接
している該シリコン膜の一部とその上層に付着させた金
属膜とを少なくとも反応させてシリサイド膜を設け、該
シリサイド膜を介して該高濃度不純物拡散層と配線金属
とを接続することを特徴とする半導体基板の製造方法に
関する。
性多結晶シリコン膜を被覆し、高濃度不純物拡散層と接
している該シリコン膜の一部とその上層に付着させた金
属膜とを少なくとも反応させてシリサイド膜を設け、該
シリサイド膜を介して該高濃度不純物拡散層と配線金属
とを接続することを特徴とする半導体基板の製造方法に
関する。
【0023】上記シリサイド膜は、層間膜に形成したコ
ンタクト孔底部のみに設けることが好ましい。また、上
記金属膜としては、Ti、Co、Ni若しくはTiNi
からなる金属膜、又はこれらの2種以上からなる積層金
属膜を用いることが好ましい。
ンタクト孔底部のみに設けることが好ましい。また、上
記金属膜としては、Ti、Co、Ni若しくはTiNi
からなる金属膜、又はこれらの2種以上からなる積層金
属膜を用いることが好ましい。
【0024】さらに本発明は、半導体基板に高濃度不純
物拡散層を形成した後に、半導体基板表面に半絶縁性多
結晶シリコン膜を被覆し、次いで層間膜を設けてコンタ
クト孔を形成し、該高濃度不純物拡散層と接している該
シリコン膜の一部とその上層に付着させた金属膜とを少
なくとも反応させて該コンタクト孔底部のみにシリサイ
ド膜を設け、該シリサイド膜を介して該高濃度不純物拡
散層と配線金属とを接続することを特徴とする半導体装
置の製造方法に関する。
物拡散層を形成した後に、半導体基板表面に半絶縁性多
結晶シリコン膜を被覆し、次いで層間膜を設けてコンタ
クト孔を形成し、該高濃度不純物拡散層と接している該
シリコン膜の一部とその上層に付着させた金属膜とを少
なくとも反応させて該コンタクト孔底部のみにシリサイ
ド膜を設け、該シリサイド膜を介して該高濃度不純物拡
散層と配線金属とを接続することを特徴とする半導体装
置の製造方法に関する。
【0025】また本発明は、半導体基板表面に半絶縁性
多結晶シリコン膜を被覆し、次いで層間膜を設けてコン
タクト孔を形成し、その後に、半導体基板に高濃度不純
物拡散層を形成し、該高濃度不純物拡散層と接している
該シリコン膜の一部とその上層に付着させた金属膜とを
少なくとも反応させて該コンタクト孔底部のみにシリサ
イド膜を設け、該シリサイド膜を介して該高濃度不純物
拡散層と配線金属とを接続することを特徴とする半導体
装置の製造方法に関する。なお、上記不純物の導入は金
属膜を付着した後に行ってもよい。
多結晶シリコン膜を被覆し、次いで層間膜を設けてコン
タクト孔を形成し、その後に、半導体基板に高濃度不純
物拡散層を形成し、該高濃度不純物拡散層と接している
該シリコン膜の一部とその上層に付着させた金属膜とを
少なくとも反応させて該コンタクト孔底部のみにシリサ
イド膜を設け、該シリサイド膜を介して該高濃度不純物
拡散層と配線金属とを接続することを特徴とする半導体
装置の製造方法に関する。なお、上記不純物の導入は金
属膜を付着した後に行ってもよい。
【0026】上記高濃度不純物拡散層の形成における不
純物の導入は、イオン注入法、分子イオン注入、プラズ
マドーピング、レーザードーピング等を用いて行うこと
ができる。
純物の導入は、イオン注入法、分子イオン注入、プラズ
マドーピング、レーザードーピング等を用いて行うこと
ができる。
【0027】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。
の形態を説明する。
【0028】実施形態1 図1に本実施形態の製造工程断面図を示す。まず、シリ
コン基板(1)上にフィールド酸化膜(素子分離膜
(2))を形成した後、ゲート酸化膜およびゲートポリ
シリコン膜を形成し、所定のパターンに加工して、ゲー
ト酸化膜(3)及びゲートポリシリコン電極(4)を形
成する。続いて、シリコン酸化膜を堆積した後、該シリ
コン酸化膜をエッチバックし、ゲート電極側壁にサイド
ウォール(5)を形成する(図1(a))。
コン基板(1)上にフィールド酸化膜(素子分離膜
(2))を形成した後、ゲート酸化膜およびゲートポリ
シリコン膜を形成し、所定のパターンに加工して、ゲー
ト酸化膜(3)及びゲートポリシリコン電極(4)を形
成する。続いて、シリコン酸化膜を堆積した後、該シリ
コン酸化膜をエッチバックし、ゲート電極側壁にサイド
ウォール(5)を形成する(図1(a))。
【0029】次に、浅いソース・ドレイン(拡散層
(7))を形成し(図1(a))、次いでSIPOS膜
(8)を堆積する(図1(b))。
(7))を形成し(図1(a))、次いでSIPOS膜
(8)を堆積する(図1(b))。
【0030】さらに、層間膜(9)を堆積し、続いて、
コンタクト孔を形成する。このとき、一般には比較的シ
リコン基板とシリコン酸化膜とのエッチング選択比の高
いエッチング法を用いることが好ましいが、ウエハの大
口径化や層間膜厚のばらつきも考慮すると、ウエハ面内
でのコンタクト孔の抜けが完全な状態にするために、若
干のオーバーエッチングを行うことが好ましい。すなわ
ち、シリコン基板側を若干エッチングする程度(およそ
5〜20nm程度)までエッチングすることが好まし
い。これにより、通常はエッチングによるダメージや結
晶欠陥などがシリコン基板側に導入されやすいが、トラ
ンジスタ上、層間膜との間にウエハ全面にわたってSI
POS膜が堆積されているため、エッチングのオーバー
エッチ領域がSIPOS膜中でストップする。このた
め、ドライエッチングのダメージがシリコン基板側まで
影響を及ぼさない(図1(c))。
コンタクト孔を形成する。このとき、一般には比較的シ
リコン基板とシリコン酸化膜とのエッチング選択比の高
いエッチング法を用いることが好ましいが、ウエハの大
口径化や層間膜厚のばらつきも考慮すると、ウエハ面内
でのコンタクト孔の抜けが完全な状態にするために、若
干のオーバーエッチングを行うことが好ましい。すなわ
ち、シリコン基板側を若干エッチングする程度(およそ
5〜20nm程度)までエッチングすることが好まし
い。これにより、通常はエッチングによるダメージや結
晶欠陥などがシリコン基板側に導入されやすいが、トラ
ンジスタ上、層間膜との間にウエハ全面にわたってSI
POS膜が堆積されているため、エッチングのオーバー
エッチ領域がSIPOS膜中でストップする。このた
め、ドライエッチングのダメージがシリコン基板側まで
影響を及ぼさない(図1(c))。
【0031】次に、配線金属と基板とのコンタクトを取
りやすくするために、Ti等の金属膜(10)を形成
し、次いでシリサイド化シンタを行い、余剰金属膜のエ
ッチングを行う。これにより、コンタクト孔底部のSI
POS膜全体がシリサイド化反応し、シリサイド膜(1
1)が形成される(図1(d))。SIPOS膜をシリ
サイド化するとシリサイド膜の層抵抗は80 ohm/
sq.程度になり、基板にダメージを与えることなく、
また浅い拡散層がシリサイド層で浸食されてコンタクト
の突き抜けが生じたり、接合特性が劣化したりすること
なく、浅い高濃度不純物拡散層の表面をシリサイド化し
低抵抗化することができる。最後に、金属配線(12)
の形成を行い基本構造が完成する。
りやすくするために、Ti等の金属膜(10)を形成
し、次いでシリサイド化シンタを行い、余剰金属膜のエ
ッチングを行う。これにより、コンタクト孔底部のSI
POS膜全体がシリサイド化反応し、シリサイド膜(1
1)が形成される(図1(d))。SIPOS膜をシリ
サイド化するとシリサイド膜の層抵抗は80 ohm/
sq.程度になり、基板にダメージを与えることなく、
また浅い拡散層がシリサイド層で浸食されてコンタクト
の突き抜けが生じたり、接合特性が劣化したりすること
なく、浅い高濃度不純物拡散層の表面をシリサイド化し
低抵抗化することができる。最後に、金属配線(12)
の形成を行い基本構造が完成する。
【0032】実施形態2 図2に本実施形態の製造工程断面図を示す。本実施形態
では実施形態1で示した場合よりさらに微細なMOSデ
バイスの形成に関する例を示す。
では実施形態1で示した場合よりさらに微細なMOSデ
バイスの形成に関する例を示す。
【0033】まず、シリコン基板(201)上にフィー
ルド酸化膜(素子分離膜(202))を形成した後、ゲ
ート酸化膜およびゲートポリシリコン膜を形成し、所定
のパターンに加工し、ゲート酸化膜(203)及びゲー
トポリシリコン電極(204)を形成する。続いて、S
iN膜を堆積した後、このSiN膜をエッチバックし、
ゲート電極側壁にサイドウォール(205)を形成する
(図2(a))。
ルド酸化膜(素子分離膜(202))を形成した後、ゲ
ート酸化膜およびゲートポリシリコン膜を形成し、所定
のパターンに加工し、ゲート酸化膜(203)及びゲー
トポリシリコン電極(204)を形成する。続いて、S
iN膜を堆積した後、このSiN膜をエッチバックし、
ゲート電極側壁にサイドウォール(205)を形成する
(図2(a))。
【0034】次に、SIPOS膜(208)を堆積し
(図2(b))、さらに、層間膜(209)を堆積し、
続いて、コンタクト孔を形成する。実施形態1に比べ
て、本デバイスでは高濃度不純物拡散層のサイズが小さ
くほとんどコンタクトと同じ大きさであるため、コンタ
クト孔はゲート電極側壁のサイドウォール端に沿って開
孔される(図2(c))。このとき、一般には比較的シ
リコン基板とシリコン酸化膜とのエッチング選択比の高
いエッチング法を用いることが好ましい。コンタクト孔
はSIPOS膜の最表面側で止めて、最終的にはスピン
エッチングでSIPOS膜表面の酸化膜をエッチング
し、SIPOS膜を露出させることが好ましい。
(図2(b))、さらに、層間膜(209)を堆積し、
続いて、コンタクト孔を形成する。実施形態1に比べ
て、本デバイスでは高濃度不純物拡散層のサイズが小さ
くほとんどコンタクトと同じ大きさであるため、コンタ
クト孔はゲート電極側壁のサイドウォール端に沿って開
孔される(図2(c))。このとき、一般には比較的シ
リコン基板とシリコン酸化膜とのエッチング選択比の高
いエッチング法を用いることが好ましい。コンタクト孔
はSIPOS膜の最表面側で止めて、最終的にはスピン
エッチングでSIPOS膜表面の酸化膜をエッチング
し、SIPOS膜を露出させることが好ましい。
【0035】次に、浅いソース・ドレイン(拡散層(2
07))を形成する(図2(c))。
07))を形成する(図2(c))。
【0036】続いて、配線金属と基板とのコンタクトを
低抵抗化するために、Ti等の金属膜(210)を形成
し、次いでシリサイド化シンタを行い、余剰金属膜のエ
ッチングを行う。これにより、コンタクト孔底部のSI
POS膜全体及びシリコン基板最表面10nm程度がシ
リサイド化反応し、シリサイド膜(211)が形成され
る(図2(d))。本実施形態では、拡散層のシリコン
基板最表面もシリサイド化反応しているが、拡散層が劣
化しない範囲で基板最表面もシリサイド化反応させても
よい。SIPOS膜をシリサイド化するとシリサイド膜
の層抵抗は80ohm/sq.程度になり、基板にダメ
ージを与えることなく、また浅い拡散層がシリサイド層
で浸食されてコンタクトの突き抜けが生じたり、接合特
性が劣化したりすることなく、浅い高濃度不純物拡散層
表面を低抵抗シリサイド化することができる。最後に、
金属配線(212)の形成を行い基本構造が完成する。
低抵抗化するために、Ti等の金属膜(210)を形成
し、次いでシリサイド化シンタを行い、余剰金属膜のエ
ッチングを行う。これにより、コンタクト孔底部のSI
POS膜全体及びシリコン基板最表面10nm程度がシ
リサイド化反応し、シリサイド膜(211)が形成され
る(図2(d))。本実施形態では、拡散層のシリコン
基板最表面もシリサイド化反応しているが、拡散層が劣
化しない範囲で基板最表面もシリサイド化反応させても
よい。SIPOS膜をシリサイド化するとシリサイド膜
の層抵抗は80ohm/sq.程度になり、基板にダメ
ージを与えることなく、また浅い拡散層がシリサイド層
で浸食されてコンタクトの突き抜けが生じたり、接合特
性が劣化したりすることなく、浅い高濃度不純物拡散層
表面を低抵抗シリサイド化することができる。最後に、
金属配線(212)の形成を行い基本構造が完成する。
【0037】
【実施例】以下、本発明を実施例によりさらに説明する
が、本発明はこれらに限定するものではない。
が、本発明はこれらに限定するものではない。
【0038】実施例1 図1に本実施例の製造工程断面図を示す。まず、シリコ
ン単結晶基板(1)上にフィールド酸化膜(素子分離膜
(2))を形成した後、ゲート酸化膜を厚さ5nm及び
ゲートポリシリコン膜を厚さ250nmで形成し、ドラ
イエッチング法により所定のパターンに加工して、ゲー
ト酸化膜(3)及びゲートポリシリコン電極(4)を形
成する。続いて、CVD−SiO2膜を35nm堆積し
た後、シリコン基板とシリコン酸化膜との選択比の高い
ドライエッチング法を用いてシリコン酸化膜をエッチバ
ックし、ゲート電極側壁に35nm幅のサイドウォール
(5)を形成する(図1(a))。
ン単結晶基板(1)上にフィールド酸化膜(素子分離膜
(2))を形成した後、ゲート酸化膜を厚さ5nm及び
ゲートポリシリコン膜を厚さ250nmで形成し、ドラ
イエッチング法により所定のパターンに加工して、ゲー
ト酸化膜(3)及びゲートポリシリコン電極(4)を形
成する。続いて、CVD−SiO2膜を35nm堆積し
た後、シリコン基板とシリコン酸化膜との選択比の高い
ドライエッチング法を用いてシリコン酸化膜をエッチバ
ックし、ゲート電極側壁に35nm幅のサイドウォール
(5)を形成する(図1(a))。
【0039】次に、浅いソース・ドレインを形成するた
めに、以下の条件で操作を行った。初めに、Bイオンの
チャネリングを抑制するために、シリコン基板にGe
を、加速電圧10〜30KeV、ドース0.5〜5×1
015/cm2で注入し、基板表面を非晶質化する。次い
で、Bを、加速電圧1〜5KeV、ドース0.5〜5×
1015/cm2で注入し、急速加熱法(Rapid Thermal A
nnealing:RTA)により活性化熱処理を施し、浅いp
+拡散層(7)を設けて60nm以下の浅い接合面を形
成する(図1(a))。
めに、以下の条件で操作を行った。初めに、Bイオンの
チャネリングを抑制するために、シリコン基板にGe
を、加速電圧10〜30KeV、ドース0.5〜5×1
015/cm2で注入し、基板表面を非晶質化する。次い
で、Bを、加速電圧1〜5KeV、ドース0.5〜5×
1015/cm2で注入し、急速加熱法(Rapid Thermal A
nnealing:RTA)により活性化熱処理を施し、浅いp
+拡散層(7)を設けて60nm以下の浅い接合面を形
成する(図1(a))。
【0040】次に、LPCVD装置で原料ガスにSiH
4/N2Oガスを用い、成膜温度650℃でSIPOS膜
(8)を50nm厚で堆積する(図1(b))。
4/N2Oガスを用い、成膜温度650℃でSIPOS膜
(8)を50nm厚で堆積する(図1(b))。
【0041】さらに、層間膜(9)を500nm厚でC
VD法により堆積し、続いて、コンタクト孔をドライエ
ッチング法で形成する。このとき、一般には比較的シリ
コン基板とシリコン酸化膜とのエッチング選択比の高い
エッチング法を用いるが、ウエハの大口径化や層間膜厚
のばらつきも考慮すると、ウエハ面内でのコンタクト孔
の抜けが完全な状態にするために、若干のオーバーエッ
チングを行う。すなわち、シリコン基板側を若干エッチ
ングする程度(およそ5〜20nm程度)までエッチン
グする。これにより、通常はドライエッチングによるダ
メージや結晶欠陥などがシリコン基板側に導入されやす
いが、本実施例1ではトランジスタ上、層間膜との間に
ウエハ全面にわたってSIPOS膜が堆積されているた
め、ドライエッチングのオーバーエッチ領域がSIPO
S膜中でストップする。このため、ドライエッチングの
ダメージがシリコン基板側まで影響を及ぼさない(図1
(c))。
VD法により堆積し、続いて、コンタクト孔をドライエ
ッチング法で形成する。このとき、一般には比較的シリ
コン基板とシリコン酸化膜とのエッチング選択比の高い
エッチング法を用いるが、ウエハの大口径化や層間膜厚
のばらつきも考慮すると、ウエハ面内でのコンタクト孔
の抜けが完全な状態にするために、若干のオーバーエッ
チングを行う。すなわち、シリコン基板側を若干エッチ
ングする程度(およそ5〜20nm程度)までエッチン
グする。これにより、通常はドライエッチングによるダ
メージや結晶欠陥などがシリコン基板側に導入されやす
いが、本実施例1ではトランジスタ上、層間膜との間に
ウエハ全面にわたってSIPOS膜が堆積されているた
め、ドライエッチングのオーバーエッチ領域がSIPO
S膜中でストップする。このため、ドライエッチングの
ダメージがシリコン基板側まで影響を及ぼさない(図1
(c))。
【0042】次に、配線金属と基板とのコンタクトを取
りやすくするために、Bを加速電圧2〜5KeV、ドー
ス1〜5×1015/cm2で注入した後、Ti膜(1
0)を膜厚30nm厚でスパッタし、再びRTAにより
690℃及び890℃程度でシリサイド化シンタを行
い、余剰Tiのエッチングを行う。これにより、コンタ
クト孔底面部のSIPOS膜全体がシリサイド化反応
し、TiSi膜(11)が形成される(図1(d))。
この条件でSIPOS膜をシリサイド化するとTiSi
膜の層抵抗は80 ohm/sq.程度になり、基板に
ダメージを与えることなく、また浅い拡散層がシリサイ
ド層で浸食されてコンタクトの突き抜けが生じたり、接
合特性が劣化したりすることなく、浅い高濃度不純物拡
散層の表面をシリサイド化し低抵抗化することができ
る。最後に、金属配線(12)の形成を行い基本構造が
完成する。
りやすくするために、Bを加速電圧2〜5KeV、ドー
ス1〜5×1015/cm2で注入した後、Ti膜(1
0)を膜厚30nm厚でスパッタし、再びRTAにより
690℃及び890℃程度でシリサイド化シンタを行
い、余剰Tiのエッチングを行う。これにより、コンタ
クト孔底面部のSIPOS膜全体がシリサイド化反応
し、TiSi膜(11)が形成される(図1(d))。
この条件でSIPOS膜をシリサイド化するとTiSi
膜の層抵抗は80 ohm/sq.程度になり、基板に
ダメージを与えることなく、また浅い拡散層がシリサイ
ド層で浸食されてコンタクトの突き抜けが生じたり、接
合特性が劣化したりすることなく、浅い高濃度不純物拡
散層の表面をシリサイド化し低抵抗化することができ
る。最後に、金属配線(12)の形成を行い基本構造が
完成する。
【0043】以上により、従来のシリサイド形成プロセ
スと異なるため、ゲート電極とソース・ドレイン部との
金属シリサイド形成に関わるリーク電流の発生を防ぐこ
とができる。また、SIPOS膜は膜自身が108 o
hm-cm程度と非常に高抵抗であるため、SIPOS
膜横方向のリーク電流は無視することができ、層間膜と
しての兼用が可能となる。このため、従来例に比べて、
コンタクトやシリサイド層形成のために、幅広いサイド
ウォールを設けたり、深いソース・ドレイン層を設ける
必要がなく、安定した浅接合化が行える。さらに、CV
D装置でソース・ドレイン領域のみを、界面処理を十分
に行いながらSiエピタキシャル成長させ、酸化膜上の
多結晶シリコン膜を選択エッチングする複雑かつ不安定
なプロセスを経ることなく、安定して、浅接合化や、高
濃度不純物拡散層と金属配線とのコンタクトを形成する
ことができる。
スと異なるため、ゲート電極とソース・ドレイン部との
金属シリサイド形成に関わるリーク電流の発生を防ぐこ
とができる。また、SIPOS膜は膜自身が108 o
hm-cm程度と非常に高抵抗であるため、SIPOS
膜横方向のリーク電流は無視することができ、層間膜と
しての兼用が可能となる。このため、従来例に比べて、
コンタクトやシリサイド層形成のために、幅広いサイド
ウォールを設けたり、深いソース・ドレイン層を設ける
必要がなく、安定した浅接合化が行える。さらに、CV
D装置でソース・ドレイン領域のみを、界面処理を十分
に行いながらSiエピタキシャル成長させ、酸化膜上の
多結晶シリコン膜を選択エッチングする複雑かつ不安定
なプロセスを経ることなく、安定して、浅接合化や、高
濃度不純物拡散層と金属配線とのコンタクトを形成する
ことができる。
【0044】実施例2 図2に本実施例の製造工程断面図を示す。実施例2では
実施例1で示した場合よりさらに微細なMOSデバイス
の形成に関する例を示す。
実施例1で示した場合よりさらに微細なMOSデバイス
の形成に関する例を示す。
【0045】まず、シリコン単結晶基板(201)上に
フィールド酸化膜(素子分離膜(202))を形成した
後、ゲート酸化膜を5nm及びゲートポリシリコン膜を
250nmで形成し、ドライエッチング法により所定の
パターンに加工し、ゲート酸化膜(203)及びゲート
ポリシリコン電極(204)を形成する。続いて、CV
D−SiN膜を20nm堆積した後、シリコン基板とシ
リコン窒化膜との選択比の高いドライエッチング法を用
いてシリコン窒化膜をエッチバックし、ゲート電極側壁
にサイドウォール(205)を形成する(図2
(a))。
フィールド酸化膜(素子分離膜(202))を形成した
後、ゲート酸化膜を5nm及びゲートポリシリコン膜を
250nmで形成し、ドライエッチング法により所定の
パターンに加工し、ゲート酸化膜(203)及びゲート
ポリシリコン電極(204)を形成する。続いて、CV
D−SiN膜を20nm堆積した後、シリコン基板とシ
リコン窒化膜との選択比の高いドライエッチング法を用
いてシリコン窒化膜をエッチバックし、ゲート電極側壁
にサイドウォール(205)を形成する(図2
(a))。
【0046】次に、LPCVD装置で原料ガスにSiH
4/N2Oガスを用い、成膜温度650℃でSIPOS膜
(208)を50nm厚で堆積する(図2(b))。
4/N2Oガスを用い、成膜温度650℃でSIPOS膜
(208)を50nm厚で堆積する(図2(b))。
【0047】さらに、層間膜(209)を500nm厚
でCVD法により堆積し、続いて、コンタクト孔をドラ
イエッチング法で形成する。実施例1に比べて、本デバ
イスでは高濃度不純物拡散層のサイズが小さくほとんど
コンタクトと同じ大きさであるため、コンタクト孔はゲ
ート電極側壁のサイドウォール端に沿って開孔される
(図2(c))。このとき、一般には比較的シリコン基
板とシリコン酸化膜とのエッチング選択比の高いエッチ
ング法を用いる。コンタクト孔はSIPOS膜の最表面
側で止めて、最終的にはスピンエッチングでSIPOS
膜表面の酸化膜をエッチングし、SIPOS膜を露出さ
せる。
でCVD法により堆積し、続いて、コンタクト孔をドラ
イエッチング法で形成する。実施例1に比べて、本デバ
イスでは高濃度不純物拡散層のサイズが小さくほとんど
コンタクトと同じ大きさであるため、コンタクト孔はゲ
ート電極側壁のサイドウォール端に沿って開孔される
(図2(c))。このとき、一般には比較的シリコン基
板とシリコン酸化膜とのエッチング選択比の高いエッチ
ング法を用いる。コンタクト孔はSIPOS膜の最表面
側で止めて、最終的にはスピンエッチングでSIPOS
膜表面の酸化膜をエッチングし、SIPOS膜を露出さ
せる。
【0048】次に、浅いソース・ドレインを形成するた
めに、以下の条件で操作を行った。BF2イオンを用い
加速電圧10KeV、ドース3×1015/cm2でSI
POS膜中に注入し、急速加熱法(RTA)により活性
化熱処理およびBの固相拡散をさせて、浅いp+拡散層
(207)を設け、ゲート酸化膜界面より40nm以下
の浅い接合面を形成する(図2(c))。
めに、以下の条件で操作を行った。BF2イオンを用い
加速電圧10KeV、ドース3×1015/cm2でSI
POS膜中に注入し、急速加熱法(RTA)により活性
化熱処理およびBの固相拡散をさせて、浅いp+拡散層
(207)を設け、ゲート酸化膜界面より40nm以下
の浅い接合面を形成する(図2(c))。
【0049】次に、配線金属と基板とのコンタクトを低
抵抗化するために、Ti膜(210)を膜厚30nm厚
でスパッタし、再びRTAを用いて690℃及び890
℃程度でシリサイド化シンタを行い、余剰Tiのエッチ
ングを行う。これにより、コンタクト孔底面部のSIP
OS膜全体及びシリコン基板最表面10nm程度がシリ
サイド化反応し、TiSi膜(211)が形成される
(図2(d))。この条件でSIPOS膜をシリサイド
化するとTiSi膜の層抵抗は80 ohm/sq.程
度になり、基板にダメージを与えることなく、また浅い
拡散層がシリサイド層で浸食されてコンタクトの突き抜
けが生じたり、接合特性が劣化したりすることなく、浅
い高濃度不純物拡散層表面を低抵抗シリサイド化するこ
とができる。最後に、金属配線(212)の形成を行い
本実施例2の基本構造が完成する。
抵抗化するために、Ti膜(210)を膜厚30nm厚
でスパッタし、再びRTAを用いて690℃及び890
℃程度でシリサイド化シンタを行い、余剰Tiのエッチ
ングを行う。これにより、コンタクト孔底面部のSIP
OS膜全体及びシリコン基板最表面10nm程度がシリ
サイド化反応し、TiSi膜(211)が形成される
(図2(d))。この条件でSIPOS膜をシリサイド
化するとTiSi膜の層抵抗は80 ohm/sq.程
度になり、基板にダメージを与えることなく、また浅い
拡散層がシリサイド層で浸食されてコンタクトの突き抜
けが生じたり、接合特性が劣化したりすることなく、浅
い高濃度不純物拡散層表面を低抵抗シリサイド化するこ
とができる。最後に、金属配線(212)の形成を行い
本実施例2の基本構造が完成する。
【0050】以上により、従来のシリサイド形成プロセ
スと異なるため、ゲート電極とソース・ドレイン部との
金属シリサイド形成に関わるリーク電流の発生を防ぐこ
とができる。また、SIPOS膜は膜自身が108 o
hm-cm程度と非常に高抵抗であるため、SIPOS
膜横方向のリーク電流は無視することができ、層間膜と
しての兼用が可能となる。このため、従来例に比べて、
コンタクトやシリサイド層形成のために、幅広いサイド
ウォールを設けたり、深いソース・ドレイン層を設ける
必要がなく、安定した浅接合形成が可能となる。また、
CVD装置でソース・ドレイン領域のみを、界面処理を
十分に行いながらSiエピタキシャル成長させ、酸化膜
上の多結晶シリコン膜を選択エッチングする複雑かつ不
安定なプロセスを経ることなく、安定して、浅接合化
や、高濃度不純物拡散層と金属配線とのコンタクトを形
成することができる。
スと異なるため、ゲート電極とソース・ドレイン部との
金属シリサイド形成に関わるリーク電流の発生を防ぐこ
とができる。また、SIPOS膜は膜自身が108 o
hm-cm程度と非常に高抵抗であるため、SIPOS
膜横方向のリーク電流は無視することができ、層間膜と
しての兼用が可能となる。このため、従来例に比べて、
コンタクトやシリサイド層形成のために、幅広いサイド
ウォールを設けたり、深いソース・ドレイン層を設ける
必要がなく、安定した浅接合形成が可能となる。また、
CVD装置でソース・ドレイン領域のみを、界面処理を
十分に行いながらSiエピタキシャル成長させ、酸化膜
上の多結晶シリコン膜を選択エッチングする複雑かつ不
安定なプロセスを経ることなく、安定して、浅接合化
や、高濃度不純物拡散層と金属配線とのコンタクトを形
成することができる。
【0051】
【発明の効果】以上の説明から明らかなように本発明に
よれば、SIPOS膜自身が高抵抗であるために層間膜
として用いることができ、かつ、必要な部分のみを金属
反応させて低抵抗化が可能であるため、浅い高濃度不純
物拡散層の特性を劣化させずにコンタクト抵抗を低減で
き、かつ十分なプロセスマージンをもってコンタクトが
形成できる。
よれば、SIPOS膜自身が高抵抗であるために層間膜
として用いることができ、かつ、必要な部分のみを金属
反応させて低抵抗化が可能であるため、浅い高濃度不純
物拡散層の特性を劣化させずにコンタクト抵抗を低減で
き、かつ十分なプロセスマージンをもってコンタクトが
形成できる。
【図1】本発明の半導体装置の製造工程断面図である。
【図2】本発明の半導体装置の製造工程断面図である。
【図3】従来の半導体装置の製造工程断面図である。
【図4】従来の半導体装置の製造工程断面図である。
1、201、301、401 シリコン基板 2、202、302、402 素子分離膜 3、203、303 403 ゲート酸化膜 4、204、304、404 ゲ−トポリシリコン電極 5、205、305、405 サイドウォール 6 Ge・B注入 7、207 浅い拡散層 8、208 SIPOS膜 9、209、309、409 層間膜 10、210、310、410 金属膜 11、211、311、411 シリサイド膜 12、212、312、412 金属配線 206、316 BF2イオン注入 317 p+エクステンション 318、418 イオン注入 319 深いソース・ドレイン 420 Si薄膜 421 Siせり上げ層 422 浅い拡散層
Claims (8)
- 【請求項1】 半導体基板表面に半絶縁性多結晶シリコ
ン膜が被覆され、高濃度不純物拡散層と接している該シ
リコン膜の一部とその上層に付着された金属膜とを少な
くとも反応してシリサイド膜が設けられ、該シリサイド
膜を介して該高濃度不純物拡散層と配線金属とが接続し
ていることを特徴とする半導体装置。 - 【請求項2】 層間膜に形成されたコンタクト孔底部の
みにシリサイド膜が設けられた請求項1記載の半導体装
置。 - 【請求項3】 前記金属膜が、Ti、Co、Ni若しく
はTiNiからなる金属膜、又はこれらの2種以上から
なる積層金属膜である請求項2記載の半導体装置。 - 【請求項4】 半導体基板表面に半絶縁性多結晶シリコ
ン膜を被覆し、高濃度不純物拡散層と接している該シリ
コン膜の一部とその上層に付着させた金属膜とを少なく
とも反応させてシリサイド膜を設け、該シリサイド膜を
介して該高濃度不純物拡散層と配線金属とを接続するこ
とを特徴とする半導体装置の製造方法。 - 【請求項5】 層間膜に形成したコンタクト孔底部のみ
にシリサイド膜を設ける請求項4記載の半導体装置の製
造方法。 - 【請求項6】 前記金属膜が、Ti、Co、Ni若しく
はTiNiからなる金属膜、又はこれらの2種以上から
なる積層金属膜である請求項5記載の半導体装置の製造
方法。 - 【請求項7】 半導体基板に高濃度不純物拡散層を形成
した後に、半導体基板表面に半絶縁性多結晶シリコン膜
を被覆し、次いで層間膜を設けてコンタクト孔を形成
し、該高濃度不純物拡散層と接している該シリコン膜の
一部とその上層に付着させた金属膜とを少なくとも反応
させて該コンタクト孔底部のみにシリサイド膜を設け、
該シリサイド膜を介して該高濃度不純物拡散層と配線金
属とを接続することを特徴とする半導体装置の製造方
法。 - 【請求項8】 半導体基板表面に半絶縁性多結晶シリコ
ン膜を被覆し、次いで層間膜を設けてコンタクト孔を形
成し、その後に、半導体基板に高濃度不純物拡散層を形
成し、該高濃度不純物拡散層と接している該シリコン膜
の一部とその上層に付着させた金属膜とを少なくとも反
応させて該コンタクト孔底部のみにシリサイド膜を設
け、該シリサイド膜を介して該高濃度不純物拡散層と配
線金属とを接続することを特徴とする半導体装置の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27819496A JP2940492B2 (ja) | 1996-10-21 | 1996-10-21 | 半導体装置およびその製造方法 |
US09/670,289 US6291890B1 (en) | 1996-10-21 | 2000-09-25 | Semiconductor device having a silicide structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27819496A JP2940492B2 (ja) | 1996-10-21 | 1996-10-21 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10125621A true JPH10125621A (ja) | 1998-05-15 |
JP2940492B2 JP2940492B2 (ja) | 1999-08-25 |
Family
ID=17593911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27819496A Expired - Fee Related JP2940492B2 (ja) | 1996-10-21 | 1996-10-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2940492B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6221760B1 (en) * | 1997-10-20 | 2001-04-24 | Nec Corporation | Semiconductor device having a silicide structure |
US6504234B2 (en) * | 2000-02-04 | 2003-01-07 | Nec Corporation | Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate |
KR100953332B1 (ko) | 2002-12-31 | 2010-04-20 | 동부일렉트로닉스 주식회사 | 반도체 장치의 제조 방법 |
-
1996
- 1996-10-21 JP JP27819496A patent/JP2940492B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6221760B1 (en) * | 1997-10-20 | 2001-04-24 | Nec Corporation | Semiconductor device having a silicide structure |
US6504234B2 (en) * | 2000-02-04 | 2003-01-07 | Nec Corporation | Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate |
KR100953332B1 (ko) | 2002-12-31 | 2010-04-20 | 동부일렉트로닉스 주식회사 | 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2940492B2 (ja) | 1999-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0613403A (ja) | Mos集積回路上の自己整列珪化コバルト | |
JP2000114262A (ja) | 半導体装置及びその製造方法 | |
JPH10178179A (ja) | トランジスタ電極上にシリサイド層が形成されているic構造、mosトランジスタおよびその製造方法 | |
US20070222000A1 (en) | Method of forming silicided gate structure | |
US6329277B1 (en) | Method of forming cobalt silicide | |
JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
US20020058402A1 (en) | Method of forming an etch stop layer during manufacturing of a semiconductor device | |
US6221760B1 (en) | Semiconductor device having a silicide structure | |
JP3492973B2 (ja) | 半導体装置の製造方法 | |
JP2001320045A (ja) | Mis型半導体装置の製造方法 | |
JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
JP3457532B2 (ja) | 半導体装置の製造方法 | |
JPH10209291A (ja) | Mos型半導体装置の製造方法 | |
JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
JP3387518B2 (ja) | 半導体装置 | |
JPH09162392A (ja) | 半導体装置 | |
JP3033521B2 (ja) | 半導体装置及びその製造方法 | |
JP2705583B2 (ja) | 半導体装置の製造方法 | |
JPH0324733A (ja) | 半導体装置及びその製造方法 | |
JPH07273197A (ja) | 半導体装置及びその製造方法 | |
JP2940487B2 (ja) | 半導体装置の製造方法 | |
JPH08340106A (ja) | 半導体装置の製造方法 | |
JPS61240631A (ja) | 半導体集積回路の製造方法 | |
JPH10303418A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |