JPH08116054A - コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 - Google Patents

コバルトシリサイド膜より成る半導体装置及び該装置の製造方法

Info

Publication number
JPH08116054A
JPH08116054A JP6249219A JP24921994A JPH08116054A JP H08116054 A JPH08116054 A JP H08116054A JP 6249219 A JP6249219 A JP 6249219A JP 24921994 A JP24921994 A JP 24921994A JP H08116054 A JPH08116054 A JP H08116054A
Authority
JP
Japan
Prior art keywords
layer
oxide film
silicon
silicon oxide
cobalt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6249219A
Other languages
English (en)
Other versions
JP2586345B2 (ja
Inventor
Naoharu Nishio
直治 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6249219A priority Critical patent/JP2586345B2/ja
Priority to US08/533,160 priority patent/US5567652A/en
Priority to KR1019950035715A priority patent/KR100209477B1/ko
Publication of JPH08116054A publication Critical patent/JPH08116054A/ja
Application granted granted Critical
Publication of JP2586345B2 publication Critical patent/JP2586345B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 シリコン単結晶基板上に形成されるコバルト
シリサイドの、シリコン基板の結晶性を反映した結晶配
向の整ったコバルトシリサイド膜より成る半導体装置及
び該装置の製造方法を提供する。 【構成】 Ｓｉ基板表面にＳｉ酸化膜を形成して、Ｔ
ｉ，Ｃｏ膜を形成した後、熱処理を行うことによりエピ
ライクな、目的とする、ばらつきの少ないコバルトシリ
サイド膜より成る半導体装置及び該装置の製造方法が提
供される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高速且つ高密度に形成さ
れた半導体装置に関し、特にＳｉ基板上に選択的に金属
シリサイド膜を形成して成る半導体装置及び該装置の製
造方法に関する。
【０００２】
【従来の技術】近年、半導体デバイスが微細化するのに
伴って、拡散層の接合深さを浅くする必要性が益々強ま
っている。このため、拡散層抵抗の増大を招くこととな
るが、これを回避する技術として拡散層領域のみを選択
的に高融点金属シリサイド化するサリサイドプロセスが
用いられる。このサリサイドプロセスに用いられる高融
点金属の例としてはＴｉ，Ｎｉ，Ｃｏ等が代表的であ
る。このなかで、コバルトシリサイドはＳｉの格子定数
とほぼ同じ格子定数を有し、格子整合性が良いことから
Ｔｉシリサイドに代わるサリサイド構造構成用高融点金
属として期待されている。
【０００３】コバルトシリサイドの耐熱性を向上する技
術としては、生成されるコバルトシリサイドをシリコン
基板から固相エピタキシャル成長させる方法がある。然
しながら、シリコン基板上にコバルトを直接成長させた
場合には、エピタキシャル成長せずに多結晶化すること
が知られている。この原因として指摘されるのは、先ず
コバルトとシリコンが直接接している状態で熱処理を行
った場合、昇温途中でダイシリサイドではないコバルト
シリサイドが中間層として形成されること、及びコバル
トとシリコンの界面に残存するシリコンの自然酸化膜が
存在することである（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ．ｖｏｌ．７０ １９９１
ｐ．７５８３参照）。
【０００４】この自然酸化膜を除去する方法として、コ
バルトを基板上にスパッタする前にチタンをスパッタす
ることにより界面に存在する自然酸化膜をＴｉと反応さ
せる方法がある。これはＣｏ／Ｔｉ／Ｓｉなる積層構造
となるように堆積した後、熱処理を行うという手段であ
る（例えば、Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰ
ｈｙｓｉｃｓ．ｖｏｌ．７２ ｐｐ．１８６４−１８７
３）。この手法ではエピタキシャル成長したコバルトシ
リサイドとシリコン基板との界面にコバルトシリサイド
のファセットが観察される。このファセットによる界面
の段差を解消する手法として、図４に示すようにシリコ
ン単結晶基板上にチタンをスパッタした後コバルトをス
パッタし、更にチタンをスパッタしてコバルトをスパッ
タする工程を複数回繰り返すことにより多重積層構造と
する方法がある（例えば、Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ Ｌｅｔｔｅｒｓ．ｖｏｌ．６１ １９９２ ｐ
ｐ．１５１９−１５２１）。然しながら、この方法では
工程が複雑化するという問題がある。
【０００５】また、シリコン基板上にシリコンの熱酸化
膜を形成した後チタンシリサイドを形成する方法の例と
して特開平５−１６６７５２号公報に記載がある。この
方法に就いて図５を参照して説明する。図５（ａ）に示
すようにタングステンシリサイド１４とポリシリコン１
５から成るゲート電極３を有し、素子分離領域６、拡散
層５、サイドウォール４から成るＬＤＤ構造のＭＯＳト
ランジスタを形成する。次いで、厚さ３ｎｍのシリコン
膜を全面に堆積した後、熱酸化によってシリコン酸化膜
７を形成する。次いで、全面に厚さ約３０ｎｍのチタン
層８を堆積する（図５（ｂ）参照）。
【０００６】次に不活性ガスを用い、６５０℃で、３０
秒間の条件により低温度の熱処理であるＲＴＡ（Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行い、
チタン層８をチタンシリサイド化する。次いで、アンモ
ニア及び過酸化水素の混合水溶液に１０分化浸漬し、シ
リサイド化しなかったチタンを選択的にエッチングして
除去する。この方法によって拡散層領域を選択的にシリ
サイド化する（図５（ｃ）参照）。この方法は飽くまで
もチタンシリサイド１６を形成することを目的としてシ
リコン酸化膜を使用している。コバルトを酸化膜上に形
成した場合には、このようなシリサイド化は生じ難い。
【０００７】
【発明が解決しようとする課題】良好なコバルトシリサ
イド−シリコン基板界面を得るためには、上記のように
多重積層構造にする必要があり工程が複雑化するという
問題がある。また、熱処理工程の昇温途中でシリコンと
の反応が始まるので、ダイシリサイド以外のシリサイド
が形成された後、相転移によって最終的に形成されるダ
イシリサイドとシリコン基板界面の形状が劣化してしま
う。このため、シリサイドが形成される温度に達するま
で反応を遅らせる必要がある。
【０００８】また、シリコン酸化膜上にコバルトを直接
成長させた場合には、シリコン酸化膜とコバルトが充分
反応しないので、コバルトシリサイドの形成されること
がない。
【０００９】本発明の目的は、上記のような問題点を解
消し、ばらつきの少ない結晶配向性の良好なコバルトシ
リサイド膜の選択的な形成方法、該膜より成る半導体装
置及び該装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的は以下に示す
本発明によって達成される。即ち、本発明は、コバルト
シリサイド膜より成る半導体装置において、シリコン単
結晶基板上に素子分離領域を形成した後、熱酸化を行う
工程、酸化物の生成自由エネルギーがシリコン酸化物よ
りも低い高融点金属を被着した後、Ｃｏを被着する工程
及び熱処理により拡散層にのみＣｏＳｉ2 を形成する工
程を含んで成ることを特徴とする半導体装置を提供する
ものである。
【００１１】また、本発明は、コバルトシリサイド膜よ
り成る半導体装置の製造方法において、シリコン単結晶
基板上に素子分離領域を形成した後、熱酸化を行う工
程、酸化物の生成自由エネルギーがシリコン酸化物より
も低い高融点金属を被着した後Ｃｏを被着する工程及び
熱処理により拡散層にのみＣｏＳｉ2 を形成する工程を
含んで成ることを特徴とする半導体装置の製造方法をも
提供するものである。
【００１２】本発明においては、昇温途中でのコバルト
とシリコンの反応を遅延させる目的で下記のような構成
を有する。（１）先ずシリコン基板上に数ｎｍの熱酸化
膜を形成した後、酸化物の生成自由エネルギーがシリコ
ン酸化物よりも低い高融点金属をスパッタする。（２）
次いで、コバルトをスパッタして熱処理を行う。これに
より、シリコン酸化膜と酸化物の生成自由エネルギーが
シリコン酸化物よりも低い高融点金属が反応して、シリ
コン酸化膜が除去されるまでは、コバルトとシリコンの
反応が生じることはなく、コバルトダイシリサイドが形
成される温度で、シリコンとコバルトの反応を開始させ
ることが出来る。従って中間相が形成されないため、良
好なコバルトシリサイド層を得ることが出来る。
【００１３】
【作用】本発明においては、コバルト層の下にチタン層
及びシリコン酸化膜層が存在する。このような構成によ
り、コバルトとシリコンが熱処理工程中での昇温中に反
応して中間相が生じるのを防止することが出来る。ま
た、酸化物の生成自由エネルギーがシリコン酸化物より
も低い高融点金属が、シリコン酸化膜と反応することに
よってシリコンの自然酸化膜が除去され、面内ばらつき
の小さなコバルトシリサイドを形成することが出来る。
【００１４】
【実施例】本発明のコバルトシリサイドの形成方法を図
面を参照して実施例に基づき説明するが、本発明がこれ
らによって何ら限定されるものではない。尚、図面は何
れも半導体装置の一部断面を模式的に示したものであ
る。
【００１５】（実施例１）図１（ａ）〜（ｃ）、及び図
２（ａ）〜（ｃ）は、本発明のコバルトシリサイドの形
成方法の各工程を示す模式断面図である。図１（ａ）に
示すように半導体基板１上に素子分離領域６を形成し、
熱酸化処理を行いゲート酸化膜２を形成する。次いで多
結晶シリコンを堆積させた後パターニングを行い、多結
晶シリコンゲート３を形成する。次にＬＤＤ構造形成の
ため低濃度の拡散層を形成する。続いて全面に酸化膜を
成長させた後、異方性エッチングを行うことによりサイ
ドウォール４を形成する。次いでＬＤＤ構造の高濃度拡
散層をイオン注入により形成した後熱処理を行い、拡散
層５を形成する。
【００１６】次に露出したシリコン表面を酸化して、厚
さ５ｎｍ以下のシリコン酸化膜７を形成する（図１
（ｂ）参照）。このとき酸化膜厚が厚すぎるとシリサイ
ド化が生じない。
【００１７】続いて、全面にＴｉをスパッタすることに
より、厚さ１０ｎｍのＴｉ層８を形成する（図１（ｃ）
参照）。このＴｉの酸化物の生成自由エネルギーは−２
１３．４ｋｃａｌ／ｍｏｌｅ（ａｔ７３０℃）であり、
シリコン酸化膜の生成自由エネルギーである−２７０．
４ｋｃａｌ／ｍｏｌｅ（ａｔ７３０℃）よりも小さい。
次にＣｏを全面にスパッタして、厚さ３０ｎｍのＣｏ層
９を形成する（図２（ａ）参照）。
【００１８】続いて、前記ＲＴＡ法によって窒素雰囲気
中、７５０℃で３０秒間の熱処理を行う。この熱処理は
初期温度を２００℃とし、また昇温レートを１５０℃／
ｓｅｃとして行う。これにより、拡散層５上ではＴｉに
よるシリコン酸化膜のシリコンの還元反応が生じ、Ｃｏ
がＴｉ中を固相拡散することにより拡散層表面に到達し
てＣｏＳｉ2 層１１が形成され、またＴｉの窒素による
窒化が進行する（図２（ｂ）参照）。この際、Ｔｉによ
るシリコン酸化膜のシリコンの還元反応により、シリコ
ン酸化膜が消滅するに至るまではコバルトシリサイドは
形成されない。
【００１９】このため、形成されるＣｏＳｉ2 層はシリ
コン基板の結晶配向を反映した状態で形成され、Ｓｉと
ＣｏＳｉ2 層との界面には非常に平坦なＣｏＳｉ2 層１
１形成される。この一連の反応の結果、ＣｏＳｉ2 層１
１上に酸素を含んだＴｉＮ層（以後、ＴｉＮ（Ｏ）層と
記す。）１０が形成される。
【００２０】一方、素子分離領域６上では、最表面にＴ
ｉＮ（Ｏ）層１０が形成されＣｏ層９は、ＴｉＮ（Ｏ）
とシリコン酸化膜の間に存在する構造となる（図２
（ｂ）参照）。Ｔｉによってシリコン酸化膜のシリコン
の一部が還元反応を起こすが、Ｔｉの膜厚が１０ｎｍ以
下であれば以後の処理過程においては未反応と見做すこ
とが出来る程度の反応量である。
【００２１】次にＴｉＮ（Ｏ）層１０をアンモニア及び
過酸化水素混合水溶液で除去した後更に硫酸１部、硝酸
１部、リン酸４部、酢酸４部の各重量部の混合溶液を用
いて液温５０℃にて未反応Ｃｏ層を選択的にエッチング
する。以上の処理によりＣｏＳｉ2 層１１を拡散層５上
に自己整合的に形成することが出来る（図２（ｃ）参
照）。
【００２２】（実施例２）実施例１では拡散層５上にＣ
ｏＳｉ2 層１１を形成する例を示したが、同様の構造を
有するものをコンタクト部分に形成することも可能であ
る。図３は、本発明の第２の実施例を示すものである
が、この図を参照して、本実施例を説明する。
【００２３】図３（ａ）に示すように半導体基板１上に
層間膜１２を形成した後、コンタクト孔１３を形成す
る。引き続いて図３（ｂ）に示すようにコンタクト孔底
部に露出したシリコン表面を５ｎｍ以下の厚さに酸化層
７を形成する。続いて全面にＴｉを１０ｎｍの厚さにス
パッタしてＴｉ層８を形成する。次にＣｏを全面スパッ
タして３０ｎｍのＣｏ層９を形成する。
【００２４】図３（ｂ）に示す構造とした後、ＲＴＡ法
により７５０℃で３０秒間の熱処理を行う。この熱処理
は初期温度を２００℃とし、また昇温レートを１５０℃
／ｓｅｃとして行う。これにより、コンタクト孔１３の
底部ではＴｉによるシリコン酸化膜のシリコンの還元反
応が生じ、ＣｏがＴｉ中を固相拡散することにより拡散
層表面に達し、ＣｏＳｉ2 層１１が形成され、またＴｉ
の窒素による窒化が進行する（図３（ｃ）参照）。この
際、Ｔｉによるシリコン酸化膜のシリコンの還元反応に
より、シリコン酸化膜が消滅するに至るまではコバルト
シリサイドは形成されない。
【００２５】このため、形成されるＣｏＳｉ2 層はシリ
コン基板の結晶配向を反映した状態で形成され、Ｓｉと
ＣｏＳｉ2 層との界面には非常に平坦なＣｏＳｉ2 層１
１が形成される。この一連の反応の結果、ＣｏＳｉ2 層
１１上に酸素を含んだＴｉＮ（Ｏ）層１０が形成され
る。
【００２６】一方、層間膜１２上では最表面のＴｉＮ
（Ｏ）層１０が形成されて、Ｃｏ層９はＴｉＮ（Ｏ）と
シリコン酸化膜の間に存在する構造となる。Ｔｉによっ
てシリコン酸化膜のシリコンの一部が還元反応を起こす
が、Ｔｉの膜厚が１０ｎｍ以下であれば以後の処理過程
においては未反応と見做すことが出来る程度の反応量で
ある。次にＴｉＮ（Ｏ）層１０をアンモニア及び過酸化
水素混合水溶液で除去し、例えば、Ａｌ−Ｓｉ−Ｃｕ合
金等をスパッタして配線を形成することにより、ばらつ
きの少ない低いコンタクト抵抗を有するコンタクトを形
成することが出来る。
【００２７】以上、本発明のコバルトシリサイドの形成
方法に就いて実施例に基づいて説明したが、実施例中で
はシリコン酸化膜の生成自由エネルギーよりも酸化物の
生成自由エネルギーの方が小さな高融点金属としてＴｉ
を利用したが、これ以外にも例えばＺｒを用いることに
よっても同様の効果を得ることが出来る。
【００２８】
【発明の効果】本発明により、工程が簡略化され、面内
ばらつきの小さな、結晶配向性の良好なコバルトシリサ
イド膜を選択的に形成することが出来、ばらつきの少な
い、コンタクト抵抗の低いコンタクトを形成することが
出来るという顕著な効果が奏される。
【図面の簡単な説明】
【図１】本発明のコバルトシリサイドの形成方法の各工
程を示すＭＯＳ型トランジスタの模式的な一部断面図。
【図２】本発明の各工程を示す模式的断面図。
【図３】本発明の実施例２の各工程を示すコンタクト部
分の模式的断面図。
【図４】従来の多重積層状のＣｏ／Ｔｉ／Ｓｉスパッタ
法による半導体の一部断面図。
【図５】従来の酸化膜を利用したチタンシリサイド層の
形成方法を示す半導体素子の一部断面図。
【符号の説明】
１ 半導体基板 ２ ゲート酸化膜 ３ （多結晶シリコン）ゲート電極 ４ サイドウォール ５ 拡散層 ６ 素子分離（領域） ７ （シリコン）酸化膜 ８ チタン層 ９ コバルト層 １０ 酸素を含んだ窒化チタン層 １１ コバルトダイシリサイド層 １２ 層間膜 １３ コンタクト孔 １４ タングステンシリサイド １５ ポリシリコン １６ チタンシリサイド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｔ 21/324 Ｚ Ｈ０１Ｌ 29/78 ３０１ Ｓ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 コバルトシリサイド膜より成る半導体装
    置において、シリコン単結晶基板上に素子分離領域を形
    成した後、熱酸化を行う工程、酸化物の生成自由エネル
    ギーがシリコン酸化物よりも低い高融点金属を被着した
    後、Ｃｏを被着する工程及び熱処理により拡散層にのみ
    ＣｏＳｉ2 を形成する工程を含んで成ることを特徴とす
    る半導体装置。
  2. 【請求項２】 コバルトシリサイド膜より成る半導体装
    置の製造方法において、シリコン単結晶基板上に素子分
    離領域を形成した後、熱酸化を行う工程、酸化物の生成
    自由エネルギーがシリコン酸化物よりも低い高融点金属
    を被着した後Ｃｏを被着する工程及び熱処理により拡散
    層にのみＣｏＳｉ2 を形成する工程を含んで成ることを
    特徴とする半導体装置の製造方法。
JP6249219A 1994-10-14 1994-10-14 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 Expired - Lifetime JP2586345B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6249219A JP2586345B2 (ja) 1994-10-14 1994-10-14 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US08/533,160 US5567652A (en) 1994-10-14 1995-09-25 Method for manufacturing semiconductor device comprising cobalt silicide film
KR1019950035715A KR100209477B1 (ko) 1994-10-14 1995-10-13 코발트 실리사이드 막을 구비하는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6249219A JP2586345B2 (ja) 1994-10-14 1994-10-14 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08116054A true JPH08116054A (ja) 1996-05-07
JP2586345B2 JP2586345B2 (ja) 1997-02-26

Family

ID=17189695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6249219A Expired - Lifetime JP2586345B2 (ja) 1994-10-14 1994-10-14 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法

Country Status (3)

Country Link
US (1) US5567652A (ja)
JP (1) JP2586345B2 (ja)
KR (1) KR100209477B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289394B1 (ko) * 1998-04-03 2001-07-12 김영환 반도체소자에서의에피택셜코발트살리사이드제조방법
KR100400288B1 (ko) * 1996-12-31 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
JP2008060594A (ja) * 1997-11-17 2008-03-13 Toshiba Corp 半導体装置の製造方法
US9653306B2 (en) 2009-12-25 2017-05-16 Japan Science And Technology Agency Method for forming crystalline cobalt silicide film

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851921A (en) * 1997-04-04 1998-12-22 Advanced Micro Devices, Inc. Semiconductor device and method for forming the device using a dual layer, self-aligned silicide to enhance contact performance
JP3191728B2 (ja) * 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
US5913145A (en) * 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
US6091148A (en) * 1997-09-10 2000-07-18 Micron Technology Inc Electrical connection for a semiconductor structure
US6214710B1 (en) 1997-12-12 2001-04-10 Texas Instruments Incorporated Method for a semiconductor device having reduced contact resistance and leakage
US6022801A (en) * 1998-02-18 2000-02-08 International Business Machines Corporation Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
US6180521B1 (en) 1999-01-06 2001-01-30 International Business Machines Corporation Process for manufacturing a contact barrier
KR100347544B1 (ko) 1999-02-13 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 접합 제조 방법
JP3175725B2 (ja) * 1999-02-24 2001-06-11 日本電気株式会社 半導体装置の製造方法
KR100314276B1 (ko) 1999-04-12 2001-11-15 박종섭 반도체 소자의 제조방법
KR100353526B1 (ko) 1999-06-18 2002-09-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100345681B1 (ko) 1999-06-24 2002-07-27 주식회사 하이닉스반도체 반도체소자의 삼중웰 형성방법
KR100332119B1 (ko) 1999-06-28 2002-04-10 박종섭 반도체 소자 제조 방법
KR100332108B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
KR100332107B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100332106B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100301246B1 (ko) 1999-06-30 2001-11-01 박종섭 반도체 소자의 제조 방법
JP3624140B2 (ja) * 1999-08-05 2005-03-02 キヤノン株式会社 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
KR20010061029A (ko) 1999-12-28 2001-07-07 박종섭 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터형성방법
KR100510996B1 (ko) 1999-12-30 2005-08-31 주식회사 하이닉스반도체 선택적 에피텍셜 성장 공정의 최적화 방법
KR100327596B1 (ko) 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
US6455404B1 (en) * 2000-07-22 2002-09-24 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating same
US6642592B2 (en) 2000-07-22 2003-11-04 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating same
US6410429B1 (en) 2001-03-01 2002-06-25 Chartered Semiconductor Manufacturing Inc. Method for fabricating void-free epitaxial-CoSi2 with ultra-shallow junctions
KR100431294B1 (ko) * 2001-10-06 2004-05-12 주식회사 하이닉스반도체 반도체소자 제조방법
US7129169B2 (en) * 2004-05-12 2006-10-31 International Business Machines Corporation Method for controlling voiding and bridging in silicide formation
US7449410B2 (en) 2005-08-02 2008-11-11 Micron Technology, Inc. Methods of forming CoSi2, methods of forming field effect transistors, and methods of forming conductive contacts
US11152371B2 (en) 2019-08-13 2021-10-19 Micron Technology, Inc. Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135156A (ja) * 1984-12-06 1986-06-23 Hitachi Ltd 半導体装置およびその製造方法
JPH02106971A (ja) * 1988-10-17 1990-04-19 Nec Corp 半導体集積回路装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
US5399526A (en) * 1991-06-28 1995-03-21 Sony Corporation Method of manufacturing semiconductor device by forming barrier metal layer between substrate and wiring layer
JPH05166752A (ja) * 1991-12-19 1993-07-02 Sony Corp チタンシリサイド層の形成方法
US5449642A (en) * 1994-04-14 1995-09-12 Duke University Method of forming metal-disilicide layers and contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135156A (ja) * 1984-12-06 1986-06-23 Hitachi Ltd 半導体装置およびその製造方法
JPH02106971A (ja) * 1988-10-17 1990-04-19 Nec Corp 半導体集積回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400288B1 (ko) * 1996-12-31 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
JP2008060594A (ja) * 1997-11-17 2008-03-13 Toshiba Corp 半導体装置の製造方法
KR100289394B1 (ko) * 1998-04-03 2001-07-12 김영환 반도체소자에서의에피택셜코발트살리사이드제조방법
US9653306B2 (en) 2009-12-25 2017-05-16 Japan Science And Technology Agency Method for forming crystalline cobalt silicide film

Also Published As

Publication number Publication date
US5567652A (en) 1996-10-22
KR960015800A (ko) 1996-05-22
JP2586345B2 (ja) 1997-02-26
KR100209477B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP2586345B2 (ja) コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US5989988A (en) Semiconductor device and method of manufacturing the same
JP2630290B2 (ja) 半導体装置の製造方法
US20070128867A1 (en) Method for enhanced uni-directional diffusion of metal and subsequent silicide formation
EP0343667A2 (en) Contact structure for connecting electrode to a semiconductor device and a method of forming the same
JPH07245277A (ja) 半導体装置の製造方法
US5645887A (en) Method for forming platinum silicide plugs
JP3009979B2 (ja) 半導体装置及びその製造方法
US7320938B2 (en) Method for reducing dendrite formation in nickel silicon salicide processes
JPH09320988A (ja) 半導体装置とその製造方法
JP3216807B2 (ja) 半導体装置の製造方法
JP2930042B2 (ja) 半導体装置の製造方法
JPH09232253A (ja) 半導体装置の製造方法
JP2001203352A (ja) 半導体装置の製造方法
JPH05304108A (ja) 半導体装置及び半導体装置の製造方法
JP3033526B2 (ja) 半導体装置の製造方法
JPH10335265A (ja) 半導体装置の製造方法
JP2758444B2 (ja) 半導体装置の製造方法
JP3076243B2 (ja) 半導体装置および該半導体装置の製造方法
JP2738402B2 (ja) 半導体装置の製造方法
JPH10229052A (ja) 半導体集積回路装置およびその製造方法
JPH08130196A (ja) シリサイド層の製造方法
JPH10335261A (ja) 半導体装置の製造方法
JP2000156356A (ja) 半導体装置の製造方法
JPH10256191A (ja) 半導体装置の製造方法