JP2001203352A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001203352A JP2001203352A JP2000013429A JP2000013429A JP2001203352A JP 2001203352 A JP2001203352 A JP 2001203352A JP 2000013429 A JP2000013429 A JP 2000013429A JP 2000013429 A JP2000013429 A JP 2000013429A JP 2001203352 A JP2001203352 A JP 2001203352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide layer
- refractory metal
- metal silicide
- phase structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】ＭＯＳトランジスタ寸法の微細化において、ゲ
ート電極とソース／ドレインとなる拡散層とのブリッジ
ングを完全に防止する。 【解決手段】シリコン基板上に部分的に形成される絶縁
膜間に高融点金属シリサイド層を選択的に形成する半導
体装置の製造方法において、シリコン基板１を加熱しな
がら高融点金属膜（コバルト膜７）を堆積し第１の相構
造の高融点金属シリサイド層（Ｃｏ2 Ｓｉ膜８）を形成
する工程と、サイドウォール絶縁膜５のような絶縁膜上
にある未反応の高融点金属膜を金属酸化膜（酸化コバル
ト膜９）に変換する工程と、その後に熱処理を行って第
１の相構造の高融点金属シリサイド層を第２の相構造の
高融点金属シリサイド層（ＣｏＳｉ膜）あるいは第３の
相構造の高融点金属シリサイド層（ＣｏＳｉ2 膜）に変
換する工程とを含む。
ート電極とソース／ドレインとなる拡散層とのブリッジ
ングを完全に防止する。 【解決手段】シリコン基板上に部分的に形成される絶縁
膜間に高融点金属シリサイド層を選択的に形成する半導
体装置の製造方法において、シリコン基板１を加熱しな
がら高融点金属膜（コバルト膜７）を堆積し第１の相構
造の高融点金属シリサイド層（Ｃｏ2 Ｓｉ膜８）を形成
する工程と、サイドウォール絶縁膜５のような絶縁膜上
にある未反応の高融点金属膜を金属酸化膜（酸化コバル
ト膜９）に変換する工程と、その後に熱処理を行って第
１の相構造の高融点金属シリサイド層を第２の相構造の
高融点金属シリサイド層（ＣｏＳｉ膜）あるいは第３の
相構造の高融点金属シリサイド層（ＣｏＳｉ2 膜）に変
換する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に絶縁ゲート電界効果トランジスタ（ＭＯ
Ｓトランジスタという）のゲート電極上および拡散層上
に自己整合的にシリサイド膜を形成するサリサイド技術
を用いた電極形成方法に関する。
法に関し、特に絶縁ゲート電界効果トランジスタ（ＭＯ
Ｓトランジスタという）のゲート電極上および拡散層上
に自己整合的にシリサイド膜を形成するサリサイド技術
を用いた電極形成方法に関する。
【０００２】
【従来の技術】半導体装置を構成するＭＯＳトランジス
タのゲート電極およびソース／ドレインとなる拡散層上
に自己整合的にシリサイド膜を形成するシリサイド技術
あるいはサリサイド（自己整合シリサイド、Ｓｅｌｆ
Ａｌｉｇｎ Ｓｉｌｉｃｉｄｅ）技術においては、ゲー
ト電極と拡散層上に低く安定した電気抵抗を有するシリ
サイド膜を形成することが重要である。このため、これ
まではシリサイド膜の比抵抗が低く、導電型がｐ型およ
びｎ型の拡散層あるいはゲートシリコン層に対して適当
なショットキー障壁高さを有するチタン（Ｔｉ）を用い
たサリサイド技術が広く採用されてきた。
タのゲート電極およびソース／ドレインとなる拡散層上
に自己整合的にシリサイド膜を形成するシリサイド技術
あるいはサリサイド（自己整合シリサイド、Ｓｅｌｆ
Ａｌｉｇｎ Ｓｉｌｉｃｉｄｅ）技術においては、ゲー
ト電極と拡散層上に低く安定した電気抵抗を有するシリ
サイド膜を形成することが重要である。このため、これ
まではシリサイド膜の比抵抗が低く、導電型がｐ型およ
びｎ型の拡散層あるいはゲートシリコン層に対して適当
なショットキー障壁高さを有するチタン（Ｔｉ）を用い
たサリサイド技術が広く採用されてきた。
【０００３】しかし、このチタンによるサリサイド技術
では、ＭＯＳトランジスタの微細化にともない、ゲート
電極や拡散層の寸法が微細化すると共にゲートシリコン
層および拡散層表面の不純物濃度も高くなる。そして、
チタンでは、特にｎ型拡散層上において高抵抗となるＣ
４９構造のチタン・ダイシリサイド（ＴｉＳｉ2 ）か
ら、低抵抗となるＣ５４構造のチタン・ダイシリサイド
に相転移する温度が高くなり、ｐ型シリコン上における
相転移温度との差が大きくなる。
では、ＭＯＳトランジスタの微細化にともない、ゲート
電極や拡散層の寸法が微細化すると共にゲートシリコン
層および拡散層表面の不純物濃度も高くなる。そして、
チタンでは、特にｎ型拡散層上において高抵抗となるＣ
４９構造のチタン・ダイシリサイド（ＴｉＳｉ2 ）か
ら、低抵抗となるＣ５４構造のチタン・ダイシリサイド
に相転移する温度が高くなり、ｐ型シリコン上における
相転移温度との差が大きくなる。
【０００４】このために、半導体装置の製造工程で、ｎ
型拡散層にシリサイド化の熱処理温度をあわせると、ｐ
型ゲートシリコン層およびｐ型拡散層上では過剰なシリ
サイド反応によるｐｎ接合リーク特性の劣化、シリサイ
ド膜の凝集、ゲート電極と拡散層との間での電気的ショ
ート（ブリッジングという）などが発生するようにな
る。
型拡散層にシリサイド化の熱処理温度をあわせると、ｐ
型ゲートシリコン層およびｐ型拡散層上では過剰なシリ
サイド反応によるｐｎ接合リーク特性の劣化、シリサイ
ド膜の凝集、ゲート電極と拡散層との間での電気的ショ
ート（ブリッジングという）などが発生するようにな
る。
【０００５】一方、ｐ型ゲートシリコン層やｐ型拡散層
にシリサイド化の熱処理温度をあわせると、ｎ型拡散層
上ではシリサイド反応不足によるシリサイド膜の高抵抗
化やシリサイドの薄膜化に起因する耐熱性低下が生じ、
ゲート電極と拡散層上に自己整合的にシリサイド膜を形
成する技術としては十分でなくなる。
にシリサイド化の熱処理温度をあわせると、ｎ型拡散層
上ではシリサイド反応不足によるシリサイド膜の高抵抗
化やシリサイドの薄膜化に起因する耐熱性低下が生じ、
ゲート電極と拡散層上に自己整合的にシリサイド膜を形
成する技術としては十分でなくなる。
【０００６】そこで、例えば、テクニカル ダイジェス
ト オブ アイ イー ディー エム（Ｔｅｃｈｎｉｃ
ａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＥＥ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅ
ｅｔｉｎｇ：ＩＥＤＭ）１９９５、 ｐｐ４４５−４４
８には、チタンよりもｐ型シリコンとｎ型シリコンとの
間のシリサイド化の反応温度に差が少ないコバルト（Ｃ
ｏ）を用いてゲート電極上と拡散層上に自己整合的にシ
リサイド膜を選択的に形成する手法が開示されている。
ト オブ アイ イー ディー エム（Ｔｅｃｈｎｉｃ
ａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＥＥ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅ
ｅｔｉｎｇ：ＩＥＤＭ）１９９５、 ｐｐ４４５−４４
８には、チタンよりもｐ型シリコンとｎ型シリコンとの
間のシリサイド化の反応温度に差が少ないコバルト（Ｃ
ｏ）を用いてゲート電極上と拡散層上に自己整合的にシ
リサイド膜を選択的に形成する手法が開示されている。
【０００７】以下、この従来の技術について以下に説明
する。図７は、上記従来の技術を製造工程順に示した縦
断面図である。
する。図７は、上記従来の技術を製造工程順に示した縦
断面図である。
【０００８】先ず、図７（ａ）に示すように、シリコン
基板１０１表面に素子分離絶縁膜１０２を形成する。そ
して、ゲート絶縁膜１０３を形成し積層してゲートシリ
コン層１０４を形成する。さらに、ゲートシリコン層１
０４の側壁にサイドウォール絶縁膜１０５を設け、ＭＯ
Ｓトランジスタのソース／ドレイン領域となる拡散層１
０６を形成する。ここで、ＭＯＳトランジスタがデュア
ルゲート構造であると、ゲートシリコン層１０４と拡散
層１０６に同導電型の不純物が導入される。
基板１０１表面に素子分離絶縁膜１０２を形成する。そ
して、ゲート絶縁膜１０３を形成し積層してゲートシリ
コン層１０４を形成する。さらに、ゲートシリコン層１
０４の側壁にサイドウォール絶縁膜１０５を設け、ＭＯ
Ｓトランジスタのソース／ドレイン領域となる拡散層１
０６を形成する。ここで、ＭＯＳトランジスタがデュア
ルゲート構造であると、ゲートシリコン層１０４と拡散
層１０６に同導電型の不純物が導入される。
【０００９】次に、このようなＭＯＳトランジスタを形
成したシリコン基板をマルチチャンバー装置内に挿入
し、コバルト（Ｃｏ）のスパッタを行う。このスパッタ
では、シリコン基板１０１は加熱され、コバルト膜１０
７が全面に堆積される。
成したシリコン基板をマルチチャンバー装置内に挿入
し、コバルト（Ｃｏ）のスパッタを行う。このスパッタ
では、シリコン基板１０１は加熱され、コバルト膜１０
７が全面に堆積される。
【００１０】そして、スパッタ真空室において、この真
空を破ることなくシリコン基板１０１を連続して熱処理
し、コバルト膜１０７とシリコンとの反応を促進させ
る。ここで、熱処理の温度は５００℃程度に設定され
る。すると、ゲートシリコン層１０４上と拡散層１０６
上には、コバルト膜１０７とシリコンの中間反応層であ
るＣｏｘＳｉｙ膜１０８（ｘ≧ｙ）が形成される。この
中間反応層の組成や量は、ゲートシリコン層１０４ある
いは拡散層１０６の導電型、その不純物濃度およびパタ
ーン寸法により変化する。ここで、素子分離絶縁膜１０
２あるいはサイドウォール絶縁膜１０５上では、コバル
トのシリサイド化は起こらずコバルト膜１０７のままで
ある。
空を破ることなくシリコン基板１０１を連続して熱処理
し、コバルト膜１０７とシリコンとの反応を促進させ
る。ここで、熱処理の温度は５００℃程度に設定され
る。すると、ゲートシリコン層１０４上と拡散層１０６
上には、コバルト膜１０７とシリコンの中間反応層であ
るＣｏｘＳｉｙ膜１０８（ｘ≧ｙ）が形成される。この
中間反応層の組成や量は、ゲートシリコン層１０４ある
いは拡散層１０６の導電型、その不純物濃度およびパタ
ーン寸法により変化する。ここで、素子分離絶縁膜１０
２あるいはサイドウォール絶縁膜１０５上では、コバル
トのシリサイド化は起こらずコバルト膜１０７のままで
ある。
【００１１】次に、図７（ｂ）のように、ランプ急速加
熱法により、窒素雰囲気中においてスパッタ温度よりも
高い温度で、シリコン基板１０１に熱処理を施し、ゲー
トシリコン層１０４および拡散層１０６とＣｏｘＳｉｙ
膜１０８との反応を促進させる。そして、ＣｏｘＳｉｙ
膜１０８をＣｏＳｉ膜１０９に変換させる。しかし、こ
の工程で制御性が悪いと、サイドウォール絶縁膜１０５
上のコバルト膜１０７の一部が過剰反応し残存シリサイ
ド１１０が形成される。
熱法により、窒素雰囲気中においてスパッタ温度よりも
高い温度で、シリコン基板１０１に熱処理を施し、ゲー
トシリコン層１０４および拡散層１０６とＣｏｘＳｉｙ
膜１０８との反応を促進させる。そして、ＣｏｘＳｉｙ
膜１０８をＣｏＳｉ膜１０９に変換させる。しかし、こ
の工程で制御性が悪いと、サイドウォール絶縁膜１０５
上のコバルト膜１０７の一部が過剰反応し残存シリサイ
ド１１０が形成される。
【００１２】続いて、図７（ｃ）のように、素子分離絶
縁膜１０２やサイドウォール絶縁膜１０５上に残ってい
る未反応のコバルト膜１０７をウエットエッチングによ
り除去する。そして、再度ランプ急速加熱法により窒素
雰囲気中での熱処理を施し、ゲートシリコン層１０４と
拡散層１０６表面上のＣｏＳｉ膜１０９を、熱的・組成
的な安定性が高く比抵抗も低いコバルト・ダイシリサイ
ド（ＣｏＳｉ2 ）膜１１１に相転移させる。図７（ｂ）
の工程で残存シリサイド１１０が発生すると、最終的に
サイドウォール絶縁膜１０５表面に残存シリサイド１１
０がそのまま残ってしまう。
縁膜１０２やサイドウォール絶縁膜１０５上に残ってい
る未反応のコバルト膜１０７をウエットエッチングによ
り除去する。そして、再度ランプ急速加熱法により窒素
雰囲気中での熱処理を施し、ゲートシリコン層１０４と
拡散層１０６表面上のＣｏＳｉ膜１０９を、熱的・組成
的な安定性が高く比抵抗も低いコバルト・ダイシリサイ
ド（ＣｏＳｉ2 ）膜１１１に相転移させる。図７（ｂ）
の工程で残存シリサイド１１０が発生すると、最終的に
サイドウォール絶縁膜１０５表面に残存シリサイド１１
０がそのまま残ってしまう。
【００１３】この方法では、チタンの代わりにコバルト
をシリサイド化の金属として用い、コバルト膜堆積時の
シリコン基板加熱と、コバルト膜堆積後の連続した真空
熱処理によってコバルト膜とシリコンとの反応を促進さ
せる。そして、上述したようなＣ４９構造のチタン・ダ
イシリサイドからＣ５４構造のチタン・ダイシリサイド
への相転移における、不純物導電型による相転移の温度
差の増大に起因するシリサイド膜の高抵抗化やシリサイ
ド膜の凝集などの問題は解決される。
をシリサイド化の金属として用い、コバルト膜堆積時の
シリコン基板加熱と、コバルト膜堆積後の連続した真空
熱処理によってコバルト膜とシリコンとの反応を促進さ
せる。そして、上述したようなＣ４９構造のチタン・ダ
イシリサイドからＣ５４構造のチタン・ダイシリサイド
への相転移における、不純物導電型による相転移の温度
差の増大に起因するシリサイド膜の高抵抗化やシリサイ
ド膜の凝集などの問題は解決される。
【００１４】
【発明が解決しようとする課題】しかし、上記のような
サリサイド技術では、半導体装置の高集積化にともなう
配線の微細化や表面不純物の高濃度化がさらに進んだ場
合、図７（ｂ）で説明したランプ急速加熱を高温化しな
ければ充分なシリサイド反応は得られない。
サリサイド技術では、半導体装置の高集積化にともなう
配線の微細化や表面不純物の高濃度化がさらに進んだ場
合、図７（ｂ）で説明したランプ急速加熱を高温化しな
ければ充分なシリサイド反応は得られない。
【００１５】ここで、このランプ急速加熱の温度が高く
なると、図７（ｂ）で説明した残存シリサイド１１０が
発生しやすくなる。そして、半導体装置の微細化にとも
ない、ゲート電極と拡散層とを分離しているサイドウォ
ール絶縁膜１０５の幅も小さくなるため、ゲート電極と
拡散層との間でのブリッジングが起こる。
なると、図７（ｂ）で説明した残存シリサイド１１０が
発生しやすくなる。そして、半導体装置の微細化にとも
ない、ゲート電極と拡散層とを分離しているサイドウォ
ール絶縁膜１０５の幅も小さくなるため、ゲート電極と
拡散層との間でのブリッジングが起こる。
【００１６】このため、上記の方法でも、半導体装置が
更に高集積化し、ＭＯＳトランジスタが微細化してくる
と、例えば、設計寸法が０．１μｍ程度になってくる
と、チタンのサリサイド技術で示したような問題を根本
的に解決することができなくなる。
更に高集積化し、ＭＯＳトランジスタが微細化してくる
と、例えば、設計寸法が０．１μｍ程度になってくる
と、チタンのサリサイド技術で示したような問題を根本
的に解決することができなくなる。
【００１７】本発明の目的は、ＭＯＳトランジスタ寸法
の微細化で、ゲート電極とソース／ドレインとなる拡散
層との間の分離幅が小さくなり、また、不純物濃度の高
い微細なパターンとなっても、信頼性が高く良好な電気
特性を有するシリサイド膜を自己整合的に形成する方法
を提供することにある。
の微細化で、ゲート電極とソース／ドレインとなる拡散
層との間の分離幅が小さくなり、また、不純物濃度の高
い微細なパターンとなっても、信頼性が高く良好な電気
特性を有するシリサイド膜を自己整合的に形成する方法
を提供することにある。
【００１８】
【課題を解決するための手段】このために、本発明の半
導体装置の製造方法は、半導体基板上に部分的に形成さ
れる絶縁膜間に高融点金属シリサイド層を選択的に形成
する半導体装置の製造方法において、前記半導体基板を
加熱しながら高融点金属膜を堆積し第１の相構造の高融
点金属シリサイド層を形成する工程と、未反応の前記高
融点金属膜を金属酸化膜に変換する工程と、熱処理を行
って前記第１の相構造の高融点金属シリサイド層を第２
の相構造あるいは第３の相構造の高融点金属シリサイド
層に変換する工程とを含む。
導体装置の製造方法は、半導体基板上に部分的に形成さ
れる絶縁膜間に高融点金属シリサイド層を選択的に形成
する半導体装置の製造方法において、前記半導体基板を
加熱しながら高融点金属膜を堆積し第１の相構造の高融
点金属シリサイド層を形成する工程と、未反応の前記高
融点金属膜を金属酸化膜に変換する工程と、熱処理を行
って前記第１の相構造の高融点金属シリサイド層を第２
の相構造あるいは第３の相構造の高融点金属シリサイド
層に変換する工程とを含む。
【００１９】あるいは、本発明の半導体装置の製造方法
は、半導体基板上に部分的に形成される絶縁膜間に高融
点金属シリサイド層を選択的に形成する半導体装置の製
造方法において、前記半導体基板を加熱しながら高真空
中で高融点金属膜を堆積する工程と、前記高真空を破る
ことなく前記半導体基板を加熱して第１の相構造の高融
点金属シリサイド層を形成する工程と、未反応の前記高
融点金属膜を金属酸化膜に変換する工程と、熱処理を行
って前記第１の相構造の高融点金属シリサイド層を第２
の相構造あるいは第３の相構造の高融点金属シリサイド
層に変換する工程とを含む。
は、半導体基板上に部分的に形成される絶縁膜間に高融
点金属シリサイド層を選択的に形成する半導体装置の製
造方法において、前記半導体基板を加熱しながら高真空
中で高融点金属膜を堆積する工程と、前記高真空を破る
ことなく前記半導体基板を加熱して第１の相構造の高融
点金属シリサイド層を形成する工程と、未反応の前記高
融点金属膜を金属酸化膜に変換する工程と、熱処理を行
って前記第１の相構造の高融点金属シリサイド層を第２
の相構造あるいは第３の相構造の高融点金属シリサイド
層に変換する工程とを含む。
【００２０】ここで、前記第１の相構造の高融点金属シ
リサイド層を第２の相構造の高融点金属シリサイド層に
変換した後に前記金属酸化膜を除去する。
リサイド層を第２の相構造の高融点金属シリサイド層に
変換した後に前記金属酸化膜を除去する。
【００２１】そして、前記高融点金属膜はコバルトで構
成され、堆積時の半導体基板の加熱温度の範囲が３２５
℃〜４５０℃に設定される。また、前記高融点金属膜は
コバルトで構成され、前記金属酸化膜は酸化温度の範囲
１５０℃〜２００℃の熱酸化で形成される。
成され、堆積時の半導体基板の加熱温度の範囲が３２５
℃〜４５０℃に設定される。また、前記高融点金属膜は
コバルトで構成され、前記金属酸化膜は酸化温度の範囲
１５０℃〜２００℃の熱酸化で形成される。
【００２２】さらには、前記第１の相構造の高融点金属
シリサイド層はＣｏ2 Ｓｉであり前記第２の相構造の高
融点金属シリサイド層はＣｏＳｉであり前記第３の相構
造の高融点金属シリサイド層はＣｏＳｉ2 である。
シリサイド層はＣｏ2 Ｓｉであり前記第２の相構造の高
融点金属シリサイド層はＣｏＳｉであり前記第３の相構
造の高融点金属シリサイド層はＣｏＳｉ2 である。
【００２３】あるいは、前記高融点金属膜はニッケルで
構成され、前記第１の相構造の高融点金属シリサイド層
はＮｉｘＳｉｙ（ｘ＞ｙ）であり前記第２の相構造の高
融点金属シリサイド層はＮｉＳｉである。
構成され、前記第１の相構造の高融点金属シリサイド層
はＮｉｘＳｉｙ（ｘ＞ｙ）であり前記第２の相構造の高
融点金属シリサイド層はＮｉＳｉである。
【００２４】ここで、前記高融点金属シリサイド層は絶
縁ゲート電界効果トランジスタのゲート電極上とソース
・ドレイン拡散層上に形成される。そして、前記金属酸
化膜はが塩酸と過酸化水素水とを含む化学薬液によりエ
ッチング除去される。
縁ゲート電界効果トランジスタのゲート電極上とソース
・ドレイン拡散層上に形成される。そして、前記金属酸
化膜はが塩酸と過酸化水素水とを含む化学薬液によりエ
ッチング除去される。
【００２５】このように本発明では、高融点金属膜のサ
リサイド化において、第１の相構造の高融点金属シリサ
イド層を形成した後、例えばＭＯＳトランジスタのサイ
ドウォール絶縁膜のような絶縁膜上にある未反応の高融
点金属膜を金属酸化膜に変換している。
リサイド化において、第１の相構造の高融点金属シリサ
イド層を形成した後、例えばＭＯＳトランジスタのサイ
ドウォール絶縁膜のような絶縁膜上にある未反応の高融
点金属膜を金属酸化膜に変換している。
【００２６】このように、上記絶縁膜上の高融点金属膜
は金属酸化膜に変わっているために、半導体装置のその
後の熱処理の工程で、絶縁膜上でのシリサイド化反応は
全く起こない。従って、上述したようなＭＯＳトランジ
スタのブリッジングによるゲート電極と拡散層間の電気
的ショートやリークは発生しない。そして、高融点金属
膜のシリサイド化において高温の熱処理が可能となり、
微細パターンや高濃度不純物領域においてもシリサイド
化反応を促進でき、優れた電気特性を有する半導体装置
の製造が容易になる。
は金属酸化膜に変わっているために、半導体装置のその
後の熱処理の工程で、絶縁膜上でのシリサイド化反応は
全く起こない。従って、上述したようなＭＯＳトランジ
スタのブリッジングによるゲート電極と拡散層間の電気
的ショートやリークは発生しない。そして、高融点金属
膜のシリサイド化において高温の熱処理が可能となり、
微細パターンや高濃度不純物領域においてもシリサイド
化反応を促進でき、優れた電気特性を有する半導体装置
の製造が容易になる。
【００２７】
【発明の実施の形態】次に、図１乃至図４に基づいて本
発明の第１の実施の形態を説明する。ここで、図１と図
２は、コバルトによるサリサイド技術を適用したＭＯＳ
トランジスタの製造工程順の断面図である。
発明の第１の実施の形態を説明する。ここで、図１と図
２は、コバルトによるサリサイド技術を適用したＭＯＳ
トランジスタの製造工程順の断面図である。
【００２８】図１（ａ）に示すように、従来の技術で説
明したのと同様にしてシリコン基板１表面に素子分離絶
縁膜２、ゲート絶縁膜３を形成し更に積層してゲートシ
リコン層４を形成する。ここで、ゲート絶縁膜３は膜厚
２ｎｍ程度のシリコン酸化膜である。また、ゲートシリ
コン層４の寸法は０．１μｍである。そして、ゲートシ
リコン層４の側壁にサイドウォール絶縁膜５を設け、拡
散層６を形成する。
明したのと同様にしてシリコン基板１表面に素子分離絶
縁膜２、ゲート絶縁膜３を形成し更に積層してゲートシ
リコン層４を形成する。ここで、ゲート絶縁膜３は膜厚
２ｎｍ程度のシリコン酸化膜である。また、ゲートシリ
コン層４の寸法は０．１μｍである。そして、ゲートシ
リコン層４の側壁にサイドウォール絶縁膜５を設け、拡
散層６を形成する。
【００２９】次に、マルチチャンバー装置内でコバルト
のスパッタを行う。そして、図１（ｂ）に示すように膜
厚５ｎｍ〜１０ｎｍの厚みのコバルト膜７が全面に堆積
される。引き続いて、スパッタ真空室において、この真
空破ることなくシリコン基板１を連続して熱処理し、コ
バルト膜７とシリコンとの反応を促進させる。あるい
は、コバルトのスパッタ温度を高くなるように所定の温
度に設定し、コバルト膜の堆積と同時にシリコンとの反
応を進める。この場合には、上記熱処理は不要になる。
ここで、上記コバルトのスパッタでの基板温度（スパッ
タ温度）あるいは上記熱処理の温度は所定の温度に設定
される。このような温度については後述する。
のスパッタを行う。そして、図１（ｂ）に示すように膜
厚５ｎｍ〜１０ｎｍの厚みのコバルト膜７が全面に堆積
される。引き続いて、スパッタ真空室において、この真
空破ることなくシリコン基板１を連続して熱処理し、コ
バルト膜７とシリコンとの反応を促進させる。あるい
は、コバルトのスパッタ温度を高くなるように所定の温
度に設定し、コバルト膜の堆積と同時にシリコンとの反
応を進める。この場合には、上記熱処理は不要になる。
ここで、上記コバルトのスパッタでの基板温度（スパッ
タ温度）あるいは上記熱処理の温度は所定の温度に設定
される。このような温度については後述する。
【００３０】このようにして、ゲートシリコン層４上と
拡散層６上に第１の相構造の高融点金属シリサイド層と
なるＣｏ2 Ｓｉ膜８を形成する。ここで、Ｃｏが熱拡散
しゲートシリコン層４および拡散層６表面でシリコンと
シリサイド化反応する。これに対して、素子分離絶縁膜
２およびサイドウォール絶縁膜５上では、コバルトのシ
リサイド化は起こらずコバルト膜７のままである。
拡散層６上に第１の相構造の高融点金属シリサイド層と
なるＣｏ2 Ｓｉ膜８を形成する。ここで、Ｃｏが熱拡散
しゲートシリコン層４および拡散層６表面でシリコンと
シリサイド化反応する。これに対して、素子分離絶縁膜
２およびサイドウォール絶縁膜５上では、コバルトのシ
リサイド化は起こらずコバルト膜７のままである。
【００３１】次に、図１（ｃ）のように、素子分離絶縁
膜２およびサイドウォール絶縁膜５上のコバルト膜７を
熱酸化し酸化コバルト膜９に変換する。例えば、酸素
（Ｏ２）とアルゴン（Ａｒ）の混合ガスなどの酸化性ガ
ス雰囲気に６０秒程度曝露して、未反応のコバルト膜７
のみを選択的に酸化し酸化コバルト膜９にする。ここ
で、ゲートシリコン層４および拡散層６上のＣｏ2 Ｓｉ
膜８は不変のままである。そこで、この熱酸化の温度が
重要となる。この酸化温度については後述する。
膜２およびサイドウォール絶縁膜５上のコバルト膜７を
熱酸化し酸化コバルト膜９に変換する。例えば、酸素
（Ｏ２）とアルゴン（Ａｒ）の混合ガスなどの酸化性ガ
ス雰囲気に６０秒程度曝露して、未反応のコバルト膜７
のみを選択的に酸化し酸化コバルト膜９にする。ここ
で、ゲートシリコン層４および拡散層６上のＣｏ2 Ｓｉ
膜８は不変のままである。そこで、この熱酸化の温度が
重要となる。この酸化温度については後述する。
【００３２】次に、図２（ａ）のように、ランプ急速加
熱法により、窒素雰囲気で５００〜７００℃、１０〜３
０秒の熱処理で、ゲートシリコン層４および拡散層６と
Ｃｏ 2 Ｓｉ膜８との反応を促進させる。そして、Ｃｏ2
Ｓｉ膜８を第２の相構造の高融点金属シリサイド層であ
るＣｏＳｉ膜１０に変換させる。この工程では、Ｓｉが
熱拡散し上記Ｃｏ2 Ｓｉ膜８と反応する。しかし、素子
分離絶縁膜２上やサイドウォール絶縁膜５上のコバルト
膜７は酸化コバルト膜９に変換されているために、Ｓｉ
の熱拡散はこの領域で完全に阻止される。そして、素子
分離絶縁膜２上やサイドウォール絶縁膜５上では全くシ
リサイド化反応は起こらず、その結果、ゲート電極と拡
散層間のブリッジングは全く発生しなくなる。
熱法により、窒素雰囲気で５００〜７００℃、１０〜３
０秒の熱処理で、ゲートシリコン層４および拡散層６と
Ｃｏ 2 Ｓｉ膜８との反応を促進させる。そして、Ｃｏ2
Ｓｉ膜８を第２の相構造の高融点金属シリサイド層であ
るＣｏＳｉ膜１０に変換させる。この工程では、Ｓｉが
熱拡散し上記Ｃｏ2 Ｓｉ膜８と反応する。しかし、素子
分離絶縁膜２上やサイドウォール絶縁膜５上のコバルト
膜７は酸化コバルト膜９に変換されているために、Ｓｉ
の熱拡散はこの領域で完全に阻止される。そして、素子
分離絶縁膜２上やサイドウォール絶縁膜５上では全くシ
リサイド化反応は起こらず、その結果、ゲート電極と拡
散層間のブリッジングは全く発生しなくなる。
【００３３】次に、図２（ｂ）に示すように、素子分離
絶縁膜２およびサイドウォール絶縁膜５上の酸化コバル
ト膜９をウエットエッチングで選択的に除去する。ここ
で、エッチャントには化学薬液である塩酸と過酸化水素
水の混合溶液が用いられる。このような化学薬液であれ
ば、ＣｏＳｉ膜１０のエッチングはほとんど生じること
はない。
絶縁膜２およびサイドウォール絶縁膜５上の酸化コバル
ト膜９をウエットエッチングで選択的に除去する。ここ
で、エッチャントには化学薬液である塩酸と過酸化水素
水の混合溶液が用いられる。このような化学薬液であれ
ば、ＣｏＳｉ膜１０のエッチングはほとんど生じること
はない。
【００３４】次に、図２（ｃ）に示すように、７５０〜
８５０℃、１０〜３０秒のランプ急速加熱を施し、Ｃｏ
Ｓｉ膜１０を第３の相構造の高融点金属シリサイド層で
あるＣｏＳｉ2 膜１１に変える。このようにして、ゲー
トシリコン層４上と拡散層６上にＣｏＳｉ2 膜１１のシ
リサイド層が形成されたサイリサイド構造のＭＯＳトラ
ンジスタが出来上がる。
８５０℃、１０〜３０秒のランプ急速加熱を施し、Ｃｏ
Ｓｉ膜１０を第３の相構造の高融点金属シリサイド層で
あるＣｏＳｉ2 膜１１に変える。このようにして、ゲー
トシリコン層４上と拡散層６上にＣｏＳｉ2 膜１１のシ
リサイド層が形成されたサイリサイド構造のＭＯＳトラ
ンジスタが出来上がる。
【００３５】次に、図３を参照して、先述したＣｏ2 Ｓ
ｉ膜８の形成でのコバルトのスパッタ温度（熱処理温
度）について説明し、その効果を示す。ここで、図３で
は、コバルト・スパッタ温度が横軸に、そして、本発明
の方法で最終的に形成するＣｏＳｉ2 膜のシート抵抗の
ウェーハ面内のバラツキが縦軸にとられている。
ｉ膜８の形成でのコバルトのスパッタ温度（熱処理温
度）について説明し、その効果を示す。ここで、図３で
は、コバルト・スパッタ温度が横軸に、そして、本発明
の方法で最終的に形成するＣｏＳｉ2 膜のシート抵抗の
ウェーハ面内のバラツキが縦軸にとられている。
【００３６】図３に示すように、ｎ+ 拡散層上に形成さ
れたＣｏ2 Ｓｉ膜の場合では、コバルト・スパッタ温度
が３２５℃より低くなると、そのシート抵抗のバラツキ
は増大するようになる。そして、スパッタ温度が３２５
℃〜４５０℃の範囲では、上記バラツキは小さく安定し
ている。さらにスパッタ温度が高くなり４５０℃を超え
るようになると、再び上記シート抵抗のバラツキは増大
するようになる。ここで、コバルト・スパッタ温度が３
２５℃より低くなるとバラツキが大きくなるのは、パタ
ーン寸法が小さなｎ+ 拡散層でＣｏ2 Ｓｉ膜の形成が難
しくなるからである。また、コバルト・スパッタ温度が
４５０℃より高くなると上記のようにバラツキが大きく
なるのは、パターン寸法が大きなｎ+ 拡散層で過剰反応
が生じ、ＣｏＳｉ膜の形成が進むからである。
れたＣｏ2 Ｓｉ膜の場合では、コバルト・スパッタ温度
が３２５℃より低くなると、そのシート抵抗のバラツキ
は増大するようになる。そして、スパッタ温度が３２５
℃〜４５０℃の範囲では、上記バラツキは小さく安定し
ている。さらにスパッタ温度が高くなり４５０℃を超え
るようになると、再び上記シート抵抗のバラツキは増大
するようになる。ここで、コバルト・スパッタ温度が３
２５℃より低くなるとバラツキが大きくなるのは、パタ
ーン寸法が小さなｎ+ 拡散層でＣｏ2 Ｓｉ膜の形成が難
しくなるからである。また、コバルト・スパッタ温度が
４５０℃より高くなると上記のようにバラツキが大きく
なるのは、パターン寸法が大きなｎ+ 拡散層で過剰反応
が生じ、ＣｏＳｉ膜の形成が進むからである。
【００３７】これに対して、ｎ+ ゲートシリコン層上に
形成されたＣｏ2 Ｓｉ膜の場合では、スパッタ温度が３
２５℃より低くなると、ｎ+ 拡散層上の場合と同様に、
そのシート抵抗のバラツキは増大するようになる。そし
て、スパッタ温度が３２５℃以上であれば（但し、発明
者の実験はスパッタ温度が５００℃までの範囲で行われ
た）、上記バラツキは小さく安定している。
形成されたＣｏ2 Ｓｉ膜の場合では、スパッタ温度が３
２５℃より低くなると、ｎ+ 拡散層上の場合と同様に、
そのシート抵抗のバラツキは増大するようになる。そし
て、スパッタ温度が３２５℃以上であれば（但し、発明
者の実験はスパッタ温度が５００℃までの範囲で行われ
た）、上記バラツキは小さく安定している。
【００３８】なお、ｐ+ 拡散層上およびｐ+ ゲートシリ
コン層上でのシリサイド化は上記の場合より容易であり
その制御も簡単である。
コン層上でのシリサイド化は上記の場合より容易であり
その制御も簡単である。
【００３９】以上のことから、本発明でのコバルトのス
パッタ温度（あるいはスパッタ直後の熱処理温度）は、
３２５℃〜４５０℃の温度範囲で最適になることが判
る。
パッタ温度（あるいはスパッタ直後の熱処理温度）は、
３２５℃〜４５０℃の温度範囲で最適になることが判
る。
【００４０】次に、図４を参照してコバルト膜７の酸化
温度について説明し、その効果について示す。ここで、
図４では、上記酸化雰囲気でのコバルト・酸化温度が横
軸に、そして、本発明の方法で形成するＣｏＳｉ2 膜の
シート抵抗およびサリサイド構造のＭＯＳトランジスタ
の良品率が縦軸にとられている。
温度について説明し、その効果について示す。ここで、
図４では、上記酸化雰囲気でのコバルト・酸化温度が横
軸に、そして、本発明の方法で形成するＣｏＳｉ2 膜の
シート抵抗およびサリサイド構造のＭＯＳトランジスタ
の良品率が縦軸にとられている。
【００４１】図４に示すように、ｎ+ 拡散層上に形成さ
れたＣｏＳｉ2 膜のシート抵抗は、●印で示すように、
コバルト・酸化温度が１００℃〜２００℃まではほとん
ど変化しない。しかし、２００℃の温度を超えるとその
シート抵抗は急激に増大するようになる。これは、素子
分離絶縁膜２あるいはサイドウォール絶縁膜５上のコバ
ルト酸化において、ｎ+ 拡散層上のＣｏ2 Ｓｉ膜も熱酸
化されるようになるからである。
れたＣｏＳｉ2 膜のシート抵抗は、●印で示すように、
コバルト・酸化温度が１００℃〜２００℃まではほとん
ど変化しない。しかし、２００℃の温度を超えるとその
シート抵抗は急激に増大するようになる。これは、素子
分離絶縁膜２あるいはサイドウォール絶縁膜５上のコバ
ルト酸化において、ｎ+ 拡散層上のＣｏ2 Ｓｉ膜も熱酸
化されるようになるからである。
【００４２】また、本発明の方法で形成したサリサイド
構造のＭＯＳトランジスタの良品率は、図４に示すよう
に、コバルト・酸化温度が１５０℃より低くなると急激
に低減する。そして、酸化温度が１５０℃以上では（但
し、発明者の実験は酸化温度が２５０℃までの範囲で行
われた）、上記良品率はほぼ１００％となる。これは、
このような酸化温度で素子分離絶縁膜２あるいはサイド
ウォール絶縁膜５上のコバルトが完全に酸化されコバル
ト酸化膜に変換するためである。
構造のＭＯＳトランジスタの良品率は、図４に示すよう
に、コバルト・酸化温度が１５０℃より低くなると急激
に低減する。そして、酸化温度が１５０℃以上では（但
し、発明者の実験は酸化温度が２５０℃までの範囲で行
われた）、上記良品率はほぼ１００％となる。これは、
このような酸化温度で素子分離絶縁膜２あるいはサイド
ウォール絶縁膜５上のコバルトが完全に酸化されコバル
ト酸化膜に変換するためである。
【００４３】以上のことから、本発明でのコバルトの酸
化温度は、図４に示す破線の範囲すなわち１５０℃〜２
００℃の温度範囲で最適になることが判る。
化温度は、図４に示す破線の範囲すなわち１５０℃〜２
００℃の温度範囲で最適になることが判る。
【００４４】このように本発明では、サイドウォール絶
縁膜５上のコバルト膜７は酸化されているためにシリサ
イド化反応は起こらず、従ってブリッジングによるゲー
ト電極と拡散層間の電気的ショートやリークも発生しな
い。このためコバルトのシリサイド化で高温の熱処理が
可能となり、微細パターンや高濃度不純物領域において
もシリサイド化反応を促進でき、優れた電気特性を有す
るＣｏＳｉ2 膜１１が高い歩留で製造できるようにな
る。
縁膜５上のコバルト膜７は酸化されているためにシリサ
イド化反応は起こらず、従ってブリッジングによるゲー
ト電極と拡散層間の電気的ショートやリークも発生しな
い。このためコバルトのシリサイド化で高温の熱処理が
可能となり、微細パターンや高濃度不純物領域において
もシリサイド化反応を促進でき、優れた電気特性を有す
るＣｏＳｉ2 膜１１が高い歩留で製造できるようにな
る。
【００４５】次に、本発明の第２の実施の形態を図５と
図６に基づいて説明する。ここで、図５と図６は、ニッ
ケル（Ｎｉ）によるサリサイド技術を適用したＭＯＳト
ランジスタの製造工程順の断面図である。この場合、基
本的な工程は第１の実施の形態の場合と同じである。以
下、同じものは同一符号で示される。
図６に基づいて説明する。ここで、図５と図６は、ニッ
ケル（Ｎｉ）によるサリサイド技術を適用したＭＯＳト
ランジスタの製造工程順の断面図である。この場合、基
本的な工程は第１の実施の形態の場合と同じである。以
下、同じものは同一符号で示される。
【００４６】図５（ａ）に示すように、シリコン基板１
表面に素子分離絶縁膜２、ゲート絶縁膜３を形成し更に
ゲートシリコン層４を形成する。ここで、ゲート絶縁膜
３は膜厚１ｎｍ〜３ｎｍ程度のシリコン酸化膜であり、
ゲートシリコン層４は膜厚５０ｎｍ〜１００ｎｍで寸法
０．１μｍの多結晶シリコン膜である。そして、ゲート
シリコン層４の側壁にサイドウォール絶縁膜５を設け拡
散層６を形成する。
表面に素子分離絶縁膜２、ゲート絶縁膜３を形成し更に
ゲートシリコン層４を形成する。ここで、ゲート絶縁膜
３は膜厚１ｎｍ〜３ｎｍ程度のシリコン酸化膜であり、
ゲートシリコン層４は膜厚５０ｎｍ〜１００ｎｍで寸法
０．１μｍの多結晶シリコン膜である。そして、ゲート
シリコン層４の側壁にサイドウォール絶縁膜５を設け拡
散層６を形成する。
【００４７】次に、マルチチャンバー装置内でニッケル
のスパッタを行う。そして、図５（ｂ）に示すように膜
厚５ｎｍ〜１０ｎｍの厚みのニッケル膜１２が全面に堆
積される。引き続いて熱処理し、ニッケル膜１２とシリ
コンとの反応を促進させる。このようにして、ゲートシ
リコン層４上と拡散層６上に第１の相構造の高融点金属
シリサイド層となるＮｉｘＳｉｙ膜１３（ｘ＞ｙであ
る）を形成する。ここで、素子分離絶縁膜２およびサイ
ドウォール絶縁膜５上では、ニッケルのシリサイド化は
起こらずニッケル膜１２のままである。
のスパッタを行う。そして、図５（ｂ）に示すように膜
厚５ｎｍ〜１０ｎｍの厚みのニッケル膜１２が全面に堆
積される。引き続いて熱処理し、ニッケル膜１２とシリ
コンとの反応を促進させる。このようにして、ゲートシ
リコン層４上と拡散層６上に第１の相構造の高融点金属
シリサイド層となるＮｉｘＳｉｙ膜１３（ｘ＞ｙであ
る）を形成する。ここで、素子分離絶縁膜２およびサイ
ドウォール絶縁膜５上では、ニッケルのシリサイド化は
起こらずニッケル膜１２のままである。
【００４８】次に、図５（ｃ）のように、素子分離絶縁
膜２およびサイドウォール絶縁膜５上ニッケル膜１２を
熱酸化し酸化ニッケル膜１４に変換する。例えば、酸素
（Ｏ２）とアルゴン（Ａｒ）の混合ガスなどの酸化性ガ
ス雰囲気に６０秒程度曝露して、未反応のニッケル膜１
２のみを選択的に酸化し酸化ニッケル膜１４に変換す
る。ここで、ゲートシリコン層４および拡散層６上のＮ
ｉｘＳｉｙ膜１３は不変のままである。
膜２およびサイドウォール絶縁膜５上ニッケル膜１２を
熱酸化し酸化ニッケル膜１４に変換する。例えば、酸素
（Ｏ２）とアルゴン（Ａｒ）の混合ガスなどの酸化性ガ
ス雰囲気に６０秒程度曝露して、未反応のニッケル膜１
２のみを選択的に酸化し酸化ニッケル膜１４に変換す
る。ここで、ゲートシリコン層４および拡散層６上のＮ
ｉｘＳｉｙ膜１３は不変のままである。
【００４９】次に、図６（ａ）のように、ランプ急速加
熱法により、窒素雰囲気で４００〜５００℃、１０〜３
０秒の熱処理で、ゲートシリコン層４および拡散層６と
ＮｉｘＳｉｙ膜１３との反応を促進させ、ＮｉｘＳｉｙ
膜１３を第２の相構造の高融点金属シリサイド層である
ＮｉＳｉ膜１５に変換させる。この工程では、素子分離
絶縁膜２上やサイドウォール絶縁膜５上のニッケル膜は
酸化ニッケル膜１４に変換されているために、素子分離
絶縁膜２上やサイドウォール絶縁膜５上では全くシリサ
イド化反応は起こらず、その結果、ゲート電極と拡散層
間のブリッジングは全く発生しなくなる。
熱法により、窒素雰囲気で４００〜５００℃、１０〜３
０秒の熱処理で、ゲートシリコン層４および拡散層６と
ＮｉｘＳｉｙ膜１３との反応を促進させ、ＮｉｘＳｉｙ
膜１３を第２の相構造の高融点金属シリサイド層である
ＮｉＳｉ膜１５に変換させる。この工程では、素子分離
絶縁膜２上やサイドウォール絶縁膜５上のニッケル膜は
酸化ニッケル膜１４に変換されているために、素子分離
絶縁膜２上やサイドウォール絶縁膜５上では全くシリサ
イド化反応は起こらず、その結果、ゲート電極と拡散層
間のブリッジングは全く発生しなくなる。
【００５０】次に、図６（ｂ）に示すように、酸化ニッ
ケル膜１４をウエットエッチングで選択的に除去する。
ここで、エッチャントには化学薬液である塩酸と過酸化
水素水の混合溶液が用いられる。このような化学薬液で
あれば、ＮｉＳｉ膜１５はほとんどエッチングされな
い。このようにして、ゲートシリコン層４上と拡散層６
上をニッケルシリサイド層とするサイリサイド構造のＭ
ＯＳトランジスタを形成する。
ケル膜１４をウエットエッチングで選択的に除去する。
ここで、エッチャントには化学薬液である塩酸と過酸化
水素水の混合溶液が用いられる。このような化学薬液で
あれば、ＮｉＳｉ膜１５はほとんどエッチングされな
い。このようにして、ゲートシリコン層４上と拡散層６
上をニッケルシリサイド層とするサイリサイド構造のＭ
ＯＳトランジスタを形成する。
【００５１】この場合も、第１の実施の形態で説明した
効果が同様に生じる。また、ニッケルのシリサイド化
で、ニッケルのスパッタ温度およびその酸化温度につい
ても、上述したコバルトの場合と同様に最適の温度範囲
が存在する。但し、この温度範囲については現在試行実
験中である。
効果が同様に生じる。また、ニッケルのシリサイド化
で、ニッケルのスパッタ温度およびその酸化温度につい
ても、上述したコバルトの場合と同様に最適の温度範囲
が存在する。但し、この温度範囲については現在試行実
験中である。
【００５２】なお、本発明は上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。
【００５３】
【発明の効果】上述したように、本発明の高融点金属の
サリサイド化では、第１の層構造の高融点金属シリサイ
ド層を形成後、サイドウォール絶縁膜あるいは素子分離
絶縁膜等の絶縁膜上に残存する未反応の高融点金属膜を
金属酸化膜に変換する。
サリサイド化では、第１の層構造の高融点金属シリサイ
ド層を形成後、サイドウォール絶縁膜あるいは素子分離
絶縁膜等の絶縁膜上に残存する未反応の高融点金属膜を
金属酸化膜に変換する。
【００５４】このために、その後の半導体装置の熱処理
工程で、上記絶縁膜上でのシリサイド化反応は全く起こ
らなくなる。従って、上述したようなＭＯＳトランジス
タのブリッジングによるゲート電極と拡散層間の電気的
ショートやリークは発生しない。そして、高融点金属膜
ののシリサイド化において高温の熱処理が可能となり、
微細パターンや高濃度不純物領域においてもシリサイド
化反応を促進でき、優れた電気特性を有する半導体装置
の製造が容易になる。
工程で、上記絶縁膜上でのシリサイド化反応は全く起こ
らなくなる。従って、上述したようなＭＯＳトランジス
タのブリッジングによるゲート電極と拡散層間の電気的
ショートやリークは発生しない。そして、高融点金属膜
ののシリサイド化において高温の熱処理が可能となり、
微細パターンや高濃度不純物領域においてもシリサイド
化反応を促進でき、優れた電気特性を有する半導体装置
の製造が容易になる。
【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図３】上記実施の形態でのコバルト・スパッタ温度と
シート抵抗バラツキとの関係を示すグラフである。
シート抵抗バラツキとの関係を示すグラフである。
【図４】上記実施の形態においてコバルト・酸化温度の
好ましい温度を示すためのグラフである。
好ましい温度を示すためのグラフである。
【図５】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図６】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図７】従来の技術を説明するための製造工程順の断面
図である。
図である。
１，１０１ シリコン基板 ２，１０２ 素子分離絶縁膜 ３，１０３ ゲート絶縁膜 ４，１０４ ゲートシリコン層 ５，１０５ サイドウォール絶縁膜 ６，１０６ 拡散層 ７，１０７ コバルト膜 ８ Ｃｏ2 Ｓｉ膜 ９ 酸化コバルト膜 １０，１０９ ＣｏＳｉ膜 １１，１１１ ＣｏＳｉ2 膜 １２ ニッケル膜 １３ ＮｉｘＳｉｙ膜 １４ 酸化ニッケル膜 １５ ＮｉＳｉ膜 １０８ ＣｏｘＳｉｙ膜 １１０ 残存シリサイド
Claims (10)
- 【請求項１】 半導体基板上に部分的に形成される絶縁
膜間に高融点金属シリサイド層を選択的に形成する半導
体装置の製造方法において、前記半導体基板を加熱しな
がら高融点金属膜を堆積し第１の相構造の高融点金属シ
リサイド層を形成する工程と、未反応の前記高融点金属
膜を金属酸化膜に変換する工程と、熱処理を行って前記
第１の相構造の高融点金属シリサイド層を第２の相構造
あるいは第３の相構造の高融点金属シリサイド層に変換
する工程と、を含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 半導体基板上に部分的に形成される絶縁
膜間に高融点金属シリサイド層を選択的に形成する半導
体装置の製造方法において、前記半導体基板を加熱しな
がら高真空中で高融点金属膜を堆積する工程と、前記高
真空を破ることなく前記半導体基板を加熱して第１の相
構造の高融点金属シリサイド層を形成する工程と、未反
応の前記高融点金属膜を金属酸化膜に変換する工程と、
熱処理を行って前記第１の相構造の高融点金属シリサイ
ド層を第２の相構造あるいは第３の相構造の高融点金属
シリサイド層に変換する工程と、を含むことを特徴とす
る半導体装置の製造方法。 - 【請求項３】 前記第１の相構造の高融点金属シリサイ
ド層を第２の相構造の高融点金属シリサイド層に変換し
た後に前記金属酸化膜を除去することを特徴とする請求
項１または請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記高融点金属膜がコバルトで構成さ
れ、堆積時の半導体基板の加熱温度の範囲が３２５℃〜
４５０℃であることを特徴とする請求項１、請求項２ま
たは請求項３記載の半導体装置の製造方法。 - 【請求項５】 前記高融点金属膜がコバルトで構成さ
れ、前記金属酸化膜は酸化温度の範囲１５０℃〜２００
℃の熱酸化で形成されることを特徴とする請求項１、請
求項２、請求項３または請求項４記載の半導体装置の製
造方法。 - 【請求項６】 前記第１の相構造の高融点金属シリサイ
ド層がＣｏ2 Ｓｉであり前記第２の相構造の高融点金属
シリサイド層がＣｏＳｉであり前記第３の相構造の高融
点金属シリサイド層がＣｏＳｉ2 であることを特徴とす
る請求項１から請求項５のうち１つの請求項に記載の半
導体装置の製造方法。 - 【請求項７】 前記高融点金属膜がニッケルで構成され
ることを特徴とする請求項１、請求項２または請求項３
記載の半導体装置の製造方法。 - 【請求項８】 前記第１の相構造の高融点金属シリサイ
ド層がＮｉｘＳｉｙ（ｘ＞ｙ）であり前記第２の相構造
の高融点金属シリサイド層がＮｉＳｉであることを特徴
とする請求項７記載の半導体装置の製造方法。 - 【請求項９】 前記高融点金属シリサイド層は絶縁ゲー
ト電界効果トランジスタのゲート電極上とソース・ドレ
イン拡散層上に形成されることを特徴とする請求項１か
ら請求項８のうち１つの請求項に記載の半導体装置の製
造方法。 - 【請求項１０】 前記金属酸化膜は塩酸と過酸化水素水
とを含む化学薬液によりエッチング除去されることを特
徴とする請求項３から請求項９のうち１つの請求項に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013429A JP2001203352A (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013429A JP2001203352A (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001203352A true JP2001203352A (ja) | 2001-07-27 |
Family
ID=18541019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013429A Pending JP2001203352A (ja) | 2000-01-21 | 2000-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001203352A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030080582A (ko) * | 2002-04-09 | 2003-10-17 | 동부전자 주식회사 | 반도체 소자의 코발트 실리사이드막 제조 방법 |
| KR100604916B1 (ko) | 2004-10-29 | 2006-07-28 | 삼성전자주식회사 | 물리기상증착 코발트 샐리사이드막의 형성방법 및 그형성방법을 이용한 반도체 소자의 제조방법 |
| JP2007251079A (ja) * | 2006-03-20 | 2007-09-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2008047564A1 (fr) * | 2006-09-29 | 2008-04-24 | Nec Corporation | Procédé de fabrication de dispositif semi-conducteur et dispositif semi-conducteur |
| JP2010028084A (ja) * | 2008-06-17 | 2010-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010171327A (ja) * | 2009-01-26 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011129909A (ja) * | 2009-12-10 | 2011-06-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | 半導体を含む金属材料の形成方法 |
| JP2011176348A (ja) * | 2011-04-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置 |
| CN111755533A (zh) * | 2019-03-29 | 2020-10-09 | 原子能与替代能源委员会 | 锗上的接触区 |
-
2000
- 2000-01-21 JP JP2000013429A patent/JP2001203352A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030080582A (ko) * | 2002-04-09 | 2003-10-17 | 동부전자 주식회사 | 반도체 소자의 코발트 실리사이드막 제조 방법 |
| KR100604916B1 (ko) | 2004-10-29 | 2006-07-28 | 삼성전자주식회사 | 물리기상증착 코발트 샐리사이드막의 형성방법 및 그형성방법을 이용한 반도체 소자의 제조방법 |
| JP2007251079A (ja) * | 2006-03-20 | 2007-09-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7759209B2 (en) | 2006-03-20 | 2010-07-20 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| WO2008047564A1 (fr) * | 2006-09-29 | 2008-04-24 | Nec Corporation | Procédé de fabrication de dispositif semi-conducteur et dispositif semi-conducteur |
| JPWO2008047564A1 (ja) * | 2006-09-29 | 2010-02-25 | 日本電気株式会社 | 半導体装置の製造方法及び半導体装置 |
| US7981795B2 (en) | 2008-06-17 | 2011-07-19 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| JP2010028084A (ja) * | 2008-06-17 | 2010-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| US8486828B2 (en) | 2008-06-17 | 2013-07-16 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| US8211796B2 (en) | 2009-01-26 | 2012-07-03 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| US8062973B2 (en) | 2009-01-26 | 2011-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| JP2010171327A (ja) * | 2009-01-26 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011129909A (ja) * | 2009-12-10 | 2011-06-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | 半導体を含む金属材料の形成方法 |
| JP2011176348A (ja) * | 2011-04-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置 |
| CN111755533A (zh) * | 2019-03-29 | 2020-10-09 | 原子能与替代能源委员会 | 锗上的接触区 |
| CN111755533B (zh) * | 2019-03-29 | 2024-05-28 | 原子能与替代能源委员会 | 锗上的接触区 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329276B1 (en) | Method of forming self-aligned silicide in semiconductor device | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| JP2586345B2 (ja) | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 | |
| JP3209164B2 (ja) | 半導体装置の製造方法 | |
| JP2008513977A (ja) | 半導体デバイス中の金属シリサイドの一方向拡散 | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| JP2001203352A (ja) | 半導体装置の製造方法 | |
| JPH07321066A (ja) | 半導体装置の製造方法 | |
| US20060003534A1 (en) | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same | |
| US7109116B1 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
| JP3629326B2 (ja) | 半導体装置の製造方法 | |
| JPH08250451A (ja) | 半導体装置の製造方法 | |
| JP2001077050A (ja) | 半導体装置の製造方法 | |
| US20020119632A1 (en) | Dual salicidation process | |
| JP2738371B2 (ja) | 半導体装置の製造方法 | |
| JPH09283462A (ja) | 半導体装置及びその製造方法 | |
| JP2833468B2 (ja) | 半導体装置の製造方法 | |
| JP3948290B2 (ja) | 半導体装置の製造方法 | |
| JPH09162300A (ja) | 半導体装置およびその製造方法 | |
| JPH10229052A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09186104A (ja) | 半導体装置の製造方法 | |
| JPH10335261A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020903 |