CN110911276B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110911276B
CN110911276B CN201811086052.XA CN201811086052A CN110911276B CN 110911276 B CN110911276 B CN 110911276B CN 201811086052 A CN201811086052 A CN 201811086052A CN 110911276 B CN110911276 B CN 110911276B
Authority
CN
China
Prior art keywords
layer
substrate
metal
manufacturing
substrate temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811086052.XA
Other languages
English (en)
Other versions
CN110911276A (zh
Inventor
王中磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811086052.XA priority Critical patent/CN110911276B/zh
Publication of CN110911276A publication Critical patent/CN110911276A/zh
Application granted granted Critical
Publication of CN110911276B publication Critical patent/CN110911276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体器件的制造方法,包括如下步骤:提供衬底;在所述衬底上形成介电层;在所述介电层中形成接触窗开口,所述接触窗开口的底部暴露出所述衬底;在所述接触窗开口底部表面形成金属层,在第一衬底温度下对所述金属层进行热处理以形成金属硅化物层;以及在第二衬底温度下将所述金属硅化物层在不存在等离子体的条件下暴露于还原性气体氛围中进行浸润处理。本发明是在形成阻挡层之前,向接触窗的开口内通入还原气体对金属硅化物层进行预处理,选择性还原表面的硅氧化物,进而减少接触阻值以及减少RC延迟,提高电信号传输的速度。

Description

半导体器件及其制造方法
技术领域
本发明属于半导体制造领域,具体涉及一种去除接触窗的金属硅化物层的氧化物的方法。
背景技术
集成电路向着集成度不断提高、特征尺寸不断缩小的超大规模方向发展,器件的纵向和横向尺寸都已进入了深亚微米领域。而对于高速集成电路,器件的工作速度要求却越来越高,同时其功耗则需不断降低。要满足这些要求,降低电路中的电阻是必然选择。由于器件尺寸的纵向缩小,不断缩小的金属-半导体接触孔面积使接触电阻增大到已能明显影响器件的性能,于是工业上对用于降低导线串联电阻和改善接触特性的低电阻率材料开始重视。作为栅极和互连金属,金属硅化物减小互连延迟有实际意义。
金属硅化物常用于MOS管中的源极、漏极和栅极与金属互连导线接触的过渡层,以降低器件的串联方块电阻,从而可以提高器件开关速度,这种过渡层通过金属与硅衬底的固相反应形成,可在金属硅化物和衬底之间形成欧姆接触。
在现有技术中,制备金属硅化物接触层是先在衬底上形成开口,然后在开口中先形成Co/Ni/Ti层,再通过快速热处理(RTP)的方式形成CoSix/NiSix/TiSix。之后通过沉积TiN薄膜来降低阻值并作为阻挡层来防止后续填充金属互联导线的扩散污染,但在CoSix/NiSix/TiSix表面很容易被自然氧化而覆盖一层SiO2薄膜,而导致接触电阻增大甚至断路。
发明内容
为了克服上述缺陷,本发明提供一种半导体器件的制造方法及该方法制造的半导体器件。
本发明提供一种半导体器件的制造方法,包括如下步骤:提供衬底;在所述衬底上形成介电层;在所述介电层中形成接触窗开口,所述接触窗开口的底部暴露出所述衬底;在所述接触窗开口底部表面形成金属层,在第一衬底温度下对所述金属层进行热处理以形成金属硅化物层;以及在第二衬底温度下将所述金属硅化物层在不存在等离子体的条件下暴露于还原性气体氛围中进行浸润(soak)处理。
根据本发明的一实施方式,所述介电层为二氧化硅、氮化硅中的一种或多种。
根据本发明的另一实施方式,所述金属层为钴、镍、钛、钼、钽、钒中的一种或多种组成。
根据本发明的另一实施方式,所述第一衬底温度为400-800℃,所述第一衬底温度对所述金属层进行热处理的时间为10-50s。
根据本发明的另一实施方式,所述第一衬底温度为600-800℃,所述第一衬底温度对所述金属层进行热处理的时间为20-30s。
根据本发明的另一实施方式,所述第二衬底温度为350-700℃。
根据本发明的另一实施方式,所述还原性气体对所述金属硅化物物层进行浸润处理的过程为:气体流量范围为500~5000sccm、气体压力2-20Torr、处理时间为2-40s。
根据本发明的另一实施方式,所述还原性气体为NH3,所述NH3的体积流量为500~5000sccm,压力为2~15Torr,处理时间为2~40s。
根据本发明的另一实施方式,所述的制造方法还包括:在第三衬底温度下在经过浸润处理后的金属硅化物层表面通过等离子体增强化学气相沉积、低压化学气相沉积、超临界流体沉积、原子层沉积和等离子体增强原子层沉积中的一种或多种形成阻挡层。
根据本发明的另一实施方式,所述第三衬底温度不小于所述第二衬底温度。
根据本发明的另一实施方式,所述第三衬底温度为400-800℃。
根据本发明的另一实施方式,所述阻挡层为氮化钛层。
根据本发明的另一实施方式,所述氮化钛层的厚度为2-15nm。
根据本发明的另一实施方式,所述的制造方法还包括:在所述接触窗开口中填充金属,所述金属为钨、铝、及它们的合金中的一种或多种。
根据本发明的另一实施方式,所述金属通过化学气相沉积、溅射或电镀填充得到。
本发明另一方面还提供一种通过上述方法制造的半导体器件。
本发明是在形成阻挡层之前,向接触窗的开口内通入还原气体对金属硅化物层进行预处理,选择性还原表面的硅氧化物,进而减少接触阻值以及减少RC延迟,提高电信号传输的速度。
附图说明
通过参照附图详细描述其示例实施方式,本发明的上述和其它特征及优点将变得更加明显。
图1是本发明一实施例的半导体器件的制造流程图。
图2A-2F是本发明一实施里的半导体器件的制造过程示意图。
其中,附图标记说明如下:
1:衬底
2:介电层
3:开口
4:金属硅化物层
5:硅氧化物
6:Si层
7:阻挡层
8:金属
具体实施方式
下面结合具体实施方式对本发明作详细说明。
参考图1和图2A-2F,半导体的器件可以通过如下方式形成。
首先提供一衬底1,衬底1为后续工艺提供操作平台,可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材,可以是裸片,也可以是经过外延生长工艺处理后的晶圆。所述衬底可以是例如绝缘体上硅(silicon-on-insulator,SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。
之后,在衬底1上可以通过化学气相沉积工艺或原子层沉积工艺等形成一定厚度的氮化硅或者氮氧化硅等同衬底1的材料之间存在较高选择比的介质材料,形成介电层2。然后在介电层2上形成掩膜图形,基于掩膜图形刻蚀介电层2,以于介电层2中形成接触窗口开口3,接触窗口开口3暴露出衬底1。开口3的形状、深度、高度等可以根据实际的需求设定。开口3的宽度可以是,但不限于,15-200nm;深度可以是,但不限于,20-200nm。
接着,在接触窗开口3底表面沉积金属层,并完全覆盖接触窗开口3中暴露的衬底1。金属层可以通过金属直接沉积,也可以是金属前驱体沉积得到。金属层可以由钴、镍、钛、钼、钽、钒中的一种或多种组成。金属层的厚度为5-50nm。形成金属层后,在第一衬底温度下对金属层热处理形成金属硅化物层4,图2A示出形成金属硅化物层4后的结构。第一衬底温度为400-800℃,热处理时间为10-50s。优选,第一衬底温度为600-800℃,热处理时间为20-30s。在该温度范围内对金属层进行快速热处理(RTP)可以获得晶向取向更好的金属硅化物。
在制备过程中,金属硅化物层4上很容易形成氧化物,即硅氧化物5,而导致接触短路。为了降低接触阻抗,在形成阻挡层7之前,进行还原处理消除硅氧化物5。然后,如图2B所示,向接触窗开口3通入还原性气体,在第二衬底温度下将金属硅化物层4在不存在等离子体的条件下进行浸润处理。本发明的还原气体是指能够将硅氧化物还原成硅、且不会产生影响半导体器件性能的产物的气体。在第二衬底温度下硅氧化物被还原气体,例如NH3,选择性还原形成硅。所述“选择性还原”是指NH3仅还原硅氧化物,不还原金属硅化物。还原反应如式(1)所示:
SiO2(s)+2NH3(g)=Si(S)+N2(g)+H2(g)+2H2O(g) (1)
2SiO(s)+2NH3(g)=2Si(S)+N2(g)+H2(g)+2H2O(g) (2)
第二衬底温度可以是350-700℃。优选温度可以是450-650℃,更优选为610℃。浸润处理时,还原气体流量范围可以为500~5000sccm。还原气体的流量小于500sccm,则需要较长的反应时间;若大于5000sccm会导致还原气体的浪费。优选还原气体的流量范围为2000~5000sccm。气体压力可以是2-20Torr。压力小于2Torr则反应速度过慢,大于20Torr容易由于压力过大损伤器件的结构。优选,气体压力是3-10Torr,更优选是5Torr。处理时间可以为2-40s。处理时间过短(小于2s),硅氧化物可能不完全反应形成规;处理时间过长(大于40s),会浪费能源、降低生产效率。优选,处理时间是20-30s。
如图2C所示,硅氧化物5被还原后形成Si层6。随后,在第三衬底温度下形成阻挡层7。在第三衬底温度下,Si层6中的Si重新与金属硅化物层4中的金属反应形成金属硅化物(如图2D所示)。在本发明的一个实施例中第三衬底温度不小于第二衬底温度。第三衬底温度400-800℃,优选600-800℃,更优选750℃。在本发明的另一个实施例中,第三衬底温度还可以等于第二衬底温度,此时,两个过程可以在同一个参数条件下进行。阻挡层7可以是TiN薄膜,可以通过等离子体增强化学气相沉积、低压化学气相沉积、超临界流体沉积、原子层沉积和等离子体增强原子层沉积中的一种或多种形成TiN薄膜。TiN薄膜的厚度优选为2-15nm。如图2E示出形成阻挡层7后的结构。
最后,如图2F所示,在形成阻挡层7的开口内填充金属8,形成金属互连导线。填充的金属8可以是钨、铜、铝、银、铂及它们的合金中的一种或多种。可以通过化学气相沉积、溅射或电镀等方式填充金属。金属层的厚度可以是10~100nm。
可选地,本发明实施例还提供一种由上述方法制造的半导体器件。
本发明能够在沉积阻挡层之前,通入还原气体进行浸润处理来还原金属硅化物层表面的氧化层,防止氧化层的存在造成接触区域接触阻值过高或者断路。而且在还原表面硅氧化物的同时,并不会对金属硅化物进行还原,从而不会破坏接触窗的结构,可以维持结构的稳定性且减少接触阻值,进而减少RC延迟,提高电信号传输的速度。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种半导体器件的制造方法,其特征在于,包括如下步骤:
提供衬底;
在所述衬底上形成介电层;
在所述介电层中形成接触窗开口,所述接触窗开口的底部暴露出所述衬底;
在所述接触窗开口底部表面形成金属层,在第一衬底温度下对所述金属层进行热处理以形成金属硅化物层,所述第一衬底温度为400-800℃,所述第一衬底温度对所述金属层进行热处理的时间为10-50s;
在第二衬底温度下将所述金属硅化物层在不存在等离子体的条件下暴露于还原性气体氛围中进行浸润处理,使硅氧化物还原成硅层,所述还原性气体为NH3,浸润处理过程为:所述第二衬底温度为350-700℃,所述NH3的体积流量为500~5000sccm,压力为2~15Torr,处理时间为2~40s;以及
在第三衬底温度下在经过浸润处理后的金属硅化物层表面通过等离子体增强化学气相沉积、低压化学气相沉积、超临界流体沉积、原子层沉积和等离子体增强原子层沉积中的一种或多种形成阻挡层,所述第三衬底温度为400-800℃使所述硅层中硅与所述金属硅化物层中的金属反应形成金属硅化物。
2.根据权利要求1所述的制造方法,其特征在于,所述介电层为二氧化硅、氮化硅中的一种或多种。
3.根据权利要求1所述的制造方法,其特征在于,所述金属层为钴、镍、钛、钼、钽、钒中的一种或多种组成。
4.根据权利要求1所述的制造方法,其特征在于,所述第一衬底温度为600-800℃,所述第一衬底温度对所述金属层进行热处理的时间为20-30s。
5.根据权利要求1所述的制造方法,其特征在于,所述第三衬底温度不小于所述第二衬底温度。
6.根据权利要求1所述的制造方法,其特征在于,所述阻挡层为氮化钛层。
7.根据权利要求6所述的制造方法,其特征在于,所述氮化钛层的厚度为2-15nm。
8.根据权利要求1所述的制造方法,其特征在于,还包括:
在所述接触窗开口中填充金属,所述金属为钨、铝、及它们的合金中的一种或多种。
9.根据权利要求8所述的制造方法,其特征在于,所述金属通过化学气相沉积、溅射或电镀填充得到。
10.一种半导体器件,其特征在于,由权利要求1-9任一所述方法制造。
CN201811086052.XA 2018-09-18 2018-09-18 半导体器件及其制造方法 Active CN110911276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811086052.XA CN110911276B (zh) 2018-09-18 2018-09-18 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811086052.XA CN110911276B (zh) 2018-09-18 2018-09-18 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110911276A CN110911276A (zh) 2020-03-24
CN110911276B true CN110911276B (zh) 2022-10-25

Family

ID=69813169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811086052.XA Active CN110911276B (zh) 2018-09-18 2018-09-18 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110911276B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327888B (zh) * 2020-02-28 2022-11-22 长鑫存储技术有限公司 半导体结构的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075563A (zh) * 2006-05-19 2007-11-21 国际商业机器公司 用于形成半导体器件的结构和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191858A1 (en) * 2004-02-27 2005-09-01 Akira Fukunaga Substrate processing method and apparatus
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075563A (zh) * 2006-05-19 2007-11-21 国际商业机器公司 用于形成半导体器件的结构和方法

Also Published As

Publication number Publication date
CN110911276A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US7229871B2 (en) Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
US10177092B2 (en) Formation of advanced interconnects
US7396767B2 (en) Semiconductor structure including silicide regions and method of making same
US10134675B2 (en) Cobalt top layer advanced metallization for interconnects
US7319071B2 (en) Methods for forming a metallic damascene structure
JP2586345B2 (ja) コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
CN109585553A (zh) 鳍式场效晶体管装置结构
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
CN110911276B (zh) 半导体器件及其制造方法
JP2009060110A (ja) ゲルマナイド成長の改良方法およびそれにより得られたデバイス
TWI762064B (zh) 半導體裝置結構及其製造方法
US6083817A (en) Cobalt silicidation using tungsten nitride capping layer
TWI741007B (zh) 內連線結構的製造方法
US10170424B2 (en) Cobalt first layer advanced metallization for interconnects
JP5186701B2 (ja) 半導体装置の製造方法
JP2000077356A (ja) 自己整列ケイ化の方法
CN220774363U (zh) 半导体结构
JPH08191070A (ja) 半導体装置の接続構造の形成方法
CN110534414B (zh) 半导体器件及其制作方法
US11658067B2 (en) Semiconductor structure and formation method thereof
CN112687611A (zh) 互连结构及其形成方法
CN114078745A (zh) 互连结构及其形成方法
KR20220028129A (ko) 옴 합금 접촉부 영역 밀봉층
JPH0613341A (ja) 接続孔形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant