CN114078745A - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN114078745A
CN114078745A CN202010809767.4A CN202010809767A CN114078745A CN 114078745 A CN114078745 A CN 114078745A CN 202010809767 A CN202010809767 A CN 202010809767A CN 114078745 A CN114078745 A CN 114078745A
Authority
CN
China
Prior art keywords
layer
opening
metal
dielectric layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010809767.4A
Other languages
English (en)
Inventor
于海龙
荆学珍
张�浩
肖张茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010809767.4A priority Critical patent/CN114078745A/zh
Publication of CN114078745A publication Critical patent/CN114078745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种互连结构及其形成方法，形成方法包括：提供衬底，衬底包括有源区，衬底的表面形成有介质层，介质层中具有贯穿介质层的开口，开口暴露有源区的表面；在介质层表面、开口侧壁和底部形成第一金属层，同时进行退火处理，使开口底部的部分第一金属层与有源区表面的材料反应以形成金属硅化物层；去除介质层表面、开口侧壁及开口底部剩余的第一金属层；在介质层表面、开口侧壁及金属硅化物层表面形成黏附阻挡层。所述形成方法可以避免填充金属时产生的含氟化合物腐蚀第一金属层造成的缺陷，还可以为后续填充金属提供更大的空间，增大了填充金属的体积，使接触电阻降低。

Description

互连结构及其形成方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种互连结构及其形成方法。
背景技术
随着半导体技术的发展，对集成电路芯片的集成度要求越来越高，对于10nm及以下节点，降低互连结构的接触电阻(Rc)对于改善器件性能变得越来越重要。
在采用钨(W)作为导电连接层的材料并采用氮化钛(TiN)作为扩散阻挡层的材料的情况下，整个互连结构的接触电阻应该是钨的电阻与氮化钛的电阻的总和。一般情况下，导电连接层的体积越大，接触电阻越低。为了使导电连接层能够具备更大的体积，在不改变器件整体尺寸的情况下，通常可以考虑减小氮化钛层的厚度而增加导电连接层的厚度。然而，如果过度牺牲氮化钛层的厚度，在钛离子与导电连接层沉积过程中产生的氟离子结合而变成氟化钛气体离开之后，所剩的氮化钛层可能已经无法实现扩散阻挡的效果。
发明内容
本申请解决的技术问题是提供一种互连结构及其形成方法，能够提高互连结构的性能。
为解决上述技术问题，本申请提供了一种互连结构的形成方法，包括：提供衬底，所述衬底包括有源区，所述衬底的表面形成有介质层，所述介质层中具有贯穿所述介质层的开口，所述开口暴露所述有源区的表面；在所述介质层表面、所述开口侧壁和底部形成第一金属层，同时进行退火处理，使所述开口底部的部分第一金属层与所述有源区表面的材料反应以形成金属硅化物层；去除所述介质层表面、所述开口侧壁及所述开口底部剩余的第一金属层；在所述介质层表面、所述开口侧壁及所述金属硅化物层表面形成黏附阻挡层。
在本申请的实施例中，在所述介质层表面、所述开口侧壁和底部形成第一金属层的工艺为第一等离子体化学气相沉积，所述第一等离子体化学气相沉积采用的等离子气体包括所述第一金属层对应的金属氯化物和H2。
在本申请的实施例中，去除所述介质层表面、所述开口侧壁及所述开口底部剩余的第一金属层的工艺为化学气相沉积，所述化学气相沉积采用的气体包括所述第一金属层对应的金属氯化物。
在本申请的实施例中，在所述介质层表面、所述开口侧壁及所述金属硅化物层表面形成黏附阻挡层的工艺为第二等离子体化学气相沉积，所述第二等离子体化学气相沉积采用的等离子气体包括所述第一金属层对应的金属氯化物、N2和NH3。
在本申请的实施例中，所述第一金属层的材料包括Ti，所述金属氯化物包括TiCl4，所述金属硅化物层的材料包括TiSi。
在本申请的实施例中，所述黏附阻挡层的材料包括TiN，且所述开口侧壁的黏附阻挡层的厚度小于30埃。
在本申请的实施例中，所述退火处理的工艺为动态表面退火或快速热处理。
在本申请的实施例中，所述的互连结构的形成方法还包括：在所述开口中形成填满所述开口的第二金属层。
为解决上述技术问题，本申请还提供一种互连结构，包括：衬底，所述衬底包括有源区，所述衬底的表面形成有介质层，所述介质层中具有贯穿所述介质层的开口，所述开口暴露所述有源区的表面；金属硅化物层，位于所述开口底部的有源区表面；黏附阻挡层，位于所述金属硅化物层的表面以及所述开口的侧壁。
在本申请的实施例中，所述金属硅化物层的材料包括硅化钛。
在本申请的实施例中，所述黏附阻挡层的材料包括TiN，且所述开口侧壁的黏附阻挡层的厚度小于30埃。
在本申请的实施例中，所述的互连结构还包括：第二金属层，位于所述黏附阻挡层的表面并填满所述开口。
与现有技术相比，本申请的技术方案具有如下有益效果：
本申请技术方案通过在衬底上的介质层表面、开口侧壁和底部形成第一金属层，并经过退火处理，使所述第一金属层与其底部的有源区材料反应形成金属硅化物，然后去除所述第一金属层，使所述开口的底部不再残留第一金属层，避免了因填充金属时产生的含氟化合物腐蚀第一金属层而造成缺陷，大幅度提高了器件性能和产品良率。
去除了所述介质层表面、所述开口侧壁及所述开口底部剩余的第一金属层，为后续填充金属提供了更大的空间，增大了填充金属的体积，使接触电阻降低。
形成第一金属层、形成金属硅化物层、去除第一金属层及形成黏附阻挡层的步骤，均可以在同一高温腔室中完成，因此工艺简单、容易操作。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1A至图1D为一种互连结构形成过程的结构示意图；
图2为本申请实施例的互连结构形成方法的流程图；
图3A至图3F为本申请的实施例的互连结构形成过程对应的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本申请技术方案进行详细说明。
参考图1A至1D，一种互连结构的形成方法包括：提供衬底1，所述衬底1包括有源区2；在所述衬底1上形成介质层3，所述介质层3中具有开口4，所述开口4暴露有源区2；在所述开口4的底部和所述介质层3的表面形成第一金属层5(例如，钛)，当然，所述介质层3的侧壁也可能形成非常薄的第一金属层，图1B中省略未示出；在所述第一金属层5的表面和所述开口4的侧壁形成第一金属氮化物层6(例如，氮化钛)；进行退火处理，使位于所述开口4底部的第一金属层5与有源区2表面的材料反应以形成金属硅化物层7，在实际工艺中，所述开口4底部的第一金属层5只有部分可以与有源区2表面的材料反应，因此，退火后，还会残余部分第一金属层5；在第一氮化钛层6的表面形成填满开口4的第二金属层8(例如，钨)。
使用化学气相沉积在开口中填充金属钨时，采用氟化钨(WF6)作为源气体，在热辅助的条件下，使其与氢气(H2)进行还原反应，生成钨金属层和氟化氢(HF)。无论是氟化钨还是氟化氢，都具有很强的腐蚀性，能够穿透金属氮化物层腐蚀残余的第一金属层5，形成缺陷，影响器件性能。
基于此，本申请技术方案通过在衬底上的介质层表面、开口侧壁和底部形成第一金属层，并经过退火处理，使所述第一金属层与其底部的有源区材料反应形成金属硅化物，然后去除第一金属层，使所述开口的底部不再残留第一金属层，避免了填充金属钨时产生的含氟化合物腐蚀第一金属层造成缺陷；与此同时，去除第一金属层后，为后续填充金属提供了更大的空间，增大了填充金属的体积，使接触电阻降低。
参考图2，本申请实施例提供一种互连结构的形成方法，包括如下步骤：
步骤S1：提供衬底，所述衬底包括有源区，所述衬底的表面形成有介质层，所述介质层中具有贯穿所述介质层的开口，所述开口暴露所述有源区的表面；
步骤S2：在所述介质层表面、所述开口侧壁和底部形成第一金属层，同时进行退火处理，使所述开口底部的部分第一金属层与所述有源区表面的材料反应以形成金属硅化物层；
步骤S3：去除所述介质层表面、所述开口侧壁及所述开口底部剩余的第一金属层；
步骤S4：在所述介质层表面、所述开口侧壁及所述金属硅化物层表面形成黏附阻挡层。
下面结合图3A至图3F对上述各步骤进行详细说明，应注意，以其他顺序执行以上和以下步骤的方法也落入本公开的保护范围。
参考图3A，提供衬底100，所述衬底100包括有源区200。所述衬底100的材料可以包括硅(Si)、锗(Ge)、硅锗(GeSi)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)，或者其它的材料，例如砷化镓等III-V族化合物。所述衬底100的材质可以是单晶硅、多晶硅、非晶硅中的一种。所述衬底100还可以是绝缘体上硅结构或硅上外延层结构。在所述衬底100中，可以形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。
所述有源区200的材料可以包括硅磷(SiP)、硅锗(SiGe)等硅化物。所述有源区200可以通过离子注入、物理气相沉积(PVD，Physical Vapor Deposition)、化学气相沉积(CVD，Chemical Vapor Deposition)等工艺形成在所述衬底100的沟槽中。所述沟槽可以通过各种合适的蚀刻工艺形成。
所述衬底100的表面形成有介质层300，所述介质层300中具有贯穿所述介质层300的开口400，所述开口400暴露所述有源区200的表面。所述介质层300的材料可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃等。在本实施例中，所述介质层300可采用二氧化硅(SiO2)。所述介质层300可以通过物理气相沉积、化学气相沉积等工艺来形成。
所述开口400的形成方法可以是在所述介质层300的表面旋涂光刻胶，经曝光显影工艺后，在光刻胶内形成开口图案，然后再刻蚀以形成开口400，刻蚀后通入氧气等离子体，灰化去除剩余的光刻胶。
参考图3B，在所述介质层300表面、所述开口400侧壁和底部形成第一金属层500，并进行退火处理，使所述开口400底部的部分第一金属层500与所述有源区200表面的材料反应以形成金属硅化物层600。
在本实施例中，所述第一金属层500的材料可以是钛(Ti)。所述第一金属层500的厚度可以是100埃至160埃，优选地，140埃至150埃。所述第一金属层500可通过物理气相沉积、化学气相沉积、原子层沉积等工艺来形成。
在本实施例中，所述第一金属层500通过第一等离子化学气相沉积工艺形成，所述第一等离子体化学气相沉积采用的等离子气体(plasma)包括所述第一金属层500对应的金属氯化物和H2，所述等离子气体还可以包括惰性气体，例如所述惰性气体可以包括氩气，所述金属氯化物可以是TiCl4。以所述第一金属层500的材料为Ti为例，介绍所述第一金属层500的形成原理：
Figure BDA0002630522880000071
TiClx+H2→Ti+HCl
在形成所述第一金属层500的同时进行退火处理，使所述开口400底部的第一金属层500与所述有源区200表面的材料反应以形成金属硅化物层600。在实际工艺中，所述第一金属层500与所述有源区200表面的材料反应不完全，因此，所述开口400底部的第一金属层500不会全部转化成金属硅化物层600，而会残留一部分第一金属层500。在本实施例中，所述金属硅化物层600的材料为硅化钛(TiSi)。在本实施例中，所述退火处理可以是动态表面退火(Dynamic Surface Annealing，DSA)处理，DSA能够在原子级别改变材料属性，并且可以在较短的时间内完成对局部有限区域的退火。所述退火处理也可以是快速热处理(RTP，Rapid Thermal Processing)，可以在较短的时间内完成退火处理的步骤。所述金属硅化物层600的厚度可以为75埃至140埃。
参考图3C，在形成所述金属硅化物600之后，去除所述介质层300表面、所述开口400侧壁及所述开口400底部剩余的第一金属层500。去除所述第一金属层500的工艺为化学气相沉积，所述化学气相沉积采用的气体包括所述第一金属层500对应的金属氯化物，所述第一金属层500的材料与所述金属氯化物在一定温度下会发生反应。在本申请实施例中，所述第一金属层500包括Ti，去除Ti采用的等离子气体包括TiCl4，温度为500℃～700℃，去除所述Ti的原理如下：
Figure BDA0002630522880000081
采用本申请实施例的化学气相沉积工艺，可以完全去除所述开口400底部剩余的第一金属层500，避免了后续填充金属时产生的氟化物腐蚀残留的第一金属层，形成缺陷。同时，去除所述介质层300表面和所述开口400侧壁的第一金属层500，为金属的填充提供更大的空间，使形成的导电连接层的体积增大，接触电阻越低。
参考图3D，在所述介质层300表面、所述开口400侧壁及所述金属硅化物层600表面形成黏附阻挡层700。在本实施例中，黏附阻挡层700的材料为TiN，且所述开口400侧壁的黏附阻挡层700的厚度小于30埃，控制所述黏附阻挡层700的厚度小于30埃，为后续填充金属提供更大的空间。在本申请实施例中，形成所述黏附阻挡层700的工艺为第二等离子体化学气相沉积，所述第二等离子体化学气相沉积采用的等离子气体包括所述第一金属层500对应的金属氯化物、N2和NH3，所述黏附阻挡层700可以通过所述金属氯化物、N2和NH3发生反应获得。在本申请实施例中，所述金属氯化物包括TiCl4，形成的所述黏附阻挡层700的材料包括TiN，形成所述黏附阻挡层700的原理如下：
Figure BDA0002630522880000091
本申请实施例包括的形成第一金属层500、形成金属硅化物层600、去除第一金属层500及形成黏附阻挡层700的步骤，均可以在同一高温腔室中完成，因此工艺简单、容易操作。
在形成黏附阻挡层700之后，在所述开口400中形成填满所述开口400的第二金属层800。
参考图3E，在形成黏附阻挡层700之后，在所述黏附阻挡层700的表面形成填满开口400的第二金属层800。所述第二金属层800的材料包括钨(W)。第二金属层800可通过物理气相沉积、化学气相沉积、原子层沉积等工艺来形成。
填充金属钨时(例如，使用化学气相沉积工艺)，可采用氟化钨作为源气体，在热辅助的条件下，使其与氢气进行还原反应，生成第二金属层800和氟化氢。无论是氟化钨还是氟化氢，都具有很强的腐蚀性。因为本申请实施例在填充金属钨之前便去除了第一金属层500，因此有效避免了由于氟化钨或氟化氢腐蚀第一金属层500导致的缺陷问题。
另外，由于去除第一金属层500后，为填充的金属提供了更大的空间，因此形成的第二金属层800具有更大的体积，从而降低接触电阻。
参考图3F，在形成第二金属层800之后，进行平坦化处理，以去除位于介质层300上方的第一金属层500、黏附阻挡层700和第二金属层800，并使得第二金属层800的顶部表面与介质层300的顶部表面共面。在本实施例中，所述平坦化处理为化学机械抛光(Chemical-Mechanical Polishing，CMP)。
继续参照图3F，本申请实施例还提供一种互连结构，包括：衬底100，所述衬底100包括有源区200，所述衬底100的表面形成有介质层300，所述介质层300中具有贯穿所述介质层300的开口400，所述开口400暴露所述有源区200的表面；金属硅化物层600，位于所述开口400底部的有源区200表面；黏附阻挡层700，位于所述金属硅化物层600的表面以及所述开口400的侧壁。
所述衬底100的材料可以为硅、锗、硅锗、碳化硅、绝缘体上硅、绝缘体上锗，或者其它的材料，例如砷化镓等III-V族化合物。
所述有源区200的材料可以是硅磷、硅锗等硅化物。所述有源区200可以通过离子注入、物理气相沉积、化学气相沉积等工艺形成在所述衬底100的沟槽中。
所述介质层300的材料可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃等。在本实施例中，所述介质层300可采用氧化硅。所述介质层300可通过物理气相沉积、化学气相沉积等工艺来形成。
所述开口400的形成方法可以是在所述介质层300的表面旋涂光刻胶，经曝光显影工艺后，在光刻胶内形成开口图案，然后再刻蚀以形成所述开口400，刻蚀后通入氧气等离子体，灰化去除剩余的光刻胶。
所述金属硅化物层600的材料可以包括硅化钛。在本实施例中，所述金属硅化物层600通过对预先形成的金属层进行动态表面退火处理而形成。在本实施例中，所述金属硅化物层600的厚度可以为75埃至140埃。
所述黏附阻挡层700的材料可以包括氮化钛，且所述开口侧壁的黏附阻挡层的厚度小于30埃。在本申请实施例中，所述黏附阻挡层700通过等离子体化学气相沉积工艺形成。
在一些实施例中，所述互连结构还包括第二金属层800，位于所述黏附阻挡层700的表面并填满所述开口400。所述第二金属层800的材料可以包括钨。所述第二金属层800可通过物理气相沉积、化学气相沉积、原子层沉积等工艺来形成。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (12)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括有源区，所述衬底的表面形成有介质层，所述介质层中具有贯穿所述介质层的开口，所述开口暴露所述有源区的表面；
在所述介质层表面、所述开口侧壁和底部形成第一金属层，同时进行退火处理，使所述开口底部的部分第一金属层与所述有源区表面的材料反应以形成金属硅化物层；
去除所述介质层表面、所述开口侧壁及所述开口底部剩余的第一金属层；
在所述介质层表面、所述开口侧壁及所述金属硅化物层表面形成黏附阻挡层。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，在所述介质层表面、所述开口侧壁和底部形成第一金属层的工艺为第一等离子体化学气相沉积，所述第一等离子体化学气相沉积采用的等离子气体包括所述第一金属层对应的金属氯化物和H2。
3.根据权利要求1所述的互连结构的形成方法，其特征在于，去除所述介质层表面、所述开口侧壁及所述开口底部剩余的第一金属层的工艺为化学气相沉积，所述化学气相沉积采用的气体包括所述第一金属层对应的金属氯化物。
4.根据权利要求1所述的互连结构的形成方法，其特征在于，在所述介质层表面、所述开口侧壁及所述金属硅化物层表面形成黏附阻挡层的工艺为第二等离子体化学气相沉积，所述第二等离子体化学气相沉积采用的等离子气体包括所述第一金属层对应的金属氯化物、N2和NH3。
5.根据权利要求2或3或4所述的互连结构的形成方法，其特征在于，所述第一金属层的材料包括Ti，所述金属氯化物包括TiCl4，所述金属硅化物层的材料包括TiSi。
6.根据权利要求1所述的互连结构的形成方法，其特征在于，所述黏附阻挡层的材料包括TiN，且所述开口侧壁的黏附阻挡层的厚度小于30埃。
7.根据权利要求1所述的互连结构的形成方法，其特征在于，所述退火处理的工艺为动态表面退火或快速热处理。
8.根据权利要求1所述的互连结构的形成方法，其特征在于，还包括：在所述开口中形成填满所述开口的第二金属层。
9.一种互连结构，其特征在于，包括：
衬底，所述衬底包括有源区，所述衬底的表面形成有介质层，所述介质层中具有贯穿所述介质层的开口，所述开口暴露所述有源区的表面；
金属硅化物层，位于所述开口底部的有源区表面；
黏附阻挡层，位于所述金属硅化物层的表面以及所述开口的侧壁。
10.根据权利要求9所述的互连结构，其特征在于，所述金属硅化物层的材料包括硅化钛。
11.根据权利要求9所述的互连结构，其特征在于，所述黏附阻挡层的材料包括TiN，且所述开口侧壁的黏附阻挡层的厚度小于30埃。
12.根据权利要求9所述的互连结构，其特征在于，还包括：第二金属层，位于所述黏附阻挡层的表面并填满所述开口。
CN202010809767.4A 2020-08-13 2020-08-13 互连结构及其形成方法 Pending CN114078745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010809767.4A CN114078745A (zh) 2020-08-13 2020-08-13 互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010809767.4A CN114078745A (zh) 2020-08-13 2020-08-13 互连结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114078745A true CN114078745A (zh) 2022-02-22

Family

ID=80280336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010809767.4A Pending CN114078745A (zh) 2020-08-13 2020-08-13 互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114078745A (zh)

Similar Documents

Publication Publication Date Title
JP4653949B2 (ja) 半導体装置の製造方法および半導体装置
JP5986591B2 (ja) コンタクト洗浄のための方法
JP5211503B2 (ja) 半導体装置の製造方法
CN106356331B (zh) 钴互连件技术
US7223689B2 (en) Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
US9633832B2 (en) Method for metal gate surface clean
JP7343619B2 (ja) 充填による選択的金属用のプロセス統合アプローチ
TW201005906A (en) Semiconductor device and method for fabricating semiconductor device
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
TW201926556A (zh) 半導體製作方法
JP5653577B2 (ja) ゲルマナイド成長の改良方法およびそれにより得られたデバイス
KR100603588B1 (ko) 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
US8536060B2 (en) Method for clearing native oxide
US6060389A (en) Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
CN114078745A (zh) 互连结构及其形成方法
CN113314455A (zh) 互连结构及其形成方法
US11170994B1 (en) CD dependent gap fill and conformal films
US6291346B1 (en) Titanium silicide layer formation method
US6734098B2 (en) Method for fabricating cobalt salicide contact
CN113314454A (zh) 互连结构及其形成方法
KR100503312B1 (ko) 반도체 소자의 콘택 전극 제조 방법
US7217660B1 (en) Method for manufacturing a semiconductor component that inhibits formation of wormholes
CN112687611A (zh) 互连结构及其形成方法
CN113284798A (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination