JP5986591B2 - コンタクト洗浄のための方法 - Google Patents

コンタクト洗浄のための方法 Download PDF

Info

Publication number
JP5986591B2
JP5986591B2 JP2013557775A JP2013557775A JP5986591B2 JP 5986591 B2 JP5986591 B2 JP 5986591B2 JP 2013557775 A JP2013557775 A JP 2013557775A JP 2013557775 A JP2013557775 A JP 2013557775A JP 5986591 B2 JP5986591 B2 JP 5986591B2
Authority
JP
Japan
Prior art keywords
layer
substrate
polymer
gas
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013557775A
Other languages
English (en)
Other versions
JP2014511577A (ja
Inventor
メイ チャン
メイ チャン
リン タン
リン タン
ボー ジェン
ボー ジェン
アーヴィンド スンダーラジャン
アーヴィンド スンダーラジャン
ジョン シー フォースター
ジョン シー フォースター
ウメシュ エム ケルカー
ウメシュ エム ケルカー
ムラリ ケイ ナラシマン
ムラリ ケイ ナラシマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2014511577A publication Critical patent/JP2014511577A/ja
Application granted granted Critical
Publication of JP5986591B2 publication Critical patent/JP5986591B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明の実施形態は、一般的には半導体デバイスを形成するための方法に関する。詳細には、本発明の実施形態は、一般的に半導体基板上の金属コンタクトを予備洗浄するための方法に関する。
一般的に金属ゲート又は金属コンタクトは、ゲート構造を完成させるために、ドープシリコン表面と、１つ又はそれ以上の障壁層と、１つ又はそれ以上のライナー層と、バルク金属とを含む。層と層との間の基板表面の清浄度は、コンタクト抵抗を低減するために重要であり、従って、最適なデバイス性能にとって重要である。ロジックデバイスでは、コンタクトは、通常、ケイ化ニッケル、ケイ化コバルト、又はケイ化チタン等のケイ化物である。他の金属ケイ化物と比較して、ケイ化ニッケルは広く入手可能であり、より低い抵抗率及びより低いコンタクト抵抗を有することから、より小さい幾何学構成、例えば、約１０：１又はそれ以下のアスペクト比を有する幾何学構成では、ケイ化ニッケルがより一般的になってきている。
一般的な製作工程では、１つの真空環境内で基板上に金属ケイ化物が形成され、続いてこの基板は、別の真空環境に移送されて、コンタクト相互接続製造工程が続けられる。その結果、移送中に、基板が酸化状態に曝される恐れがある。一般的に、酸化環境への移送及び暴露の間に形成されたケイ化物の表面上の何らかの酸化物を除去するために、ライナー／障壁の堆積の前に洗浄工程が実施される。
図１Ａから図１Ｃは、半導体デバイス内に局在するコンタクト構造の断面図を示す。一般的に、コンタクト構造１００は、図１Ａに示すように、上部にゲート構造１０８が形成された基板１０２を含む。基板１０２内には、ゲート構造１０８に隣接してソース領域１０６及びドレイン領域１０４が形成される。ゲート構造１０８は、ゲート誘電体１１２と、ゲート電極１２２と、コンタクト層１１０とを含む。コンタクト層１１０は、ソース領域１０６及びドレイン領域１０４にも形成される。コンタクト層１１０は、金属ケイ化物、シリコン系材料、ゲルマニウム系材料、又はゲルマニウム及び／又はその他のドーパントでドープされたシリコン系材料とすることができる。基板１０２上には、ゲート構造１０８を覆うエッチング停止層１１６が形成される。一般的に、エッチング停止層１１６は、ＳｉＮ層等のシリコン誘電体層で作成される。続いて基板１０２上に、コンタクト誘電体層１１８が堆積される。
図２は、図１Ａから図１Ｃに示すコンタクト構造１００を製造するために従来利用されているフローチャートを示す。コンタクト構造１００を製造する場合、図２の段階２０２で説明するように、コンタクト誘電体層１１８及びエッチング停止層１１６内に、図１Ｂに示すビア／トレンチ１２０を形成するために、コンタクト誘電体層１１８及びエッチング停止層１１６をエッチングするコンタクトエッチング工程が実施される。従来、誘電体層１１８とエッチング停止層１１６とは、別個の段階において個々にエッチングされることに留意されたい。エッチング工程の後に、図１Ｂに示すように、コンタクト層１１０の上側表面１５２が露出される。段階２０４では、従来、コンタクト層１１０の上面１５０及び基板１０２の上面１５２上に残留する可能性があるエッチング残渣を除去する湿式洗浄工程が実施される。湿式洗浄工程の後に、段階２０６において、コンタクト層１１０の上側表面１５０、コンタクト誘電体層１１８の側壁１５４、及びコンタクト層１１０の上面１５２上に形成された自然酸化物を除去するために、予備洗浄工程が実施される。自然酸化物は、デバイス構造のコンタクト抵抗を不都合に高める可能性があり、それによって不十分な電気性能及びデバイス不良が不適当に生じる。予備洗浄工程の後に、段階２０８において、障壁層及びコンタクト金属プラグ層１２４の形成を含む金属被覆工程が実施され、図１Ｃに示すように、金属コンタクト構造形成工程が完了する。
前述のように、従来の予備洗浄工程は、物理的なエッチング技術、例えばスパッタリングを利用する。スパッタリング技術は、ケイ化物表面上への酸化物の再スパッタリングに起因して、下にある表面に損傷を与える可能性がある。スパッタリング技術は、基板表面に対するイオンの物理的衝撃に起因して、コンタクトホールの幾何学構成を変化させる可能性もある。例えば、物理的エッチング技術の等方的エッチングの性質に起因して、「ファセット形成」と呼ばれるように、コンタクト開口部が幅広又は先細りになる場合があるので、臨界寸法（ＣＤ）の拡幅又は拡大が生じる。
更に、エッチング停止層エッチング工程、湿式洗浄工程、及び自然酸化物除去のための予備洗浄工程を実施するための、異なる処理チャンバ間の基板移送は、基板を周辺雰囲気に暴露する場合があり、この暴露は、自然酸化物の再成長の可能性を不都合に高め、基板表面上に形成される他の汚染物質の発生源となる可能性がある。
米国特許第５，１８６，７１８号広報 米国特許第６，５５８，５０９号広報
従って、コンタクトの金属被覆工程に先だって金属ゲートを洗浄するための改善された予備洗浄工程に対するニーズが存在する。
本発明の実施形態は、シリコン及びゲルマニウムのうちの少なくとも一方を含む表面から酸化物を除去するための方法及び装置を提供する。本発明は、特にコンタクト構造の金属ケイ化物層から自然酸化物を除去することに適する。
１つの実施形態において、基板上に配置された表面から自然酸化物を除去するための方法は、シリコン又はゲルマニウムのうちの少なくとも一方を含む表面上に形成された酸化物層上にポリマー層を形成する段階と、ポリマー層を、酸化物層と反応して気相副生成物を形成するように活性化する段階と、灰化工程を実施して、基板からポリマーを除去する段階とを含む。
別の実施形態において、基板上にコンタクト構造を形成するための方法は、ポリマーガス混合物を真空処理チャンバ内に供給して、コンタクト誘電体層を貫通して形成された開口部を通じて露出される、シリコン又はゲルマニウムのうちの少なくとも一方を含む表面上に存在する酸化物層上にポリマー層を形成する段階と、エッチングガス混合物を供給して、表面上に形成された酸化物層を除去する段階と、灰化工程を実施して、基板上に残っているポリマー層を除去する段階とを含む。
更に別の実施形態において、基板上にコンタクト構造を形成するための方法は、真空処理チャンバ内に配置された基板上に形成されたエッチング停止層をエッチングして、エッチング停止層の下に形成された表面の、シリコン及びゲルマニウムのうちの少なくとも一方を含む表面上に形成された酸化物層を露出させる段階と、表面上に形成された酸化物層を、同じ真空処理チャンバ内で除去する段階とを含む。
前述の本発明の特徴を詳細に理解することができるように、前記に簡単に要約した本発明のより具体的な説明は、添付の図面にいくつかを示す実施形態を参照することによって得ることができる。しかしながら、添付図面は、本発明の典型的な実施形態だけを示すものであり、本発明では他の同様に有効な実施形態が可能であり、これらの添付図面は、本発明の範囲を限定しないことに留意されたい。
従来の半導体デバイスのコンタクト構造の形成時のコンタクト構造の断面図である。 従来の半導体デバイスのコンタクト構造の形成時のコンタクト構造の断面図である。 従来の半導体デバイスのコンタクト構造の形成時のコンタクト構造の断面図である。 図１Ａから図１Ｃに示すコンタクト構造を製造するために利用される従来の方法を示すフローチャートである。 本発明の１つの実施形態による予備洗浄工程又はエッチング工程を実施するために利用することができる処理チャンバの断面図である。 例示的な多チャンバ処理システムの概略上面図である。 本発明の１つの実施形態による、半導体デバイスにコンタクト構造を製造するためのフローチャートである。 本発明の１つの実施形態による、局在するコンタクト構造の形成時の半導体デバイスの断面図である。 本発明の１つの実施形態による、局在するコンタクト構造の形成時の半導体デバイスの断面図である。 本発明の１つの実施形態による、局在するコンタクト構造の形成時の半導体デバイスの断面図である。 本発明の１つの実施形態による、局在するコンタクト構造の形成時の半導体デバイスの断面図である。 本発明の１つの実施形態による、局在するコンタクト構造の形成時の半導体デバイスの断面図である。 本発明の１つの実施形態による、局在するコンタクト構造の形成時の半導体デバイスの断面図である。
理解を容易にするために、可能な場合には、各図に共通の同じ要素を示すさめに同じ参照番号を用いている。別に記述することなく、１つの実施形態の要素及び特徴は、他の実施形態に好都合に組み込むことができることが想定される。
しかしながら、添付図面は、本発明の例示的な実施形態を示すに過ぎず、本発明では他の同様に有効な実施形態が可能であり、これらの添付図面は、本発明の範囲を限定するものではないことに留意されたい。
本発明の実施形態は、シリコン及びゲルマニウムのうちの少なくとも一方を備える表面から酸化物を除去するための方法及び装置を提供する。特定の実施形態は、コンタクト構造の金属ケイ化物層上の自然酸化物を除去するのに特に適する。本方法及び装置は、エッチング停止層エッチング工程及び自然酸化物除去工程の両方を単一のチャンバ内で好都合に統合し、それによって、基板移送工程の間の自然酸化物の成長又はその他の汚染物質の再堆積を排除する。更に、本方法及び装置は、コンタクト構造の幾何学構成及びコンタクト構造内に形成されたトレンチ又はビアの臨界寸法を不都合に変化させることなく、金属ケイ化物層から自然酸化物を効率的に除去する改善された３段階化学反応工程も実現する。
本明細書で用いる「コンタクト構造」という用語は、ゲート電極の一部を形成することができる金属ケイ化物を含む材料の層を呼ぶ。１つ又はそれ以上の実施形態において、金属ケイ化物は、ケイ化ニッケル、ケイ化コバルト、ケイ化チタン、又はこれらの任意の組み合わせとすることができる。金属ケイ化物は、タングステン、ケイ化タングステン、ケイ化Ｔｉ／Ｃｏ合金、ケイ化Ｔｉ／Ｎｉ合金、ケイ化Ｃｏ／Ｎｉ合金、及びケイ化Ｎｉ／Ｐｔを含むこともできる。或いはコンタクト構造は、シリコン系のもの、ゲルマニウム系のもの、或いはゲルマニウムドーパント及び／又はその他のドーパントを有するシリコン系のものとすることができる。
本明細書で用いる「基板」という用語は、後続の処理動作において土台としての役割を果たし、「コンタクト表面」を含む材料の層を指す。例えば、基板は、アルミニウム、銅、タングステン合金、又はこれらの組み合わせ等の１つ又はそれ以上の導電材料を含むことができる。基板は、シリコン、酸化シリコン、ドープシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、及びサファイア等の１つ又はそれ以上の非導電材料を含むこともできる。基板は、二酸化シリコン、有機ケイ酸塩、及び炭素ドープ酸化シリコン等の誘電体材料を含むこともできる。更に、基板は、用途に依存して金属窒化物及び金属合金等の何らかの他の材料を含むことができる。１つ又はそれ以上の実施形態において、基板は、プラグ、ビア、コンタクト、ライン、及びワイヤ等の相互接続特徴部の一部を形成することができる。
本発明は、結晶シリコン基板、ドープシリコン基板、又は合成シリコン基板を含む何らかのシリコン含有表面上の自然酸化物を除去するために、又は何らかの基板上に形成された自然酸化物を除去するために利用できることに留意されたい。
更に、基板は、何らかの特定のサイズ又は形状に限定されない。基板は、２００ｍｍの直径又は３００ｍｍの直径を有する円形ウェハとすることができる。基板は、フラットパネルディスプレイの加工において用いられるガラス基板等の、何らかの多角形加工物、正方形加工物、長方形加工物、湾曲加工物、又は非円形加工物とすることもできる。
図３は、本発明の１つの実施形態による洗浄／エッチング工程を実施するために利用することができる真空処理チャンバの断面図を示す。真空処理チャンバ３１９は、米国カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＰｒｅｃｌｅａｎ ＰＣIIチャンバ、ＰＣＸＴチャンバ、又はＳＩＣＯＮＩチャンバとすることができる。本発明を実施するために、他の製造者から入手可能な真空チャンバを利用できることに留意されたい。
真空チャンバ３１９は、ステンレス鋼、アルミニウム、又は同様のもの等の金属構造体で作成された底部部材３１２、側壁３１４、及び蓋３１８を含む。チャンバ蓋３１８、底部部材３１２、及び側壁３１４は、チャンバ３１９内に処理のための内部処理領域３１１を定める。底部部材３１２の開口部３１５は、スロットル弁３１３及びチャンバ３１９内のガス圧を制御するために用いられるターボポンプ３１６に接続される。スロットル弁３１３は、処理領域３１１を特定の所望の圧力に維持することを可能にするように自動化される。
チャンバ蓋３１８には、ガスパネル３３０が結合され、ガスパネル３３０は、ガス取込口３６０を経由してガスをチャンバ３１９に供給するように構成される。ガスパネル３３０から供給され、ガス取込口３６０を経由して供給されるガスは、チャンバ蓋３１８に結合されたガス分布板３５６を通って内部処理領域３１１に送られる。ガスパネル３３０は、質量流量コントローラ３５０（３５０ａ、３５０ｂ、３５０ｃ、及び３５０ｄとして示す）によって計測されるガスを供給することができる。チャンバ３１９に供給することができる例証的なガスは、水素炭素ハロゲン含有ガス、ヘリウム及びアルゴン等の不活性ガス、水素ガス、酸素含有ガス、これらの混合物、及び何らかの他の適切なガスを含む。ガス分布板３５６は、ガスが内部処理領域３１１内に流れ込むことを可能にする、複数の貫通した開口３５８を有する。１つの実施形態では、開口３５８は、ガスを内部処理領域３１１内に異なる流量、流量体積、及び／又は流量分布で供給するように、ガス分布板３５６において異なるサイズ、直径、及びその全体にわたって異なる分布を有することができる。
ガス分布板３５６は、第１のＲＦ電力をマッチングネットワーク３５２経由でガス分布板３５６に供給して、内部処理領域３１１内でのプラズマ発生を容易にするためのＲＦ電源３５４に結合される。もしくは、ＲＦ電源３５４及びマッチングネットワーク３５２は、チャンバ３１９の外部に配置されたアンテナ（図示せず）又はチャンバ３１９内に配置された他の要素に結合することができる。１つの実施形態では、ＲＦ電源３５４は、約１０ワットと約５０００ワットとの間のソースＲＦ電力を、約５０ｋＨｚから約１３．６ＭＨｚまでの周波数で供給することができる。
チャンバ３１９内には、チャンバ３１９の底部部材３１２を貫通して台座３２１が配置される。台座３２１は、アルミニウム、セラミック、及び他の適切な材料から製作することができる。台座３２１は、変位機構（図示せず）を用いてチャンバ３１９の内側で垂直方向に移動させることができる。台座３２１は、処理に向けてその上部に基板１０２を受容するように構成される。ＲＦ電源３３４は、第２のＲＦ電力を、ＲＦマッチングネットワーク３３５を通じて印加することができる。ＲＦ電力３３４は、台座３２１上に配置された基板１０２を処理中に付勢するバイアス電位を発生させるのを容易にすることができる。第２のＲＦ電力は、約２ＭＨｚから約６０ＭＨｚまでのＲＦ周波数、及び約１０ワットから約３０００ワットまでの電力レベルで印加することができる。
洗浄工程の制御を容易にするために、真空チャンバ３１９の様々な構成要素には、中央処理ユニット（ＣＰＵ）３７２、メモリ３７４、及びＣＰＵ３７２のためのサポート回路３７６を含むコントローラ３７０が結合される。前述のチャンバの制御を容易にするために、ＣＰＵ３７２は、様々なチャンバ及びサブプロセッサを制御するために工業環境において用いることができる任意の形態の汎用コンピュータプロセッサの１つとすることができる。メモリ３７４はＣＰＵ３７２に結合される。メモリ３７４又はコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は任意の他の形態のデジタルストレージ等の、ローカル又はリモートの既製のメモリの１つ又はそれ以上とすることができる。サポート回路３７６は、プロセッサを従来の方式でサポートするために、ＣＰＵ３７２に結合される。これらの回路は、キャッシュ、電源、クロック回路、入力／出力の回路及びサブシステム、並びに同様のものを含む。本明細書に説明するようなエッチング工程は、一般的にソフトウェアルーチンとしてメモリ３７４に記憶される。ソフトウェアルーチンは、ＣＰＵ３７２によって制御されているハードウェアから遠隔設置された第２のＣＰＵ（図示せず）によって記憶すること、及び／又は実行することができる。
１つ又はそれ以上の実施形態において、真空チャンバ３１９は、米国カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＥＮＤＵＲＡ（登録商標）Ｐｌａｔｆｏｒｍ等の、以下に詳細に説明する図４に示す多チャンバシステム４００に統合することができる。かかる処理システムは、幾つかの処理動作を、真空状態を壊すことなく異なるチャンバで実施することができる。例示的なＥＮＤＵＲＡ（登録商標）の詳細は、米国特許第５，１８６，７１８号及び第６，５５８，５０９号に説明されている。
図４を参照すると、真空チャンバ３１９が結合された多チャンバ処理システム４００は、本明細書に開示する工程を実施できるようになっている。システム４００は、基板をシステム４００の内外へと移送するために、１つ又はそれ以上のロードロックチャンバ４０２、４０４を含むことができる。システム４００は真空下にあるので、ロードロックチャンバ４０２、４０４は、雰囲気環境からシステム４００の真空環境への基板の移送を容易にするために利用される。ロードロックチャンバ４０２、４０４と、図３に示すチャンバ３１９等の１つ又はそれ以上の基板処理チャンバの第１のセット３１９、４１６、４１４、４１８（４つを示す）との間で基板を移送するために、第１のロボット４０６が用いられる。各処理チャンバ３１９、４１６、４１４、４１８は、循環層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、エッチング、予備洗浄、脱ガス、配向、及びその他の基板工程に加えて、本明細書で説明する乾式エッチング工程を含む少なくとも１つの基板処理動作を実施するように装備することができる。
第１のロボット４０６は、基板を１つ又はそれ以上の移送チャンバ４２２、４２４へ移送するか又はそこから移送することもできる。移送チャンバ４２２、４２４は、システム４００の異なる部分の内部で異なる真空状態を維持するために用いることができる。移送チャンバ４２２、４２４と１つ又はそれ以上の処理チャンバの第２のセット４３２、４３４、４３６、４３８との間で基板を移送するために、第２のロボット４３０が用いられる。処理チャンバ３１９、４１４、４１６、４１８と同様に、処理チャンバ４３２、４３４、４３６、４３８は、例えば、循環層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、エッチング、予備洗浄、脱ガス、及び配向に加えて、本明細書で説明する乾式エッチング工程を含む様々な基板処理動作を実施するように装備することができる。システム４００によって実施すべき特定の工程に必要ではない場合は、基板処理チャンバ４１４、４１６、４１８、４３２、４３４、４３６、４３８のうちのいずれかは、システム４００から取り外すことができる。
図５は、半導体デバイスにコンタクト構造１００を形成するために用いられる工程シーケンス５００を示す。図５で説明するシーケンスは、以下に説明する図６Ａ〜図６Ｆに示す加工過程に対応する。図６Ａ〜図６Ｆは、処理シーケンス５００によって示す、コンタクト構造１００を製作する異なる過程の間に、上部にゲート構造１０８が形成される基板１０２の概略断面図を示す。
工程シーケンス５００は、段階５０２において、図６Ａに示す基板１０２等の基板を、図３に示す真空チャンバ３１９等の真空チャンバ内に供給することによって始まる。図１Ａで説明した構造と同様に、図６Ａに示す基板１０２は、その上に形成されたゲート構造１０８を含む。基板１０２には、ゲート構造１０８に隣接してソース領域及びドレイン領域１０６、１０４が形成される。ゲート構造１０８は、ゲート誘電体１１２と、ゲート電極１２２と、コンタクト層１１０とを含む。コンタクト層１１０は、ソース領域１０６及びドレイン領域１０４にも形成される。基板１０２上には、ゲート構造１０８を覆うエッチング停止層１１６が形成される。エッチング停止層１１６は、ＳｉＮ層等のシリコン誘電体層とすることができる。エッチング停止層１１６の上には、コンタクト誘電体層１１８が堆積される。
次に、コンタクト誘電体層１１８はパターン付けされ、後続の金属被覆工程の間にコンタクトプラグを形成するのを容易にする開口部１２０（例えば、ビア又はトレンチ）がコンタクト誘電体層１１８に形成される。図６Ａに示すように、コンタクト誘電体層１１８は、更なるエッチングのいために、下にあるエッチング停止層１１６の一部分１５２、１５８（例えば、ソース領域１０６及びドレイン領域１０４上に形成されたエッチング停止層１１６の第１の部分１５２、及びゲート構造１０８の上のコンタクト層１１０上に形成されたエッチング停止層１１６の第２の部分１５８）を露出させるまでエッチングされている。従って、エッチング停止層１１６の第１の部分１５２及び第２の部分１５８は、下にあるコンタクト層１１０を更に露出させるエッチングのために露出される。
１つの実施形態では、コンタクト誘電体層１１８は、二酸化シリコン、有機ケイ酸塩、炭素ドープ酸化シリコン、リンケイ酸ガラス（ＰＳＧ）、ホウリンケイ酸ガラス（ＢＰＳＧ）、窒化シリコン、又はこれらの組み合わせ等の誘電体層とすることができる。ソース領域１０６及びドレイン領域１０４は、ｎ型又はｐ型のドープ単結晶シリコン等のドープポリシリコンによって製造することができる。コンタクト層１１０は、ケイ化物、シリコン系材料、ゲルマニウム系材料、或いはゲルマニウム及び／又は他のドーパントでドープされたシリコン系材料とすることができる。１つの実施形態では、コンタクト層１１０は、タングステン、ケイ化タングステン、チタン、ケイ化チタン、ケイ化コバルト、ケイ化ニッケル、又はこれらの組み合わせとすることができる金属ケイ化物層である。各層は、例えば、原子層堆積（ＡＬＤ）、循環層堆積（ＣＬＤ）、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、プラズマ強化化学蒸着（ＰＥＣＶＤ）、蒸着等のいずれか１つ又はそれ以上の堆積技術を用いて形成することができる。
段階５０４では、図６Ｂに示すように、基板１０２からエッチング停止層１１６の一部分１５２、１５８を除去するために、エッチング停止層エッチング工程が実施され、それによって下層１１０が露出される。エッチング停止層エッチング工程の間に、処理のために真空処理チャンバ３１９内にエッチングガス混合物が供給される。１つの実施形態では、エッチングガス混合物は、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスのうちの少なくとも一方を含む。ハロゲン化炭素ガスは、フッ化炭素、ハイドロフルオロカーボン、フルオロクロロカーボン、及び炭化水素を含むことができるが、これらに限定されない。ハロゲン化炭素ガス及びハロゲン化炭化水素ガスは、ｘ、ｙ、及びｚが整数であり、ｘが１と１０との間の範囲を有し、ｙが０と２２との間の範囲を有し、ｚが０と２２との間の範囲を有する、化学式ＣxＨyＡz（Ａは、Ｆ、Ｃｌ、Ｂｒ、及び同様のもののうちの少なくとも１つを含むハロゲン元素を表す）を有することができる。ハロゲン化炭素ガス又はハロゲン化炭化水素ガスの適切な例は、ＣＨ2Ｆ2、ＣＦ4、ＣＨＦ3、ＣＦ3（ＣＦ2）5（ＣＨ2）2ＳｉＣｌ3、ＣＨ3Ｆ、Ｃ4Ｆ8、及び同様のものを含む。例示的な実施形態では、エッチングガス混合物は、ハロゲン化炭化水素ガスを含む。１つの実施形態では、エッチング停止層１１６をエッチングするために用いられるハロゲン化炭化水素ガスはＣＨ2Ｆ2である。ハロゲン化炭素ガス又はハロゲン化炭化水素ガスは、約５ｓｃｃｍと約２０００ｓｃｃｍとの間の体積流量で真空処理チャンバ３１９内に供給することができる。
１つの実施形態では、エッチングガス混合物を真空処理チャンバ３１９に送るのを助けるために、エッチングガス混合物中に不活性ガス又はキャリアガス等の他の種類のガスを供給することもできる。不活性ガス又はキャリアガスの適切な例は、Ａｒ、Ｈｅ、Ｎ2、Ｏ2、Ｎ2Ｏ、ＮＯ2、ＮＯ、及び同様のもののうちの少なくとも１つを含む。１つの実施形態では、不活性ガス又はキャリアガスは、真空処理チャンバ３１９内に約１０ｓｃｃｍと約５０００ｓｃｃｍとの間の体積流量で供給することができる。
エッチングガス混合物が真空処理チャンバ３１９内に供給される間に、幾つかの処理パラメータを調整することもできる。１つの実施形態では、エッチングガス混合物の存在下で、チャンバ圧が調整される。１つの例示的な実施形態では、真空処理チャンバ３１９内の処理圧が、約１０ミリトルから約１０００ミリトルの間に、例えば３００ミリトルに調整される。エッチングガス混合物から形成されるプラズマを維持するために、ＲＦ電源電力を供給することができる。例えば、真空処理チャンバ３１９の内部でプラズマを維持するために、約１００ワットから約１０００ワットの電力を供給することができる。エッチングガス混合物は、約５ｓｃｃｍから約５０００ｓｃｃｍの間の速度でチャンバ内に流し込むことができる。基板の温度は、摂氏約１５度から摂氏約３００度の間に維持される。
段階５０６では、基板表面から自然酸化物を除去する自然酸化物除去工程が実施される。コンタクト層１１０の表面に形成された自然酸化物は、半導体材料の電気抵抗を高め、形成されるコンタクト層の電気導電率に悪影響を及ぼす可能性がある。従って、作動電子デバイスを相互接続するための金属コンタクト又は導電体を形成する前に、自然酸化物を除去することが望ましい。従って、段階５０６において実施される自然酸化物除去工程は、コンタクト層１１０の表面から自然酸化物及び望ましくないシリコン汚染物質を効率的に除去し、それによって、良好な金属コンタクト表面を形成する低いコンタクト抵抗の表面を提供する。
段階５０６で説明した自然酸化物除去工程は、３段階洗浄工程（図５に５０６ａ、５０６ｂ、及び５０６ｃとして示す）を含むことができる。３段階洗浄工程は、真空を壊すことなく又は異なるチャンバ間で移送を行うことなく、単一のチャンバ内の連続工程として実施することができる。３段階洗浄工程は、自然酸化物を除去し、同時にコンタクト誘電体層１１８の側壁を、自然酸化物除去工程の間の損傷から保護する化学反応工程を用いる。従来の物理的スパッタリング洗浄工程とは異なり、本明細書で用いる洗浄工程は、侵食性のイオン衝撃工程を用いることなく自然酸化物を除去するために、コンタクト層１１０の表面に形成された自然酸化物と化学反応することができる。そうすることによって、自然酸化物除去工程の後に変化することなく、開口部１２０（例えば、ビア又はトレンチ）の臨界寸法及び幾何学構成を保持及び維持することができる。
第１の部分段階５０６ａでは、ポリマー堆積工程を実施するために、図３に示す真空処理チャンバ３１９等の真空処理チャンバに、ポリマーガス混合物が供給される。ポリマー堆積工程は、図６Ｃに示すように、コンタクト誘電体層１１８の頂部６１０、側壁６０８、及び底部６０４、６０６（コンタクト層１１０の上の）の上にポリマー層６０２を形成する。段階５０６ａにおいて供給されるポリマーガス混合物は、エッチング停止層１１６をエッチングするために利用される、段階５０４で供給されるエッチングガスと同様とすることができるので、段階５０４で説明した工程と段階５０６ａで説明した工程との両方を実施するために同じ処理チャンバを利用することができ、その結果、基板１０２は、真空下にある同じ処理チャンバに留めることができ、それによって、異なるチャンバ間における基板１０２の移送中の汚染の危険性、又は基板１０２を酸化環境に暴露する危険性が低下する。基板１０２を真空環境の下に維持することによって、自然酸化物の再成長、及び粒子又は他の汚染源の導入を排除及び低減することができ、それによって、良好な電気品質及び電気的統合性能の制御が可能になる。更に、段階５０４におけるエッチング停止層エッチング工程と、段階５０６ａにおけるポリマー堆積工程とを同じチャンバ内で実施することができることから、自然酸化物除去工程の前に基板表面を洗浄するために、前述の図２の段階２０２で説明した補足的な湿式洗浄工程を用いる従来手法を効果的に排除することができ、それによって製造コスト及び製品生産サイクルの時間が削減される。
１つの実施形態では、処理チャンバ３１９に供給されるポリマーガスは、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスのうちの少なくとも一方を含むことができる。ハロゲン化炭素ガス及びハロゲン化炭化水素ガスは、ｘ、ｙ、ｚが整数であり、ｘが１と１０との間の範囲を有し、ｙが０と２２との間の範囲を有し、ｚが０と２２との間の範囲を有する、化学式ＣxＨyＡz（Ａは、Ｆ、Ｃｌ、Ｂｒ、及び同様のもののうちの少なくとも１つを含むハロゲン元素を表す）を有することができる。ハロゲン化炭素ガス及びハロゲン化炭化水素ガスの適切な例は、ＣＨ2Ｆ2、ＣＦ4、ＣＨＦ3、ＣＦ3（ＣＦ2）5（ＣＨ2）2ＳｉＣｌ3、ＣＨ3Ｆ、Ｃ4Ｆ8、及び同様のものを含むことができる。１つの実施形態では、コンタクト誘電体層１１８の頂部６１０、側壁６０８、及び底部６０４、６０６（コンタクト層１１０の上の）を形成するために用いられるハロゲン化炭素ガスはＣＨ2Ｆ2である。ハロゲン化炭素ガス又はハロゲン化炭化水素ガスは、処理チャンバ３１９内に約５ｓｃｃｍと約２０００ｓｃｃｍとの間の体積流量で供給することができる。
１つの実施形態では、基板１０２上に形成されるポリマー層６０２は、底部６０４の上よりもコンタクト誘電体層１１８の頂部６１０の上で大きい厚みを有することができる。ポリマー層６０２を形成する間に存在する反応性イオンは、コンタクト誘電体層１１８の底部６０４に至るまで効率良く下がることができないことから、底部６０４の上（コンタクト層１１０の直ぐ上）に形成されるポリマー層６０２の厚みは、頂部６０２の上に形成されるポリマー層６０２の厚みよりも比較的に肉薄となる可能性がある。１つの実施形態では、コンタクト誘電体層１１８の頂部の上に形成されるポリマー層６０２は、底部６０４の上に形成されるものよりも約１００パーセントと３００パーセントとの間だけ大きい厚みを有することができる。従って、ポリマー層は、基板１０２上に非共形かつ不均一に形成される。
ポリマー堆積工程の間に、堆積工程を制御する幾つかの処理パラメータを調整することができる。１つの例示的な実施形態では、真空処理チャンバ３１９内の処理圧が、約１０ミリトルから約２０００ミリトルの間に、例えば約３００ミリトルに調整される。ポリマーガス混合物から形成されるプラズマを維持するために、ＲＦ電源電力を供給することができる。例えば、真空処理チャンバ３１９の内部でプラズマを維持するために、約２００ワットから２０００ワットの電力を供給することができる。ポリマーガス混合物は、チャンバ内に約２０ｓｃｃｍから約５０００ｓｃｃｍの間の速度で流入することができる。基板の温度は、摂氏約１５度から摂氏約３００度の間に維持される。
第２の部分段階５０６ｂでは、図６Ｄに示すように、下にあるコンタクト層１１０を露出させるために、基板から自然酸化物を除去することに加えて、基板１０２からポリマー層６０２の一部分をエッチングするポリマーエッチング工程が実施される。ポリマーエッチング工程の間には、ポリマー層６０２内に存在するイオンを活性化させるために、真空処理チャンバ３１９にエッチングガス混合物が供給される。活性化されたイオンは、続いて基板上の自然酸化物と化学反応し、真空処理チャンバ３１９から容易に排気される揮発性ガス副生成物が形成される。例えば、反応中には、ポリマー層６０２から活性化された炭素イオン（又は、例えば他の反応性イオン）が励起され、自然酸化物内に形成された酸素イオン、シリコンイオン、及び／又は窒素イオンと反応し、それによって、真空処理チャンバ３１９から容易に排気される気相の酸化炭素、シリコン化学種、窒素含有酸化炭素が形成される。
第２の部分段階５０６ｂにおいてポリマーエッチング工程を実施する場合、エッチングガス混合物から分離されたイオンを基板表面に向かって加速及び駆動するために、エッチング工程の間にＲＦバイアス電力が供給される。例えば、この場合、加速されたイオンの第１の部分は、基板１０２の頂部表面６１０に駆動され、一方で、加速されたイオンの第２の部分は、開口部１２０内でコンタクト層１１０の上のコンタクト誘電体層１１８の底部６０４に至る深いところに駆動される。エッチング工程の間に供給されるＲＦバイアス電力は、異方性エッチング工程を可能にするのを助け、それによって、加速されたイオンが、開口部１２０を底部６０６、６０４に至るまで深く下へ進むように効率良く駆動され、ポリマー層６０２の下に存在する自然酸化物との化学反応が活性化される。加速されたイオンがポリマー層６０２内で自然酸化物と反応して揮発性ガス副生成物が形成された後に、自然酸化物は、続いて基板表面から効率良く除去される。
１つの実施形態では、第２の部分段階５０６ｂで供給されるエッチングガス混合物は、少なくとも、Ａｒ又はＨｅ等の不活性ガス、Ｎ2、Ｎ2Ｏ、ＮＯ2、ＮＯ、又は同様のもの等のキャリアガス、ＨＦ、ＣＦ4、Ｃｌ2、又は同様のもの等のハロゲン含有ガス、或いは自然酸化物と化学反応することができる他の適切なガスを含む。例示的な実施形態では、第２の部分段階５０６ｂで供給されるエッチングガス混合物はＡｒガスである。Ａｒガスは、ポリマー層６０２内のイオンを励起及び活性化するのに十分な運動量を与え、更に、励起／活性化されたイオンを、コンタクト層１１０上に形成された自然酸化物と反応するように開口部１２０を通じて更に下へと送ることができると考えられる。更に、前述のように、コンタクト誘電体層１１８の頂部６１０の上に形成されるポリマー層６０２の厚みは、底部６０４、６０６の上に形成されるポリマー層６０２よりも大きい。従って、底部６０４、６０６にあるポリマー層６０２がエッチング工程の間に実質的に使い尽くされ、除去のために下にある自然酸化物が露出された場合でも、コンタクト誘電体層１１８の頂部６１０にあるポリマー層６０２は、ある程度の残留厚を依然として有することができ、それによって頂部６１０が過度のエッチングから保護される。従って、ポリマー層６０２の非共形堆積は、不都合に頂面６１０を過度にエッチングすることなく、開口部１２０の深い底部６０４、６０６の上に形成された自然酸化物を除去するのを助けることができると考えられる。更に、異方性エッチング工程は、頂部６１０及び開口部１２０の側壁６０８の上に形成されたポリマー層６０２に対する侵食を最小限に抑えることから、側壁６０８を、底部６０４、６０６の上の自然酸化物が除去される間に不適当に損傷することなく、基板１０２上に残っているポリマー層６０２によって依然として保護することができる。
１つの実施形態では、部分段階５０６ｂで供給されるエッチングガス混合物は、約５０ｓｃｃｍと約２０００ｓｃｃｍとの間の流量に制御されたＡｒである。
自然酸化物エッチング工程の間に、エッチング工程を制御するために、幾つかの処理パラメータを調整することができる。１つの例示的な実施形態では、真空処理チャンバ３１９内の処理圧は、約１００ミリトルと約３００ミリトルとの間等の約２０ミリトルから約２０００ミリトルの間に、例えば、約２６０ミリトルに調整される。エッチングガス混合物内のプラズマを維持するために、ＲＦ電源電力を供給することができる。例えば、真空処理チャンバ３１９の内部でプラズマを維持するために、約１００ワットから約２０００ワットの電力を供給することができる。バイアス電力を供給してイオンを基板表面に向かう方向に加速するために、約８０ワットと約２００ワットとの間等の約５０ワットと約５００ワットとの間の、例えば約１５０ワットのＲＦバイアス電力を台座３２１に供給することもできる。エッチングガス混合物は、チャンバ内に約２０ｓｃｃｍから約５０００ｓｃｃｍの間の速度で流入することができる。基板の温度は、摂氏約１５度から摂氏約３００度までの間に維持される。
部分段階５０６ｃでは、図６Ｅに示すように、基板１０２からポリマー層６０２又はその他の残留炭素残渣を除去するために、灰化工程が実施される。結果的に、ポリマー層６０２は、エッチング工程（例えば、自然酸化物除去工程）の間に基板表面上に形成されることから、エッチング工程が完了した後に、コンタクト誘電体層１１８の側壁６０８及び／又は頂部６１０の上に残っているポリマー層６０２等の、残留ポリマー層６０２又はその他の残渣を基板１０２から除去するために、灰化工程が実施される。灰化工程は、酸素含有ガス、水素含有ガス、又は不活性ガスのうちの少なくとも１つを含む灰化ガスを真空処理チャンバ３１９内に供給してポリマー層６０２と反応させ、チャンバから排気することができる酸化炭素ガス、炭化水素ガス、又はその他の炭素含有ガスを形成することによって実施することができる。１つの実施形態では、灰化工程を実施するために利用することができる灰化ガスは、Ｏ2、Ｈ2、Ｈ2Ｏ、Ｈｅ、Ａｒ、Ｏ3、及び同様のものを含む。別の実施形態では、灰化工程を実施するために利用される灰化ガスは、Ｈｅ、Ａｒ、及び同様のもの等の不活性ガスで希釈することができるＨ2等の水素含有ガスを含む。水素含有ガス等の灰化ガスが利用される場合、灰化ガスは、基板の表面上での酸化物の再形成を防止するために、無酸素のものとすることができる。
灰化工程の間には、灰化工程を制御するために、幾つかの処理パラメータを調整することができる。１つの例示的な実施形態では、真空処理チャンバ３１９の処理圧は、約１０ミリトルから約２０００ミリトルの間に、例えば８０ミリトルに調整される。エッチングガス混合物でプラズマを維持するために、ＲＦ電源電力を供給することができる。例えば、真空処理チャンバ３１９の内部でプラズマを維持するために、約１００ワットから約２００ワットの電力を供給することができる。灰化ガス混合物は、約２０ｓｃｃｍから約５０００ｓｃｃｍの間の速度でチャンバ内に流入することができる。基板の温度は、摂氏約１５度から摂氏約３００度の間に維持される。
段階５０８では、自然酸化物を基板１０２から除去した後に、図６Ｆに示すように、洗浄されたコンタクト表面は、ビア、ライン、及びその他の相互接続特徴部を形成する金属被覆のための準備が整う。結果的に、障壁層６２０を形成する障壁層堆積工程、及びコンタクトプラグ６２２を形成するコンタクトプラグ堆積工程を含む金属被覆工程が実施される。１つの実施形態では、障壁層堆積工程は、ＣＶＤ工程、ＭＯＣＶＤ工程、ＡＬＤ工程、ＬＰＣＶＤ工程、ＰＶＤ工程、或いはチタン、窒化チタン、ケイ化窒化チタン、タングステン、窒化タングステン、ケイ化窒化タングステン、タンタル、窒化タンタル、ケイ化窒化タンタル、又はこれらの組み合わせ等の金属又は金属窒化物を形成するように構成される何らかの適切な堆積工程とすることができる。また、コンタクトプラグ堆積工程は、ＣＶＤ工程、ＭＯＣＶＤ工程、ＡＬＤ工程、ＬＰＣＶＤ工程、ＰＶＤ工程とすることができ、或いはシード層、核形成、バルク層、充填層、又は相互接続部を形成するために用いることができる他の適切な導電性金属層を形成するように構成された何らかの適切な堆積工程とすることができる。コンタクトプラグの適切な例は、タングステン、銅、チタン、アルミニウム、タンタル、ルテニウム、コバルト、これらの合金、又はこれらの組み合わせとすることができる。
段階５０６で説明した自然酸化物除去工程は、シリコン又はゲルマニウムのうちの少なくとも一方を含む表面から酸化物を除去するためにも有効である。これらの表面は、３段階洗浄工程（図５の部分段階５０６ａ、５０６ｂ、及び５０６ｃとして示す）を利用して除去することができるＳｉＯx及びＧｅＯx等の酸化物を含むことができる。３段階洗浄工程は、真空を壊すことなく又は異なるチャンバ間で移送を行うことなく、単一のチャンバ内の連続工程として実施することができる。
従って、例えば、コンタクト構造を形成して、コンタクト構造の金属ケイ化物層上の自然酸化物を除去するために、シリコン及びゲルマニウムのうちの少なくとも一方を含む表面から酸化物を除去するための方法及び装置が提供される。本方法及び装置は、エッチング停止層エッチング工程及び自然酸化物除去工程の両方を単一のチャンバ内で好都合に統合し、それによって、基板移送工程の間の自然酸化物の成長及び他の汚染物質の再堆積物への暴露を排除する。更に、本方法及び装置は、コンタクト構造の幾何学構成及びコンタクト構造内に形成されたトレンチ又はビアの臨界寸法を不都合に変化させることなく、金属ケイ化物層から自然酸化物を効率良く除去する改善された３段階化学反応工程も提供する。
前記は本発明の実施形態に向けられているが、本発明の基本的な範囲から逸脱することなく、本発明の他の更なる実施形態を考案することができ、本発明の範囲は、以下の特許請求によって決定される。
５０２ 基板を処理チャンバ内に供給する。
５０４ 処理チャンバ内でエッチング停止層エッチング工程を実施する。
５０６ 同じチャンバ内で自然酸化物除去工程を実施する。
５０６ａ コンタクト誘電体層の側壁上にポリマー層を形成する。
５０６ｂ エッチング工程を実施し、基板上の自然酸化物をエッチングして除去する。
５０６ｃ 灰化工程を実施して、基板上に残っている残存ポリマー層を除去する。
５０８ 障壁層堆積及び金属堆積を実施して、コンタクト金属被覆工程を完了する。

Claims (22)

  1. 基板上に配置された表面から酸化物を除去するための方法であって、
    前記基板が配置される真空処理チャンバ内にハロゲン化炭素ガス又はハロゲン化炭化水素ガスを供給することによって前記基板のシリコン又はゲルマニウムのうちの少なくとも一方を含む表面上に形成された酸化物層上にポリマー層を形成する段階と、
    前記ポリマー層を、前記酸化物層と反応して気相副生成物を形成するように活性化する段階と、
    灰化工程を実施して、前記基板から前記ポリマー層を除去する段階と、
    を含む方法。
  2. 前記ポリマー層を活性化する段階は、真空処理チャンバ内に不活性ガスを供給する段階を更に含む、請求項１に記載の方法。
  3. 前記灰化工程を実施する段階は、真空処理チャンバ内に無酸素水素含有ガスを供給する段階を更に含む、請求項１に記載の方法。
  4. 前記ポリマー層を活性化する段階は、前記不活性ガスを供給する間に、前記処理チャンバにＲＦバイアス電力を供給する段階を更に含む、請求項２に記載の方法。
  5. 前記ハロゲン化炭化水素ガスは、ＣＨ2Ｆ2である、請求項１に記載の方法。
  6. 前記表面は、金属ケイ化物である、請求項１に記載の方法。
  7. 前記酸化物は、ＧｅＯxである、請求項１に記載の方法。
  8. 基板上にコンタクト構造を形成するための方法であって、
    ポリマーガス混合物を真空処理チャンバ内に供給して、コンタクト誘電体層を貫通して形成された開口部を通じて露出される、シリコン又はゲルマニウムのうちの少なくとも一方を含む表面上に存在する酸化物層上にポリマー層を形成する段階と、
    前記ポリマー層を前記酸化物層と反応させて気相副生成物を形成することによって金属ケイ化物層上に形成された前記酸化物層を除去するためにエッチングガス混合物を供給する段階と、
    灰化工程を実施して、前記基板上に残っている前記ポリマー層を除去する段階と、
    を含む方法。
  9. 前記ポリマーガス混合物を供給する段階は、前記コンタクト誘電体層の頂部、前記コンタクト誘電体層の前記開口部の側壁、及び前記金属ケイ化物層の表面上に前記ポリマー層を形成する段階を更に含む、請求項８に記載の方法。
  10. 前記コンタクト誘電体層の前記頂部の上に形成される前記ポリマー層は、前記金属ケイ化物層の前記表面上に形成される前記ポリマー層の厚みよりも約１００パーセントと約３００パーセントとの間だけ厚い厚みを有する、請求項９に記載の方法。
  11. 前記ポリマーガス混合物は、ＣＨ2Ｆ2、ＣＦ4、ＣＨＦ3、ＣＦ3（ＣＦ2）5（ＣＨ2）2ＳｉＣｌ3、ＣＨ3Ｆ、及びＣ4Ｆ8からなる群から選択されるハロゲン化炭素ガス又はハロゲン化炭化水素ガスを含む、請求項８に記載の方法。
  12. 前記エッチングガス混合物を供給する段階は、前記エッチングガス混合物を前記真空処理チャンバ内に供給する間に、前記基板にＲＦバイアス電力を供給する段階を更に含む、請求項８に記載の方法。
  13. 前記エッチングガス混合物は、不活性ガスを含む、請求項８に記載の方法。
  14. 前記金属ケイ化物層と前記コンタクト誘電体層との間に、エッチング停止層が配置される、請求項８に記載の方法。
  15. 前記表面は、金属ケイ化物である、請求項８に記載の方法。
  16. 前記酸化物は、ＧｅＯxである、請求項８に記載の方法。
  17. 基板上にコンタクト構造を形成するための方法であって、
    真空処理チャンバ内に配置された基板上に形成されたエッチング停止層をエッチングして、前記エッチング停止層の下に形成された下層の、シリコン又はゲルマニウムのうちの少なくとも一方を含む表面上に形成された酸化物層を露出させる段階と、
    前記下層の表面上に形成された酸化物層を、同じ真空処理チャンバ内で除去する段階と、
    を含み、
    前記下層の表面上に形成された酸化物層を除去する段階は、
    前記下層の表面上に形成された酸化物層上にポリマー層を形成する段階であって、前記真空処理チャンバ内にハロゲン化炭素ガス又はハロゲン化炭化水素ガスを含むポリマーガス混合物を供給することを含む、前記ポリマー層を形成する段階と、
    前記ポリマー層を、前記酸化物層と反応するように活性化する段階と、
    灰化工程を実施して、前記基板から前記ポリマーを除去する段階と、
    を含む方法。
  18. 前記エッチング停止層をエッチングする段階は、ＣＨ2Ｆ2、ＣＦ4、ＣＨＦ3、ＣＦ3（ＣＦ2）5（ＣＨ2）2ＳｉＣｌ3、ＣＨ3Ｆ、又はＣ4Ｆ8を含むエッチング停止層エッチングガス混合物を供給する段階を更に含む、請求項１７に記載の方法。
  19. 前記ポリマーガス混合物は、ＣＨ2Ｆ2、ＣＦ4、ＣＨＦ3、ＣＦ3（ＣＦ2）5（ＣＨ2）2ＳｉＣｌ3、ＣＨ3Ｆ、又はＣ4Ｆ8を含む、請求項１７に記載の方法。
  20. 前記ポリマー層を酸化物層と反応するように活性化する段階は、前記ポリマー層を活性化する間に、前記基板にＲＦバイアス電力を供給する段階を更に含む、請求項１７に記載の方法。
  21. 前記下層は、金属ケイ化物である、請求項１７に記載の方法。
  22. 前記酸化物は、ＧｅＯxである、請求項１７に記載の方法。
JP2013557775A 2011-03-04 2012-03-02 コンタクト洗浄のための方法 Expired - Fee Related JP5986591B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161449410P 2011-03-04 2011-03-04
US61/449,410 2011-03-04
PCT/US2012/027592 WO2012122052A2 (en) 2011-03-04 2012-03-02 Methods for contact clean

Publications (2)

Publication Number Publication Date
JP2014511577A JP2014511577A (ja) 2014-05-15
JP5986591B2 true JP5986591B2 (ja) 2016-09-06

Family

ID=46753592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557775A Expired - Fee Related JP5986591B2 (ja) 2011-03-04 2012-03-02 コンタクト洗浄のための方法

Country Status (6)

Country Link
US (1) US8642473B2 (ja)
JP (1) JP5986591B2 (ja)
KR (1) KR101956347B1 (ja)
CN (1) CN103443906B (ja)
TW (1) TWI478225B (ja)
WO (1) WO2012122052A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
KR20140047917A (ko) * 2012-10-15 2014-04-23 삼성전자주식회사 반도체 장치의 제조 방법
US10727092B2 (en) * 2012-10-17 2020-07-28 Applied Materials, Inc. Heated substrate support ring
US9269562B2 (en) 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process
FR3013502A1 (fr) * 2013-11-20 2015-05-22 Commissariat Energie Atomique Procede de protection d’une couche de siliciure
FR3023970B1 (fr) * 2014-07-18 2016-08-05 Commissariat Energie Atomique Procede de formation d'ouvertures de contact pour un transistor
MY185098A (en) * 2014-08-29 2021-04-30 Mimos Berhad A method for manufacturing a large schottky diode
KR102276992B1 (ko) 2015-02-10 2021-07-14 삼성전자주식회사 반도체 장치의 제조방법
US9478628B1 (en) * 2015-09-14 2016-10-25 United Microelectronics Corp. Metal gate forming process
US10153199B2 (en) * 2016-03-25 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
US10804140B2 (en) 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
US11101365B2 (en) 2019-01-31 2021-08-24 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device and semiconductor device fabricated by the same
US11562909B2 (en) * 2020-05-22 2023-01-24 Applied Materials, Inc. Directional selective junction clean with field polymer protections
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법
US12057299B2 (en) * 2021-09-27 2024-08-06 Applied Materials, Inc. Methods for selective removal of contact oxides

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261017B1 (ko) 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US6348376B2 (en) 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
KR100275727B1 (ko) 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
JP3955386B2 (ja) 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
KR100319888B1 (ko) 1998-06-16 2002-01-10 윤종용 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
KR100287180B1 (ko) 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
KR100331544B1 (ko) 1999-01-18 2002-04-06 윤종용 반응챔버에 가스를 유입하는 방법 및 이에 사용되는 샤워헤드
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6511539B1 (en) 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
FI117942B (fi) 1999-10-14 2007-04-30 Asm Int Menetelmä oksidiohutkalvojen kasvattamiseksi
US6475276B1 (en) 1999-10-15 2002-11-05 Asm Microchemistry Oy Production of elemental thin films using a boron-containing reducing agent
KR100304714B1 (ko) 1999-10-20 2001-11-02 윤종용 금속 할로겐 가스를 사용한 반도체 소자의 금속 박막 형성방법
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
FI20000099A0 (fi) 2000-01-18 2000-01-18 Asm Microchemistry Ltd Menetelmä metalliohutkalvojen kasvattamiseksi
US6251242B1 (en) 2000-01-21 2001-06-26 Applied Materials, Inc. Magnetron and target producing an extended plasma region in a sputter reactor
US6277249B1 (en) 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
AU2001245388A1 (en) 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
FI117979B (fi) 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
KR100363088B1 (ko) 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
TW508658B (en) 2000-05-15 2002-11-01 Asm Microchemistry Oy Process for producing integrated circuits
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6585823B1 (en) 2000-07-07 2003-07-01 Asm International, N.V. Atomic layer deposition
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US6428859B1 (en) 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6416822B1 (en) 2000-12-06 2002-07-09 Angstrom Systems, Inc. Continuous method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6630201B2 (en) 2001-04-05 2003-10-07 Angstron Systems, Inc. Adsorption process for atomic layer deposition
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US6464779B1 (en) 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
JP3477462B2 (ja) * 2001-08-21 2003-12-10 松下電器産業株式会社 半導体装置の製造方法
US6607976B2 (en) 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
US20030059538A1 (en) 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6620956B2 (en) 2001-11-16 2003-09-16 Applied Materials, Inc. Nitrogen analogs of copper II β-diketonates as source reagents for semiconductor processing
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6884736B2 (en) * 2002-10-07 2005-04-26 Taiwan Semiconductor Manufacturing Co, Ltd. Method of forming contact plug on silicide structure
JP3976703B2 (ja) * 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US6878639B1 (en) * 2003-09-19 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Borderless interconnection process
KR100515370B1 (ko) 2003-12-31 2005-09-14 동부아남반도체 주식회사 반도체 소자의 플러그 제조 방법
JP4738178B2 (ja) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007012823A (ja) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW200733227A (en) * 2006-02-21 2007-09-01 Applied Materials Inc Removal of silicon oxycarbide from substrates
US7520969B2 (en) 2006-03-07 2009-04-21 Applied Materials, Inc. Notched deposition ring
CN101523611B (zh) * 2006-10-04 2012-07-04 株式会社半导体能源研究所 半导体器件及其制造方法
US20100258142A1 (en) * 2009-04-14 2010-10-14 Mark Naoshi Kawaguchi Apparatus and method for using a viscoelastic cleaning material to remove particles on a substrate
EP2430653B1 (en) * 2009-05-08 2019-03-13 1366 Technologies Inc. Porous lift-off layer for selective removal of deposited films

Also Published As

Publication number Publication date
KR20140016911A (ko) 2014-02-10
CN103443906B (zh) 2016-03-30
CN103443906A (zh) 2013-12-11
US8642473B2 (en) 2014-02-04
TW201239973A (en) 2012-10-01
TWI478225B (zh) 2015-03-21
JP2014511577A (ja) 2014-05-15
KR101956347B1 (ko) 2019-03-08
US20120225558A1 (en) 2012-09-06
WO2012122052A2 (en) 2012-09-13
WO2012122052A3 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
JP5986591B2 (ja) コンタクト洗浄のための方法
TWI693689B (zh) 半導體裝置及其形成方法
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
TWI672740B (zh) 用於圖案化的遮罩蝕刻
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
KR102703578B1 (ko) 선택적 금속 비아 충전을 위한 프로세스 통합 접근법
TWI830960B (zh) 低電阻接觸互連的方法與設備
US20230045689A1 (en) Method of forming interconnect for semiconductor device
WO2024107384A1 (en) Methods of removing metal oxide using cleaning plasma
US20230386822A1 (en) Semiconductor device pre-cleaning
US20240290655A1 (en) Selective via-fill with conformal sidewall coverage
TWI854537B (zh) 半導體裝置及其製造方法
US20240222192A1 (en) Selective metal selectivity improvement with rf pulsing
TWI844222B (zh) 半導體裝置及其形成方法
US20230009981A1 (en) Conductive structures and methods of formation
US20230386833A1 (en) Selective metal removal with flowable polymer
US7217660B1 (en) Method for manufacturing a semiconductor component that inhibits formation of wormholes
TW202435978A (zh) 使用清潔電漿移除金屬氧化物之方法
JP2024521844A (ja) 半導体構造の処理中に金属をエッチングすること
CN114078745A (zh) 互连结构及其形成方法
TW202326865A (zh) 凹陷的金屬蝕刻方法
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程
TW202018808A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160805

R150 Certificate of patent or registration of utility model

Ref document number: 5986591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees