TWI774688B - 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法 - Google Patents

蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法 Download PDF

Info

Publication number
TWI774688B
TWI774688B TW106128505A TW106128505A TWI774688B TW I774688 B TWI774688 B TW I774688B TW 106128505 A TW106128505 A TW 106128505A TW 106128505 A TW106128505 A TW 106128505A TW I774688 B TWI774688 B TW I774688B
Authority
TW
Taiwan
Prior art keywords
ulk
processing
features
microelectronic workpiece
layer
Prior art date
Application number
TW106128505A
Other languages
English (en)
Other versions
TW201822274A (zh
Inventor
孫興華
山村崇志
永井洋之
淺子龍一
凱蒂 瑪麗 路特克李
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201822274A publication Critical patent/TW201822274A/zh
Application granted granted Critical
Publication of TWI774688B publication Critical patent/TWI774688B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Dicing (AREA)

Abstract

本發明揭示用於處理微電子工件的實施例，該微電子工件具有包含超低介電常數（k ）（ULK）材料層的圖案化結構。尤其，本發明揭示在用於微電子工件之基板內之圖案化結構的蝕刻處理期間，沉積保護層以保護ULK特徵部的實施例。對於某些實施例而言，這些保護層係在蝕刻腔室內原位沉積。

Description

蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
本揭示內容係關於用於處理微電子工件的方法，且特別關於用於在微電子工件上產生圖案化結構的方法。 [相關申請案]
本專利申請案主張下列共同待審理之臨時專利申請案的優先權：於2016年8月26日申請的美國臨時專利申請案序號第62/380,006號，其發明名稱為“ALD-SiO2 Chamfer-Less-Flow for Dual Damascene Structure”，其全部內容於此藉由參照納入本案揭示內容。
半導體元件形成包含一系列關於在基板上之若干材料層的形成、圖案化及移除的製造技術。為了滿足當前及下一代半導體元件的物理及電機規範，處理流程正被要求改善各種效能參數，例如：電阻-電容（RC）延遲、功率消耗、及可靠度。舉例而言，對於某些實施例而言，超低介電（k ）（ULK）材料的完整性係影響這些特性的一個因素。此外，在由被包含在圖案化結構內之ULK材料（ULK特徵部）形成之特徵部的表面上形成之倒角角度的完整性，對於先進製造係亦重要的規範。ULK特徵部在蝕刻製程期間可能易受存在於電漿蝕刻化學品中之各種物質所損害。此損害可能有害地影響ULK材料的k 值，從而對所得的微電子元件之電性效能有不利的影響。此損害亦可能影響由於微電子工件之蝕刻處理導致之所得的輪廓及尺寸。此外，倒角角度（特別是在較小的節距處）亦可能減小及/或變圓，其可能進一步降低被製造之所得微電子元件的電性效能及可靠性。
圖1A-D（先前技術）提供用於諸如雙重鑲嵌製程流程之傳統製程流程的示例實施例，其中ULK材料係通常在用於在圖案化結構內形成溝槽及一個以上介層窗的電漿蝕刻中受到損害。首先參看圖1A（先前技術），顯示包含ULK材料層116之圖案化結構的實施例100。尤其，多個電性材料層係在基板120中形成。保護性襯墊118係加以形成以覆蓋基板120及接觸窗區域122。ULK材料層116係在保護性襯墊118上形成。硬遮罩（HM）層114係在ULK材料層116的頂部上形成。接觸層112及第二硬遮罩（HM）層110係在HM層114的頂部上形成及圖案化。有機層108係在圖案化的層110/112/114的頂部上形成且填充該圖案化層110/112。鈍化層106及抗反射塗層（ARC）層104係分別在有機層108的頂部上形成。最後，光阻（PR）層102係在ARC及鈍化層104/106的頂部上形成，且PR層102已被圖案化而形成開口124。應注意額外的（或較少的）製程流程步驟亦可被包含例如作為雙重鑲嵌製程流程的一部分。
注意保護性襯墊118可為例如下列材料的其中一或多者：包含但不限於SiN、SiOx 、SiC、氮摻雜的矽、金屬氧化物、金屬氮化物、金屬、NBLoK（氮載體低k 材料）、碳氮化矽（SiCN）、及/或其他期望的保護性襯墊材料。ULK材料層116可為例如下列材料的其中一或多者：包含但不限於SiCOH、緻密的SiCOH、多孔的SiCOH、其他多孔的介電材料、及/或其他ULK材料。HM層114可為例如下列材料的其中一或多者：包含但不限於TEOS（四乙氧基矽烷）、矽氧化物（SiOx ）、低溫矽氧化物、氮化矽（SiN）、犧牲性SiN、SiCOH、氮氧化矽（SiON）、及/或其他硬遮罩材料。接觸層112可為例如下列材料的其中一或多者：包括但不限於包含氮化鈦（TiN）的金屬氮化物、金屬氧化物、及/或其他金屬接觸材料。第二HM層110可為例如類似用於HM層114的材料。有機層108可為例如下列材料的其中一或多者：包含但不限於OPL（有機平坦化層）、SOH、SOC、及/或其他有機材料。鈍化層106可為例如下列材料的其中一或多者：包含但不限於非晶形氮氧化矽（SiON）膜、SiARC、SOG（旋塗玻璃）、低溫氧化物、氮化矽、氧化矽、氮氧化矽、TEOS、及/或其他鈍化材料。ARC層104可為例如下列材料的其中一或多者：包含但不限於基於矽的ARC材料、基於鈦的ARC材料、BARC（底部抗反射塗層）材料、類似用於有機層108的材料、及/或其他ARC材料。PR層102可為例如正型光阻材料或負型光阻。再次注意這些係提供作為示例材料，且亦可使用額外及/或不同的材料。
圖1B（先前技術）顯示一旦介層窗132已在圖案化結構內形成之圖案化結構的實施例130。介層窗132至少部分地延伸穿過ULK材料層116。對於某些實施例而言，介層窗132可能位在保護性襯墊118的頂部上或部分延伸進保護性襯墊118中。此外，鈍化層106、ARC層104、及PR層102已被移除。對於介層窗132的形成而言，可使用包含標準介電及有機蝕刻製程步驟的電漿蝕刻，且此電漿蝕刻可包括含有氟碳化物、氧、氮、氫、氬、及/或其他氣體的電漿。舉例而言，可使用氟及碳電漿乾蝕刻。此外，此電漿蝕刻可以具有不同之用於定向地蝕刻鈍化層106及ARC層104之放電電漿的幾個步驟加以完成，該鈍化層106及ARC層104係接著隨後在部分的介層窗形成之後被移除以曝露有機層108。其他變化亦可加以實施。
圖1C（先前技術）顯示在有機層108已被移除之後之圖案化結構的實施例140。有機層108的此移除曝露包含毗鄰ULK特徵部158之介層窗132的結構142。為了移除有機層108，可使用諸如一或更多氧化物及碳電漿乾蝕刻步驟之標準灰化製程以剝離有機層108。舉例而言，可使用標準灰化步驟，包含但不限於含有氧、二氧化碳、一氧化碳、氮、氫、甲烷、氬、及/或其他氣體的電漿蝕刻。此灰化製程步驟亦可藉由異地灰化器設備或系統加以執行。其他變化亦可加以實施。
圖1D（先前技術）顯示在已形成溝槽152之後之圖案化結構的實施例150。如所繪示，介層窗132亦已被蝕刻穿過保護性襯墊118的其餘部分且進入在所得的ULK特徵部158之任一側上的接觸區域156。倒角角隅154亦已在ULK特徵部158的邊上形成。這些倒角角隅154在移除有機層108及產生溝槽152的蝕刻製程期間易受損害。對於溝槽蝕刻，可使用氟及碳電漿蝕刻，且此電漿蝕刻可包括含有氟碳化物、氧、氮、氬、氫、甲烷、及/或其他氣體的電漿。此外，此電漿蝕刻可以具有不同之用於定向蝕刻之放電電漿的幾個步驟加以完成。其他變化亦可加以實施。
對於如關於圖1A-D（先前技術）部分顯示之傳統後段製程（BEOL）雙重鑲嵌結構整合一體式蝕刻流程而言，倒角角隅154係在形成圖1D（先前技術）顯示的溝槽152之溝槽蝕刻製程期間，大範圍地曝露於藉由自由基/離子轟擊的電漿蝕刻。舉例而言，用於ULK特徵部158的倒角角隅154係通常以比在ULK特徵部158之其他區域的ULK材料快得多的速率受到蝕刻，導致在倒角角隅154處之圓化及斬碎的結構。此外，ULK特徵部158可能受到移除圖1B（先前技術）中顯示之有機層108的電漿有機剝離蝕刻處理破壞。
在溝槽蝕刻處理及隨後的典型濕清潔製程之後，包含ULK特徵部158的雙重鑲嵌結構係通常藉由透過金屬化製程添加一或多個金屬層而加以金屬化（例如使用銅）。由於溝槽蝕刻製程導致之圓化及斬碎的倒角角隅154，在金屬層（例如銅）與下面接觸窗之間的距離變為短得多，此可能導致不期望的電短路，從而降低效能及壽命。就此而言，減少對ULK特徵部158之損害係期望的。
實施例係針對處理具有包含超低介電常數（k ）（ULK）材料層之圖案化結構的微電子工件加以描述。尤其，所揭示的實施例在用於微電子工件的基板內之圖案化結構的蝕刻處理期間沉積保護層以保護ULK特徵部。對於某些實施例而言，這些保護層係在蝕刻腔室內原位沉積。
對於一實施例而言，揭示一種處理微電子工件的方法，該方法包含：提供具有圖案化結構的一基板，該圖案化結構包含一有機層及一個以上超低介電常數（ULK）特徵部，其中該基板係一微電子工件的一部分；在該圖案化結構上執行一蝕刻製程，以曝露該一個以上ULK特徵部；執行一沉積製程以形成一保護層，以保護該一個以上ULK特徵部；執行一有機灰化製程以剝離該有機層，其中該保護層在該有機灰化製程期間保護該一個以上ULK特徵部；及執行一額外的蝕刻製程以移除該保護層，其中該保護層在該額外的蝕刻製程期間至少部分地保護該一個以上ULK特徵部。
在額外的實施例中，該微電子工件係配置在用於一製造系統的一蝕刻腔室內，且該沉積製程係在不將該微電子工件自該蝕刻腔室移除的情況下加以執行。在進一步的實施例中，該沉積製程包含該圖案化結構上之含氧化物層的原子層沉積（ALD）。在又進一步的實施例中，該含氧化物層係SiO2 膜。
在額外的實施例中，該有機灰化製程及該額外的蝕刻製程各包含一電漿蝕刻製程。
在額外的實施例中，該蝕刻製程包含一介層窗蝕刻製程，用以打開毗鄰該一個以上ULK特徵部之該圖案化結構內的一個以上介層窗。在進一步的實施例中，該額外的蝕刻製程包含一溝槽蝕刻製程，用以形成一個以上溝槽及該一個以上介層窗並移除該保護層，該保護層在該溝槽蝕刻製程期間至少部分地保護該一個以上ULK特徵部。
在額外的實施例中，倒角角度（q）係形成在該一或更多ULK特徵部之一或更多角隅的表面內。在進一步的實施例中，該倒角角度（q）係形成為使得85°≤q≤90°。在又進一步的實施例中，該倒角角度（q）係形成為使得40°≤q≤85°。
在額外的實施例中，該保護層係在該沉積製程之後部分地被移除，以留下保護該一個以上ULK特徵部的一或更多柱。在進一步的實施例中，該方法亦包含在該沉積製程之前使用該有機層的厚度控制該一或更多柱的高度。在又進一步的實施例中，該一或更多柱的高度係基於在該蝕刻製程中形成之溝槽的深度而加以選擇。
在額外的實施例中，該有機灰化製程部分地移除該保護層，以留下一個以上保護塞以保護該一個以上ULK特徵部。在進一步的實施例中，該保護層係有機膜。
在額外的實施例中，該沉積製程形成一薄保護層，該薄保護層覆蓋該圖案化結構並部分地填充該一個以上介層窗。在進一步的實施例中，該薄保護層係有機膜，且其中該有機灰化製程部分地移除該薄保護層。在又進一步的實施例中，該沉積製程及該有機灰化製程係循環地重複，直到該一個以上介層窗係在該有機膜內受到填充，而留下一個以上保護塞以保護該一個以上ULK特徵部。
在額外的實施例中，該有機灰化製程係加以執行，以在執行該沉積製程以形成該保護層之前移除該有機層。在進一步的實施例中，該有機灰化製程部分地移除該保護層，以留下一個以上保護塞以保護該一個以上ULK特徵部。在又進一步的實施例中，該保護層係有機膜。
在額外的實施例中，該方法更包含執行一金屬化製程以在ULK特徵部上形成金屬層。在進一步的實施例中，該金屬層包含銅。
在額外的實施例中，該一個以上ULK特徵部具有3.3以下的介電常數（k ），使得k ≤3.3。在進一步的實施例中，該一個以上ULK特徵部具有2.0至3.3的介電常數（k ），使得2.0≤k ≤3.3。
若需要，不同及額外的特徵、變化、及實施例可加以實施，且亦可使用相關的系統及方法。
實施例係針對處理具有包含超低介電常數（k ）（ULK）材料層之圖案化結構的微電子工件加以描述。尤其，所揭示的實施例在用於微電子工件的基板內之圖案化結構的蝕刻處理期間沉積保護層以保護ULK特徵部。對於某些實施例而言，這些保護層係在蝕刻腔室內原位沉積。
隨著半導體元件工業進展至更小的臨界尺寸，已增加開發滿足或超越當前及下一代元件之電性、物理、及可靠度規格之新製程流程的必要性。如上所述，對於典型製程流程之這些較小關鍵尺寸所遇到的兩個問題是：在蝕刻處理期間對超低介電常數（k ）（ULK）材料層的損害、及所得之ULK特徵部的倒角角度劣化。此處描述的實施例提供方法，藉由該方法，對ULK層的損害及對ULK特徵部之倒角角度的損害兩者可以對製程生產率最小改變加以解決。對於所描述的實施例而言，部分或完全填充圖案化結構之開口特徵部的保護層（例如：有機膜、含氧化物層、聚合物層等）係加以沉積，該圖案化結構包含：（1）一個以上ULK特徵部，及（2）毗鄰曝露ULK特徵部之側壁之該ULK特徵部的一個以上介層窗或其他結構類型。對於某些實施例而言，蝕刻腔室係用以在蝕刻腔室內原位沉積保護層（例如：有機膜、含氧化物層、聚合物層等），該保護層部分或完全填充圖案化結構的開口特徵部，該圖案化結構包含：（1）一個以上ULK特徵部，及（2）毗鄰曝露ULK特徵部之側壁之該ULK特徵部的一個以上介層窗或其他結構類型。在隨後的蝕刻製程步驟期間，保護層保護ULK特徵部免於受損，並保護ULK特徵部的一個以上角隅及/或側壁免於被腐蝕。就此而言，所揭示的實施例顯著減少所得的ULK特徵部之倒角角隅之不期望的圓化邊緣。所揭示的實施例亦可用以產生在約85°至約90°之間（例如：85°≤θ≤90°）之ULK特徵部之角隅的倒角角度（θ，如圖5F所示）。進一步注意對於ULK特徵部之角隅而言，接近約90°的倒角角度係被視為無倒角的角隅，且毗鄰具有接近約90°的倒角角度之角隅的ULK特徵部之介層窗被視為無倒角的介層窗。
圖2係用於沉積保護層以保護ULK特徵部之製造方法之示例實施例200的流程圖。在方塊202中，圖案化結構係在用於微電子工件的基板上加以提供，且此圖案化結構包含一個以上ULK材料層。在方塊204中，一個以上介層窗或其他結構類型係在毗鄰一個以上ULK特徵部的圖案化結構內被部分或完全打開。在方塊206中，保護層係加以沉積以保護該一個以上ULK特徵部。進一步注意對於某些實施例而言，保護層的此沉積可在蝕刻腔室內原位執行（即，不從蝕刻處理腔室移除微電子工件）。在方塊208中，執行一個以上額外的蝕刻製程步驟，但該保護層至少部分地保護該一個以上ULK特徵部。在方塊210中，保護層係依需要或期望加以移除，以曝露該一個以上ULK特徵部。在方塊212中，依期望執行一個以上額外的製程步驟，諸如額外的蝕刻製程或金屬化製程步驟，以進一步製造微電子工件。進一步注意對於某些實施例而言，方塊208中之額外的蝕刻製程步驟及方塊210中之保護層的移除亦可在蝕刻腔室之內原位執行（即，不從蝕刻處理腔室移除微電子工件）。
應注意各種不同的材料可針對ULK材料層的形成加以使用。ULK材料係具有相對於二氧化矽（SiO2 ）之介電常數（3.9）非常低之介電常數的材料。舉例而言，具有3.3以下（例如：k ≤3.3）之介電常數且較佳是具有2.0至3.3（例如：2.0≤k ≤3.3）之介電常數的材料，可用作此處描述之ULK材料層之形成的ULK材料。示例材料包含但不限於SiCOH、緻密的SiCOH、多孔的SiCOH、其他多孔的介電材料、及/或其他具有3.3以下（例如：k ≤3.3）、且較佳是在3.3和2.0之間（例如：2.0≤k ≤3.3）之介電常數的ULK材料。
如上所述，這些ULK材料係由於蝕刻處理及相關的化學品而易受損害及/或劣化。因此，在所揭示的實施例中，工件製造方法沉積保護層，以在繼續蝕刻製程之前部分或完全地填充圖案化的結構，以在隨後的蝕刻製程步驟（例如：灰化製程步驟、溝槽製程步驟等）期間保護ULK特徵部及ULK特徵部的一個以上角隅免受損害。對於某些實施例而言，此保護層係在蝕刻腔室內原位沉積。因為對於這些實施例而言，沉積製程係在蝕刻腔室內原位執行而不移除微電子工件，所以製程生產率並未顯著地受影響。此外，該保護性材料係與工件相容，且其可在後續製程步驟期間加以清除。
進一步的示例製程流程係關於圖4A-D、5A-F、6A-C、及7A-D更詳細地描述，然而諸多工件製造製程可加以實行而仍利用此處描述的保護層沉積技術保護ULK特徵部。在討論這些示例製程流程之前，用於示例電漿蝕刻處理系統的實施例300係關於圖3加以描述。然而應注意此處描述的技術可與諸多蝕刻處理系統一起使用，且實施例300係僅為一示例實施例。
圖3係用於諸如電漿處理設備之工件製造系統之示例實施例300的方塊圖，該工件製造系統可針對此處描述的實施例用作蝕刻腔室。更具體而言，圖3描繪僅用於說明目的之電漿處理設備的一示例實施例，其可用以實現此處描述的處理技術。應理解其他電漿製程系統及其他蝕刻製程系統可同樣地實行此處描述的技術。對於圖3的示例實施例300而言，針對具有製程空間（PS）的電容耦合電漿處理設備提供示意橫剖面圖，該製程空間（PS）提供用於微電子工件的蝕刻腔室。亦可使用替代的電漿處理設備，例如包含但不限於感應耦合電漿處理設備、微波電漿處理設備等。電容耦合電漿處理設備可能特別非常適合，因為如此設備的電極間距允許對電漿空間之局部區域的有利氣體控制，從而在基板上提供局部電漿處理。
電漿處理設備300可用於各種操作，包含：灰化、蝕刻、沉積、清潔、電漿聚合作用、電漿加強化學氣相沉積（PECVD）、原子層沉積（ALD）等。電漿處理設備300的結構係眾所周知的，且此處提供的特定結構僅僅是示例性的。電漿處理可在處理腔室301之內執行，該處理腔室301可為由諸如鋁或不銹鋼之金屬製成的真空腔室。處理腔室301針對電漿產生定義提供製程空間（PS）的處理容器。該處理容器的內壁可塗佈氧化鋁、氧化釔、或其他保護劑。處理容器可為圓柱形或具有其他幾何配置。
在處理腔室301內的下部中心區域處，基座312（其可為盤狀的）可作為待處理的基板302（諸如半導體晶圓）可例如安裝於其上的安裝台。基板302可通過裝載/卸載埠及閘閥移動進入處理腔室301。基座312形成下電極組件320的一部分，作為用作安裝基板302在其上之安裝台之第二電極的示例。基座312可由例如鋁合金形成。提供基座312，在其上具有用於固持基板302的靜電卡盤（作為下電極組件的一部分）。靜電卡盤係設有電極335。電極335係電連接至直流（DC）電源（未顯示）。靜電卡盤藉由當來自DC電源的DC電壓施加至電極335時產生的靜電力而將基板302向其吸附。基座312可藉由匹配單元與高頻電源電連接。對於其他實施例及處理腔室而言，兩個以上的電源可加以使用且連接至處理腔室內的電極335及/或其他電極。此高頻電源（第二電源）可輸出在自例如2 MHz至20 MHz之範圍內的高頻電壓。施加高頻偏壓功率導致在處理腔室301中產生之電漿中的離子被吸引至基板302。聚焦環組件338係設置在基座312的上表面上以圍繞靜電卡盤。
排氣路徑333可藉由連接至氣體排出單元的一個以上排氣埠（未顯示）而形成。該氣體排出單元可包含諸如渦輪分子幫浦的真空幫浦，該真空幫浦係配置成將在處理腔室301內的電漿處理空間泵抽至期望的真空狀態。該氣體排出單元抽空處理腔室301的內部，從而將其內壓減壓至期望的真空度。
上電極組件370係第一電極的示例，且係垂直地配置在下電極組件320上方，以平行地面對下電極組件320。電漿產生空間或製程空間（PS）係定義在下電極組件320與上電極組件370之間。上電極組件370包含具有盤狀的內部上電極371、及可為環狀且圍繞內部上電極371之外緣的外部上電極。內部上電極371亦作用為用於將特定量的處理氣體注入安裝在下電極組件320上之基板302上方之製程空間（PS）的處理氣體入口。上電極組件370從而形成噴淋頭。更具體而言，內部上電極371包含氣體注射開口382。
上電極組件370可包含一個以上暫存腔室389A、389B、及389C。暫存腔室係用於擴散製程氣體且可定義盤狀空間。來自製程氣體供應系統380的處理氣體將氣體供應至上電極組件370。製程氣體供應系統380可配置成供應處理氣體，用於在基板302上執行諸如成膜、蝕刻等的特定製程。製程氣體供應系統380係連接至形成處理氣體供應路徑的氣體供應管線381A、381B、及381C。氣體供應管線係連接至內部上電極371的暫存腔室。處理氣體可接著從暫存腔室移至在其下表面的氣體注射開口382。引入至暫存腔室389A-C中之處理氣體的流率可例如藉由使用質流控制器而加以調節。此外，被引入的處理氣體係從電極板（噴淋頭電極）的氣體注射開口382排放至製程空間（PS）。內部上電極371部分用作為噴淋頭電極組件。
如圖3所示，設置三個暫存腔室389A、389B、及389C，對應於邊緣暫存腔室389A、中間暫存腔室389B、及中心暫存腔室389C。類似地，氣體供應管線381A、381B、及381C可配置成邊緣氣體供應管線381A、中間氣體供應管線381B、及中央氣體供應管線381C。暫存腔室係以對應於基板之不同局部區域（在此情況下為邊緣、中間、及中心）的方式加以設置。如將在下面所討論，這些區域可對應於基板302之局部區域的特定製程電漿製程條件。應理解三個局部區域的使用僅僅是示例性的。因此，電漿處理設備可配置成在基板之任何數量的區域上提供局部的電漿製程條件。再次進一步注意可使用各種構造的其中任一者，且此處描述的技術係不限於製程氣體供應系統380係配置成將氣流分流至各種暫存腔室的方式。
上電極組件370係經由功率饋送器365及匹配單元366與高頻電源（未顯示）（第一高頻電源）電連接。高頻電源可輸出具有40 MHz（百萬赫）或更高（例如60 MHz）之頻率的高頻電壓，或可輸出具有30-300 MHz之頻率的特高頻（VHF）電壓。此電源與偏壓電源相比可稱作為主電源。注意對於某些實施例而言，沒有用於上電極的電源，且兩個電源係連接至底部電極。其他變化亦可加以實施。
電漿處理設備的元件可連接至控制單元且由控制單元加以控制，該控制單元又可連接至對應的記憶體儲存單元及使用者介面（皆未顯示）。各種電漿處理操作可藉由使用者介面加以執行，且各種電漿處理配方及操作可儲存在儲存單元中。因此，一給定基板可在電漿處理腔室內使用各種微製程技術加以處理。在操作中，電漿處理設備使用上電極和下電極，以在製程空間（PS）中產生電漿。此產生的電漿可接著用於以各種類型的處理處理一目標基板（諸如基板302或待處理的任何材料），該各種類型的處理諸如電漿蝕刻，化學氣相沉積，半導體材料、玻璃材料及大面板（諸如薄膜太陽能電池、其他光伏打電池、及用於平板顯示器之有機/無機板件等）的處理。
現參照圖4A-D、5A-F、6A-C、及7A-D，提供額外的示例實施例，其使用沉積的保護層以在用於微電子工件的基板內之圖案化結構的蝕刻處理期間保護ULK特徵部。對於某些實施例而言，此保護層係在蝕刻腔室內原位沉積。注意在這些實施例中顯示的圖案化結構及ULK特徵部僅僅是示例性的圖案化結構及ULK特徵部，且所揭示的技術亦可用於其他圖案化的結構及ULK特徵部。舉例而言，雖然在這些附圖中介層窗係顯示為毗鄰ULK特徵部形成的開口結構，但應理解亦可形成曝露ULK特徵部之側壁的其他結構類型，而仍利用此處描述的保護層沉積技術保護ULK特徵部。進一步注意對於所顯示者而言額外及/或不同的製程步驟亦可關於被製造的微電子工件加以實施，而仍利用此處描述的保護層沉積技術保護ULK特徵部。
圖4A-D提供示例製程流程，其中保護層係加以沉積以在介層窗形成在圖案化結構內之後保護ULK特徵部。
圖4A匹配圖1B（先前技術），且顯示介層窗132已形成在圖案化結構內之後之圖案化結構的實施例130。
圖4B顯示保護層432已沉積在圖案化結構上的實施例430。舉例而言，保護層432覆蓋包含曝露之ULK材料層116之側壁的介層窗132。對於某些實施例而言，保護層432係在蝕刻腔室內原位沉積（即，不從蝕刻處理腔室移除微電子工件）。對於一個示例實施例而言，含氧化物的層（諸如SiO2 膜）係使用原子層沉積（ALD）加以沉積，且此SiO2 膜覆蓋包含曝露的ULK材料層116之側壁的介層窗132。對於保護層432的此ALD形成而言，SiO2 可使用攝氏約100至約450度之內的沉積溫度以包含前驅物（例如二異丙基胺基矽烷（C6 H17 NSi）及臭氧（O3 ））的循環反應加以沉積。注意此處描述的技術不限於沉積保護層432的此示例，且其他製程亦可加以實施。
圖4C顯示在有機層108已被剝離之後，沿介層窗132的側壁留下一個以上保護柱442之圖案化結構的實施例440。這些保護柱442在有機層108的移除期間及在隨後的溝槽蝕刻處理期間保護ULK特徵部450免受嚴重的斬碎及損害。針對有機層108的此移除，可使用標準灰化步驟，其包括但不限於包含氧、二氧化碳、一氧化碳、氮、氫、甲烷、氬、及/或其他氣體的電漿蝕刻。此灰化製程步驟亦可藉由異地灰化器設備或系統加以執行。其他的變化亦可加以實施。注意與其他典型蝕刻製程步驟相比，此灰化製程是更為等向性的製程。就此而言，在沒有保護層432及保護柱442的情況下，可能發生ULK特徵部450之不期望的損害及/或劣化。
圖4D顯示在發生溝槽蝕刻製程步驟以形成溝槽152及進一步蝕刻介層窗132之後之圖案化結構的實施例460。ULK特徵部450的角隅454已被保護且具有約85°以上至約90°（例如：85°≤θ≤90°）的倒角角度（θ）。如上所述，接近90°的倒角角度表示無倒角或接近無倒角的特徵部。如關於圖5F更詳細地進一步描述，ULK特徵部之額外的蝕刻處理可用以形成期望的倒角角度，諸如在約40°至約85°之間（例如：40°≤θ≤85°）的倒角角度（θ）。如此處所述，圖4B中之保護層432的沉積及圖4C中保護柱442的後續形成，在有機層108的移除及圖4D中用以形成溝槽152之蝕刻處理期間保護ULK特徵部450免受損害，並免於對ULK特徵部450的倒角角隅之不期望的圓化。相反地，如上面關於圖1D（先前技術）所述，先前技術在有機層108的移除及用以形成溝槽152之溝槽蝕刻及進一步蝕刻介層窗132期間，導致對於ULK特徵部158及ULK特徵部158的倒角角隅154的損害。
應注意圖4C中之柱442的高度可在保護層432的沉積之前藉由圖4B顯示之有機層108的厚度加以控制。舉例而言，柱442的此高度可基於圖4D中形成的溝槽152深度加以選擇或最佳化，以例如確保柱442在此溝槽蝕刻製程步驟期間被蝕刻掉。注意對於一極端情況而言，所有的有機層108均被移除（例如藉由灰化）且接著沉積保護層432。其他變化亦可加以實施，而仍利用此處描述的保護層沉積技術保護ULK特徵部。
圖5A-F提供示例製程流程，其中保護層係加以沉積以形成一個以上保護塞，以在介層窗形成在圖案化結構內之後保護ULK特徵部。
圖5A匹配圖1B（先前技術），且顯示介層窗132已形成在圖案化結構內之後之圖案化結構的實施例130。
圖5B顯示保護層512已沉積在圖案化結構上的實施例510。尤其，保護層512填充圖5A中顯示的介層窗132。較佳是，保護層512係在蝕刻腔室內原位沉積。對於一示例實施例而言，在有機層108的移除（例如使用灰化步驟）之前，額外的有機膜係在蝕刻腔室內原位沉積作為保護層512。對於形成額外的有機膜作為保護層512的此沉積製程而言，電漿製程可在使用前驅物氣體混合物的蝕刻腔室內使用，該前驅物氣體混合物包含但不限於結合諸多壓力、功率、流量、及溫度條件下之一或更多稀釋氣體（例如氬、氮等）的碳氫化合物、氟碳化物、或含氮的碳氫化合物。若需要亦可使用其他沉積製程。
圖5C顯示有機層108及保護層512之一部分已被剝離之後在ULK特徵部450旁邊留下保護塞522的圖案化結構之實施例520。這些保護塞522在隨後的溝槽蝕刻處理期間保護ULK特徵部450免受嚴重的角隅損失及損害。對於有機層108的此移除及保護層512的部分移除，可使用電漿灰化製程，其包括標準灰化化學品，該準灰化化學品包含但不限於諸多壓力及功率條件下之氮、氫、氬、二氧化碳、一氧化碳、氧、甲烷、及/或其他氣體。若需要亦可使用其他蝕刻製程。
圖5D顯示已將進一步的蝕刻製程步驟用以形成開口532之後之圖案化結構的實施例530，其包含相對於保護塞522及ULK特徵部450的額外蝕刻。對於此額外的蝕刻處理，保護塞522保護ULK特徵部450免受損害。對於此進一步的蝕刻處理而言，可使用標準介電電漿蝕刻，其包含但不限於在諸多壓力、功率、溫度、及流動條件下與（包含但不限於）下列氣體之其中零、一、或更多者結合的含有氟碳化物之氣體或複數氣體：氮、氧、氬、氦、氫、甲烷、及/或其他氣體。若需要亦可使用其他蝕刻製程。
圖5E顯示在已將進一步的蝕刻製程步驟用以移除保護塞522以形成介層窗542之後之圖案化結構的實施例540。ULK特徵部450的角隅544已被保護且具有在約85°至約90°之間（例如：85°≤θ≤90°）的倒角角度（θ）。如上所述，90°角表示無倒角或接近無倒角的特徵部。對於此進一步的蝕刻處理而言，可使用標準介電電漿蝕刻，其包含但不限於在各種壓力、功率、溫度、及流動條件下之與（包含但不限於）下列氣體之其中零、一、或更多者結合的含有氟碳化物的氣體或複數氣體：氮、氧、氬、氦、氫、甲烷、及/或其他氣體。應注意依期望及/或視為必要，此蝕刻製程可或可不後接灰化製程。若需要亦可使用其他蝕刻製程。
圖5F顯示在已發生溝槽蝕刻製程步驟以形成溝槽552之後之圖案化結構的實施例550。此進一步的蝕刻處理亦蝕刻ULK特徵部450以針對角隅554形成期望的倒角角度，諸如在約40°至約85°之間（例如：40°≤θ≤85°）的倒角角度（θ），及諸如對於某些微電子工件在約60°之間的較佳的倒角角度（θ）。此進一步的蝕刻可包括脫氟或後蝕刻處理，包含但不限於在諸多壓力、功率、溫度、及流動條件下使用氮、氧、氫、二氧化碳、一氧化碳、甲烷、氬、及/或其他氣體的電漿製程。若需要亦可使用其他蝕刻製程。
圖6A-C提供示例製程流程，其中在形成介層窗之後及在移除用於圖案化結構之上覆有機層之後，沉積保護層以形成用於ULK特徵部的保護塞。
圖6A匹配圖1C（先前技術），且顯示已形成介層窗132之後及已移除有機層108之後之圖案化結構的實施例140。
圖6B顯示保護層512已沉積在圖案化結構之上的實施例610。尤其，保護層512填充圖6A中顯示的介層窗132。對於一示例實施例而言，額外的有機膜係較佳是在蝕刻腔室內原位沉積作為保護層512，以填充圖6A中顯示的介層窗132。對於額外的有機膜作為保護層512的此沉積，電漿製程可在使用前驅物氣體混合物的蝕刻腔室內加以使用，該前驅物氣體混合物包含但不限於在諸多壓力、功率、流量、及溫度條件下結合一或更多稀釋氣體（例如氬、氮等）的碳氫化合物、氟碳化物、或含氮的碳氫化合物。若需要亦可使用其他沉積製程。
圖6C顯示保護層512已被部分剝離之後在ULK特徵部450旁邊留下保護塞522的圖案化結構之實施例520。圖6C匹配圖5C的實施例520。如上所述，保護塞522在隨後的溝槽蝕刻處理期間保護ULK特徵部450免受嚴重的角隅損失及損害。為了保護層512的部分移除，可使用包括標準灰化化學品的電漿灰化製程，該標準灰化化學品包含但不限於諸多壓力及功率條件下之氮、氫、氬、二氧化碳、一氧化碳、氧、甲烷、及/或其他氣體。若需要亦可使用其他蝕刻製程。
圖7A-D提供示例製程流程，其中薄保護層係以一系列步驟加以沉積以形成保護塞，以在介層窗形成在圖案化結構內之後保護ULK特徵部。
圖7A匹配圖1B（先前技術），且顯示介層窗132已形成在圖案化結構內之後之圖案化結構的實施例130。亦注意介層窗132亦可加以形成為使得其完全延伸穿過保護性襯墊118。
圖7B顯示薄保護層712已沉積在圖案化結構上方的實施例710。尤其，薄保護層712可為額外的有機膜，該額外的有機膜係加以沉積以覆蓋介層窗132及曝露之ULK材料層116的側壁。較佳是，薄保護層712係在蝕刻腔室內原位沉積。對於該薄保護層712的此沉積，電漿製程可在使用前驅物氣體混合物的蝕刻腔室內加以使用，該前驅物氣體混合物包含但不限於在諸多壓力、功率、流量、及溫度條件下結合一或更多稀釋氣體（例如氬、氮等）的碳氫化合物、氟碳化物、或含氮的碳氫化合物。若需要亦可使用其他沉積製程。
圖7C顯示在部分移除製程已沿介層窗132的側壁留下保護層714之後的圖案化結構之實施例720。針對此部分的移除，可使用包括標準灰化化學品的電漿灰化製程，該標準灰化化學品包含但不限於諸多壓力及功率條件下之氮、氫、氬、二氧化碳、一氧化碳、氧、甲烷、及/或其他氣體的。若需要亦可使用其他蝕刻製程。
圖7B和7C的製程步驟可依需要加以重複，直到圖7A中顯示的介層窗132被完全填充且有機層108已被完全移除。應注意薄層沉積之後接著部分蝕刻的此循環製程對於具有高深寬比特徵部及小尺寸特徵部的圖案化結構係特別有用。尤其，薄層沉積之後接著部分蝕刻的這些循環有助於防止用以形成填充圖7A中顯示的介層窗132之保護層714之材料的夾閉（pinch off）。就此而言，實現這些介層窗132之更均勻的填充，從而提供如圖7D中顯示之更均勻的保護塞522。
圖7D顯示有機層108及保護層714的一部分已被剝離之後在ULK特徵部450旁邊留下保護塞522的實施例520。圖7D匹配圖5C的實施例520。如上所述，對於此實施例而言，保護塞522係圖7B和7C中之循環製程的結果，且在隨後的溝槽蝕刻處理期間保護ULK特徵部450免受嚴重的斬碎及損害。
注意，整份說明書提及「一個實施例」或「一實施例」意味著關於該實施例所描述之特定的特徵、結構、材料、或特性係包含於本發明的至少一個實施例中，但不表示上述特徵、結構、材料、或特性係存在於每個實施例中。因此，在整份說明書中各處出現的「在一個實施例中」或「在一實施例中」之用語，係不必然關於本發明的相同實施例。此外，在一個以上實施例中，特定的特徵、結構、材料、或特性可以任何適當的方式加以組合。各種額外的層及/或結構可被包含及/或所描述的特徵可在其他實施例中被省略。
如此處使用的「微電子工件」泛指根據本發明加以處理的物件。微電子工件可包含元件（尤其是半導體或其他電子元件）之任何材料部分或結構，及例如可為基底基板結構，諸如半導體基板、或基底基板結構上或覆蓋基底基板結構的一層（諸如薄膜）。因此，工件係非意圖限於任何特定的基底結構、底層或覆蓋層、圖案化或未圖案化，而是，係設想以包含任何這樣的層或基底結構、及層及/或基底結構的任何組合。下面描述可論及特殊的基板類型，但此係僅用於說明而非限制之目的。
如此處使用的術語「基板」表示及包含材料形成於其上的基底材料或結構。應理解基板可包含單一材料、複數層不同材料、具有不同材料或不同結構之區域於其中的一或多層等。這些材料可包含半導體、絕緣體、導體、或其組合。舉例而言，基板可為半導體基板，在支撐結構上的基底半導體層，具有形成於其上之一或多個層、結構或區域的金屬電極或半導體基板。基板可為習知的矽基板或包含半導電性材料層的其他主體基板。當於此處使用，術語「主體基板（bulk substrate）」不僅表示及包含矽晶圓，亦表示及包含矽絕緣體（SOI）基板（諸如矽藍寶石（SOS）基板及矽玻璃（SOG）基板）、在基底半導體基部上的矽磊晶層、及其他半導體或光電材料（諸如矽鍺、鍺、砷化鎵、氮化鎵、及磷化銦）。基板可經摻雜或未摻雜。
用於退火微電子工件的系統及方法係在各種實施例中加以描述。在相關技術領域中具有通常知識者將了解各種實施例可在不具有此等具體細節之其中一或多者的情況下加以實施，或在具有其他替代者及/或額外的方法、材料、或元件的情況下加以實施。另一方面，眾所周知的結構、材料、或操作係不再詳細顯示或描述，以避免模糊本發明之各種實施例的實施態樣。類似地，為了說明，闡述具體的數量、材料及構造以提供對本發明的完整理解。儘管如此，本發明可在沒有這些具體細節的情況下加以實施。此外，吾人應理解圖示中所顯示的各種實施例係說明性的表示，且係不必然按比例繪製。
精於本項技術之人士由於此描述將容易瞭解所描述的系統及方法之進一步的修改及替代的實施例。因此，應理解所描述的系統及方法係非由這些示例裝置所限制。應理解此處顯示及描述之系統及方法的形式係被視為示例的實施例。在實施方式中可做出各種變化。因此，雖然本發明係參照具體的實施例在此加以描述，但可進行各種修改及改變而不背離本發明的範圍。相應地，說明書及圖示係被視為說明性而非限制性的意義，且此等修改係意圖被包含在本發明的範圍之內。此外，本文關於具體實施例描述之任何益處、優點、針對問題的解決方案係非意圖被解釋為任何或所有申請專利範圍之關鍵、必需、或必要的特徵或要素。
100‧‧‧實施例102‧‧‧光阻（PR）層104‧‧‧抗反射塗層（ARC）層106‧‧‧鈍化層108‧‧‧有機層110‧‧‧第二硬遮罩（HM）層112‧‧‧接觸層114‧‧‧硬遮罩（HM）層116‧‧‧ULK材料層118‧‧‧保護性襯墊120‧‧‧基板122‧‧‧接觸窗區域124‧‧‧開口130‧‧‧實施例132‧‧‧介層窗140‧‧‧實施例142‧‧‧結構150‧‧‧實施例152‧‧‧溝槽154‧‧‧倒角角隅156‧‧‧接觸區域158‧‧‧ULK特徵部200‧‧‧實施例202‧‧‧方塊204‧‧‧方塊206‧‧‧方塊208‧‧‧方塊210‧‧‧方塊212‧‧‧方塊300‧‧‧實施例（電漿處理設備）301‧‧‧處理腔室302‧‧‧基板312‧‧‧基座320‧‧‧下電極組件333‧‧‧排氣路徑335‧‧‧電極338‧‧‧聚焦環組件365‧‧‧功率饋送器366‧‧‧匹配單元370‧‧‧上電極組件371‧‧‧內部上電極380‧‧‧製程氣體供應系統381A‧‧‧氣體供應管線381B‧‧‧氣體供應管線381C‧‧‧氣體供應管線382‧‧‧氣體注射開口389A‧‧‧暫存腔室389B‧‧‧暫存腔室389C‧‧‧暫存腔室430‧‧‧實施例432‧‧‧保護層440‧‧‧實施例442‧‧‧柱450‧‧‧ULK特徵部454‧‧‧角隅460‧‧‧實施例510‧‧‧實施例512‧‧‧保護層520‧‧‧實施例522‧‧‧塞530‧‧‧實施例532‧‧‧開口540‧‧‧實施例542‧‧‧介層窗544‧‧‧角隅550‧‧‧實施例552‧‧‧溝槽554‧‧‧角隅610‧‧‧實施例710‧‧‧實施例712‧‧‧薄保護層714‧‧‧保護層720‧‧‧實施例
本發明及其優點之更完整的理解可藉由參照結合附圖的以下敘述而獲得，其中類似的參考數字表示類似的特徵。然而，應注意附圖僅描繪所揭露概念的示例實施例，且係因而不被視為範圍的限制，因為所揭露的概念可允許其他等效的實施例。
圖1A-D（先前技術）提供用於諸如雙重鑲嵌製程流程之傳統製程流程的示例實施例，其中ULK材料係通常在用以於圖案化結構內形成溝槽及一個以上介層窗的電漿蝕刻中受損。
圖2係用於沉積保護層以保護ULK特徵部之製造方法之示例實施例的流程圖。
圖3係針對可用於此處描述的實施例之工件製造系統之示例實施例的方塊圖。
圖4A-D提供示例製程流程，其中保護層係加以沉積以在介層窗形成在圖案化結構內之後保護ULK特徵部。
圖5A-F提供示例製程流程，其中保護層係加以沉積以形成保護塞，以在介層窗形成在圖案化結構內之後保護ULK特徵部。
圖6A-C提供示例製程流程，其中在形成介層窗之後及在移除用於圖案化結構之覆蓋的有機層之後，沉積保護層以形成用於ULK特徵部的保護塞。
圖7A-D提供示例製程流程，其中薄保護層係以一系列步驟加以沉積以形成保護塞，以在介層窗形成在圖案化結構內之後保護ULK特徵部。
200‧‧‧實施例
202‧‧‧方塊
204‧‧‧方塊
206‧‧‧方塊
208‧‧‧方塊
210‧‧‧方塊
212‧‧‧方塊

Claims (24)

  1. 一種處理微電子工件的方法，包含：提供具有圖案化結構的一基板，該圖案化結構包含一有機層及一個以上超低介電常數(ULK)特徵部，該基板係一微電子工件的一部分；執行一蝕刻製程以打開該圖案化結構內的一個以上介層窗，以曝露該一個以上ULK特徵部；執行填充該一個以上介層窗的一沉積製程以形成一保護層，以保護該一個以上ULK特徵部；執行一有機灰化製程以剝離該有機層，該保護層在該有機灰化製程期間保護該一個以上ULK特徵部；執行一額外的蝕刻製程以部分地移除該保護層，該保護層之剩餘部分的至少一部分在該額外的蝕刻製程期間至少部分地保護該一個以上ULK特徵部；及執行至少另一額外的蝕刻製程以移除剩餘的保護層。
  2. 如申請專利範圍第1項之處理微電子工件的方法，其中該微電子工件係配置在用於一製造系統的一蝕刻腔室內，且其中該沉積製程係在不將該微電子工件自該蝕刻腔室移除的情況下加以執行。
  3. 如申請專利範圍第2項之處理微電子工件的方法，其中，該沉積製程包含該圖案化結構上之含氧化物層的原子層沉積(ALD)。
  4. 如申請專利範圍第3項之處理微電子工件的方法，其中，該含氧化物層係SiO2膜。
  5. 如申請專利範圍第1項之處理微電子工件的方法，其中，該有機灰化製程及該額外的蝕刻製程各包含一電漿蝕刻製程。
  6. 如申請專利範圍第1項之處理微電子工件的方法，其中，該蝕刻製程包含一介層窗蝕刻製程，用以打開毗鄰該一個以上ULK特徵部之該圖案化結構內的一個以上介層窗。
  7. 如申請專利範圍第6項之處理微電子工件的方法，其中，該額外的蝕刻製程包含一溝槽蝕刻製程，用以形成一個以上溝槽及該一個以上介層窗，並部分地移除該保護層，該保護層之剩餘部分的至少一部分在該溝槽蝕刻製程期間至少部分地保護該一個以上ULK特徵部。
  8. 如申請專利範圍第1項之處理微電子工件的方法，其中，倒角角度(θ)係形成在該一或更多ULK特徵部之一或更多角隅的表面內。
  9. 如申請專利範圍第8項之處理微電子工件的方法，其中，該倒角角度(θ)係形成為使得85°
    Figure 106128505-A0305-02-0030-1
    θ
    Figure 106128505-A0305-02-0030-3
    90°。
  10. 如申請專利範圍第8項之處理微電子工件的方法，其中，該倒角角度(θ)係形成為使得40°
    Figure 106128505-A0305-02-0030-4
    θ
    Figure 106128505-A0305-02-0030-6
    85°。
  11. 如申請專利範圍第1項之處理微電子工件的方法，其中，該有機灰化製程部分地移除該保護層，以留下一個以上保護塞以保護該一個以上ULK特徵部。
  12. 如申請專利範圍第11項之處理微電子工件的方法，其中，該保護層係有機膜。
  13. 如申請專利範圍第1項之處理微電子工件的方法，其中該薄保護層係有機膜，且其中該有機灰化製程部分地移除該薄保護層。
  14. 如申請專利範圍第13項之處理微電子工件的方法，其中，該沉積製程及該有機灰化製程係循環地重複，直到該一個以上介層窗係在該有機膜內受到填充，而留下一個以上保護塞以保護該一個以上ULK特徵部。
  15. 如申請專利範圍第1項之處理微電子工件的方法，其中，該有機灰化製程係加以執行，以在執行該沉積製程以形成該保護層之前移除該有機層。
  16. 如申請專利範圍第15項之處理微電子工件的方法，其中，該有機灰化製程部分地移除該保護層，以留下一個以上保護塞以保護該一個以上ULK特徵部。
  17. 如申請專利範圍第16項之處理微電子工件的方法，其中，該保護層係有機膜。
  18. 如申請專利範圍第1項之處理微電子工件的方法，更包含執行一金屬化製程以在ULK特徵部上形成金屬層。
  19. 如申請專利範圍第18項之處理微電子工件的方法，其中，該金屬層包含銅。
  20. 如申請專利範圍第1項之處理微電子工件的方法，其中，該一個以上ULK特徵部具有3.3以下的介電常數(k)，使得k
    Figure 106128505-A0305-02-0032-7
    3.3。
  21. 如申請專利範圍第1項之處理微電子工件的方法，其中，該一個以上ULK特徵部具有2.0至3.3的介電常數(k)，使得2.0
    Figure 106128505-A0305-02-0032-8
    k
    Figure 106128505-A0305-02-0032-9
    3.3。
  22. 一種處理微電子工件的方法，包含：提供具有圖案化結構的一基板，該圖案化結構包含一有機層及一個以上超低介電常數(ULK)特徵部，該基板係一微電子工件的一部分；在該圖案化結構上執行一蝕刻製程，以曝露該一個以上ULK特徵部；執行一沉積製程以形成一保護層，其中，該保護層係在該沉積製程之後部分地被移除，以留下一或更多柱；執行一有機灰化製程以剝離該有機層，其中，該一或更多柱在該有機灰化製程期間保護該一個以上ULK特徵部；及執行一額外的蝕刻製程以移除該一或更多柱。
  23. 如申請專利範圍第22項之處理微電子工件的方法，更包含在該沉積製程之前使用該有機層的厚度控制該一或更多柱的高度。
  24. 如申請專利範圍第23項之處理微電子工件的方法，其中，該一或更多柱的高度係基於在該蝕刻製程中形成之溝槽的深度而加以選擇。
TW106128505A 2016-08-26 2017-08-23 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法 TWI774688B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662380006P 2016-08-26 2016-08-26
US62/380,006 2016-08-26
US201762515624P 2017-06-06 2017-06-06
US62/515,624 2017-06-06
US15/665,515 US10304725B2 (en) 2016-08-26 2017-08-01 Manufacturing methods to protect ULK materials from damage during etch processing to obtain desired features
US15/665,515 2017-08-01

Publications (2)

Publication Number Publication Date
TW201822274A TW201822274A (zh) 2018-06-16
TWI774688B true TWI774688B (zh) 2022-08-21

Family

ID=61243380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128505A TWI774688B (zh) 2016-08-26 2017-08-23 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法

Country Status (4)

Country Link
US (1) US10304725B2 (zh)
KR (1) KR102227530B1 (zh)
TW (1) TWI774688B (zh)
WO (1) WO2018038922A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002668A (ko) * 2011-12-20 2017-01-06 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
US10707123B2 (en) 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of interconnect structures
US10276428B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
WO2019113482A1 (en) * 2017-12-08 2019-06-13 Tokyo Electron Limited High aspect ratio via etch using atomic layer deposition protection layer
TWI784183B (zh) 2018-07-11 2022-11-21 日商東京威力科創股份有限公司 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
US10622301B2 (en) 2018-08-17 2020-04-14 International Business Machines Corporation Method of forming a straight via profile with precise critical dimension control
US11101175B2 (en) 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
JP7429053B2 (ja) 2019-01-24 2024-02-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 低減された蒸発および劣化を伴う半導体膜の加工のための方法
US11107727B2 (en) * 2019-05-10 2021-08-31 International Business Machines Corporation Double metal double patterning with vias extending into dielectric
US11056426B2 (en) 2019-05-29 2021-07-06 International Business Machines Corporation Metallization interconnect structure formation
US11075161B2 (en) 2019-06-13 2021-07-27 International Business Machines Corporation Large via buffer
US11276636B2 (en) * 2019-07-31 2022-03-15 International Business Machines Corporation Adjustable via dimension and chamfer angle
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US11289325B2 (en) 2020-06-25 2022-03-29 Tokyo Electron Limited Radiation of substrates during processing and systems thereof
US20230268223A1 (en) * 2022-02-24 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058538A1 (en) * 2002-09-19 2004-03-25 Samsung Electronics Co., Inc. Dual damamscene process
JP2006041186A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd エッチング方法及び絶縁膜のパターニング方法
JP2008251897A (ja) * 2007-03-30 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP5234047B2 (ja) * 2010-04-22 2013-07-10 富士通セミコンダクター株式会社 半導体装置の製造方法
TW201417181A (zh) * 2012-06-22 2014-05-01 Tokyo Electron Ltd 蝕刻及灰化期間低ｋ材料之側壁保護

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4367636B2 (ja) 2004-06-10 2009-11-18 信越化学工業株式会社 犠牲膜形成用組成物、パターン形成方法、犠牲膜及びその除去方法
US7816253B2 (en) 2006-03-23 2010-10-19 International Business Machines Corporation Surface treatment of inter-layer dielectric
US7741224B2 (en) 2007-07-11 2010-06-22 Texas Instruments Incorporated Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US7727882B1 (en) * 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications
KR20090067596A (ko) 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
US8951911B2 (en) 2011-03-31 2015-02-10 Applied Materials, Inc. Process for damascene structure with reduced low-k damage
US9870994B2 (en) * 2014-09-17 2018-01-16 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058538A1 (en) * 2002-09-19 2004-03-25 Samsung Electronics Co., Inc. Dual damamscene process
JP2006041186A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd エッチング方法及び絶縁膜のパターニング方法
JP2008251897A (ja) * 2007-03-30 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP5234047B2 (ja) * 2010-04-22 2013-07-10 富士通セミコンダクター株式会社 半導体装置の製造方法
TW201417181A (zh) * 2012-06-22 2014-05-01 Tokyo Electron Ltd 蝕刻及灰化期間低ｋ材料之側壁保護

Also Published As

Publication number Publication date
WO2018038922A1 (en) 2018-03-01
US10304725B2 (en) 2019-05-28
US20180061700A1 (en) 2018-03-01
KR102227530B1 (ko) 2021-03-11
KR20190037341A (ko) 2019-04-05
TW201822274A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
US20190122923A1 (en) Selective cobalt removal for bottom up gapfill
US6881668B2 (en) Control of air gap position in a dielectric layer
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US11127594B2 (en) Manufacturing methods for mandrel pull from spacers for multi-color patterning
US8592327B2 (en) Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage
TWI775839B (zh) 具有選擇性阻隔層的結構
US20110130007A1 (en) In-situ clean to reduce metal residues after etching titanium nitride
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
KR20130102505A (ko) 배선 패터닝을 위한 하드 마스크 제거 중의 측벽 및 챔퍼 보호
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
US10950444B2 (en) Metal hard mask layers for processing of microelectronic workpieces
EP4022670A1 (en) High density, modulus, and hardness amorphous carbon films at low pressure
US10283324B1 (en) Oxygen treatment for nitride etching
US20110303639A1 (en) Methods for processing substrates having metal hard masks
US10818507B2 (en) Method of etching silicon nitride layers for the manufacture of microelectronic workpieces
JP7171914B2 (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
US20210242074A1 (en) Selective deposition of conductive cap for fully-aligned-via (fav)
JP2024526209A (ja) 半導体基板の上面及び底面への選択的炭素堆積
US20220238349A1 (en) Polymerization protective liner for reactive ion etch in patterning
JP4128365B2 (ja) エッチング方法及びエッチング装置
TW202121504A (zh) 用於自對準多重圖案化的芯材覆蓋的方法和系統
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US11721578B2 (en) Split ash processes for via formation to suppress damage to low-K layers
TW201903885A (zh) 含矽間隔物的選擇性形成

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent