TWI775839B - 具有選擇性阻隔層的結構 - Google Patents
具有選擇性阻隔層的結構 Download PDFInfo
- Publication number
- TWI775839B TWI775839B TW107113501A TW107113501A TWI775839B TW I775839 B TWI775839 B TW I775839B TW 107113501 A TW107113501 A TW 107113501A TW 107113501 A TW107113501 A TW 107113501A TW I775839 B TWI775839 B TW I775839B
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- semiconductor structure
- processing chamber
- substrate
- plasma
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32357—Generation remote from the workpiece, e.g. down-stream
Abstract
可以執行處理方法來形成可包括三維記憶體結構的半導體結構。該方法可以包括以下步驟:在處理腔室的遠端電漿區域中形成的含氟前驅物的電漿。該方法可以包括以下步驟:使半導體基板與電漿的流出物接觸。半導體基板可以容納在處理腔室的處理區域中。該方法可以包括以下步驟:在半導體基板上的介電材料的暴露區域之間橫向地選擇性蝕刻金屬材料。該方法亦可以包括以下步驟:隨後在金屬材料上沉積蓋材料。蓋材料可以相對於介電材料的暴露區域而選擇性沉積於金屬材料上。
Description
本技術係關於半導體系統、處理、及裝備。更具體而言,本技術係關於用於在半導體裝置上選擇性蝕刻及選擇性沉積材料層的系統及方法。
可能藉由在基板表面上產生錯綜複雜圖案化的材料層的處理來製成積體電路。在基板上產生圖案化的材料需要用於移除暴露的材料的控制方法。化學蝕刻係用於多種目的,包括將光抗蝕劑中的圖案轉移到底下的層中、減薄層、或已呈現於表面上的特徵的減薄橫向尺寸。通常期望具有蝕刻一種材料比另一種更快的蝕刻處理,以促進例如圖案轉移處理或單獨材料移除。據說這種蝕刻處理對於第一材料具有選擇性。由於材料、電路、及處理的多樣性,已開發對多種材料具有選擇性的蝕刻處理。然而,通常使用毯覆塗層或保形填充而繼續跨越基板而執行沉積處理。
隨著裝置尺寸在下一代裝置中持續縮小,當形成於特定層中的材料只有幾奈米時,選擇性可以發揮更大的作用(特別是當材料為電晶體形成中的關鍵時)。各種材料之間已開發許多不同的蝕刻處理選擇性,但是標準選擇性可能不再適用於當前及未來的裝置規模。此外,基於形成及保護跨越裝置的特徵的各種關鍵尺寸所需的遮罩、形成、及移除操作的數量,處理的佇列時間繼續增加,同時在基板上的其他處執行圖案化及形成。
因此,需要一種可用於生產高品質的裝置及結構改善的系統及方法。本技術解決了這些及其他需求。
可以執行處理方法來形成可包括三維記憶體結構的半導體結構。該方法可以包括以下步驟:在處理腔室的遠端電漿區域中形成含氟前驅物的電漿。該方法可以包括以下步驟:使半導體基板與電漿的流出物接觸。半導體基板可以容納在處理腔室的處理區域中。該方法可以包括以下步驟:在半導體基板上的介電材料的暴露區域之間橫向地選擇性蝕刻金屬材料。該方法亦可以包括以下步驟:隨後在金屬材料上沉積蓋材料。蓋材料可以相對於介電材料的暴露區域而選擇性沉積於金屬材料上。
在一些實施例中,蝕刻可以在第一處理腔室中執行,而沉積可以在第二處理腔室中執行。該方法亦可以包括以下步驟:將半導體基板從第一處理腔室轉移到第二處理腔室,而轉移可以在不破壞真空的情況下執行。金屬材料可以包括鎢或鈷。介電材料可以包括氧化矽。蓋材料可以包括金屬氮化物或金屬氧化物。金屬材料可以從溝道的側壁橫向蝕刻小於10nm。可以利用金屬材料相對於介電材料大於或約10:1的選擇性來執行蝕刻。可以利用金屬材料相對於介電材料大於或約2:1的選擇性來執行沉積。此外,在一些實施例中,選擇性沉積蓋材料之步驟可以包括以下步驟:抑制介電材料上的蓋材料的生長。
本發明的技術亦包括一種形成半導體結構的方法。該方法可以包括以下步驟:在處理腔室的遠端電漿區域中形成的含氟前驅物的電漿。該方法可以包括以下步驟:使半導體基板與電漿的流出物接觸。半導體基板可以容納在處理腔室的處理區域中。該方法可以包括以下步驟:在半導體基板上的介電材料的暴露層之間橫向地選擇性蝕刻金屬材料層。該方法亦可以包括以下步驟:隨後在金屬材料上沉積蓋材料。蓋材料可以相對於介電材料的暴露區域而選擇性沉積於金屬材料上。
在一些實施例中,氮化矽層可以從溝道的側壁橫向蝕刻小於10nm。介電材料可為氧化矽,或可以包括氧化矽。蓋材料可為金屬氮化物或金屬氧化物,或可以包括金屬氮化物或金屬氧化物。金屬氮化物可為氮化鈦,或可以包括氮化鈦。蝕刻可以在第一處理腔室中執行,而沉積可以在第二處理腔室中執行。該方法亦可以包括以下步驟:將半導體基板從第一處理腔室轉移到第二處理腔室,而轉移可以在不破壞真空的情況下執行。半導體基板可以定義多個溝道,而可以在多個表面上蝕刻金屬材料。可以利用金屬材料相對於介電材料大於或約10:1的選擇性來執行蝕刻。可以利用金屬材料相對於介電材料大於或約2:1的選擇性來執行沉積。
這樣的技術可以提供優於習知系統及技術的許多益處。舉例而言,由於改善的結構,這些處理可以實現更小的裝置。此外,藉由執行選擇性操作,可以執行更少的遮罩及移除操作,這可以顯著減少製造佇列時間,並允許形成難以形成的結構。結合以下描述及隨附圖式,更詳細地描述這些及其他實施例以及其許多優點及特徵。
本發明的技術包括用於小節距特徵的半導體處理的系統及部件。在從2D NAND轉換到3D NAND時,許多處理操作係從垂直修改成水平操作,以便橫向蝕刻及形成材料層。此外,隨著3D NAND結構所形成的單元數量上成長,記憶體孔洞及其他結構的高寬比有時會顯著增加。在習知3D NAND處理中,佔位符層與介電質材料的堆疊可以形成電極間介電質或IPD層。這些佔位符層可以具有各種執行操作,以在完全移除佔位符材料並將其替換為金屬之前放置結構。隨著裝置尺寸持續縮小,佔位符層的高寬比可能隨著寬度與深度的增加而增加。因此,當材料被移除並利用金屬代替時,完全填充可能更困難。此外,可能在金屬層內形成接縫,這可能影響裝置效能或可能損傷裝置。
許多習知技術利用濕式蝕刻來存取每一單位佔位符材料,以在摻入金屬之前執行佔位符的橫向蝕刻。由於記憶體孔洞的高的高寬比,而可能無法允許執行對稱蝕刻,所以乾式蝕刻在習知技術中可能不可行。然而,濕式蝕刻可能比其他蝕刻技術更堅固,且濕式蝕刻除了佔位符材料之外可能蝕刻材料,而在結構內造成損傷,這可能削弱結構,而造成變形。隨後的金屬化可能不完整,或在結構的層內產生接縫或空隙。所得到的記憶體單元可能具有減少的容量,或可能故障。此外,由於核心氧化物填充操作的問題以及與其他材料的黏附問題,習知技術已無法轉化成初始金屬結構。
本發明的技術藉由形成避免習知佔位符移除操作的結構而克服這些問題。在使用稱為ONON的氧化物與氮化物材料的習知電池中,本技術可能不包括替代材料,並可能直接形成金屬化。這些新結構(可視為氧化物與金屬結構,或OMOM)可以克服提取佔位符材料及沉積金屬的需要。藉由形成包括金屬化的初始結構,可以避免所描述的問題。本技術允許藉由利用選擇性沉積的阻隔層來分離節點並增加隨後沉積的材料(例如,氧化物與其他核心材料)的黏附能力來形成這些結構。藉由選擇性沉積阻隔層,可以執行完整的節點分離,而不需要在金屬層內進一步延伸的回蝕處理。
儘管其餘的揭示將常規地識別利用所揭示的技術的特定的蝕刻及沉積處理,但應理解,系統及方法同樣適用於所描述的腔室中可能發生的各種其他的蝕刻、沉積、及清潔處理。因此,該技術不應視為受限於僅能用於所述的蝕刻及沉積處理。本揭示將討論可以與本技術一起使用的一個可能的系統及腔室,以在根據本技術的示例性處理序列的所描述操作之前執行某些移除及沉積操作。
第 1 圖
圖示根據實施例的沉積、蝕刻、烘焙、及固化腔室的處理系統100的一個實施例的頂視平面圖。在圖式中,一對前開口統一莢(FOUP)102供應各種尺寸的基板,各種尺寸的基板係由機器臂104接收,並在放置到位於串聯區段109a-c中的基板處理腔室108a-f中之一者之前,放置到低壓托持區域106中。第二機器臂110可用於將基板晶圓從托持區域106運輸到基板處理腔室108a-f並返回。除了循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、濕式蝕刻、預清潔、脫氣、定向、及其他基板處理之外,可以配備每一基板處理腔室108a-f,以執行包括本文所述的乾式蝕刻處理及選擇性沉積的大量基板處理操作。
基板處理腔室108a-f可包括用於沉積、退火、固化、及/或蝕刻基板晶圓上的介電膜的一或更多個系統部件。在一個配置中,可以使用兩對處理腔室(例如,108c-d與108e-f),以在基板上沉積介電材料或含金屬材料,而第三對處理腔室(例如108a-b)可以用於蝕刻所沉積的介電質。在另一配置中,所有三對腔室(例如,108a-f)可經配置以蝕刻基板上的介電膜。可以在與不同實施例中所示的製造系統分離的腔室中執行所述的任何一或更多個處理。
在一些實施例中,腔室具體包括如下所述的至少一個蝕刻腔室以及如下所述的至少一個沉積腔室。藉由包括這些腔室並組合工廠介面的處理側,可以在受控環境中執行以下所述的所有蝕刻及沉積處理。舉例而言,在托持區域106的處理側可以維持真空環境,而使得在實施例中的所有腔室及轉移均維持在真空下。此舉亦可限制水蒸氣及其他空氣成分接觸處理中的基板。應理解,系統100可以考慮用於介電膜的沉積、蝕刻、退火、及固化腔室的附加配置。
第 2A 圖
圖示在處理腔室內具有分隔的電漿產生區域的示例性處理腔室系統200的橫截面圖。在膜蝕刻期間(例如,氮化鈦、氮化鉭、鎢、鈷、氧化鋁、氧化鎢、矽、多晶矽、氧化矽、氮化矽、氮氧化矽、碳氧化矽等),處理氣體可以通過氣體入口組件205流入第一電漿區域215。遠端電漿系統(RPS)201可以可選擇地包括在系統中,並且可以處理隨後行進通過氣體入口組件205的第一氣體。入口組件205可以包括二或更多個不同的氣體供應通道,其中若包括第二通道(未圖示),則第二通道可以繞過RPS 201。
圖示冷卻板203、面板217、離子消除器223、噴淋頭225、及具有基板255設置其上的基板支撐件265,且每一者可以根據實施例而被包括。台座265可以具有熱交換通道,熱交換流體流經熱交換通道以控制基板的溫度,可在處理操作期間操作基板的溫度,以加熱及/或冷卻基板或晶圓。亦可以使用嵌入式電阻加熱器元件而電阻加熱可以包含鋁、陶瓷、或其組合的台座265的晶圓支撐盤,以實現相對高的溫度,例如從高達或約100℃至高於或約1100℃。
面板217可以是金字塔形、圓錐形、或具有窄的頂部部分擴展到寬的底部部分的其他類似結構。如圖所示,附加地,面板217可以是平坦的,並包括用於分配處理氣體的複數個貫通通道。取決於RPS 201的使用,電漿產生氣體及/或電漿激發物質可以穿過面板217中如第2B圖所示的複數個孔洞,以更均勻地遞送到第一電漿區域215中。
示例性配置可以包括氣體入口組件205通入由面板217從第一電漿區域215分隔的氣體供應區域258,而使得氣體/物質流經面板217中的孔洞而進入第一電漿區域215。可以選擇結構及操作特徵,以防止來自第一電漿區域215的電漿大量回流到供應區域258、氣體入口組件205、及流體供應系統210中。圖示面板217或者腔室的導電頂部部分以及噴淋頭225,其中絕緣環220係位於特徵之間,以允許相對於噴淋頭225及/或離子消除器223而將AC電位施加到面板217。絕緣環220可以定位於面板217與噴淋頭225及/或離子消除器223之間,以讓電容耦合電漿(CCP)能夠在第一電漿區域中形成。附加地,擋板(未圖示)可以位於第一電漿區域215中,或者另外與氣體入口組件205耦接,以影響流體通過氣體入口組件205進入區域的流動。
離子消除器223可以包含定義貫穿結構的複數個孔隙的板狀或其他幾何形狀,複數個孔隙經配置以消除離開第一電漿區域215的離子帶電物質的遷移,同時允許不帶電荷的中性或自由基物質穿過離子消除器223進入消除器與噴淋頭之間的活性氣體遞送區域。在實施例中,離子消除器223可以包含具有各種孔隙配置的多孔板。這些不帶電荷的物質可以包括利用較少的反應氣體載體運輸通過孔隙的高反應性物質。如上所述,離子物質通過孔洞的遷移可能減少,並在一些情況下完全消除。控制穿過離子消除器223的離子物質的量可以有利地提供增加對於與底下的晶圓基板接觸的氣體混合物的控制,這又可以增加對氣體混合物的沉積及/或蝕刻特性的控制。舉例而言,氣體混合物的離子濃度的調整可以顯著改變其蝕刻選擇性,例如,SiNx:SiOx蝕刻率、Si:SiOx蝕刻率等。在執行沉積的可替代實施例中,亦可以平移介電材料的共形流動式沉積的平衡。
離子消除器223中的複數個孔隙可經配置以控制活性氣體(亦即,離子、自由基、及/或中性物質)通過離子消除器223的通路。舉例而言,可以控制孔洞的高寬比、或孔洞直徑對長度、及/或孔洞的幾何形狀,而使得穿過離子消除器223的活性氣體中的離子帶電物質的流動減少。離子消除器223中的孔洞可以包括面對電漿激發區域215的錐形部分以及面對噴淋頭225的圓柱形部分。圓柱形部分可以成形及定尺寸,以控制傳到噴淋頭225的離子物質的流動。作為控制離子物質通過消除器的流動的附加手段,亦可以將可調整的電偏壓施加到離子消除器223。
離子消除器223可以用於減少或消除從電漿產生區域行進到基板的離子帶電物質的量。不帶電的中性及自由基物質仍然可以穿過離子消除器中的開口而與基板反應。應注意,在實施例中,可以不執行在環繞基板的反應區域中的離子帶電物質的完全消除。在某些情況下,離子物質意欲到達基板,以執行蝕刻及/或沉積處理。在這些情況下,離子消除器可以幫助將反應區域中的離子物質濃度控制在有助於處理的層級處。
與離子消除器223組合的噴淋頭225可以允許存在於第一電漿區域215的電漿,以避免在基板處理區域233中直接激發氣體,同時仍允許激發物質從腔室電漿區域215行進到基板處理區域233。以此方式,腔室可經配置以防止電漿接觸蝕刻中的基板255。此舉可以有利地保護基板上圖案化的各種複雜結構及膜,若直接與所產生的電漿接觸,則各種複雜結構及膜可能損傷、移位、或以其他方式彎曲。此外,當允許電漿接觸基板或接近基板層級時,可能增加氧化物物質蝕刻的速率。因此,若材料的暴露區域為氧化物,則可以藉由遠端於基板維持電漿來進一步保護此材料。
處理系統可以進一步包括與處理腔室電耦接的功率供應器240,以提供電功率到面板217、離子消除器223、噴淋頭225、及/或台座265,以在第一電漿區域215或處理區域233中產生電漿。取決於所執行的處理,功率供應器可經配置以向腔室遞送可調整量的功率。這種配置可以允許可調諧電漿用於執行中的處理。與通常呈現為具有開啟或關閉功能的遠端電漿單元不同,可調諧電漿可經配置以向電漿區域215遞送特定量的功率。此舉又可以允許形成特定的電漿特性,而使得前驅物可以利用特定方式解離,以增強由這些前驅物產生的蝕刻輪廓。
可以在噴淋頭225上方的腔室電漿區域215或噴淋頭225下方的基板處理區域233中激發電漿。在實施例中,形成於基板處理區域233中的電漿可以是利用作為電極的台座形成的DC偏壓電漿。電漿可以存在於腔室電漿區域215中,以從例如含氟前驅物或其他前驅物的流入產生自由基前驅物。典型地,在射頻(RF)範圍中的AC電壓可以施加於處理腔室的導電頂部部分(例如,面板217)與噴淋頭225及/或離子消除器223之間,以在沉積期間激發腔室電漿區域215中的電漿。RF功率供應器可以產生13.56MHz的高RF頻率,但亦可以單獨產生其他頻率或與13.56MHz頻率組合產生其他頻率。
第 2B 圖
圖示影響通過面板217的處理氣體分佈的特徵的詳細視圖253。如第2A圖及第2B圖所示,面板217、冷卻板203、及氣體入口組件205相交,以定義氣體供應區域258,其中處理氣體可以從氣體入口205遞送進入氣體供應區域258。氣體可以填充氣體供應區域258,並通過面板217中的孔隙259流到第一電漿區域215。孔隙259可經配置以基本上單向的方式引導流動,而使得處理氣體可以流入處理區域233中,但是在穿過面板217之後可以被部分或完全防止回流到氣體供應區域258中。
氣體分配組件(例如,用於處理腔室區段200的噴淋頭225)可以指稱為雙通道噴淋頭(DCSH),並附加地在第3圖所述的實施例中詳細說明。雙通道噴淋頭可以提供蝕刻處理,以允許在處理區域233之外分離蝕刻劑,以在遞送到處理區域之前提供與腔室部件及彼此間的受限的相互作用。
噴淋頭225可以包含上板214及下板216。這些板可以彼此耦接,以定義這些板之間的容積218。板的耦接可以提供通過上及下板的第一流體通道219以及通過下板216的第二流體通道221。所形成的通道可經配置以提供從容積218單獨經由第二流體通道221通過下板216的流體出入口,而第一流體通道219可以流體隔離於板與第二流體通道221之間的容積218。容積218可以通過氣體分配組件225的一側流體出入。
第 3 圖
係為根據實施例的與處理腔室一起使用的噴淋頭325的頂視圖。噴淋頭325可以對應於第2A圖所示的噴淋頭225。通孔365(圖示第一流體通道219的視圖)可以具有複數種形狀及配置,以控制及影響前驅物通過噴淋頭225的流動。小孔洞375(圖示第二流體通道221的視圖)可以基本均勻地分佈在噴淋頭的表面上(即使在通孔365中),並且可以有助於前驅物在離開噴淋頭時提供比其他配置更均勻的混合。
轉到第 4 圖
,圖示根據本技術的一或更多個實施例的原子層沉積系統400或反應器的示意性橫截面圖。系統400可以包括裝載閘腔室10與處理腔室20。處理腔室20通常可以是可密封的外殼,而可以在真空或至少低壓下操作。處理腔室20可以藉由隔離閥15與裝載閘腔室10隔離。隔離閥15可以將處理腔室20與裝載閘腔室10密封於關閉位置,並可允許在打開位置時將基板60從裝載閘腔室10通過閥轉移至處理腔室20,反之亦然。
系統400可包括氣體分配板30,氣體分配板30能夠跨越基板60分配一或更多種氣體。氣體分配板30可以是該領域具有通常知識者已知的任何合適的分配板,且所述之特定氣體分配板不應視為限制本技術之範疇。氣體分配板30之輸出面可以面向基板60的第一表面61。
氣體分配板30可以包括複數個氣體埠與複數個真空埠,複數個氣體埠經配置以傳送一或更多個氣體流到基板60,而複數個真空埠係設置於每一氣體埠之間,並經配置以傳送氣體流到處理腔室20之外。如第4圖所示,氣體分配板30可以包括第一前驅物注射器420、第二前驅物注射器430、及吹掃氣體注射器440。注射器420、430、440可藉由系統電腦(未圖示)(例如,主機)控制,或藉由腔室特定控制器(例如,可程式化邏輯控制器)控制。前驅物注射器420可經配置以將化合物A的反應前驅物之連續或脈衝流注射通過複數個氣體埠425進入處理腔室20。前驅物注射器430可經配置以將化合物B的反應前驅物之連續或脈衝流注射通過複數個氣體埠435進入處理腔室20。吹掃氣體注射器440可經配置以將無反應性或吹掃氣體之連續或脈衝流注射通過複數個氣體埠445進入處理腔室20。吹掃氣體可經配置以從處理腔室20移除反應材料及反應副產物。吹掃氣體典型係為惰性氣體,例如,氮氣、氬氣、及氦氣。氣體埠445可設置於氣體埠425及氣體埠435之間,以從化合物B之前軀物分離化合物A之前驅物,藉此避免前驅物之間的交叉汙染。
在另一態樣中,在將前驅物注射進入處理腔室20之前,遠端電漿源(未圖示)可連接至前驅物注射器420及前驅物注射器430。可以藉由將電場施加到遠端電漿源內的化合物來產生反應物質之電漿。可以使用能夠活化所意欲化合物的任何功率源。舉例而言,使用DC、射頻、及微波型放電技術的功率源可以使用。若使用RF功率源,則可以電容性或電感性耦接。亦可以藉由熱基礎技術、氣體解離技術、高強度光源(例如,紫外光源)、或暴露於x射線源來產生活化。
系統400可以進一步包括連接至處理腔室20的泵送系統450。泵送系統450大致上可經配置以通過一或更多個真空埠455將氣體流抽空到處理腔室20之外。真空埠455可設置於每一氣體埠之間,以在氣體流與基板表面反應之後將氣體流抽空到處理腔室20之外,並進一步限制前驅物之間的交叉汙染。
系統400可包括設置於處理腔室20上並在每一埠之間的複數個分區460。每一分區的下部可以延伸靠近基板60的第一表面61(例如,距離第一表面61約0.5mm或更多)。以此方式,分區460的下部可以從基板表面分離一距離,該距離足以允許氣體流在氣體流與基板表面反應之後,流動環繞下部而朝向真空埠455。箭頭498指示氣體流的方向。由於分區460可操作而作為對於氣體流的物理阻隔,所以分區460亦可限制前驅物之間的交叉汙染。所示之配置僅為說明性,且不應視為限制本技術之範疇。該領域具有通常知識者將理解,所示之氣體分配系統僅為一種可能的分配系統,並且可以採用其他類型的噴淋頭。
在操作中,可以將基板60(例如,藉由機器人)遞送到裝載閘腔室10,並可放置於梭子65上。在隔離閥15打開之後,梭子65可以沿著軌道70移動。一旦梭子65進入處理腔室20,隔離閥15可以關閉,以將處理腔室20密封。然後,梭子65可以移動通過處理腔室20,以進行處理。在一個實施例中,梭子65可以在線性路徑中移動通過腔室。
隨著基板60移動通過處理腔室20,基板60的第一表面61可以重複暴露到來自氣體埠425的化合物A的前驅物及來自氣體埠435的化合物B的前驅物,其間具有來自氣體埠445的吹掃氣體。吹掃氣體的注入可經設計以在將基板表面61暴露至下一個前驅物之前,移除來自先前前驅物的未反應材料。在對各種氣體流的每一暴露之後,氣體流可以藉由泵送系統450通過真空埠455抽空。由於在每一氣體埠的兩側可以設置真空埠,所以氣體流可以通過在兩側的真空埠455抽空。因此,氣體流可以從個別氣體埠垂直向下流動朝向基板60的第一表面61,跨越第一表面410且環繞分區460之下部,而最後向上朝向真空埠455。以此方式,每一氣體可以均勻地分佈跨越基板表面61。亦可在暴露至各種氣體流時旋轉基板60。基板的旋轉可以對於防止在所形成的層中形成條帶是有用的。基板的旋轉可以是連續或是分開的步驟。
可以藉由例如從氣體埠出來的每一氣體的流動速率及基板60的移動速率來決定基板表面61暴露至每一氣體的程度。在一個實施例中,每一氣體的流動速率可經配置,而不會從基板表面61移除所吸收的前驅物。每一分區之間的寬度、設置於處理腔室20上的氣體埠之數量、及基板可能來回傳遞的次數亦可決定基板表面61暴露至各種氣體的程度。因此,沉積膜的數量與品質可藉由變化上述因子來最佳化。
在另一實施例中,系統400可以包括前驅物注入器420與前驅物注入器430,而沒有吹掃氣體注入器440。因此,隨著基板60移動通過處理腔室20,基板表面61可以交替地暴露於化合物A的前驅物與化合物B的前驅物,而不會暴露於其間的吹掃氣體。
第4圖所示的實施例具有在基板上方的氣體分配板30。儘管已經針對此直立定向描述及圖示實施例,但應理解,相反的定向亦是可能的。在那種情況下,基板60的第一表面61可以面朝下,而朝向基板流動的氣體可以引導朝上。在一或更多個實施例中,至少一個輻射熱源90可以定位成加熱基板的第二側。
在一些實施例中,梭子65可以是用於承載基板60的基座66。通常,基座66可以是有助於跨越基板形成均勻溫度的載體。基座66可以相對於第4圖的佈置在裝載閘腔室10與處理腔室20之間在左到右及左到右的兩個方向上移動。基座66可以具有用於承載基板60的頂表面67。基座66可以是經加熱的基座,而使得基板60可以加熱以用於處理。作為實例,可以藉由設置在基座66下方的輻射熱源90、加熱板、電阻線圈、或其他加熱裝置來加熱基座66。儘管圖示為橫向轉換,但系統400的實施例亦可用於旋轉式系統,其中輪狀物可以順時針或逆時針旋轉,以連續加工位於所示氣體分配系統下方的一或更多個基板。應類似地理解,附加修改係包括在本技術中。
第 5 圖
圖示形成半導體結構的方法500,其中許多操作可以執行於例如前述腔室200及400中。方法500可以包括在開始該方法之前的一或更多個操作,而包括前端處理、沉積、蝕刻、研磨、清潔、或可以在所述操作之前執行的任何其他操作。該方法可以包括圖式中所示的多個可選擇操作,其可以或可以不特別與根據本技術的方法相關聯。舉例而言,為了提供更廣泛的結構形成範圍而描述許多操作,但是對於該技術而言並非關鍵,或者可以藉由替代方法來執行,這將在下面進一步討論。方法500描述第 6A 圖至第 6C 圖
中示意性圖示的操作,將結合方法500的操作而描述其說明。應理解,第6圖僅圖示局部示意圖,而基板可以包含任何數量的具有如圖式中所示的態樣的電晶體區段。
方法500可以涉及在具有多個暴露區域的基板上執行的操作,例如在包括進一步發展以產生3D NAND結構的區域的基板上。如第6A圖所示,圖示包括基板605的經處理的結構600的一部分,可以具有覆蓋基板的複數個堆疊層,而可以是矽、矽化鍺、或其他基板材料。該等層可以包括用於產生包括具有金屬材料620(可以是鎢、鈷或、其他低電阻率金屬)的交替層中的介電材料610(可以是氧化物(例如,氧化矽))的記憶體節點的層。儘管僅圖示7層材料,但是示例性結構可以包括任何數量的層,例如達到或大於約10、大於或約15、大於或約20、大於或約25、大於或約30、大於或約35、大於或約40、大於或約45、大於或約50、大於或約55、大於或約60、大於或約65、大於或約70、大於或約80、大於或約90、大於或約一百、或更多層材料。
溝道630(可以是記憶體孔洞)可以通過堆疊結構而定義到基板605的層級。可以藉由側壁632定義溝道630,側壁632可以由介電材料610與金屬材料620的交替層構成。儘管其餘的揭示將討論鎢及氧化矽,但是具有類似操作特性的任何其他已知材料可以替代一或更多個層。這些操作中的一些或所有者可以在前述的腔室或系統工具中執行,或者可以在相同系統工具上的不同腔室中執行,系統工具可以包括執行方法400的操作的腔室。
方法500最初可以包括如第6B圖所示的使金屬材料620凹陷之步驟。可以在類似於先前描述的腔室200的蝕刻腔室中使金屬材料620凹陷。在一些實施例中,可以執行濕式蝕刻或其他乾式蝕刻。然而,以下描述從記憶體孔洞內橫向移除鎢或金屬材料的一種可能的加工。一旦定位於半導體處理腔室的處理區域內,該方法可以包括在操作505處形成處理腔室的遠端電漿區域中的含氟前驅物的電漿。遠端電漿區域可以與處理區域流體耦合,但是可以物理分隔,以將電漿限制在基板層級處,這可能損傷暴露的結構或材料。
電漿的流出物可以流入處理區域,而可以在操作510處與半導體基板接觸。在操作515處,可以相對於介電材料610的暴露區域橫向選擇性蝕刻金屬材料。橫向蝕刻可以通過溝道(例如,記憶體孔洞)執行,並且可以沿著金屬材料620(例如,鎢)的每一層的暴露部分發生於溝道內的側壁。在一些實施例中,橫向蝕刻可以在金屬材料層上選擇性執行,並且可以基本上維持氧化矽或其他介電材料的插入層。此外,如圖所示,可以在金屬材料620的多個表面(例如,從多個溝道或記憶體孔洞出入的相對側)上執行蝕刻。在橫向蝕刻操作結束之前,方法500可以在示例性操作中從溝道的側壁以及介電材料610的暴露層之間橫向蝕刻金屬材料小於50nm。在一些實施例中,方法500可以橫向蝕刻金屬材料小於或約45nm、小於或約40nm、小於或約35nm、小於或約30nm、小於或約25nm、小於或約20nm、小於或約15nm、小於或約10nm、小於或約9nm、小於或約8nm、小於或約7nm、小於或約6nm、小於或約5nm、小於或約4nm、小於或約3nm、小於或約2nm、小於或約1nm、或更小。
方法500可以涉及減少蝕刻速率,以允許發生更完整的擴散,而有助於提供從頂部到底部更均勻的蝕刻。沒有下面描述的技術,在溝道頂部處或接近溝道頂部的金屬材料區域可能在底部區域之前開始蝕刻。然後,此舉可能在溝道內產生輪廓,例如從溝道的頂部到底部的金屬材料層的V形輪廓。舉例而言,當混合物中的氟的量增加或溫度升高時,可能發生此情況。
在利用習知的乾式技術的情況下,因為可以執行橫向蝕刻的溝道或記憶體孔洞的高的高寬比,所以V形輪廓可能無法避免。示例性溝道的直徑或寬度可以是幾十個奈米或更小,而溝道的高度可以是幾微米或更多。此舉可能產生大於20:1、大於50:1、大於75:1、大於100:1、或甚至更大的高寬比或是高度對寬度比。因此,在實施例中,可以在每一溝道內形成並處理超過25層、超過50層、超過75層、或超過一百層的交替金屬材料與介電材料。
因為乾的或氣體蝕刻劑可以行進更大的長度,甚至在蝕刻劑已經到達溝道的底部之前,溝道的頂部區域可能暴露於顯著量的蝕刻劑。以此方式,位於溝道的上部區域的金屬材料可能比溝道的底部處的部分蝕刻更多。儘管濕式蝕刻技術可以更均勻地蝕刻金屬材料層,但是由於蝕刻劑的性質及停留時間,蝕刻可能無法小於、達到、或約10或更多奈米。因此,與本技術不同,習知技術可能無法從每一金屬材料層精細地蝕刻一定量的材料(例如僅幾奈米),並且無法在整個溝道中產生平坦或基本類似的經蝕刻金屬材料的輪廓。然而,本技術可以藉由所討論的任何方式限制蝕刻劑來補償更大的擴散路徑,以允許發生更均勻的蝕刻處理。
處理條件亦可以影響根據本技術的方法500及其他蝕刻方法中所執行的操作。可以在實施例中的恆定溫度期間執行方法500的操作中之每一者,而在一些實施例中,可以在不同操作期間調整溫度。舉例而言,在實施例中,橫向蝕刻操作515期間的基板、台座、或腔室溫度可以維持在約-100℃與約100℃之間。溫度亦可維持在低於或約80℃、低於或約60℃、低於或約40℃、低於或約20℃、低於或約0℃、低於或約-20℃、低於或約-40℃、或更低。溫度可以影響蝕刻處理本身,而較高的溫度可以產生較高的蝕刻速率、增加的蝕刻、或其他影響。類似地,較低的溫度可以減緩蝕刻操作,並允許改善的擴散。因此,在一些實施例中,維持低於或約50℃或是低於或約0℃的溫度可以在溝道的頂部處與溝道的底部處提供更均勻的金屬材料的蝕刻量。隨著溫度升高,蝕刻操作可以附加地開始影響介電質區域,並可以造成介電材料(例如,氧化矽)的暴露轉角或區域的輕微圓化。
腔室內的壓力亦可以影響所執行的操作,而在實施例中,腔室壓力可以維持在低於約10Torr、低於約5Torr、或低於約1Torr。在實施例中,低於或約1Torr的壓力可以允許前驅物或電漿流出物更容易流入溝道或記憶體孔洞中。然而,當壓力降低到低於約0.5Torr時,遠端電漿可能受到影響,並可能具有降低的穩定性或可能變得不穩定。如前所述,遠端電漿可以包括RPS單元,且亦可以是與腔室的處理區域物理分隔的腔室的區域或部分,以限制或消除基板層級處的電漿。在利用RPS單元的一些實施例中,針對具有腔室內的較低壓力的電漿穩定性,可以利用扼流器來維持RPS單元內的較高壓力,以用於改善前驅物或電漿流出物的溝道內流動。因此,渦輪分子泵可以用於腔室中,以允許腔室壓力降至幾毫Torr,同時RPS維持在高於0.6Torr或約0.6Torr。
可以調整腔室條件、流率比、及其他操作特性,以執行金屬材料的受控蝕刻。舉例而言,取決於待沉積的材料的厚度,來自溝道側壁的金屬材料的每一區域可以橫向蝕刻到小於或約10nm的距離或深度,或任何前述厚度。在實施例中,金屬材料的每一層可以蝕刻到距離溝道側壁的深度或距離在約1nm與約7nm之間,或在約2nm與約6nm之間。
藉由執行根據本技術的操作,可以相對於蝕刻劑材料的擴散能力減少蝕刻功率,這可以允許在溝道或記憶體孔洞內暴露的每一金屬材料區域處執行更均勻的、基本上均勻的、或實質上均勻的蝕刻。在實施例中,在溝道或記憶體孔洞的頂部處或接近溝道或記憶體孔洞的頂部的金屬材料區域(例如,距離頂部2層內、4層內、6層內、8層內、10層內、或更多)的從側壁測量的所蝕刻的材料量可以與記憶體孔洞的溝道的底部處或接近記憶體孔洞的溝道的底部的金屬材料層或區域(例如,距離底部2層內、4層內、6層內、8層內、10層內,或更多)類似。
取決於該結構內已蝕刻溝道或記憶體孔洞的堆疊層的總數,所比較的兩個層可以藉由至少1層、至少5層、至少11層、至少21層、至少51層、或更多而分開。就所蝕刻的上層而言,所比較的兩個層的橫向蝕刻可以相差小於或約30%,比下層不多於30%。此外,本技術可以執行兩個層的橫向蝕刻,而使得兩個層之間蝕刻的金屬材料的量之間的差異小於或約25%、小於或約20%、小於或約15%、小於或約10%、小於或約5%、小於或約1%、或零差異,在這種情況下,金屬材料的二個區域係蝕刻到距離溝道的側壁的相等深度或距離。基板605可以在溝道630的底部處展示最小蝕刻,並且可以減少小於或約5nm的量,以及可以減少小於或約3nm的量、小於或約2nm的量、小於或約1nm的量,或者可以在金屬材料的橫向蝕刻操作期間基本上維持不變。
在可選擇的操作520處,可以將基板從蝕刻腔室轉移到沉積腔室。轉移可以在真空下進行,而兩個腔室可以都駐留在相同集群工具上,以允許轉移發生在受控環境中。舉例而言,可以在轉移期間維持真空條件,並且可以在不破壞真空的情況下進行轉移。一旦在沉積腔室中(例如上述腔室400),則在操作525處,可以在凹陷金屬材料620上形成或沉積蓋材料。如第6C圖所示,蓋材料625(可以是阻隔材料)可以直接形成在凹陷金屬材料620上或與凹陷金屬材料620接觸。沉積操作可以是選擇性沉積,其中蓋材料相對於暴露的介電材料610較佳地形成在金屬材料620上。相對於可以包括附加遮罩操作的習知技術,操作525可以直接執行後續蝕刻操作515。
儘管可以進行基板的轉移,但是在選擇性蝕刻與選擇性沉積之間可以不執行其他基板處理。如將在下面進一步詳細解釋,儘管在實施例中可以執行操作之間的基板轉移,而選擇性沉積可以包括多個操作,但是可以直接在一組蝕刻操作之後執行整個沉積處理。由於毯覆沉積或蓋材料625的形成可能需要額外的遮罩及移除技術,藉由根據方法500執行選擇性蝕刻及選擇性沉積,佇列時間可以比習知技術顯著降低。
可以在處理中利用各種材料,而蝕刻及沉積可以對於多個部件具有選擇性。因此,本技術可以不限於單組材料。舉例而言,如前所述,金屬材料620可以是在半導體處理中使用的幾種導電物質。金屬材料620可以是或可以包括鎢、鈷、或任何其他可作為記憶體結構中的金屬層的導電金屬。介電材料610亦可以包括絕緣材料,並且也可以包括含矽材料、含氧材料、含碳材料、或這些材料的一些組合(例如,氧化矽或碳氧化矽)。蓋材料625可以包括一或更多種介電材料、絕緣材料、陶瓷材料、或阻隔材料。
可以在鎢上使用蓋材料625,以用於多種用途。在一些實施例中,氮化鈦可以作為蓋材料625,但應理解,亦可以使用類似的材料,包括其他金屬氮化物、氧化物、或介電材料。氮化鈦可以作為鎢上的阻隔。然而,在許多習知沉積中,亦可以在介電材料610上形成蓋材料,然後可以允許分離的節點或層之間的連接。因此,可以執行回蝕處理。當從介電質凹陷材料時,由於最小的覆蓋或結合,處理可以類似於鎢或金屬材料而減少蓋材料,並且可以暴露鎢。
形成記憶體結構的後續操作可以包括沉積附加的核心材料,而可以包括阻擋層(例如,氧化鋁)。儘管氧化鋁可以沉積在介電材料上,但是鎢與其他金屬可能具有低黏附能力,而氧化鋁可能不容易沉積在此材料上,這可能造成阻擋層中的空隙。在暴露的鎢上形成氧化鋁亦可以將金屬氧化,而可增加電阻。氮化鈦與其他阻隔層材料可以黏附到鎢,以作為阻隔層,並可允許沿著側壁形成氧化鋁。因此,藉由利用蓋材料625(例如,氮化鈦阻隔層),可以更容易地產生氧化物金屬NAND結構。
蝕刻操作可以涉及與特定含氟前驅物一起的附加前驅物。在一些實施例中,可以使用三氟化氮來產生電漿流出物。亦可以利用附加或可替代的含氟前驅物。舉例而言,含氟前驅物可以流入遠端電漿區域,而含氟前驅物可以包括選自原子氟、雙原子氟、三氟化溴、三氟化氯、三氟化氮、氟化氫、六氟化硫、及二氟化氙的群組的至少一個前驅物。遠端電漿區域可以在與處理腔室不同的模組內或在處理腔室內的隔間內。如第2圖所示,RPS單元201與第一電漿區域215二者可以作為遠端電漿區域。RPS可以允許電漿流出物解離而不會損傷其他腔室部件,而第一電漿區域215可以提供到基板的較短路徑長度,在此期間可能發生重組。
附加前驅物亦可以遞送到遠端電漿區域,以增強含氟前驅物。舉例而言,含碳及氫的前驅物或氫前驅物可以與含氟前驅物一起遞送。舉例而言,附加前驅物亦可以是含氟前驅物(例如,氟甲烷)。可以包括含氫或含碳及氫的前驅物,以維持用於電漿流出物的特定H:F原子比。在實施例中,可以利用大於1的H:F比執行蝕刻,這可以提供相對於上述介電材料的對於鎢或其他金屬的增加的選擇性。在實施例中,H:F原子流量比可以維持為大於2:1或大於3:1,這可以藉由調整含氟前驅物與含氫前驅物的相對流率來控制。
當執行本方法時,相對於暴露於基板的表面上的其他部件的鎢的蝕刻選擇性可以是大於或約10:1、大於或約20:1、大於或約50:1、或是大於或約100:1、或更大,以用於形成於基底上的各種材料,並可以暴露於電漿流出物。在所揭示的實施例中,相對於(多)矽的鎢的蝕刻選擇性可以大於或約100:1、大於或約150:1、大於或約200:1、或是大於或約為250:1。在實施例中,相對於氧化矽的鎢的蝕刻選擇性可以大於或約15:1、大於或約25:1、大於或約30:1、或是大於或約為40:1。在實施例中,相對於碳氧化矽的鎢的蝕刻選擇性可以大於或約10:1、大於或約20:1、大於或約30:1、或是大於或約為40:1。在實施例中,相對於氧化鎢的鎢的蝕刻選擇性可以大於或約10:1、大於或約20:1、大於或約50:1、或是大於或約為100:1。
因此,取決於特徵尺寸,可以從基板的表面移除鎢,同時其他暴露材料可以減少小於1nm。在實施例中,用於金屬材料620的凹陷的深度可以小於或約50nm,並且可以小於或約40nm、小於或約30nm、小於或約20nm、小於或約10nm、或更少。由於此蝕刻深度,可以移除最小量的介電材料,可以小於或約3nm、小於或約1nm、小於或約0.5nm,或者材料可以大致上或基本上維持不變。因此,相對於介電材料與基板的鎢蝕刻的特徵可以是用於每一結構的材料的上述選擇性中之任一者。
可以在能夠沉積且能夠原子層沉積的腔室(包括上述的腔室400)中執行選擇性沉積。沉積可以預設為在相對於另一絕緣材料的金屬材料上選擇性沉積絕緣材料。舉例而言,蓋材料625可以大致上形成於金屬材料620上,同時最少地形成於介電材料610或受限於介電材料610。可以藉由多種操作來執行選擇性沉積,可以包括形成自組裝單層以促進選擇性沉積,或者可以包括主動抑制在其他介電材料上形成介電質。
可以在結構的區域上形成自組裝單層,以調諧沉積。舉例而言,可以在結構上形成第一自組裝單層,然後將其暴露以從金屬材料620移除單層。單層可以維持在介電材料610上。單層可以具有可能排斥或無法與後來遞送的前驅物相互作用的封端部分。舉例而言,在實施例中,封端部分可以是疏水性,並且可以利用含氫部分(例如,甲基)封端,含氫部分可以不與附加前驅物相互作用。第二自組裝單層可以形成在金屬材料620上,而可以是親水性或與用於產生蓋材料625的一或更多個前驅物反應。因為材料可以與第一自組裝單層排斥,或者可以選擇性拉伸到元件,所以可以在金屬材料620上選擇性形成第二自組裝單層。第二自組裝單層可以利用氫氧基或其他親水部分封端,或是利用特別與用於形成蓋材料625的附加前驅物相互作用的部分封端。
然後,可以利用二或更多個前驅物執行原子層沉積,以開發蓋材料625。沉積的前驅物可以包括含金屬前驅物,並包括經配置以與封端第二自組裝單層(而非第一自組裝單層)的部分相互作用的前驅物。舉例而言,當使用親水性及疏水性封端單層時,原子層沉積前驅物中之一者可以包括水或一些其他前驅物,以發展可以是親水性的蓋材料。以此方式,沉積可能不會形成於可以是疏水性的第一自組裝單層上。若蓋材料包括金屬氧化物(例如,氧化鈦或氮化鈦),則用於原子層沉積的前驅物可以包括含鈦前驅物以及水或含氮前驅物。然後,在與水或其他前驅物的半反應期間,水可能無法與形成在介電材料610上的第一自組裝單層相互作用,而因此沉積將不在第一自組裝單層上形成。以此方式,可以在金屬材料620上選擇性形成蓋材料625,而不會形成可以化學蝕刻的遮罩層。
在蓋材料625已經形成合適的高度之後,在一個實例中可以將第一自組裝單層暴露到例如UV光,並從基板移除。因此,第一自組裝單層可以直接在金屬材料的選擇性蝕刻之後形成,或者在轉移到附加腔室之後但在附加處理操作之前形成,而在結構上可以不利用需要化學移除或蝕刻的附加遮罩層。類似地,在選擇性沉積之後,可以不需要蝕刻蓋材料625,以確保在金屬材料上選擇性形成蓋材料625。以此方式,可以排除習知形成中使用的多個操作,這可以顯著減少佇列時間(例如,幾個小時)。
亦可以使用附加選擇性沉積技術(可以包括可替代的機構),以用於選擇性沉積介電材料(例如,含氮材料)。舉例而言,含氮材料可以作為用於沉積發生的材料上的自組裝單層中之一者(例如,單層的封端部分中之一者),而可以允許吸引用於形成先前描述的材料中之一或更多者的特定前驅物。其他技術可以利用溫度差異以增強相對於氧化矽的金屬上的沉積。舉例而言,利用含鈦前驅物與含氮前驅物的原子層沉積可以在高於或約500℃的溫度下執行,並且可以在高於或約750℃、高於或約900℃、高於或約1000℃、或達到、高於、或約1100℃的溫度下執行。
隨著溫度在此範圍內增加,可以在鎢上以比在氧化矽上更高的速率發生沉積。然後,可以執行氮的選擇性蝕刻,以從氧化矽表面移除第一介電材料。儘管亦可能在金屬材料表面上減少第一介電材料,但是由於厚度可以比在氧化矽上的厚度多很多倍,所以可以在氧化矽上進行完全移除,同時維持金屬材料上的厚度。
實施例亦可以利用抑制劑,以在金屬材料620上選擇性形成蓋材料625,而不在介電材料610上形成蓋材料625。舉例而言,可以在介電材料上施加抑制劑。抑制劑可以是任何數量的材料,材料的特徵可以是矽氧烷主鏈(例如,矽氧烷)或四氟乙烯主鏈(例如,PTFE),以及其他油性或表面活性劑材料。可以施加材料,以覆蓋介電材料610的暴露部分。抑制劑材料可以防止在金屬材料620上可以正常形成或沉積的材料的黏附或吸附。隨後形成蓋材料625,並可以將移除劑施加到基板上,以移除抑制劑材料。移除劑可以是濕式蝕刻劑、反應物、或表面活性劑清潔劑,而可以移除讓底下的介電材料610暴露的殘留抑制劑材料。因此,抑制劑可以直接在選擇性蝕刻之後施加,或者在基板轉移之後,但在影響基板的其他處理操作之前施加。利用抑制劑可以允許在定義區域中形成蓋材料,而不需要經由隨後的毯覆膜的圖案化及/或蝕刻定義。藉由移除先前及後續的圖案化操作,處理可以進一步減少習知處理的佇列時間。
抑制劑亦可以是毒化劑(poisoning agent),或是可以中和基板的表面或使基板的表面呈現惰性的電漿應用的產物。舉例而言,改性電漿可以由一或更多個前驅物形成,而可以包括惰性前驅物。可以將電漿施加到基板的表面,這可以改變介電材料610的表面,但是可以不影響金屬材料620。在一個可能實例中,含氮前驅物(可以是氮)可以遞送到產生電漿的處理腔室的電漿處理區域。電漿流出物(可以包括含氮電漿流出物)可以遞送到基板,並且可以沿著介電材料610形成氮化表面。
電漿流出物可以不影響金屬材料620,這可以維持整齊或未反應的表面。然後,可以利用一或更多種沉積技術形成蓋材料625,沉積技術可以包括原子層沉積或其他氣相或物理沉積。舉例而言,可以利用原子層沉積技術,而隨後利用電漿流出物處理。在沉積的每一循環之後,含氮電漿可以重新施加到基板上(例如,在介電材料610上)。以此方式,介電材料610的表面可以鈍化,以防止或限制那些區域上的蓋材料625的形成。其他電漿或非電漿材料亦可用於改性或毒化介電材料610,介電材料610亦可經加工以排斥可用於形成蓋材料625的一或更多個前驅物。利用在基板的非凹陷部分上的這些電漿流出物可以允許在定義區域中形成蓋材料,而不需要經由後續的毯覆膜的圖案化及/或蝕刻定義。藉由移除先前及後續的圖案化操作,處理可以進一步減少習知處理的佇列時間。
相對於一或更多個非金屬、介電質、或絕緣區域,這些技術中之任一者可以選擇性沉積或形成含矽金屬區域上的介電或絕緣材料。選擇性可以是完整的,亦即,蓋材料僅在金屬材料620或中間層上形成,而蓋材料可以完全不在介電材料610上形成。在其他實施例中,選擇性可能不是完整的,而含金屬材料上的沉積相對於介電或絕緣材料的比率可以是大於約2:1。選擇性亦可以大於或約5:1、大於或約10:1、大於或約15:1、大於或約20:1、大於或約25:1、大於或約30:1、大於或約35:1、大於或約40:1、大於或約45:1、大於或約50:1、大於或約75:1、大於或約100:1、大於或約200:1、或更多。
蓋材料可以形成為前述的厚度,厚度可以小於或約50nm,並且可以小於或約40nm、小於或約30nm、小於或約20nm、小於或約10nm、小於或約5nm、或更少。因此,低於50:1的選擇性可以是可接受的,以完全沉積蓋材料625,同時在介電材料610上形成有限量的材料或基本上沒有形成材料。可以在沉積之後在腔室200中執行輕微的回蝕操作,以確保將蓋材料625從介電材料610完全移除,以確保節點完全分離。因為覆蓋可以在金屬材料620的凹陷區域內完成,所以回蝕可以不影響所沉積的材料,或者可以清潔邊緣或側壁,以產生平滑表面。由於金屬材料620上的沉積可能更大,因此可以藉由稍長的沉積時間在金屬材料620上補償可能沉積在介電材料610上的任何量,然後可以凹陷到凹部的厚度,並且可以清潔介電材料610的側壁。
沉積操作可以在前述的任何溫度或壓力下執行,並可以在大於或約50℃的溫度下執行,且可以在大於或約100℃、大於或約150℃、大於或約200℃、大於或約250℃、大於或約300℃、大於或約350℃、大於或約400℃、大於或約450℃、大於或約500℃、大於或約600℃、大於或約700℃、大於或約800℃、或更高的溫度下執行。舉例而言,在原子層沉積操作期間,可以使用大於或約400℃的溫度,以活化前驅物,以在材料層形成時彼此相互作用。相較於習知技術,藉由利用本技術,可以利用更多的選擇性形成及移除來執行製造,這可以比習知處理減少數小時的佇列時間。藉由執行阻隔形成之外的凹陷操作,可以更清楚地定義節點分離,並且可以更容易地執行記憶體孔洞內的後續處理或形成。該等處理亦可以實現新結構,可藉由形成選擇性層以確保金屬材料受到保護,同時節點在記憶體結構中維持分離。
在本技術所包括的附加方法中,可以不執行金屬材料的凹陷。轉至第 7 圖
,圖示根據本技術的實施例的示例性基板700的示意性橫截面圖。基板700可以類似於先前在第7A圖中描述及圖示的基板600,並且可以包括類似的材料或者前述的其他材料,並且可以具有前述的任何尺寸或其他特性的特徵。舉例而言,結構700可以包括基板605,以及介電材料610與金屬材料620的交替層。記憶體孔洞或溝道630可以形成於結構內,並且可以具有側壁632的特徵。
不同於包括凹陷金屬材料620的方法500,如第7B圖所示,可以藉由本技術形成附加結構。如圖所示,可以不執行凹陷金屬材料620。所示之方法可以在形成記憶體孔洞或溝道630之後直接將蓋材料625沉積在金屬材料620上。可以執行前述的選擇性沉積蓋材料的類似方法或操作,而蓋材料(可以是阻隔材料)可以是任何前述材料(例如,包括氮化鈦)。
蓋材料可以形成為從金屬材料620向外延伸,並延伸於溝道630內。類似於先前描述的結構,蓋材料625可以不形成於介電材料610上,或者可以不跨越介電材料610連續,以在每一單元之間產生分離。在形成蓋材料625之後,可以執行附加操作(包括清潔介電材料610上的任何殘留形成物,以及阻擋層的形成物(例如氧化鋁)與附加核心形成物)。藉由執行沒有凹陷處理的方法,可以減少佇列時間,且可以限制表面粗糙化及其他蝕刻副作用。
在先前描述中,為了解釋之目的,已經闡述許多細節,以提供對於本技術的各種實施例的理解。然而,對於該領域具有通常知識者顯而易見的是,可以在沒有這些細節中之一些或在具有附加細節的情況下實施某些實施例。
已揭示幾個實施例,但應理解,該領域具有通常知識者可以在不悖離實施例的精神的情況下使用各種修改、替代構造、及等同物。此外,為了避免不必要地模糊本技術,並未描述許多已知的處理及元件。因此,上面的描述不應視為限制本技術之範疇。
當提供值的範圍時,應理解,除非上下文另有明確說明,亦具體揭示該範圍的上限與下限之間的每一中間值到下限單位的最小部分。包括在所述範圍中的任何所述值或未敘述的中間值之間的任何較窄範圍以及所述範圍中的任何其他所述或中間值。除非所述範圍具有任何具體排除限制,這些較小範圍的上限與下限可以獨立地包括在範圍中或排除在外,而上限與下限中之任一者或二者都包括或都不包括在較小範圍中的每一範圍亦包括在本技術內。在所述範圍包括一或二個限制的情況下,則亦包括排除這些所包括限制中的一或二者的範圍。
如本文及隨附專利申請範圍中所使用,除非上下文另有明確說明,否則單數形式「一」、「一個」、及「該」包括複數指稱。因此,舉例而言,指稱「一層」包括複數個這樣的層,而指稱「前驅物」包括指稱該領域具有通常知識者已知的一或更多個前驅物及其等同物等等。
此外,在本說明書及以下請求項中使用詞語「包含」、「所包含」、「含有」、「所含有」、「包括」、及「所包括」時,意欲在指定所述特徵、整體、部件、或操作的存在,但是不排除一或更多個其他特徵、整體、部件、操作、動作、或群組的存在或附加。
10‧‧‧裝載閘腔室15‧‧‧隔離閥20‧‧‧處理腔室30‧‧‧氣體分配板60‧‧‧基板61‧‧‧第一表面65‧‧‧梭子70‧‧‧軌道90‧‧‧輻射熱源100‧‧‧處理系統102‧‧‧前開口統一莢104‧‧‧機器臂106‧‧‧托持區域108a‧‧‧處理腔室108b‧‧‧處理腔室108c‧‧‧處理腔室108d‧‧‧處理腔室108e‧‧‧處理腔室108f‧‧‧處理腔室109a‧‧‧串聯區段109b‧‧‧串聯區段109c‧‧‧串聯區段110‧‧‧第二機器臂200‧‧‧腔室201‧‧‧RPS單元203‧‧‧冷卻板205‧‧‧氣體入口組件210‧‧‧流體供應系統214‧‧‧上板215‧‧‧第一電漿區域216‧‧‧下板217‧‧‧面板218‧‧‧容積219‧‧‧第一流體通道220‧‧‧絕緣環221‧‧‧第二流體通道223‧‧‧離子消除器225‧‧‧噴淋頭233‧‧‧基板處理區域240‧‧‧功率供應器253‧‧‧詳細視圖255‧‧‧基板258‧‧‧氣體供應區域259‧‧‧孔隙265‧‧‧台座325‧‧‧噴淋頭365‧‧‧通孔375‧‧‧小孔洞400‧‧‧腔室420‧‧‧注射器425‧‧‧氣體埠430‧‧‧注射器435‧‧‧氣體埠440‧‧‧注射器445‧‧‧氣體埠450‧‧‧泵送系統455‧‧‧真空埠460‧‧‧分區498‧‧‧箭頭500‧‧‧方法505‧‧‧操作510‧‧‧操作515‧‧‧操作520‧‧‧操作525‧‧‧操作600‧‧‧結構605‧‧‧基板610‧‧‧介電材料620‧‧‧金屬材料625‧‧‧蓋材料630‧‧‧溝道632‧‧‧側壁700‧‧‧結構
可以藉由參照說明書及圖式的其餘部分來實現所揭示的技術的本質及優點的進一步理解。
第1圖圖示根據本技術的實施例的示例性處理系統的頂視平面圖。
第2A圖圖示根據本技術的實施例的示例性處理腔室的示意性橫截面圖。
第2B圖圖示根據本技術的實施例的示例性噴淋頭的詳細視圖。
第3圖圖示根據本技術的實施例的示例性噴淋頭的底視平面圖。
第4圖圖示根據本技術的實施例的示例性處理腔室的示意性橫截面圖。
第5圖圖示根據本技術的實施例的形成半導體結構的方法中的所選擇操作。
第6A圖至第6C圖圖示根據本技術的實施例的示例性基板的示意性橫截面圖。
第7A圖至第7B圖圖示根據本技術的實施例的示例性基板的示意性橫截面圖。
圖式中的幾個係包括作為示意圖。應理解,圖式僅用於說明目的,而除非特別聲明具有標度,否則不應視為比例。此外,作為示意圖,圖式係提供為幫助理解,並且可能不包括相較於實際表示的所有態樣或資訊,並且可能包括用於說明目的之誇大材料。
在隨附圖式中,類似的部件及/或特徵可以具有相同的元件符號。此外,相同類型的各種部件可以藉由在元件符號後利用字母來區分,以區分類似部件。若在說明書中僅使用最前面的元件符號,則該描述係適用於具有相同最前面的元件符號的任何一個類似部件,而與字母無關。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
605‧‧‧基板
610‧‧‧介電材料
620‧‧‧金屬材料
625‧‧‧蓋材料
630‧‧‧溝道
632‧‧‧側壁
700‧‧‧結構
Claims (20)
- 一種形成一半導體結構的方法,該方法包含以下步驟:在一處理腔室的一遠端電漿區域中形成一含氟前驅物的一電漿;使一半導體基板與該電漿的流出物接觸,其中該半導體基板係容納在該處理腔室的一處理區域中;在該半導體基板上的一介電材料的暴露區域之間橫向地選擇性蝕刻一金屬材料;以及隨後在該金屬材料上沉積一蓋材料,其中該蓋材料相對於該介電材料的暴露區域選擇性沉積在該金屬材料上。
- 如請求項1所述之形成一半導體結構的方法,其中該蝕刻步驟係在一第一處理腔室中執行,該沉積步驟係在一第二處理腔室中執行。
- 如請求項2所述之形成一半導體結構的方法,進一步包含以下步驟:將該半導體基板從該第一處理腔室轉移到該第二處理腔室,且其中該轉移步驟係以在不破壞真空的情況下執行。
- 如請求項1所述之形成一半導體結構的方法,其中該金屬材料包含鎢或鈷。
- 如請求項1所述之形成一半導體結構的方法, 其中該介電材料包含氧化矽。
- 如請求項1所述之形成一半導體結構的方法,其中該蓋材料包含一金屬氮化物或一金屬氧化物。
- 如請求項1所述之形成一半導體結構的方法,其中該金屬材料從該溝道的該等側壁橫向蝕刻小於10nm。
- 如請求項1所述之形成一半導體結構的方法,其中利用該金屬材料相對於該介電材料大於或約10:1的一選擇性而執行該蝕刻步驟。
- 如請求項1所述之形成一半導體結構的方法,其中利用該金屬材料相對於該介電材料大於或約2:1的一選擇性而執行該沉積。
- 如請求項1所述之形成一半導體結構的方法,其中選擇性沉積該蓋材料之步驟包含以下步驟:抑制該介電材料上的該蓋材料的生長。
- 一種形成一半導體結構的方法,該方法包含以下步驟:在一處理腔室的一遠端電漿區域中形成一含氟前驅物的一電漿;使一半導體基板與該電漿的流出物接觸,其中該半導體基板係容納在該處理腔室的一處理區域中;在該半導體基板上的一介電材料的暴露層之間橫向 地選擇性蝕刻一金屬材料的層;以及隨後在該金屬材料上沉積一蓋材料,其中該蓋材料相對於該介電材料的暴露區域選擇性沉積在該金屬材料上。
- 如請求項11所述之形成一半導體結構的方法,其中氮化矽的該等層從該溝道的該等側壁橫向蝕刻小於10nm。
- 如請求項12所述之形成一半導體結構的方法,其中該介電材料包含氧化矽。
- 如請求項13所述之形成一半導體結構的方法,其中該蓋材料包含一金屬氮化物或一金屬氧化物。
- 如請求項14所述之形成一半導體結構的方法,其中該金屬氮化物包含氮化鈦。
- 如請求項11所述之形成一半導體結構的方法,其中該蝕刻步驟係在一第一處理腔室中執行,該沉積步驟係在一第二處理腔室中執行。
- 如請求項16所述之形成一半導體結構的方法,進一步包含以下步驟:將該半導體基板從該第一處理腔室轉移到該第二處理腔室,且其中該轉移步驟係以在不破壞真空的情況下執行。
- 如請求項11所述之形成一半導體結構的 方法,其中該半導體基板定義多個溝道,且其中在多個表面上蝕刻該金屬材料。
- 如請求項11所述之形成一半導體結構的方法,其中利用該金屬材料相對於該介電材料大於或約10:1的一選擇性而執行該蝕刻步驟。
- 如請求項11所述之形成一半導體結構的方法,其中利用該金屬材料相對於該介電材料大於或約2:1的一選擇性而執行該沉積。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762487728P | 2017-04-20 | 2017-04-20 | |
US62/487,728 | 2017-04-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201839849A TW201839849A (zh) | 2018-11-01 |
TWI775839B true TWI775839B (zh) | 2022-09-01 |
Family
ID=63856886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107113501A TWI775839B (zh) | 2017-04-20 | 2018-04-20 | 具有選擇性阻隔層的結構 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TWI775839B (zh) |
WO (1) | WO2018195423A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
US11189635B2 (en) | 2019-04-01 | 2021-11-30 | Applied Materials, Inc. | 3D-NAND mold |
CN110021603B (zh) * | 2019-04-11 | 2021-09-14 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
US11638377B2 (en) | 2019-09-13 | 2023-04-25 | Applied Materials, Inc. | Self-aligned select gate cut for 3D NAND |
US11587796B2 (en) | 2020-01-23 | 2023-02-21 | Applied Materials, Inc. | 3D-NAND memory cell structure |
US11930637B2 (en) | 2020-06-19 | 2024-03-12 | Applied Materials, Inc. | Confined charge trap layer |
WO2022119615A1 (en) * | 2020-12-02 | 2022-06-09 | Tokyo Electron Limited | Method for recessing a fill material within openings formed on a patterned substrate |
US20240055268A1 (en) * | 2022-08-10 | 2024-02-15 | Tokyo Electron Limited | Substrate processing with selective etching |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201430944A (zh) * | 2012-12-18 | 2014-08-01 | Applied Materials Inc | 非原地的電漿氧化物蝕刻 |
US20160293617A1 (en) * | 2014-06-25 | 2016-10-06 | Sandisk Technologies Llc | Vertical floating gate nand with selectively deposited ald metal films |
TW201714295A (zh) * | 2015-06-30 | 2017-04-16 | Hgst荷蘭公司 | 電鍍相變開關 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655277B1 (ko) * | 1999-12-04 | 2006-12-08 | 삼성전자주식회사 | 낸드형 플래시 메모리에서 공통 소오스 라인 형성 방법 |
US20070031609A1 (en) * | 2005-07-29 | 2007-02-08 | Ajay Kumar | Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same |
KR100985881B1 (ko) * | 2008-05-28 | 2010-10-08 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 제조 방법 |
KR101818793B1 (ko) * | 2010-06-30 | 2018-02-21 | 샌디스크 테크놀로지스 엘엘씨 | 초고밀도 수직 nand 메모리 장치 및 이를 제조하는 방법 |
US9806089B2 (en) * | 2015-09-21 | 2017-10-31 | Sandisk Technologies Llc | Method of making self-assembling floating gate electrodes for a three-dimensional memory device |
-
2018
- 2018-04-20 WO PCT/US2018/028568 patent/WO2018195423A1/en active Application Filing
- 2018-04-20 TW TW107113501A patent/TWI775839B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201430944A (zh) * | 2012-12-18 | 2014-08-01 | Applied Materials Inc | 非原地的電漿氧化物蝕刻 |
US20160293617A1 (en) * | 2014-06-25 | 2016-10-06 | Sandisk Technologies Llc | Vertical floating gate nand with selectively deposited ald metal films |
TW201714295A (zh) * | 2015-06-30 | 2017-04-16 | Hgst荷蘭公司 | 電鍍相變開關 |
Also Published As
Publication number | Publication date |
---|---|
TW201839849A (zh) | 2018-11-01 |
WO2018195423A1 (en) | 2018-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI775839B (zh) | 具有選擇性阻隔層的結構 | |
TWI790265B (zh) | 改良之金屬接觸定位結構 | |
US10465294B2 (en) | Oxide and metal removal | |
US9412608B2 (en) | Dry-etch for selective tungsten removal | |
US20150214066A1 (en) | Method for material removal in dry etch reactor | |
TWI705529B (zh) | 空氣間隙形成處理 | |
JP7401593B2 (ja) | 空隙を形成するためのシステム及び方法 | |
US10283324B1 (en) | Oxygen treatment for nitride etching | |
US10128086B1 (en) | Silicon pretreatment for nitride removal | |
TWI817471B (zh) | 高深寬比特徵中的金屬蝕刻 | |
TWI758464B (zh) | 含矽間隔物的選擇性形成 | |
TWI751326B (zh) | 自對準通孔處理流程 | |
TWI774754B (zh) | 自對準觸點與閘極處理流程 | |
TWI798215B (zh) | 選擇性側壁間隔物 | |
TWI782981B (zh) | 子鰭片至絕緣體矽之轉換 | |
TWI778048B (zh) | 形成半導體結構的方法 | |
TWI837885B (zh) | 高深寬比特徵中的金屬沉積及蝕刻 | |
CN117769756A (zh) | 高深宽比特征中的金属沉积和蚀刻 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |