TWI774754B - 自對準觸點與閘極處理流程 - Google Patents

自對準觸點與閘極處理流程 Download PDF

Info

Publication number
TWI774754B
TWI774754B TW107113491A TW107113491A TWI774754B TW I774754 B TWI774754 B TW I774754B TW 107113491 A TW107113491 A TW 107113491A TW 107113491 A TW107113491 A TW 107113491A TW I774754 B TWI774754 B TW I774754B
Authority
TW
Taiwan
Prior art keywords
forming
contact
gate
semiconductor structure
substrate
Prior art date
Application number
TW107113491A
Other languages
English (en)
Other versions
TW201903834A (zh
Inventor
高拉夫 塔瑞加
吉鏞 李
Original Assignee
美商微材料有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微材料有限責任公司 filed Critical 美商微材料有限責任公司
Publication of TW201903834A publication Critical patent/TW201903834A/zh
Application granted granted Critical
Publication of TWI774754B publication Critical patent/TWI774754B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Pinball Game Machines (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

可執行處理方法以形成可包括自對準閘極與自對準觸點結構的半導體結構。方法可包括在處理腔室的遠端電漿區中形成含氟前驅物的電漿。方法可包括將半導體基板接觸電漿的流出物。半導體基板可容納在處理腔室的處理區中。方法可包括將金屬閘極材料選擇性蝕刻低於半導體基板上的閘極間隔物與觸點介電質的暴露區的高度。方法可進一步包括隨後在金屬閘極材料上方沉積蓋材料。蓋材料可選擇性沉積在相對於閘極間隔物與觸點介電質的暴露區的金屬閘極材料之上。

Description

自對準觸點與閘極處理流程
本發明關於半導體系統、處理、及裝備。更明確地，本發明關於用於選擇性蝕刻與選擇性沉積材料層於半導體裝置上的系統及方法。
藉由在基板表面上產生複雜圖案化材料層的處理，而能夠製造積體電路。在基板上產生圖案化材料需要用於移除暴露材料的受控方法。化學蝕刻用於各種目的，包括將光阻中的圖案轉移至下方層中、將層薄化、或將已經存在於表面上的特徵的側向尺度薄化。通常期望具有蝕刻處理，其蝕刻一種材料快於另一種材料，以促使例如圖案轉移處理或單獨材料移除。此蝕刻方法稱為對於第一材料為選擇性。由於材料、電路、及處理的多樣性，蝕刻處理已發展為帶有對於各種材料的選擇性。然而，通常利用毯覆塗層或共形填充持續執行遍佈基板的沉積處理。
隨著裝置尺寸在下個世代的裝置中持續縮減，當僅有數奈米的材料形成在特定層中時，特別是當材料在電晶體形成中是關鍵時，選擇性會扮演更大的角色。許多不同蝕刻處理選擇性已在各種材料之間發展，然而標準選擇性會不再適用於現行及未來裝置規模。此外，基於需要以形成並保護遍佈於裝置的特徵的各種關鍵尺度且同時在基板上的其他地方執行圖案化與形成的遮罩、形成、及移除操作的數目，處理的等候時間持續上升。
因此，需要能夠用於產生高品質裝置與結構的改良系統與方法。藉由本發明而滿足這些與其他需求。
可執行處理方法以形成可包括自對準閘極與自對準觸點結構的半導體結構。方法可包括在處理腔室的遠端電漿區中形成含氟前驅物的電漿。方法可包括將半導體基板接觸電漿的流出物。半導體基板可容納在處理腔室的處理區中。方法可包括將金屬閘極材料選擇性蝕刻低於半導體基板上的閘極間隔物與觸點介電質的暴露區的高度。方法可進一步包括隨後在金屬閘極材料上方沉積蓋材料。蓋材料可選擇性沉積於相對於閘極間隔物與觸點介電質的暴露區的金屬閘極材料之上。
在某些具體例中，可在第一處理腔室中執行蝕刻，及可在第二處理腔室中執行沉積。處理方法也可包括將半導體基板從第一處理腔室移送至第二處理腔室。在具體例中，可執行移送而不打破真空。金屬閘極材料可包括鎢或鈷。閘極間隔物可包括碳氧化矽，及在具體例中，觸點介電質可包括氧化矽。蓋材料可包括金屬氮化物或金屬氧化物。在方法的操作期間或之間可不實施反應性離子蝕刻操作而執行方法。可執行蝕刻帶有對於金屬閘極材料相對於閘極間隔物與觸點介電質大於或約10：1的選擇性。可執行沉積帶有對於金屬閘極材料相對於閘極間隔物與觸點介電質大於或約2：1的選擇性。在具體例中，選擇性沉積蓋材料可包括在金屬閘極材料上方形成自組裝單層。自組裝單層可與用以形成蓋材料的一或多個前驅物交互作用。
本發明也可包括形成半導體結構的方法。方法可包括在處理腔室的遠端電漿區中形成含氟前驅物的電漿。方法可包括將半導體基板接觸電漿的流出物。半導體基板可容納在處理腔室的處理區中。方法可包括將觸點金屬選擇性蝕刻低於半導體基板上的閘極間隔物與觸點蓋材料的暴露區的高度。方法也可包括隨後在觸點金屬上方沉積閘極蓋材料。在具體例中，閘極蓋材料可選擇性沉積在相對於閘極間隔物與觸點蓋材料的暴露區的觸點金屬之上。
在某些具體例中，閘極蓋材料可包括不同於觸點蓋材料的材料。閘極蓋材料可選自由含碳材料與含氧材料所構成的群組。觸點蓋材料可選自由含氮材料與含氧材料所構成的群組。含氧材料可包括氧化鎢與氧化鋁。可在第一處理腔室中執行蝕刻，及可在第二處理腔室中執行沉積。方法也可包括將半導體基板從第一處理腔室移送至第二處理腔室。在某些具體例中，可執行移送而不打破真空。在方法的期間或在方法的操作之間，可不實施反應性離子蝕刻操作而執行方法。可執行蝕刻帶有對於觸點金屬相對於閘極間隔物與觸點蓋材料大於或約10：1的選擇性。可執行沉積帶有對於觸點金屬相對於閘極間隔物與觸點蓋材料大於或約2：1的選擇性。
此發明可提供許多益處於習知系統與技術上。例如，處理可藉由利用不包括反應性離子蝕刻的技術而保護關鍵尺度，並提供改善的選擇性。此外，藉由執行選擇性操作，可執行較少的遮罩與移除操作，其可顯著地降低製造等候時間。這些與其他具體例，及它們許多的優點與特徵，係結合之後的說明書與隨附圖式而更詳細地說明。
本發明包括用於小間距特徵的半導體處理的系統與部件。在傳統自對準觸點蝕刻處理中，基板上的材料可被形成並蝕刻緊鄰於將被保持的具有類似或不同材料的結構。因為蓋層與間隔物可以類似材料形成，諸如氮化矽，例如，移除這些層的蝕刻處理會不提供相對於其他關鍵特徵之足夠的選擇性。在各種開放處理期間，多個關鍵尺度尺寸會致使負載效應以蝕刻超過材料的預算可用性。例如，傳統處理可包括遮罩層，接著反應性離子蝕刻(RIE)處理，其容許用於間隙填充層之結構的開放。儘管為相對非等向性處理，RIE蝕刻會仍具有選擇性造成側壁損失。雖然可考慮到在形成期間用於此損失的預算，諸如帶有材料的過度形成，由於被蝕刻之結構內的區具有不同尺度，用於一區域中的損失量的計算會不適用於更大區域中的損失量。因此，雖然5 nm的損失可發生在經預算的一區段中，仍會發生6-7 nm的較大區段中的損失，致使在製造期間的失配。
此外，RIE處理步驟產生蝕刻副產物或聚合物殘留物，其通常以溼式蝕刻處理移除。此溼式蝕刻通常過度蝕刻側壁保護層而超過關鍵尺度，其會致使問題於相鄰電晶體層的形成與間隔，且進一步蝕刻低k氮化物間隔物及間層介電氧化物。再者，金屬材料與介電質的移除通常以非等向性蝕刻執行，其會進一步減少在其他區中的蓋材料與間隔物材料的暴露區，除非形成額外的遮罩或保護層。因為此RIE移除的選擇性會在10：1的範圍中，需要的遮罩數量會是大量的。
遮罩材料與其他材料層兩者的沉積可以習知技術執行，其利用遍佈半導體基板上的所有暴露區域的材料的毯覆塗佈或材料的共形發展。這些類型的沉積會需要進一步圖案化與移除操作，其會大量地增加用於裝置製造的等候時間。在RIE移除的額外操作與不足之間，及利用於習知沉積中的多個操作，對於個別裝置層之等候時間會以數小時增加。
本發明藉由修改移除與形成處理而克服這些問題。藉由利用在特定裝備中執行選擇性蝕刻處理，可利用此處理以相較於習知RIE更高的選擇性而蝕刻，其可容許先前並不可行的額外圖案化操作，且可提供額外保護於關鍵特徵尺度。此外，藉由在特定裝備中執行選擇性沉積操作，在結構形成中可利用減少的遮罩、圖案化、及移除。這些處理相較於利用RIE與標準沉積的習知處理可節省數小時。
雖然剩餘的說明書將例行地辨明利用本揭示發明的特定蝕刻與沉積處理，將容易地理解到系統與方法同樣地可應用於可發生在所說明的腔室中的各種其他蝕刻、沉積、及清洗處理。因此，本發明不應當作如此侷限於僅用於所說明的蝕刻與沉積處理。在說明根據本發明的範例處理序列的操作之前，本發明將論述一種可能的系統與腔室，其可使用本發明以執行某些移除與沉積操作。
圖 1 顯示根據具體例的沉積、蝕刻、烘烤、及固化腔室的處理系統100的一具體例的頂平面視圖。在圖式中，一對前開式晶圓傳送盒(FOUP)102供應各種尺寸的基板，基板藉由機器手臂104接收並放置進入低壓保持區域106於被放置進入基板處理腔室108a-108f之一者之前，基板處理腔室108a-108f定位在串聯區段109a-109c中。第二機器手臂110可用於將基板晶圓從保持區域106傳輸至基板處理腔室108a-108f及後方。各基板處理腔室108a-108f可配備以執行若干基板處理操作，包括乾式蝕刻處理與本文所述的選擇性沉積，及循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、溼式蝕刻、預清洗、除氣、定位、與其他基板處理。
基板處理腔室108a-108f可包括一或多個系統部件用於沉積、退火、固化及/或蝕刻基板晶圓上的介電膜。在一種組態中，兩對處理腔室，例如108c-108d與108e-108f，可用於沉積介電材料或含金屬材料於基板上，而第三對處理腔室，例如108a-108b，可用於蝕刻沉積的介電質。在另一種組態中，所有三對的腔室，例如108a-108f，可設置以蝕刻基板上的介電膜。說明的處理的任一者或多者可執行在與顯示於不同具體例中處理系統分隔開的腔室中。
在某些具體例中，腔室具體地包括至少一蝕刻腔室及至少一沉積腔室，如下所述。藉由包括這些腔室結合於工廠界面的處理側上，所有下方論述的蝕刻與沉積處理可執行在受控環境中。例如，真空環境可維持在保持區域106的處理側上，以便具體例中所有腔室與移送維持在真空下。此也可限制水蒸氣與其他空氣成分接觸將處理的基板。將領會到藉由系統100而思量的用於介電膜的沉積、蝕刻、退火、與固化腔室的額外組態。
圖 2A 顯示帶有在處理腔室內的分隔電漿產生區的範例處理腔室系統200的剖面視圖。在膜蝕刻期間，例如氮化鈦、氮化鉭、鎢、鈷、氧化鋁、氧化鎢、矽、多晶矽、氧化矽、氮化矽、氮氧化矽、碳氧化矽、等等，處理氣體可通過氣體入口組件205流入第一電漿區215。遠端電漿系統(RPS)201會可選地包括在系統中，且可處理接著通過氣體入口組件205的第一氣體。入口組件205可包括兩個或更多個區別的氣體供應通道，其中若包括第二通道(未示出)，其可繞過RPS 201。
示出冷卻板203、面板217、離子抑制器223、噴頭225、及具有基板255安置於上的基板支撐件265，且各自可根據具體例而被包括。基座265可具有熱交換通道，熱交換流體通過熱交換通道流動以控制基板的溫度，其可操作以在處理操作期間加熱及/或冷卻基板或晶圓。基座265的晶圓支撐圓盤，其可包含鋁、陶瓷或前述物的組合，也可電阻地加熱以達成相對高溫，諸如從高達或約100°C至高於或約1100°C，使用內嵌電阻加熱器元件。
面板217可為方錐形、圓錐形、或其他類似結構，帶有狹窄頂部分延伸至寬闊底部分。面板217可額外地如圖示為平坦的並包括用於分配處理氣體的複數個貫通通道。電漿產生氣體及/或電漿激發物種(取決於使用RPS 201)可通過面板217中的複數個孔洞(如圖2B所示)用於更均勻地傳遞進入第一電漿區215。
範例組態可包括使氣體入口組件205開放進入氣體供應區258，氣體供應區258由面板217與第一電漿區215分隔，以便氣體/物體流動通過面板217中的孔洞進入第一電漿區215。可選定結構上及操作上特徵以避免顯著的電漿回流從第一電漿區215返回進入供應區258、氣體入口組件205、及流體供應系統210。面板217或腔室的導電頂部分，與噴頭225被顯示帶有位在特徵之間的絕緣環220，其容許施加AC電位於面板217相對於噴頭225及/或離子抑制器223。絕緣環220可定位在面板217與噴頭225及/或離子抑制器223之間，使得電容耦合電漿(CCP)能形成在第一電漿區中。擋板(未示出)可額外地位於第一電漿區215中，或另外耦接於氣體入口組件205，以影響通過氣體入口組件205進入此區的流體流動。
離子抑制器223可包含板材或其他形狀，其界定貫穿結構的複數孔隙，設置以抑制離子帶電物種遷移出第一電漿區215，同時容許未帶電中性或自由基物種通過離子抑制器223進入抑制器與噴頭之間的活化氣體傳遞區。在具體例中，離子抑制器223可包含帶有各種孔隙組態的打孔板材。這些未帶電物種可包括高度反應性物種，其以較低反應性載體氣體傳送而通過孔隙。如上所述，可減少離子物種通過孔洞的遷移，且在某些例子中完全地抑制。控制通過離子抑制器223的離子物種的量可有利地提供增加控制於被帶至與下方晶圓基板接觸的氣體混合物上，其因而可增加控制氣體混合物的沉積及/或蝕刻特性。例如，氣體混合物的離子濃度中的調整可顯著地改變其蝕刻選擇性，例如，SiNx ：SiOx 蝕刻比率、Si：SiOx 蝕刻比率，等等。在執行沉積的替代具體例中，也可變動用於介電材料的共形-至-可流動式沉積的平衡。
離子抑制器223中的複數孔隙可設置以控制活化氣體(即，離子性、自由基、及/或中性物種)通過離子抑制器223。例如，可控制孔洞的深寬比、或孔洞直徑對長度、及/或孔洞的形狀，以便減少活化氣體中的離子帶電物種通過離子抑制器223的流動。離子抑制器223中的孔洞可包括面向電漿激發區215的錐形部分，及面向噴頭225的圓柱部分。圓柱部分可被塑形並尺度化以控制通至噴頭225的離子物種的流動。也可將做為額外方式的可調整電偏壓施加於離子抑制器223以控制通過抑制器的離子物種的流動。
離子抑制器223可作用以減少或消除從電漿產生區行至基板的離子帶電物種的量。未帶電中性及自由基物種仍可通過離子抑制器中的開口以與基板反應。應注意到完全消除在環繞基板的反應區中的離子帶電物種不會執行在具體例中。在某些例子中，離子物種有意地到達基板以執行蝕刻及/或沉積處理。在這些例子中，離子抑制器可助於將反應區中的離子物種的濃度控制在助於處理的程度。
與離子抑制器223結合的噴頭225可容許電漿存在於第一電漿區215中，以避免直接激發基板處理區233中的氣體，同時仍容許激發物種從腔室電漿區215行進進入基板處理區223。以此方式，腔室可設置以防止電漿接觸將蝕刻的基板255。此可有利地保護各種複雜結構及基板上圖案化膜，其若直接接觸產生的電漿會受到損傷、錯位、或是扭曲。此外，當容許電漿接觸基板或接近基板水平時，氧化物物種蝕刻的速率會增加。因此，若材料的暴露區是氧化物，可藉由將電漿維持於此基板的遠端而進一步保護此材料。
處理系統可進一步包括電源240，其電氣耦接於處理腔室以提供電功率於面板217、離子抑制器223、噴頭225、及/或基座265以在第一電漿區215或處理區223中產生電漿。電源可設置以傳遞可調整數量的功率於腔室，取決於執行的處理。此組態可容許將被使用在執行的處理中的可調整電漿。不同於通常存在帶有開啟或關閉功能性的遠端電漿單元，可調整電漿可設置以傳遞特定量的功率至電漿區215。此因而可容許特定電漿特性的發展，使得前驅物可以特定方式分離以增強藉由這些前驅物產生的蝕刻輪廓。
可在噴頭225之上的腔室電漿區215或噴頭225之下的基板處理區233中點燃電漿。在具體例中，形成在基板處理區233中的電漿可為以做為電極的基座而形成的DC偏壓電漿。電漿可存在於腔室電漿區215中以從例如含氟前驅物或其他前驅物的流入物產生自由基前驅物。通常在射頻(RF)範圍中的AC電壓可施加於處理腔室的導電頂部分(諸如面板217)、與噴頭225及/或離子抑制器223之間，以在沉積期間於腔室電漿區215中點燃電漿。RF電源可產生13.56 MHz的高RF頻率，但也可單獨產生其他頻率或結合13.56 MHz的頻率。
圖 2B 顯示影響透過面板217之處理氣體分配的特徵的詳細視圖253。如圖2A與2B所示，面板217、冷卻板203、及氣體入口組件205交叉以界定氣體供應區258，來自氣體入口205的處理氣體可進入其中而傳遞。氣體可填充氣體供應區258並通過面板217中的孔隙259流動至第一電漿區215。孔隙259可設置以實質上單向方式導引流動，使得處理氣體可流入處理區233，但在行經面板217之後可部分地或完全地防止回流進入氣體供應區258。
諸如噴頭225的用於處理腔室區段200的氣體分配組件可稱為雙通道噴頭(DCSH)並額外地詳細說明於圖3所述的具體例中。雙通道噴頭可提供蝕刻處理，其容許處理區233外的蝕刻劑的分離，以提供在傳遞進入處理區之前的蝕刻劑與腔室部件及彼此的受限交互作用。
噴頭225可包含上板材214與下板材216。此等板材可與另一者耦接以在板材之間界定容積218。板材的耦接可為如此以提供穿過上板材與下板材的第一流體通道219，與通過下板材216的第二流體通道221。形成的通道可設置以提供流體從容積218進入單獨經由第二流體通道221通過下板材216，而第一流體通道219可流體地與板材及第二流體通道221之間的容積218隔離。容積218可透過氣體分配組件225的一側而流體地可進入。
圖 3 是根據具體例的使用於處理腔室的噴頭325的底視圖。噴頭325可對應於圖2A所示的噴頭225。穿孔365(其顯示第一流體通道219的視圖)可具有複數形狀與組態，以控制並影響通過噴頭225的前驅物的流動。小孔洞375(其顯示第二流體通道221的視圖)可實質上均勻地分配於噴頭的表面上方，甚至在穿孔365之間，且相較於其他組態可助於提供前驅物更均勻混合於其離開噴頭時。
轉到圖 4 顯示的是根據本發明的一或多個具體例的原子層沉積系統400或反應器的圖解剖面視圖。系統400可包括裝載閘腔室10與處理腔室20。處理腔室20通常可為可密封外殼，其可操作於真空或至少低壓下。處理腔室20可藉由隔離閥15而與裝載閘腔室10隔離。隔離閥15在封閉位置可將處理腔室20從裝載閘腔室10密封，並在開放位置可容許基板60從裝載閘腔室10傳送通過此閥至處理腔室20，反之亦然。
系統400可包括能夠分配一或多種氣體遍佈基板60的氣體分配板30。氣體分配板30可為本領域的熟習技藝者所知的任何合適分配板，且說明的特定氣體分配板不應當作限制本發明的範疇。氣體分配板30的輸出面可面向基板60的第一表面61。
氣體分配板30可包括設置以傳送一或多個氣體流至基板60的複數個氣體埠，與安置在各氣體埠之間並設置以傳送氣體流離開處理腔室20的複數個真空埠。如圖4所示，氣體分配板30可包括第一前驅物注射器420、第二前驅物注射器430及淨化氣體注射器440。注射器420、430、440可藉由諸如主機的系統電腦(未示出)或藉由諸如可程式化邏輯控制器的腔室特定控制器而控制。前驅物注射器420可設置以注射連續或脈衝流的化合物A的反應性前驅物通過複數個氣體埠425進入處理腔室20。前驅物注射器430可設置以注射連續或脈衝流的化合物B的反應性前驅物通過複數個氣體埠435進入處理腔室20。淨化氣體注射器440可設置以注射連續或脈衝流的非反應性或淨化氣體通過複數個氣體埠445進入處理腔室20。淨化氣體可設置以從處理腔室20移除反應性材料及反應性副產物。淨化氣體通常為惰性氣體，諸如氮、氬或氦。氣體埠445可安置在氣體埠425與氣體埠435之間，為了將化合物A的前驅物與化合物B的前驅物分開，從而避免前驅物間的交叉汙染。
在另一態樣中，在將前驅物注射進入處理腔室20之前，遠端電漿源(未示出)可連接於前驅物注射器420與前驅物注射器430。可藉由施加電場於遠端電漿源內的化合物而產生反應性物種的電漿。可使用能活化預期的化合物的任何電源。例如，可使用利用DC、射頻、及微波基底之放電技術的電源。若使用RF電源，其可為電容或感應耦合。藉由熱基技術、氣體解離技術、諸如紫外線光的高密度光源、或暴露於X光源也可產生活化。
系統400可進一步包括連接於處理腔室20的泵系統450。泵系統450通常可設置透過一或多個真空埠455以將氣流排出處體腔室20。真空埠455可安置在各氣體埠之間，為了在氣流與基板表面反應之後將氣流排出處理腔室20並進一步限制前驅物之間的交叉汙染。
系統400可包括安置在處理腔室20上之各埠之間的複數個隔板460。各隔板的下部分可延伸靠近於基板60的第一表面61，諸如例如離第一表面61約0.5 mm或更大。以此方式，隔板460的下部分可與基板表面分離一距離，其足以容許氣流以在氣流與基板表面反應之後流動圍繞此下部分朝向真空埠455。箭頭498指示氣流的方向。由於隔板460可操作為氣流的實體阻障，其也可限制前驅物之間的交叉汙染。顯示的此佈置僅為示例性且不應當作限制本發明的範疇。本領域的熟習技藝者將理解到顯示的氣體分配系統僅為一種可能的分配系統且可利用其他類型的噴頭。
在操作中，基板60可傳送(諸如藉由機器人)至裝載閘腔室10並可放置在梭65上。在絕緣閥15開啟之後，梭65可沿著軌道70移動。一旦梭65進入處理腔室20，絕緣閥15可關閉，密封處理腔室20。梭65可接著移動通過處理腔室20用於處理。在一具體例中，梭65可以線性路徑移動通過腔室。
由於基板60移動通過處理腔室20，基板60的第一表面61可重覆地暴露於來自氣體埠425的化合物A的前驅物與來自氣體埠435的化合物B的前驅物，帶有來自在其中的氣體埠445的淨化氣體。在將基板表面61暴露至下一個前驅物之前，淨化氣體的注射可設計以移除來自先前前驅物的未反應材料。在每個暴露於各種氣流之後，可藉由泵系統450透過真空埠455而排出氣流。由於真空埠可安置在各氣體埠的兩側上，氣流可透過兩側上的真空埠455而排出。因此，氣流可從分別的氣體埠鉛直地向下流動朝向基板60的第一表面61，遍佈第一表面410並圍繞隔板460的下部分，及最終向上朝向真空埠455。以此方式，各氣體可均勻地分配遍佈基板表面61。基板60在暴露於各種氣流的同時也可旋轉。基板的旋轉在防止形成層中的條帶之形成會是有用的。基板的旋轉可為連續的或分階段的。
基板表面61暴露於各氣體的程度可藉由例如離開氣體埠的各氣體的流率及基板60的移動速率所決定。在一具體例中，可設置各氣體的流率以便不從基板表面61移除吸收的前驅物。各隔板之間的寬度、安置在處理腔室20上的氣體埠的數目、及基板可往復通過的次數也可決定基板表面61暴露於各種氣體的程度。因此，藉由改變上述的因素可最佳化沉積膜的數量與品質。
在另一具體例中，系統400可包括前驅物注射器420與前驅物注射器430，而沒有淨化氣體注射器440。因此，當基板60移動通過處理腔室20時，基板表面61可交替地暴露於化合物A的前驅物與化合物B的前驅物，而之間沒有暴露於淨化氣體。
圖4所示的具體例具有在基板之上的氣體分配板30。儘管具體例已被說明並顯示為關於此直立定向，將理解到倒置的定向也是可能的。在此情況中，基板60的第一表面61可面向下方，同時朝向基板的氣體流動可被引導向上。在一或多個具體例中，至少一輻射熱源90可定位以加熱基板的第二側。
在某些具體例中，梭65可為用於承載基板60的承載器66。通常，承載器66可為助於形成遍佈基板的均勻溫度的載具。承載器66相對於圖4的佈置可為可移動在裝載閘腔室10與處理腔室20之間的左-至-右及右-至-左的兩方向上。承載器66可具有用於承載基板60的頂表面67。承載器66可為經加熱承載器，使得基板60可被加熱用於處理。做為一實例，承載器66可藉由安置在承載器66下方的輻射熱源90、加熱板、電阻線圈、或其他加熱裝置而加熱。雖然繪示為橫向轉移，系統400的具體例也可使用在旋轉基底系統中，其中輪可順時鐘或逆時鐘旋轉以相繼地處理定位在所繪示的氣體分配系統之上的一或多個基板。類似地理解的額外修飾將藉由本發明而包含。
圖 5 繪示形成半導體結構的方法500，其之許多操作可執行在例如前述的腔室200與400中。方法500可包括在方法開始之前的一或多個操作，包括前端處理、沉積、蝕刻、拋光、清洗、或可在說明的操作之前執行的任何其他操作。方法可包括如圖式中表示的若干可選的操作，其會或不會具體地相關於根據本發明的方法。例如，說明許多操作以提供結構形成的更寬廣範疇，但對發明並非關鍵的，或可以將在之後進一步論述的替代方法而執行。方法500描述圖示於圖 6A -6C 中的操作，此等繪示將結合方法500的操作而說明。將理解到圖6僅繪示部分圖解視圖，且基板可含有任意數目之具有如圖式中繪示的態樣的電晶體區段。
方法500可包含執行在具有多個暴露區的基板上的操作，諸如在包括將進一步發展以產生自對準觸點的區之基板上。如圖6A所示，顯示經處理基板600的一部分包括金屬閘極605、觸點介電質610(其可為用於最終觸點金屬形成的佔位)、及閘極間隔物615。材料可在先前的操作中已形成，且可已拋光至暴露基板的頂表面上的各材料之特定高度。可執行方法500的操作以限制或消除遮罩操作，包括灰化與清洗的RIE處理，且可減少在自對準觸點生產期間的用於提供蓋材料的處理等候時間。
方法500最初可包括如圖6B所示的凹陷金屬閘極605。金屬閘極605可在類似於前述腔室200的蝕刻腔室中而凹陷。一旦定位在半導體處理腔室的處理區內，方法可包括於操作505處的在處理腔室的遠端電漿區中形成含氟前驅物的電漿。遠端電漿區可流體地耦接於處理區，儘管處理區可被實體地間隔以限制電漿於基板水平處，電漿會損害暴露的結構或材料。電漿的流出物可流入處理區中，於操作510處其可接觸半導體基板。在操作515處，金屬閘極材料可選擇性蝕刻低於閘極間隔物615與觸點介電質610的暴露區的高度。
在可選的操作520處，基板可從蝕刻腔室移送至沉積腔室。移送可發生在真空下，且兩個腔室皆可駐在相同的群集工具上以容許移送發生在受控環境中。例如，在移送期間可維持真空情況，且可發生移送而不打破真空。一旦在沉積腔室中，諸如上述的腔室400，在操作525處，蓋材料可形成或沉積在凹陷金屬閘極605上方。如圖6C所示，蓋材料620可直接形成在凹陷金屬閘極605之上或接觸凹陷金屬閘極605。沉積操作可為選擇性沉積，其中蓋材料優先地形成在金屬閘極605之上，相對於暴露觸點介電質610與閘極間隔物615。與會包括額外遮罩操作的習知技術對照，操作525可直接執行在蝕刻操作515之後。
雖然可發生基板的移送，但沒有其他基板處理可執行在選擇性蝕刻與選擇性沉積之間。如將在之後進一步闡明的，選擇性沉積可包括多個操作，但整個沉積處理可直接執行在一套蝕刻操作之後，儘管在具體例中基板移送可執行在這些操作之間。藉由執行根據方法500的選擇性蝕刻與選擇性沉積，相較於由於蓋材料620的毯覆沉積或形成會需要額外遮罩與移除技術的習知技術，等候時間可大量地減少。方法500可不使用任何RIE操作，其可減少聚合物積聚與關於RIE的必要灰化與清洗操作。此外，如進一步在下方闡明的，蝕刻可執行相較於RIE為較高或高出許多的選擇性，其可減少閘極間隔物上的關鍵尺度損失，且可減少或消除閘極間隔物與觸點介電質的遮罩。
各種材料可使用在處理中，且蝕刻與沉積對於多種成分可為選擇性的。因此，本發明可不限制於單一組材料。例如，金屬閘極605可為使用在半導體處理中的數個導電物種。金屬閘極605可為或包括鎢、鈷、或可執行做為金屬閘極的任何其他導電金屬。閘極間隔物615可包括絕緣性材料，且可包括含矽材料、含氧材料、含碳材料、或這些材料的一些組合，諸如氧化矽或碳氧化矽。觸點介電質610也可包括絕緣性材料，且也可包括含矽材料、含氧材料、含碳材料、或這些材料的一些組合，諸如氧化矽或碳氧化矽。
儘管取決於相對於被形成或移除的其他材料而所使用的材料可調整選擇性蝕刻與沉積操作，但其他絕緣性材料可類似地使用在其他具體例中。在具體例中，觸點介電質610與閘極間隔物615可為相同材料或不同材料。例如，在一具體例中，閘極間隔物可為或包括碳氧化矽，而觸點介電質可為或包括氧化矽。蓋材料620可包括額外的絕緣性材料，且可包括金屬氧化物或氮化物材料。例如，蓋材料620可為或包括氮化矽、氧化鎢、氧化鋁、或其他材料，其可選擇性沉積在鎢上方，相對於選擇的閘極間隔物與觸點介電材料。
蝕刻操作可包含與特定含氟前驅物一起的額外前驅物。在某些具體例中可使用三氟化氮以產生電漿流出物。也可使用額外或替代的含氟前驅物。例如，含氟前驅物可流入遠端電漿區且含氟前驅物可包括至少一前驅物，選自由原子氟、雙原子氟、三氟化溴、三氟化氯、三氟化氮、氟化氫、六氟化硫、及二氟化氙所構成的群組。遠端電漿區可在與處理腔室區分開的模組內或處理腔室內的隔間內。如圖2所示，RPS單元201與第一電漿區215皆可使用做為遠端電漿區。RPS可容許電漿流出物的分離而不損害其他腔室部件，而第一電漿區215在重組可發生的期間可提供較短路徑長度至基板。
額外前驅物也可傳送至遠端電漿區以加強含氟前驅物。例如，含碳及氫前驅物或氫前驅物可與含氟前驅物傳送。額外前驅物也可為含氟前驅物，諸如例如氟甲烷。可包括含氫或含碳及氫前驅物以維持電漿流出物的特定H：F原子比率。在具體例中，蝕刻可以大於1的H：F比率而執行，其可提供對於鎢或其他金屬相對於上述的介電材料的增加的選擇性。H：F原子流動比率在具體例中可維持大於2：1或大於3：1，其可藉由調整含氟前驅物與含氫前驅物的相對流率而控制。
蝕刻操作在具體例中可低於約10托而執行，與在具體例中可低於或約5托而執行。此處理在具體例中也可執行於溫度低於約100°C，與可執行於低於約50°C。當執行在腔室200中、或此腔室的一種變化上、或在能夠執行類似操作的不同腔室中，此處理可移除金屬閘極605的部分，選擇性相對於閘極間隔物615與觸點介電質610。
當執行本方法時，鎢相對於暴露在基板的表面上的其他成分的蝕刻選擇性可大於或約10：1、大於或約20：1、大於或約50：1、或大於或約100：1、或更多，用於形成在基板上的各種材料，且其可暴露於電漿流出物。鎢相對於(多晶)矽的蝕刻選擇性在揭示的具體例中可大於或約100：1、大於或約150：1、大於或約200：1或大於或約250：1。鎢相對於氧化矽的蝕刻選擇性在具體例中可大於或約15：1、大於或約25：1、大於或約30：1或大於或約40：1。鎢相對於碳氧化矽的蝕刻選擇性在具體例中可大於或約10：1、大於或約20：1、大於或約30：1、或大於或約40：1。鎢相對於氧化鎢的蝕刻選擇性在具體例中可大於或約10：1、大於或約20：1、大於或約50：1或大於或約100：1。
因此，取決於特徵尺寸，鎢可從基板表面移除，同時其他暴露材料可減少小於1 nm。例如，從閘極間隔物615a至閘極間隔物615b的特徵寬度可在約50 nm與約70 nm之間，且可向下延伸至約20 nm與約30 nm之間。金屬閘極605的凹陷的深度在具體例中可小於或約50 nm，與可小於或約40 nm、小於或約30 nm、小於或約20 nm、小於或約10 nm、或更小。因為此蝕刻深度，可移除最小量的閘極間隔物與觸點介電質，其可小於或約3 nm、小於或約1 nm、小於或約0.5 nm、或可實質上或基本上維持材料。因此，鎢蝕刻相對於閘極間隔物或介電觸點可藉由對於可使用在各結構的材料之上述任何選擇性而描述特性。
選擇性沉積可執行在能夠沉積的腔室中，且其能夠原子層沉積，包括上述的腔室400。沉積可預設為選擇性沉積一絕緣性材料相對於另一絕緣性材料於金屬材料上。例如，蓋材料620可實質形成在金屬閘極材料605之上，同時最小地形成或限制於閘極間隔物615。選擇性沉積可藉由多個操作而執行，其可包括自組裝單層的形成以促進選擇性沉積，或可包括主動抑制在其他介電材料上之介電質的形成。
自組裝單層可形成在結構的區上以調整沉積。例如，第一自組裝單層可形成在結構上方，然後暴露於微影遮罩以從金屬閘極605移除此單層。單層可維持在閘極間隔物615與觸點介電質610上方。單層可具有終止部分(termination moiety)，其可抵抗或拒絕與稍後傳送的前驅物交互作用。例如，終止部分在具體例中可為疏水性，且可以含氫部分而終止，諸如甲基團，其可不與額外前驅物交互作用。第二自組裝單層可形成在金屬閘極605上方，其可為親水性或與用以產生蓋材料620的一或多個前驅物反應。第二自組裝單層可選擇性形成在金屬閘極605上方，由於此材料會被第一自組裝單層所排斥，或可選擇性吸引至金屬。第二自組裝單層可以羥基或其他親水性部分終止，或具體地以用以形成蓋材料620的額外前驅物反應的部分。
可接著執行原子層沉積，使用兩個或多個前驅物以發展蓋材料620。沉積的前驅物可包括含金屬前驅物及設置以與終止第二自組裝單層但不終止第一自組裝單層的部分交互作用的前驅物。例如，當使用親水性與疏水性終止單層時，原子層沉積前驅物的一者可包括水。以此方式，沉積可不形成在第一自組裝單層(其可為疏水性)上方。若蓋材料包括金屬氧化物，諸如氧化鎢或氧化鋁，使用在原子層沉積中的前驅物可包括含鎢前驅物或含鋁前驅物，還有水。水可接著不與形成在閘極分離器615上方的第一自組裝單層及在與水的半反應期間的觸點介電質610交互作用，且因此沉積不會形成在第一自組裝單層上方。以此方式，蓋材料620可選擇性形成在金屬閘極605上方而不需要形成會被化學蝕刻的遮罩層。
在蓋材料620已經形成至合適高度之後，第一自組裝單層可暴露於UV光並從基板移除。因此，第一自組裝單層可直接在金屬閘極的選擇性蝕刻之後形成，或在移送至額外腔室之後但在額外處理操作之前形成，且可不在結構上使用需要化學移除或蝕刻的額外遮罩層。類似地，蓋材料620的蝕刻(其也會需要額外遮罩)不會是必要的於選擇性沉積之後，以確保蓋材料620選擇性形成在金屬閘極材料上方。以此方式，可排除使用在習知形成中的多個操作，其可顯著地減少等候時間，諸如數小時。
具體例也可使用抑制劑以將蓋材料620選擇性形成在金屬閘極605上方，而不將蓋材料620形成在閘極分離器615或介電觸點610上方。例如，噴塗的抑制劑可施加遍佈基板表面，其可沿著基板的頂表面施加，但其可不滲透於基板的凹陷部分內。抑制劑可為任何數目的材料，其可特徵為矽氧烷主幹，諸如矽氧樹脂，或四氟乙烯主幹，諸如PTFE，以及其他油性或表面活性劑材料。此材料可施加遍佈基板表面以覆蓋閘極分離器615與觸點介電質620的暴露部分。藉由使用噴塗或塗佈應用，此材料可不施加於基板的凹陷部分之內，且可不接觸金屬閘極605。蓋材料620可接著形成，諸如藉由原子層沉積或其他氣相沉積或物理沉積機制。
抑制劑材料可防止材料的吸附或吸收，其可正常地形成或沉積於金屬閘極材料605之上。蓋材料620的形成之後，移除劑可施加於基板以移除抑制劑材料。移除劑可為溼式蝕刻劑、反應物、或表面活性劑清潔劑，其可移除殘存抑制劑材料，暴露下方的閘極分離器615與觸點介電質610。因此，施加抑制劑可直接在選擇性蝕刻之後、或在基板的移送之後，但在作用於基板的其他處理操作之前。使用抑制劑可容許在界定區中的蓋材料的形成，界定區不需要經由毯覆膜的後續圖案化及/或蝕刻而界定。藉由移除之前與之後的圖案化操作，此處理相較於習知處理可進一步減少等候時間。
抑制劑也可為電漿應用的產物，其可中性化或使基板表面惰性。例如，改質電漿可由一或多個前驅物所形成，其可包括惰性前驅物。電漿可施加於基板表面，其可改變基板的頂表面，但其可不滲透於基板的凹陷部分內。例如，含氮前驅物(其可為氮氣)可傳送至處理腔室的電漿處理區，於此產生電漿。電漿流出物(其可包括含氮電漿流出物)可傳送至基板，且沿著頂表面(其也包括閘極分離器615與觸點介電質610)的基板的暴露部分可形成氮化表面。
電漿流出物可不傳送或不流動於基板的凹陷部分內，其可保持金屬閘極605的純淨或未反應表面。蓋材料620可接著以一或多個沉積技術而形成，其可包括原子層沉積或其他氣相或物理沉積。例如，在以電漿流出物的處理之後可使用原子層沉積技術。在沉積的各循環之後，含氮電漿可再應用於基板的表面區，諸如在閘極分離器615與觸點介電質610上方。以此方式，閘極分離器615與觸點介電質610的表面可被鈍化以防止或限制蓋材料620形成於這些區上方。使用這些電漿流出物於基板的非凹陷部分之上可容許在界定區中的蓋材料的形成，界定區不需要經由毯覆膜的後續圖案化及/或蝕刻而界定。藉由移除之前與之後的圖案化操作，此處理相較於習知處理可進一步減少等候時間。
這些技術的任一者可選擇性沉積或形成介電質或絕緣性材料於含金屬區上方，相對於一或多個非金屬、介電質、或絕緣性區。可完成選擇性於蓋材料僅形成在金屬閘極605上方，或中介層，且蓋材料可完全不形成在閘極分離器或觸點介電質區上方。在其他具體例中，可不完成選擇性，且可為在含金屬材料上的沉積相對於介電質或絕緣性材料大於約2：1的比例。選擇性也可大於或約5：1、大於或約10：1、大於或約15：1、大於或約20：1、大於或約25：1、大於或約30：1、大於或約35：1、大於或約40：1、大於或約45：1、大於或約50：1、大於或約75：1、大於或約100：1、大於或約200：1、或更多。蓋材料可形成至前述的高度，其可小於或約50 nm、與可小於或約40 nm、小於或約30 nm、小於或約20 nm、小於或約10 nm、小於或約5 nm。因此，低於50：1的選擇性可為可接受以完全地沉積蓋材料620，同時形成限制量或本質上不形成材料於閘極分離器615或觸點材料610上方。
沉積操作可執行於任何前述的溫度或壓力，並可執行於大於或約50°C的溫度、與可執行大於或約100°C、大於或約150°C、大於或約200°C、大於或約250°C、大於或約300°C、大於或約350°C、大於或約400°C、大於或約450°C、大於或約500°C、或更高。例如，在原子層沉積操作期間可利用大於或約100°C的溫度，以活化前驅物以互相交互作用於形成材料層。
本發明額外地包含利用選擇性蝕刻與選擇性沉積形成觸點模組的技術。類似於上述的技術，此處理可不利用反應性離子蝕刻或灰化或清洗的相關操作，其會損害精細特徵且會增加等候時間。圖 7 繪示形成半導體結構的方法700，其之許多操作可例如執行在前述腔室200與400中。方法700可包括在此方法起始之前的一或多個操作，包括前端處理、沉積、蝕刻、拋光、清洗、或可執行在所說明操作之前的任何其他操作。蝕刻處理、沉積處理、與來自方法700的許多材料可類似於上述那些關於方法500所論述的，而上述的任何材料或參數可利用在方法700中，如將在之後論述的。
此方法可包括指示於圖式中的若干可選操作，其可為或可不為具體地相關於根據本技術的方法。例如，說明許多操作以提供結構形成的更寬廣範疇，但其對於本發明並非關鍵性，或可藉由替代方法而執行，包括利用上述的任何選擇性沉積技術。方法700描述圖示於圖 8A -8C 中的操作，這些繪示將結合方法700的操作而說明。將理解到圖8僅繪示部分圖解視圖，而基板可含有任意數目的電晶體區段，電晶體區段具有如圖式中所繪示的樣態。
方法700可包含執行在具有多個暴露區的基板上的操作，諸如包括將進一步發展以產生自對準閘極的區的基板上。如圖8A所示，經處理基板800的一部分被顯示包括金屬閘極805、觸點金屬810(其可在上述觸點介電質610的移除後形成)、與閘極間隔物815。材料可已在先前操作中形成，且可已拋光至暴露基板的頂表面上的各材料的特定高度。可執行方法800的操作以限制或消除遮罩操作、包括灰化與清洗的RIE處理，且可降低在自對準觸點的生產期間用於提供蓋材料的處理等候時間。方法700可為上述方法500的延展，且可包括在方法700的操作之前的那些操作。此外，觸點介電質610可被凹陷或移除並以觸點金屬所取代。在此金屬化操作之後，可執行額外拋光，其可產生如圖8A中所示的結構800。
方法700可起始地包括如圖8B所示的凹陷觸點金屬810。觸點金屬810可在類似於前述腔室200之蝕刻腔室中被凹陷。一旦定位在半導體處理腔室的處理區內，此方法可包括於操作705處在處理腔室的遠端電漿區中形成含氟前驅物的電漿。遠端電漿區可流體地耦接於處理區，儘管其可被實體間隔以限制電漿於基板水平處，其會損害暴露的結構或材料。於操作710處，電漿的流出物可流入處理區中，於此其可接觸半導體基板。在操作715處，金屬閘極材料可選擇性蝕刻低於閘極間隔物815與觸點蓋材料820的暴露區的高度。
在可選操作720處，基板可從蝕刻腔室移送至沉積腔室。移送可發生在真空下，且兩個腔室可皆駐在相同群集工具上以容許移送發生在受控環境中。例如，在移送期間可維持真空狀況，且可發生移送而不打破真空。一旦在沉積腔室中，諸如上述的腔室400，閘極蓋材料830於操作725處可形成或沉積在凹陷觸點金屬810上方。如圖8C所示，閘極蓋材料830可直接形成在凹陷觸點金屬810之上或接觸凹陷觸點金屬810。沉積操作可為選擇性沉積，其中閘極蓋材料830優先地形成在觸點金屬810之上，相對於暴露的觸點蓋材料820與閘極間隔物815。與會包括額外遮罩操作的習知技術對比，操作725可直接在蝕刻操作715之後執行，然而可發生基板移送而在操作之間沒有進一步的基板處理。
儘管可發生基板移送，但沒有其他基板處理會執行在選擇性蝕刻與選擇性沉積之間。如先前所說明的，選擇性沉積可包括多個操作，但整個沉積處理可直接在蝕刻操作組之後執行，帶有基板移送在將執行的操作之間。藉由執行根據方法700的選擇性蝕刻與選擇性沉積，相較於會需要由於閘極蓋材料830的毯覆沉積或形成之額外遮罩與移除技術及RIE操作以使觸點金屬810凹陷的習知技術，等候時間可大量地減少。方法700可不利用任何RIE操作，其會減少聚合物積聚與相關於RIE的必要灰化與清洗操作。此外，如先前進一步闡明的，蝕刻可執行於相較於RIE為較高或高上許多的選擇性，其可減少閘極間隔物上的關鍵尺度損失，與閘極間隔物和觸點介電質的遮罩。
在此處理中可利用各種材料且可包括上述的任何材料，而蝕刻與沉積對於多種成分可為選擇性。因此，本發明可不侷限於單一組材料。例如，觸點金屬810可為利用在半導體處理中的數種導電物種。觸點金屬810可為或包括鎢、鈷、或可執行做為觸點金屬的任何其他導電金屬。閘極間隔物815可包括上述的絕緣性材料，且可包括含矽材料、含氧材料、含碳材料、或這些材料的一些組合，諸如氧化矽或碳氧化矽。觸點蓋材料820可為前述的任何成分，且可包括氮化矽、氧化鎢、氧化鋁、或其他含氮或含氧材料。
其他絕緣性材料可類似地使用在其他具體例中，然而可調整選擇性蝕刻與沉積操作，取決於相對於被形成或移除的其他材料所使用的材料。觸點蓋材料820可包括額外絕緣性材料，且可包括金屬氧化物或氮化物材料。例如，觸點蓋材料820可為或包括氮化矽、氧化鎢、氧化鋁、或其他材料，其可選擇性沉積於鎢上方，相對於先前操作所選定的閘極間隔物與觸點介電質材料。閘極蓋材料830也可包括金屬氧化物或氮化物材料。例如，閘極蓋材料830可為或包括氮化矽、氧化鎢、氧化鋁、或其他材料，其可選擇性沉積在鎢或鈷上方，相對於選定的閘極間隔物與觸點蓋材料820。
因為觸點蓋材料820在閘極蓋材料830的選擇性沉積期間可暴露，閘極蓋材料830在具體例中可與觸點蓋材料為不同材料，然而兩種材料在額外具體例中可為相似的。儘管為不同材料，觸點蓋材料820與閘極蓋材料830皆可為選自由以下材料群組的一或多種材料，此材料群組包括含碳材料、含氮材料、與含氧材料。在某些具體例中，閘極蓋材料830可選自由包括含碳材料與含氧材料的材料群組。例如，閘極蓋材料830可為各種材料，包括碳化矽、氧化鎢、氧化鋁、或其他材料。在某些具體例中，觸點蓋材料820可選自由包括含氮材料與含氧材料的材料群組。例如，觸點蓋材料820可為各種材料，包括氮化矽、氧化鎢、氧化鋁、或其他材料，然而觸點蓋材料820可與利用於閘極蓋材料830的材料為不同材料。
可執行方法800而沒有任何RIE處理或相關處理。類似地，此方法可減少等候時間，藉由移除許多圖案化與移除操作，其會執行在習知處理中的形成之前、形成期間、或形成之後。蝕刻處理可包括上述方法500的任何態樣，包括操作在說明的任何選擇性。此外，沉積處理可包括上述的任何處理，且可包括操作在說明的任何選擇性。藉由利用本發明，可執行製造相較於習知技術帶有更多選擇性形成與移除，且可減少相較於習知技術以小時計的等候時間。
在先前的說明書中，為了說明目的，已說明許多細節以提供理解本發明的各種具體例。然而，某些具體例可在沒有這些細節之某些細節而實行或帶有額外細節，此對於本領域的熟習技藝者是顯而易見的。
已經揭示數個具體例，本領域的熟習技藝者將認知到在不背離具體例的精神下可使用各種修飾、變化架構、及等效物。此外，不說明若干廣為人知的處理與元件以避免不必要地混淆本發明。因此，上述說明不應做為限制本發明的範疇。
在提供數值的範圍處，除非文中清楚地指明為相反，將理解到此範圍的上下限之間的各中介數值(至下限的單位的最小部分)也被明確地揭示。在任何指明數值之間的較窄範圍或在指明範圍中及指明範圍中的任何其他指明或中介數值中的未指明中介數值也被包含。這些較小範圍的上下限可獨立地包括或排除於範圍中，且各範圍之中包括在較小範圍中的限值的任一者、兩者皆非、或兩者也被包含在本發明內，取決於指明範圍中的任何特定排除限值。在指明範圍包括限值的一或兩者處，排除這些包括的限值的任一者或兩者也被包括。
如在本文中與在隨附申請專利範圍中使用，單數形「一(a)」、「一(an)」及「該」包括複數形式，除非文中清楚指明為相反。因此，例如，關於「一層」包括複數個此層，而關於「該前驅物」包括關於一或多個前驅物及本領域之熟習技藝者所知的等效物，等等。
又，字詞「包含(comprise)」、「包含(comprising)」、「含有(contain)」、「含有(containing)」、「包括(include)」、與「包括(including)」，在使用在本說明書與之後的申請專利範圍中，係意於明確說明指明的特徵、整體、成分、或操作的存在，但其不排除一或多個其他特徵、整體、成分、操作、動作、或群組的存在與添加。
10‧‧‧裝載閘腔室15‧‧‧隔離閥20‧‧‧處理腔室30‧‧‧氣體分配板60‧‧‧基板61‧‧‧第一表面65‧‧‧梭70‧‧‧軌道90‧‧‧輻射熱源100‧‧‧處理系統102‧‧‧前開式晶圓傳送盒(FOUP)104‧‧‧機器手臂106‧‧‧保持區域108a、108b、108c、108d、108e、108f‧‧‧基板處理腔室109a、109b、109c‧‧‧串聯區段110‧‧‧第二機器手臂200‧‧‧處理腔室系統201‧‧‧遠端電漿系統(RPS)203‧‧‧冷卻板205‧‧‧氣體入口組件210‧‧‧流體供應系統214‧‧‧上板材215‧‧‧第一電漿區216‧‧‧下板材217‧‧‧面板218‧‧‧容積219‧‧‧第一流體通道220‧‧‧絕緣環221‧‧‧第二流體通道223‧‧‧離子抑制器225‧‧‧噴頭233‧‧‧基板處理區240‧‧‧電源253‧‧‧詳細視圖255‧‧‧基板258‧‧‧氣體供應區259‧‧‧孔隙265‧‧‧基板支撐件325‧‧‧噴頭365‧‧‧穿孔375‧‧‧小孔洞400‧‧‧原子層沉積系統420‧‧‧第一前驅物注射器425‧‧‧氣體埠430‧‧‧第二前驅物注射器435‧‧‧氣體埠440‧‧‧淨化氣體注射器445‧‧‧氣體埠450‧‧‧泵系統455‧‧‧真空埠460‧‧‧隔板498‧‧‧箭頭500‧‧‧方法505、510、515、520、525‧‧‧操作600‧‧‧處理基板605‧‧‧金屬閘極610‧‧‧觸點介電質615、615a、615b‧‧‧閘極間隔物620‧‧‧蓋材料700‧‧‧方法705、710、715、720、725‧‧‧操作800‧‧‧處理基板805‧‧‧金屬閘極810‧‧‧觸點金屬815‧‧‧閘極間隔物820‧‧‧觸點蓋材料830‧‧‧閘極蓋材料
藉由參照本說明書的剩餘部分與圖式，可進一步理解本揭示發明的本質與優點。
圖1顯示根據本發明的具體例的範例處理系統的頂平面視圖。
圖2A顯示根據本發明的具體例的範例處理腔室的圖解剖面視圖。
圖2B顯示根據本發明的具體例的範例噴淋頭的詳細視圖。
圖3顯示根據本發明的具體例的範例噴淋頭的底平面視圖。
圖4顯示根據本發明的具體例的範例處理腔室圖解部面視圖。
圖5顯示根據本發明的具體例的形成半導體結構的方法中的選定操作。
圖6A-6C顯示根據本發明的具體例的範例基板的圖解剖面視圖。
圖7顯示根據本發明的具體例的形成半導體結構的方法中的選定操作。
圖8A-8C顯示根據本發明的具體例的範例基板的圖解剖面視圖。
包括數個圖式做為圖表。將理解到圖式用於說明目的，且除非明確地說明為按比例的，否則不被當成按比例的。此外，作為圖表，提供圖式以助於理解且可不包括相較於現實表示的所有態樣或資訊，且可包括誇大的材料以用於說明目的。
在隨附圖式中，類似部件及/或特徵可具有相同的元件符號。再者，相同類型的各種部件可藉由帶有一字母跟隨於元件符號而區分，在類似部件中以字母區分。若僅有最初元件符號使用在說明書中，此說明可應用於具有相同最初元件符號的類似部件的任一者，而無關字母。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
700‧‧‧方法
705、710、715、720、725‧‧‧操作

Claims (20)

  1. 一種形成一半導體結構的方法，該方法包含以下步驟：在一處理腔室的一遠端電漿區中形成一含氟前驅物的一電漿；將一半導體基板接觸該電漿的流出物，其中該半導體基板容納在該處理腔室的一處理區中；在低於約100℃的一溫度，將一金屬閘極材料選擇性蝕刻低於該半導體基板上的一閘極間隔物與一觸點介電質的暴露區的一高度；及隨後在該金屬閘極材料上方沉積一蓋材料，其中該蓋材料選擇性沉積在相對於該閘極間隔物與該觸點介電質的暴露區的金屬閘極材料之上。
  2. 如請求項1所述之形成一半導體結構的方法，其中在一第一處理腔室中執行蝕刻，及在一第二處理腔室中執行沉積。
  3. 如請求項2所述之形成一半導體結構的方法，進一步包含將該半導體基板從該第一處理腔室移送至該第二處理腔室，及其中執行移送而不打破真空。
  4. 如請求項1所述之形成一半導體結構的方法，其中該金屬閘極材料包含鎢或鈷。
  5. 如請求項1所述之形成一半導體結構的方法， 其中該閘極間隔物包含碳氧化矽，及其中該觸點介電質包含氧化矽。
  6. 如請求項1所述之形成一半導體結構的方法，其中該蓋材料包含一金屬氮化物或一金屬氧化物。
  7. 如請求項1所述之形成一半導體結構的方法，其中執行該方法而不實施一反應性離子蝕刻操作。
  8. 如請求項1所述之形成一半導體結構的方法，其中執行蝕刻帶有對於該金屬閘極材料相對於該閘極間隔物與該觸點介電質大於或約10：1的一選擇性。
  9. 如請求項1所述之形成一半導體結構的方法，其中執行沉積帶有對於該金屬閘極材料相對於該閘極間隔物與該觸點介電質大於或約2：1的一選擇性。
  10. 如請求項1所述之形成一半導體結構的方法，其中選擇性沉積該蓋材料包含在該金屬閘極材料上方形成一自組裝單層，其中該自組裝單層與用於形成該蓋材料的一或多個前驅物交互作用。
  11. 一種形成一半導體結構的方法，該方法包含以下步驟：在一處理腔室的一遠端電漿區中形成一含氟前驅物的一電漿；將一半導體基板接觸該電漿的流出物，其中該半導體基板容納在該處理腔室的一處理區中； 將一觸點金屬選擇性蝕刻低於該半導體基板上的一閘極間隔物與一觸點蓋材料的暴露區的一高度；及隨後在該觸點金屬上方沉積一閘極蓋材料，其中該閘極蓋材料選擇性沉積在相對於該閘極間隔物與該觸點蓋材料的暴露區的該觸點金屬之上。
  12. 如請求項11所述之形成一半導體結構的方法，其中該閘極蓋材料包含不同於該觸點蓋材料的一材料。
  13. 如請求項12所述之形成一半導體結構的方法，其中該閘極蓋材料選自由一含碳材料與一含氧材料所構成的群組。
  14. 如請求項13所述之形成一半導體結構的方法，其中該觸點蓋材料選自由一含氮材料與一含氧材料所構成的群組。
  15. 如請求項14所述之形成一半導體結構的方法，其中該含氧材料包含氧化鎢與氧化鋁。
  16. 如請求項11所述之形成一半導體結構的方法，其中在一第一處理腔室執行蝕刻，及在一第二處理腔室中執行沉積。
  17. 如請求項11所述之形成一半導體結構的方法，進一步包含將該半導體基板從該第一處理腔室移送至該第二處理腔室，及其中執行移送而不打破真 空。
  18. 如請求項11所述之形成一半導體結構的方法，其中執行該方法而不實施一反應性離子蝕刻操作。
  19. 如請求項11所述之形成一半導體結構的方法，其中執行蝕刻帶有對於該觸點金屬相對於該閘極間隔物與該觸點蓋材料大於或約10：1的一選擇性。
  20. 如請求項11所述之形成一半導體結構的方法，其中執行沉積帶有對於該觸點金屬相對於該閘極間隔物與該觸點蓋材料大於或約2：1的一選擇性。
TW107113491A 2017-04-20 2018-04-20 自對準觸點與閘極處理流程 TWI774754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762487674P 2017-04-20 2017-04-20
US62/487,674 2017-04-20

Publications (2)

Publication Number Publication Date
TW201903834A TW201903834A (zh) 2019-01-16
TWI774754B true TWI774754B (zh) 2022-08-21

Family

ID=63857035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113491A TWI774754B (zh) 2017-04-20 2018-04-20 自對準觸點與閘極處理流程

Country Status (2)

Country Link
TW (1) TWI774754B (zh)
WO (1) WO2018195417A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11913107B2 (en) 2019-11-08 2024-02-27 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015747A (en) * 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
TW200818500A (en) * 2006-06-28 2008-04-16 Intel Corp Method of forming a transistor having gate protection and transistor formed according to the method
TW201130016A (en) * 2009-08-06 2011-09-01 Applied Materials Inc Methods of selectively depositing an epitaxial layer
TW201705232A (zh) * 2015-07-20 2017-02-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452869B (en) * 1998-12-17 2001-09-01 Hyundai Electronics Ind Method of forming gate electrode in semiconductor device
KR100558011B1 (ko) * 2004-07-12 2006-03-06 삼성전자주식회사 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법
US7816218B2 (en) * 2008-08-14 2010-10-19 Intel Corporation Selective deposition of amorphous silicon films on metal gates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015747A (en) * 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
TW200818500A (en) * 2006-06-28 2008-04-16 Intel Corp Method of forming a transistor having gate protection and transistor formed according to the method
TW201130016A (en) * 2009-08-06 2011-09-01 Applied Materials Inc Methods of selectively depositing an epitaxial layer
TW201705232A (zh) * 2015-07-20 2017-02-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
TW201903834A (zh) 2019-01-16
WO2018195417A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102332767B1 (ko) 자기-제한적 원자 열 식각 시스템들 및 방법들
US10573527B2 (en) Gas-phase selective etching systems and methods
US10465294B2 (en) Oxide and metal removal
TWI790265B (zh) 改良之金屬接觸定位結構
TWI775839B (zh) 具有選擇性阻隔層的結構
TWI520212B (zh) 選擇性氮化鈦蝕刻
US20150214066A1 (en) Method for material removal in dry etch reactor
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TWI751326B (zh) 自對準通孔處理流程
TWI774754B (zh) 自對準觸點與閘極處理流程
TWI758464B (zh) 含矽間隔物的選擇性形成
TWI778048B (zh) 形成半導體結構的方法
CN115803846A (zh) 用于去除含氮化物膜的系统和方法
TW202226366A (zh) 用於選擇性金屬化合物移除之系統及方法
TWI798215B (zh) 選擇性側壁間隔物
TWI782981B (zh) 子鰭片至絕緣體矽之轉換
TWI837885B (zh) 高深寬比特徵中的金屬沉積及蝕刻
CN115552574A (zh) 含钌材料的选择性移除

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent