CN115552574A - 含钌材料的选择性移除 - Google Patents

含钌材料的选择性移除 Download PDF

Info

Publication number
CN115552574A
CN115552574A CN202280004116.5A CN202280004116A CN115552574A CN 115552574 A CN115552574 A CN 115552574A CN 202280004116 A CN202280004116 A CN 202280004116A CN 115552574 A CN115552574 A CN 115552574A
Authority
CN
China
Prior art keywords
ruthenium
containing precursor
etching method
region
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280004116.5A
Other languages
English (en)
Inventor
王柏玮
X·C·陈
R·P·雷迪
O·贾恩
崔振江
王安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN115552574A publication Critical patent/CN115552574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C23F4/02—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00 by evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

示例性蚀刻方法可包括使含氧前驱物流入半导体处理腔室的处理区域中。所述方法可包括：使容纳在处理区域中的基板与含氧前驱物接触。基板可包括暴露的钌区域，并且所述接触可产生四氧化钌。所述方法可包括：使四氧化钌从暴露的钌区域的表面汽化。可保留一定量的氧化的钌。所述方法可包括：使氧化的钌与含氢前驱物接触。所述方法可包括：去除氧化的钌。

Description

含钌材料的选择性移除
相关申请的交叉引用
本申请要求于2021年4月26日提交的名称为“SELECTIVE REMOVAL OF RUTHENIUM-CONTAINING MATERIALS(含钌材料的选择性移除)”的美国非临时申请第17/240,149号的优先权权益，出于所有的目的，所述美国非临时申请的内容通过引用以其整体而并入本文中。
技术领域
本技术涉及半导体工艺和设备。更具体而言，本技术涉及选择性蚀刻含钌结构。
背景技术
通过在基板表面上产生交错(intricately)图案化的材料层的工艺使得可以制成集成电路。在基板上产生图案化材料需要用于去除暴露材料的受控方法。化学蚀刻用于各种目的，包括将光刻胶中的图案转移到下方层、减薄层或减薄表面上已存在的特征的横向尺寸。通常希望具有蚀刻一种材料比另一种材料更快的蚀刻工艺，例如，图案转移工艺。据说这样的蚀刻工艺对第一种材料具有选择性。由于材料、电路和工艺的多样性，已经发展出具有对各种材料的选择性的蚀刻工艺。
基于工艺中使用的材料，蚀刻工艺可被称为湿法蚀刻或干法蚀刻。例如，湿法蚀刻可相对于其他介电质和材料，优先去除某些氧化物介电质。然而，湿法工艺可能难以穿透一些受限制的(constrained)沟槽且有时还可能使剩余(remaining)材料变形(deform)。在基板处理区域内形成的局部等离子体中产生的干法蚀刻可穿透更受限制的沟槽并且展现出精细剩余结构的较小变形。然而，局部等离子体可能会在放电时产生电弧，而损坏基板。
因此，对于可用于生产高品质装置和结构的改良系统和方法有需求。这些和其他需求由本技术所解决。
发明内容
示例性蚀刻方法可包括使含氧前驱物流入半导体处理腔室的处理区域中。所述方法可包括：使容纳在处理区域中的基板与含氧前驱物接触。基板可包括暴露的钌区域，并且所述接触可产生四氧化钌。所述方法可包括：使四氧化钌从暴露的钌区域的表面汽化。可保留(remain)一定量的(an amount of)氧化的钌。所述方法可包括：使氧化的钌与含氢前驱物接触。所述方法可包括：去除氧化的钌。
在一些实施例中，所述方法可包括：形成所述含氧前驱物的等离子体，其中等离子体流出物流入所述处理区域中。处理区域内的温度可维持在大于或约为100℃。处理区域内的温度可维持在低于或约为150℃。含氢前驱物可以是双原子氢或包括双原子氢。所述方法可包括：在使所述含氧前驱物流动之前，使所述基板与所述含氢前驱物接触。含氢前驱物可暴露钌区域。在整个蚀刻方法中，处理区域可维持无等离子体。去除氧化的钌可能会暴露额外的钌。所述方法可重复额外的循环(cycle)。可相对于氧化硅、氧化钛或氧化钨的暴露区域选择性地去除所述钌。半导体处理腔室内的压力可维持在大于或约为1托(Torr)。
本技术的一些实施例可涵盖蚀刻方法。所述方法可包括：使含氧前驱物流入半导体处理腔室的处理区域中。所述方法可包括：使容纳在处理区域中的基板与含氧前驱物接触。基板可包括钌的暴露区域。所述接触可产生四氧化钌。所述方法可包括：在所述半导体处理腔室的所述处理区域内用惰性前驱物施行粒子处理。所述方法可包括：使所述四氧化钌与所述惰性前驱物接触。所述方法可包括：去除四氧化钌。
在一些实施例中，所述方法可包括：在所述半导体处理腔室的所述处理区域或远程等离子体区域中形成所述含氧前驱物的等离子体。半导体处理腔室内的压力可维持在小于或约为25℃。等离子体可由惰性前驱物形成。用于形成惰性前驱物的等离子体的等离子体功率可维持在小于或约为500W。去除四氧化钌可能会暴露额外的钌。所述方法可重复额外的循环。所述方法可包括：在使含氧前驱物流动之前，使所述基板与含氢前驱物接触。含氢前驱物可暴露钌区域。
本技术的一些实施例可涵盖蚀刻方法。所述方法可包括：使设置在半导体处理腔室的处理区域内的基板与含氢前驱物接触。接触可能暴露基板上的钌金属。所述方法可包括：使含氧前驱物流入半导体处理腔室的处理区域中。所述方法可包括：使暴露在基板上的钌金属与含氧前驱物接触。接触可产生四氧化钌。所述方法可包括：使四氧化钌从钌金属的表面汽化。在一些实施例中，处理区域内的温度可维持在小于或约为150℃。所述方法可包括：在所述半导体处理腔室内形成所述含氧前驱物的等离子体。所述方法可包括：所述方法重复至少一个额外的循环。
相较于常规系统和技术，这种技术可提供许多好处。例如，这些工艺可允许施行精确控制的干法蚀刻，这可去除含钌材料的隐蔽式(discreet)层。此外，相对于基板上的其他暴露的材料，所述工艺可选择性地去除含钌膜。结合以下描述和附图更详细地描述这些和其他实施例以及它们的许多优点和特征。
附图说明
可通过参考说明书和附图的其余部分来进一步了解所公开的技术的性质和优点。
图1示出根据本技术的一些实施例的示例性处理系统的一个实施例的顶视平面图。
图2A示出根据本技术的一些实施例的示例性处理腔室的示意性截面图。
图2B示出根据本技术的一些实施例的图2A所示的处理腔室的一部分的详细视图。
图3示出根据本技术的一些实施例的示例性喷头的底视平面图。
图4示出根据本技术的一些实施例的方法中的示例性操作。
图5A至图5C示出根据本技术的一些实施例蚀刻的材料的示意性截面图。
图6示出根据本技术的一些实施例的方法中的示例性操作。
图7A至图7C示出根据本技术的一些实施例蚀刻的材料的示意性截面图。
其中若干附图作为示意图被包括。应当理解，附图仅用于说明目的，除非特别说明是按比例绘制的，否则不应视为按比例绘制。另外，作为示意图，提供了附图以帮助理解，并且相较于实际表示，附图可能不包括所有方面或信息，并且出于说明目的，附图可能包括额外的或夸大的材料。
在附图中，相似的部件和/或特征可具有相同的参考标记。此外，可通过在参考标记后面加上在相似部件之间作区分的字母来区分相同类型的各种部件。如果在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的任何类似部件，而与字母无关。
具体实施方式
随着电子元件的尺寸不断缩小，向未来技术节点的过渡已经揭示了随着缩放(scaling)半导体材料所面临的挑战。例如，基于金属的相对低电阻率，铜已被用作互连或布线(wiring)材料。然而，随着临界尺寸继续减小，铜已示出展现增加的电阻率。对于相对较大的线宽，铜可维持较低的电阻率以维持元件性能。虽然，随着布线减少到50nm以下，铜的电阻率可因表面散射而急剧增加。散射可能与随电流移动的电子有关。当电子到达侧壁时，电子可能在某种意义上失去动量，并且有效电阻开始增加。在较低的线宽下，有效电子平均自由路径减少并且散射增加，对于铜，电阻率可比标准体(standard bulk)电阻率增加五倍以上。
由于铜的特点是电阻率低，因此所述材料在较大的线宽下仍可能优于(outperform)其他材料。当过渡到较小的线宽时，铜电阻率的急剧增加可能会导致其他材料的性能开始优于铜。例如，钌的特征可在于在元件缩放期间电阻率的不那么显著的增加，其在特定线宽下可能变得小于铜。然而，钌可能经常使用基于氯的蚀刻工艺来处理，这可能导致钌的表面粗糙度增加。在材料界面处，这种增加的粗糙度可能会通过进一步增加散射而对电阻率产生不利影响。
本技术通过施行蚀刻工艺克服了这些问题，所述蚀刻工艺可去除隐蔽式层中的钌，并且可选择性地对包括数个氧化物材料的周围材料施行所述蚀刻工艺。通过发展(evolving)或释放氧化的材料来去除钌，本技术可提供与许多常规化学蚀刻相比提供更平滑的界面表面的蚀刻工艺。尽管剩余的公开内容将例行地识别利用所公开的技术的特定材料和半导体结构，但将容易理解到，系统、方法和材料同样适用于可能受益于本技术的方面的许多其他结构。因此，不应认为所述技术仅限于与任何特定工艺或单独材料一起使用。此外，虽然描述了示例性腔室来为本技术提供基础，但应理解的是，本技术实际上可以在可允许所描述的操作的任何半导体处理腔室中施行。
图1示出根据实施例的沉积、蚀刻、烘烤和固化腔室的处理系统100的一个实施例的顶视平面图。在所述附图中，一对前开式标准舱102供应由机械臂104接收并在放入位于串接(tandem)区段109a-c中的基板处理腔室108a-f中的一个之前放入低压容置区域106的各种尺寸的基板。第二机械臂110可用于将基板从容置区域106输送到基板处理腔室108a-f并返回。每个基板处理腔室108a-f可以经配备以施行数个基板处理操作，除了循环层沉积、原子层沉积、化学气相沉积、物理气相沉积、蚀刻、预清洗、脱气、定向和其他基板工艺之外，其还包括本文中所述的干法蚀刻工艺。
基板处理腔室108a-f可包括一个或多个系统组件，用于在基板晶片上沉积、退火、固化和/或蚀刻介电膜。在一个配置中，可使用两对处理腔室(例如108c-d和108e-f)，以在基板上沉积介电材料，并且可使用第三对处理腔室(例如108a-b)，以蚀刻沉积的介电质。在另一配置中，所有三对腔室(例如108a-f)可经配置以蚀刻基板上的介电膜。所述的工艺中的任何一个或多个可在与不同实施例中所示的制造系统分开的一个或多个腔室中进行。应当理解，系统100可考虑针对介电膜的沉积、蚀刻、退火和固化腔室的额外配置。
图2A示出示例性处理腔室系统200的截面图，其中处理腔室内具有分隔的等离子体产生区域。在膜蚀刻(例如氮化钛、氮化钽、钨、硅、多晶硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅等)期间，工艺气体可通过气体入口组件205流入第一等离子体区域215。远程等离子体系统201可以可选地被包括在系统中，并且可处理第一气体，所述第一气体接着行进通过气体入口组件205。入口组件205可包括两个或更多个不同的气体供应通道，其中第二通道可绕过远程等离子体系统201(如果包括的话)。
所示为冷却板203、面板217、离子抑制器223、喷头225和基座265或基板支撑件(其上设置有基板255)，并且根据实施例可各自包括以上各者。基座265可具有热交换通道，热交换流体流过热交换通道以控制基板的温度，热交换流体可在处理操作期间操作以加热和/或冷却基板或晶片。也可使用嵌入式电阻加热器元件来电阻加热基座265的晶片支撑盘(所述晶片支撑盘可包括铝、陶瓷或其组合)以达到相对高的温度，诸如从高达或约100℃加热到约1100℃或以上。
面板217可以是方锥状、圆锥形或具有窄顶部部分延伸到宽底部部分的其他类似结构。如图所示，面板217额外地可为平的，并且包括用于分配工艺气体的多个贯通道(through-channel)。根据远程等离子体系统201的使用，等离子体产生气体和/或等离子体激发物质可穿过面板217中的多个孔(例如图2B所示)，以用于更均匀地输送到第一等离子体区域215中。
示例性配置可包括使气体入口组件205向由面板217从第一等离子体区域215所分隔的气体供应区域258开始，使得气体/物质流过面板217中的孔进入第一等离子体区域215中。可选择结构和操作特征以防止等离子体从第一等离子体区域215大量回流到供应区域258、气体入口组件205和流体供应系统210中。示出绝缘环220位于面板217或腔室的导电顶部部分与喷头225这些特征之间，绝缘环220允许AC电位相对于喷头225和/或离子抑制器223施加到面板217。绝缘环220可位于面板217与喷头225和/或离子抑制器223之间，使得能够在第一等离子体区域中形成电容耦合等离子体。挡板也可位于第一等离子体区域215中，或以其他方式与气体入口组件205耦接，以影响通过气体入口组件205进入区域的流体流动。
离子抑制器223可包括板或其他几何形状，其界定贯穿整个结构的多个孔，多个孔经配置以抑制离子带电物质从第一等离子体区域215迁移出去，同时允许不带电的中性物质或自由基物质通过离子抑制器223进入抑制器和喷头之间的活化气体输送区域。在实施例中，离子抑制器223可包括具有各种孔配置的穿孔板。这些不带电荷的物质可包括高活性物质，其与较低活性的载气一起输送通过孔。如上所述，可减少离子物质迁移通过孔，并且在某些情况下可以完全抑制。控制通过离子抑制器223的离子物质的量可有利地增加对与下面的晶片基板接触的气体混合物的控制，这接着可以增加对气体混合物的沉积和/或蚀刻特性的控制。例如，调整气体混合物的离子浓度可以显著改变其蚀刻选择性，例如SiNx:SiOx蚀刻比、Si:SiOx蚀刻比等。在其中施行沉积的替代实施例中，它还可以改变用于介电材料的保形-可流动式(conformal-to-flowable)沉积的平衡。
离子抑制器223中的多个孔可经配置以控制活化气体(即离子、自由基和/或中性物质)通过离子抑制器223。例如，可控制孔的深宽比、或孔的直径到长度、和/或孔的几何形状，使得通过离子抑制器223的活化气体中的离子带电物质的流动减少。离子抑制器223中的孔可包括面向等离子体激发区域215的锥形部分，以及面向喷头225的圆柱形部分。可调整圆柱形部分的形状和尺寸以控制传到喷头225的离子物质的流动。可调节的电偏压也可施加到离子抑制器223，作为附加手段以控制离子物质通过抑制器的流动。
离子抑制器223可用于减少或消除从等离子体产生区域到基板的离子带电物质的量。不带电的中性物质和自由基物质仍然可通过离子抑制器中的开口以与基板反应。应当注意，在实施例中，在基板周围的反应区域中可不完全消除离子带电物质。在某些情况下，离子物质旨在到达基板以施行蚀刻和/或沉积工艺。在这些情况下，离子抑制剂可帮助将反应区域中的离子物质的浓度控制在有助于所述工艺的程度。
喷头225与离子抑制器223组合可允许存在于第一等离子体区域215中的等离子体避免直接激发基板处理区域233中的气体，同时仍允许所激发的物质从腔室等离子体区域215行进到基板处理区域233中。以这种方式，腔室可经配置以防止等离子体接触经蚀刻的基板255。这可以有利地保护在基板上图案化的各种复杂结构和膜，如果基板上图案化的各种复杂结构和膜与产生的等离子体直接接触，可能损坏、脱位(dislocate)或以其他方式翘曲。另外，当允许等离子体接触基板或接近基板水平面时，氧化物物质蚀刻的速率可能增加。因此，如果材料的暴露区域是氧化物，则可通过使基板维持远离等离子体来进一步保护此材料。
处理系统可进一步包括功率供应240，功率供应240与处理腔室电耦接，以向面板217、离子抑制器223、喷头225和/或基座265提供电力，以在第一等离子体区域215或处理区域233中产生等离子体。功率供应可经配置而根据所施行的工艺向腔室输送可调节的功率量。这样的配置可允许可调谐等离子体用于正在施行的工艺中。与远程等离子体单元不同(远程等离子体单元通常具有开启或关闭功能)，可调谐等离子体可经配置以向等离子体区域215输送特定功率量。这进而可允许发展特定的等离子体特性，使得前驱物可以以特定的方式解离，以增强由这些前驱物产生的蚀刻分布。
可在喷头225上方的腔室等离子体区域215或喷头225下方的基板处理区域233中点燃等离子体。等离子体可存在于腔室等离子体区域215中，以从例如含氟前驱物或其他前驱物的入流中产生自由基前驱物。通常在射频(“RF”)范围内的AC电压可施加在处理腔室的导电顶部部分(诸如面板217)与喷头225和/或离子抑制器223之间，以在沉积期间点燃腔室等离子体区域215中的等离子体。RF功率供应可产生13.56MHz的高RF频率，但是也可单独产生其他频率或者与13.56MHz频率组合产生其他频率。
图2B示出影响通过面板217的处理气体分布的特征的详细视图253。如图2A和图2B所示，面板217、冷却板203和气体入口组件205相交以界定气体供应区域258，工艺气体可从气体入口205输送到气体供应区域258中。气体可填充气体供应区域258且通过面板217中的孔259流到第一等离子体区域215。孔259可经配置而以实质单向的方式引导流动，使得工艺气体可流入处理区域233中，但可在通过面板217之后部分地或完全地防止回流到气体供应区域258中。
用于处理腔室部分200中的气体分配组件(诸如喷头225)可被称为双通道喷头，并且在图3所述的实施例中另外详述。双通道喷头可提供蚀刻工艺，其允许在处理区域233外侧分离蚀刻剂，以在被输送到处理区域之前提供与腔室部件以及彼此有限的相互作用。
喷头225可包括上板214和下板216。所述板可彼此耦接以在所述板之间界定容积218。所述板的耦接可提供通过上板和下板的第一流体通道219、以及通过下板216的第二流体通道221。所形成的通道可经配置以提供从容积218单独经由第二流体通道221通过下板216的流体通路，并且第一流体通道219可与所述板和第二流体通道221之间的容积218流体隔离。容积218可以通过喷头225的侧面可流体地进出。
图3是根据实施例与处理腔室一起使用的喷头325的底视图。喷头325可对应于图2A所示的喷头225。(示出第一流体通道219的景象的)贯通孔365可具有多个形状和配置，以控制和影响前驱物通过喷头225的流动。(示出第二流体通道221的景象的)小孔375可实质均匀地分布在喷头的表面之上，甚至实质均匀地分布在贯通孔365中，并且可有助于在前驱物离开喷头时提供比其他配置更均匀的前驱物混合。
先前讨论的腔室可用于施行示例性方法(包括蚀刻方法)，尽管可配置任意数量的腔室以施行在本技术的实施例中使用的一个或多个方面。转向图4，示出根据本技术的实施例的方法400中的示例性操作。方法400可以包括在方法开始之前的一个或多个操作，包括前端处理、沉积、蚀刻、抛光、清洁或可在所述操作之前执行的任何其他操作。所述方法可包括数个可选操作，其可以或可以不与根据本技术的实施例的方法的一些实施例具体地相关联。例如，描述了许多操作以便提供所施行的工艺之更广泛的范围，但是这些对于本技术不是关键的，或者可以通过替代方法来施行，如下面将进一步讨论的。方法400可描述图5A至图5C中示意性所示的操作，将结合方法400的操作描述其图示。应当理解，附图仅示出部分示意图，并且基板可包括任意数量的具有如图所示的各种特性和方面的额外材料和特征。
方法400可涉及或可不涉及将半导体结构发展到特定制造操作的可选操作。应当理解，方法400可在任何数量的半导体结构或基板505上施行，如图5A所示，其包括可在其上施行含钌材料去除操作的示例性结构。示例性半导体结构可包括沟槽、通孔或其他可包括一个或多个暴露的材料的凹陷特征。例如，示例性基板可包括硅或一些其他半导体基板材料以及可形成凹槽、沟槽、通孔或隔离结构的层间介电材料。在蚀刻工艺期间的任何时间暴露的材料可以是或可包括金属材料、一个或多个介电材料、接触材料、晶体管材料或可用于半导体工艺的任何其他材料。
例如，虽然所示为通用层(generic layer)，但图5A可示出覆盖基板505或一些其他半导体材料的一层钌510。尽管其余的揭公开内容将提及钌，但应当理解，钌材料510也可以是氧化钌，无论是天然氧化物或是被氧化的表面。基板505可以示出覆盖在基板上的一个或多个其他结构上的介电材料，并且应当理解，可在所示的结构下方形成任意数量的材料。在一些实施例中，介电材料可以是或包括氧化硅，或可通过其发生图案化的任何其他氧化物或氮化物。应当理解，所提及的结构并非旨在限制，并且包括含钌材料或其他含金属材料的各种其他半导体结构中的任何一者都被类似地涵盖。其他示例性结构可包括在半导体制造中常见的二维结构和三维结构，并且在其中将相对于一个或多个其他材料去除含钌材料(诸如钌金属或氧化的钌)，如本技术可相对于其他暴露的材料(诸如氧化硅、氧化钛、氧化钨和其他地方讨论的任何其他材料和各种其他暴露的材料)选择性地去除含钌材料。此外，尽管高深宽比(high-aspect-ratio)结构可受益于本技术，但所述技术可以同样地可适用于较低深宽比和任何其他结构。
在本技术的实施例中，可施行方法400以去除暴露的含钌材料。所述方法可包括用于去除钌金属的特定操作。尽管剩余的公开内容将例行地讨论钌和氧化的钌，但是应当理解，可类似地通过本技术的一些实施例来处理其他金属。在一些实施例中，所述方法可包括多操作蚀刻工艺，所述多操作蚀刻工艺可控制相对于其他暴露材料(诸如介电材料(例如氧化硅))以及任何下面的接触材料(诸如可与一个或多个元件结构耦接的结构中使用的导电材料)的钌蚀刻。
如前所述，在钌510的表面上可存在一定量的氧化，并且可在进行蚀刻工艺之前将其去除。无论氧化是天然氧化物还是来自先前处理(包括方法400的先前循环)的残留氧化，去除氧化可促进特定氧化物物质的形成，这可允许在本技术的一些实施例中增加对钌的去除。因此，在一些实施例中，方法400可包括：在可选操作405处使基板与含氢前驱物接触。氢可减少氧化产生的水蒸气，所述水蒸气可从腔室中被净化，并使钌的表面暴露在基板上。
方法400可包括：在操作410将含氧前驱物流入容纳所述基板的半导体处理腔室中。在一些实施例中，含氧前驱物可直接流动以接触基板，但在一些实施例中，等离子体可由含氧前驱物形成。等离子体可远程地形成，或者在其中容纳有基板的半导体处理腔室的处理区域内形成。含氧前驱物可流过处理腔室的远程等离子体区域(诸如上述区域215)，并且可由含氧前驱物形成等离子体以产生等离子体流出物。尽管可产生基板级(substrate-level)等离子体，但是在一些实施例中，等离子体可以是远程等离子体，这可保护暴露的基板材料免受可能由于基板级等离子体而发生的离子轰击。
无论是否等离子体增强，在操作410，含氧前驱物或含氧前驱物的等离子体流出物可被输送到基板处理区域，在基板处理区域中流出物可接触包括暴露的含钌材料的半导体基板，诸如在操作415的钌的暴露区域。所述接触可(诸如通过转化基板上的暴露的钌)来产生氧化的材料，诸如钌上的氧化表面或氧化钌材料。在一些实施例中，当形成等离子体时，在氧化之后，可使等离子体消退(extinguish)，并可净化腔室。如图5A所示，氧材料或氧等离子体流出物515可流动以接触暴露的钌材料510，这可将钌510的暴露表面转化成氧化的钌材料520，如图5B所示。
本技术可控制氧化期间的一个或多个条件以产生钌的特定氧化物物质。例如，在本技术的一些实施例中，可施行接触操作以沿基板表面产生一定量的四氧化钌。通过产生四氧化钌(诸如代替二氧化钌)，本技术可允许相对于基板上的数个其他暴露材料来选择性地去除钌。例如，与具有可能在处理期间限制去除的致密结构的二氧化钌不同，四氧化钌的特点可以是沸点相对较低。因此，当可施行钌的氧化以产生四氧化钌时，可使产生的材料从基板的表面汽化。因此，在一些实施例中，方法400可包括：在操作420，从基板汽化至少一部分四氧化钌以从下面的钌或基板材料中去除挥发性材料。如图5B所示，由于处理条件，四氧化钌525可从结构的表面汽化。
例如，方法400可在足以使产生的四氧化钌从表面汽化的温度下施行。因此，在一些实施例中，方法400可在大于或约为60℃的温度下施行，并且可在以下各温度下施行：大于或约为80℃、大于或约为100℃、大于或约为110℃、大于或约为120℃、大于或约为130℃、大于或约为140℃、大于或约为150℃或更高。然而，随着温度升高，氧化工艺可转变为产生更高密度的二氧化钌，由于沸点显著较高，二氧化钌可能不会汽化。因此，在一些实施例中，所述方法可在小于或约为170℃的温度下施行，并且可在以下各温度下施行：小于或约为160℃、小于或约为150℃或更低。通过将温度维持在足以允许四氧化钌汽化的窗口(window)内，在维持足够低的温度以限制或防止二氧化钌的产生的同时，本技术可允许从基板去除钌。
有利地，由于许多其他材料可能不会在方法400的操作温度下(诸如在约100℃和约150℃之间)汽化，所述方法可选择性地去除钌，同时基本上或完全维持其他暴露的材料，其包括硅氧化物、氧化钛、氧化钨或其他材料。暴露的金属也可通过方法400维持，方法400可仅氧化材料的表面，但可以不导致材料被蚀刻。如上所述，在一些实施例中，方法400可以不包括等离子体增强含氧前驱物，并且可在维持无等离子体环境的同时施行所述方法。在一些实施例中，这可进一步地限制其他暴露材料的损坏或去除。
在氧化操作之后，可停止氧材料的输送。基于钌的氧化，残留的氧化的钌可能会在四氧化钌汽化后保留，并且其可以不是挥发性物质。这可能会限制蚀刻连续地进行，或者可能会减慢蚀刻工艺。因此，在一些实施例中，所述方法可包括：在继续输送含氧前驱物之前，使残留的氧化的钌与含氢前驱物接触。这可产生挥发性水蒸气，其可从处理腔室中净化，并可将表面还原(reduce)为钌。如图5C所示，含氢材料520可流向残留的氧化的钌材料527，这可将表面还原为钌或去除氧化的材料，如图5A所示，尽管量较少，或其可完成去除操作。所述接触可类似于或等同于如前所述的可选操作405的氢预处理。因此，在一些实施例中，所述方法可以与氢处理一起开始和/或结束。可在一个或多个循环中重复所述工艺，以从基板去除额外的钌层。
在每个两步骤操作期间的前驱物可包括含氧前驱物，在一些实施例中其可包括任何含氧材料。例如，非限制性的含氧前驱物可包括双原子氧、臭氧、水、醇、过氧化氢、一氧化二氮或任何其他含氧材料。含氢材料可以是或包括双原子氢或任何其他含氢材料，其包括例如包括氧或氮的含氢材料。前驱物还可与任何数量的额外前驱物或载体气体(包括氮、氩、氦或任何数量的额外材料)一起流动，尽管在一些实施例中，前驱物可能限于控制副反应或可能影响选择性的其他方面。
如前所述，处理条件可能影响和促进根据本技术的蚀刻。除了温度之外，腔室内的压力也可能影响所施行的操作以及影响可从钌表面发展出四氧化钌的温度。因此，在一些实施例中，压力可维持在大于或约为1托的压力，并且可维持在以下压力：大于或约为2托、大于或约为3托、大于或约为4托、大于或或约为5托、大于或约为6托、大于或约为7托、大于或约为8托、大于或约为9托、大于或约为10托或更高。压力也可维持在这些范围内、这些范围所涵盖的较小范围内或者这些范围中的任意个之间的任何压力。
本技术还可提供用于从半导体基板去除钌的额外机制。转到图6，示出根据本技术实施例的用于蚀刻含钌材料的方法600。方法600可描述图7A至图7C中示意性所示的操作，将结合方法600的操作描述其图示。应当理解，图示仅示出部分示意图，并且基板可包括任意数量的具有如图所示的各种特性和方面的额外材料和特征。
方法600可涉及或可不涉及将半导体结构发展到特定制造操作的可选操作。另外，方法600可包括前面关于方法400讨论的任何或所有操作，并且可包括上面讨论的任何工艺条件。应当理解，方法600可在任何数量的半导体结构或基板705上施行，如图7A所示，并且如上面针对方法400所讨论的。可涵盖先前提到的或用于半导体处理的任何基板，其中基板包括暴露在基板上的一层含钌材料710，诸如钌金属。
与方法400类似，钌可具有残留的氧化的材料、天然氧化物或可在可选操作605中去除的其他方面，这可如上文关于操作405所讨论的那样。在操作610，含氧前驱物可流入处理腔室。如上面关于操作410所讨论的，含氧前驱物可以或可以不被等离子体增强，并且含氧前驱物可以是前面提到的材料中的任意者。含氧前驱物或含氧前驱物的等离子体流出物可在操作615处接触基板，并且可接触暴露的钌。如图7A所示，含氧材料715可接触钌710。如图7B所示，可输送含氧材料以在钌表面上产生四氧化钌720。
方法400可提供允许从钌材料中发展出(evolve)挥发性的四氧化钌，而可施行方法600以通过将四氧化钌维持在基板表面上以去除受控的、隐蔽式钌层，如图7B所示。例如，方法600可在上面讨论的任何处理条件下施行，诸如关于方法400。此外，在一些实施例中，方法600可在低于四氧化钌的汽化温度的温度下施行。例如，方法600可在小于或约为50℃的温度下施行，并且可在以下温度下施行：小于或约为40℃、小于或约为30℃、小于或约为25℃、小于或约为20℃、小于或约为15℃、小于或约为10℃、小于或约为5℃、小于或约为0℃或更低。这可允许四氧化钌层跨钌的表面而形成并且保留。
在操作620，所述方法可包括：用惰性前驱物施行粒子处理。等离子体可形成在半导体处理腔室的远程部分中，或者可形成在半导体处理腔室的处理区域内。尽管可使用任何数量的反应性材料，但在一些实施例中，可使用惰性前驱物(诸如氩、氦或一些其他材料)并将其输送到基板。例如，可使用偏压来将等离子体流出物引导到基板表面，例如，基板表面可作为腔室内的阴极来操作。等离子体流出物可接触四氧化钌，这可提供足够的能量以从钌表面释放四氧化钌，并且可在操作625去除材料。如图7C所示，惰性流出物725可接触基板表面，并导致四氧化钌730从表面释放，并且可从处理腔室中净化。这可从基板去除钌层，并可暴露出额外的钌。
通过在表面上维持四氧化钌的层，可控制额外的氧化，并且这可允许分层的(layered)蚀刻工艺。所述方法可重复任意次数以去除所需量的钌。如上所述，在释放操作之后，可能不是四氧化钌的额外氧化材料可保留在基板表面上。可如上所述施行包括使残留材料与氢或氢流出物接触的额外操作，以将表面还原为钌。因此，如上所述，并且对于根据本技术的方法中的任意个，在每个循环期间，所述循环可包括也可不包括氢处理，或者某些循环可包括氢处理，而其他的循环可直接进行额外的氧接触。
当在操作中的一者或两者期间使用等离子体流出物时(诸如使用含氧前驱物和/或惰性等离子体产生)，等离子体功率可维持在小于或约为500W。通过维持较低的等离子体功率，可控制钌下方的溅射，并且相互作用可限于表面物理反应，这可更好地限制通过含钌材料的去除程度。因此，在所讨论的形成等离子体的方法中的任意个的一些实施例中，等离子体功率可维持在小于或约为450W、小于或约为400W、小于或约为350W、小于或约为300W、小于或约为250W、小于或约为200W、小于或约为150W、小于或约为100W或更低。通过施行根据本技术的实施例的蚀刻操作，可施行实质自限制的去除操作以精确地去除钌，并且可在可限制跨基板去除额外暴露的材料的温度下施行所述实质自限制操作。
在前面的描述中，出于解释的目的，已经阐述了许多细节以便提供对本技术的各种实施例的理解。然而，对于本领域技术人员而言将明显的是，可在没有这些细节中的部分细节或具有其他细节的情况下实践某些实施例。
已经公开了若干实施例，本领域技术人员将认识到，在不背离实施例的精神的情况下，可使用各种修改、替代配置以及等效物。另外，为了避免不必要地混淆本技术，没有描述许多公知的工艺和元件。因此，以上描述不应被视为限制本技术的范围。另外，方法或工艺可描述成依顺序或步骤，但是应当理解，可同时施行所述操作，或者以与所列顺序不同的顺序施行所述操作。
在提供一数值范围时，应理解的是，除非在上下文另外明确地指出，否则在所述范围的上下限之间的各个中间值(小至下限的最小单元分数)也经特定地公开。在任何指明数值之间的任何更小范围、或在一指明范围中的未指明中间值以及在所述所指明范围中任何其他指明数值或中间值，均被涵盖。那些较小范围的上下限可独立地被包括或被排除在范围中，并且各个范围(无论上下限中的一者或无或两者同时被包括在较小范围中)也被涵盖在本技术内，受制于在所述指明范围中的任何特定地排除的限制。当所指明范围包括所述极限值中的一者或两者时，也包括将那些所包括的极限值中的任一者或两者排除的范围。
除非上下文另外明确指出，如在本说明书以及所附权利要求中所使用的，单数形式“一个”、“一”和“所述”包括复数指称。因此，例如，指称“一前驱物”包括多个此种前驱物，而指称“所述层”包括对一个或多个层以及对于本领域技术人员来说已知的等效物的指称等。
再者，词语“包括(comprise(s))”、“包括(comprising)”、“含有(contain(s))”、“含有(containing)”“包括(include(s))”以及“包括(including)”在被使用于本说明书和所附权利要求中时，旨在指定所指明的特征、整数、部件、或操作的存在，但是所述词语不排除一个或多个其他特征、整数、部件、操作、动作、或群组的存在或者添加。

Claims (20)

1.一种蚀刻方法，包括：
使含氧前驱物流入半导体处理腔室的处理区域中；
使容纳在所述处理区域中的基板与所述含氧前驱物接触，其中所述基板包括暴露的钌区域，并且其中所述接触产生四氧化钌；
使所述四氧化钌从所述暴露的钌区域的表面汽化，其中保留一定量的氧化的钌；
使所述氧化的钌与含氢前驱物接触；以及
去除所述氧化的钌。
2.如权利要求1所述的蚀刻方法，进一步包括：
形成所述含氧前驱物的等离子体，其中等离子体流出物流入所述处理区域中。
3.如权利要求1所述的蚀刻方法，其中所述处理区域内的温度维持在大于或约为100℃。
4.如权利要求3所述的蚀刻方法，其中所述处理区域内的温度维持在小于或约为150℃。
5.如权利要求1所述的蚀刻方法，其中所述含氢前驱物包括双原子氢。
6.如权利要求1所述的蚀刻方法，进一步包括以下额外操作：
在使所述含氧前驱物流动之前，使所述基板与所述含氢前驱物接触，其中所述含氢前驱物暴露所述钌区域。
7.如权利要求1所述的蚀刻方法，其中在整个所述蚀刻方法中所述处理区域维持无等离子体。
8.如权利要求1所述的蚀刻方法，其中去除所述氧化的钌暴露额外的钌，并且其中所述方法重复额外的循环。
9.如权利要求1所述的蚀刻方法，其中相对于氧化硅、氧化钛或氧化钨的暴露区域选择性地去除所述钌。
10.如权利要求1所述的蚀刻方法，其中所述半导体处理腔室内的压力维持在大于或约为1托。
11.一种蚀刻方法，包括：
使含氧前驱物流入半导体处理腔室的处理区域中；
使容纳在所述处理区域中的基板与所述含氧前驱物接触，其中所述基板包括暴露的钌区域，并且其中所述接触产生四氧化钌；
在所述半导体处理腔室的所述处理区域内用惰性前驱物来施行粒子处理；
使所述四氧化钌与所述惰性前驱物接触；以及
去除所述四氧化钌。
12.如权利要求11所述的蚀刻方法，进一步包括：
在所述半导体处理腔室的所述处理区域或远程等离子体区域中形成所述含氧前驱物的等离子体。
13.如权利要求11所述的蚀刻方法，其中所述半导体处理腔室内的压力维持在小于或约为25℃。
14.如权利要求11所述的蚀刻方法，其中等离子体由所述惰性前驱物形成，并且其中用于形成所述惰性前驱物的所述等离子体的等离子体功率维持在小于或约为500W。
15.如权利要求11所述的蚀刻方法，其中去除所述四氧化钌暴露额外的钌，并且其中所述方法重复额外的循环。
16.如权利要求11所述的蚀刻方法，进一步包括以下额外操作：
在使所述含氧前驱物流动之前，使所述基板与含氢前驱物接触，其中所述含氢前驱物暴露所述钌区域。
17.一种蚀刻方法，包括：
使设置在半导体处理腔室的处理区域内的基板与含氢前驱物接触，其中所述接触暴露所述基板上的钌金属；
使含氧前驱物流入所述半导体处理腔室的所述处理区域中；
使暴露在所述基板上的所述钌金属与所述含氧前驱物接触，其中所述接触产生四氧化钌；以及
使所述四氧化钌从所述钌金属的表面汽化。
18.如权利要求17所述的蚀刻方法，其中所述处理区域内的温度维持在小于或约为150℃。
19.如权利要求17所述的蚀刻方法，进一步包括：
在所述半导体处理腔室内形成所述含氧前驱物的等离子体。
20.如权利要求17所述的蚀刻方法，进一步包括：
所述方法重复至少一个额外的循环。
CN202280004116.5A 2021-04-26 2022-04-07 含钌材料的选择性移除 Pending CN115552574A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/240,149 2021-04-26
US17/240,149 US11798813B2 (en) 2021-04-26 2021-04-26 Selective removal of ruthenium-containing materials
PCT/US2022/023776 WO2022231814A1 (en) 2021-04-26 2022-04-07 Selective removal of ruthenium-containing materials

Publications (1)

Publication Number Publication Date
CN115552574A true CN115552574A (zh) 2022-12-30

Family

ID=83693472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280004116.5A Pending CN115552574A (zh) 2021-04-26 2022-04-07 含钌材料的选择性移除

Country Status (6)

Country Link
US (1) US11798813B2 (zh)
EP (1) EP4331007A1 (zh)
JP (1) JP2023530562A (zh)
KR (1) KR20220157474A (zh)
CN (1) CN115552574A (zh)
WO (1) WO2022231814A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129170B2 (en) 2000-09-05 2006-10-31 Colonial Metals, Inc. Method for depositing and etching ruthenium layers
US9293319B2 (en) * 2011-03-09 2016-03-22 Micron Technology, Inc. Removal of metal
JP2019169627A (ja) 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
US10818512B2 (en) 2019-01-28 2020-10-27 Tokyo Electron Limited Photo-assisted chemical vapor etch for selective removal of ruthenium
WO2020223152A1 (en) 2019-04-29 2020-11-05 Lam Research Corporation Atomic layer etching for subtractive metal etch
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
CN113471070B (zh) * 2020-05-22 2022-04-12 北京屹唐半导体科技股份有限公司 使用臭氧气体和氢自由基的工件加工

Also Published As

Publication number Publication date
WO2022231814A1 (en) 2022-11-03
EP4331007A1 (en) 2024-03-06
JP2023530562A (ja) 2023-07-19
US20220344172A1 (en) 2022-10-27
KR20220157474A (ko) 2022-11-29
TW202247283A (zh) 2022-12-01
US11798813B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US10573527B2 (en) Gas-phase selective etching systems and methods
US10049891B1 (en) Selective in situ cobalt residue removal
US9412608B2 (en) Dry-etch for selective tungsten removal
CN111095525A (zh) 选择性蚀刻的自对准过孔工艺
WO2014113177A1 (en) Dry-etch for selective tungsten removal
TW201919127A (zh) 改良之金屬接觸定位結構
WO2018195423A1 (en) Structure with selective barrier layer
TWI781757B (zh) 用於移除含鋁薄膜之系統及方法
TWI817471B (zh) 高深寬比特徵中的金屬蝕刻
CN115803846A (zh) 用于去除含氮化物膜的系统和方法
KR20240027850A (ko) 금속 산화물 방향성 제거
US11798813B2 (en) Selective removal of ruthenium-containing materials
TWI837647B (zh) 含釕材料的選擇性移除法
CN115485819A (zh) 用于选择性金属化合物移除的系统及方法
TWI774754B (zh) 自對準觸點與閘極處理流程
US11328909B2 (en) Chamber conditioning and removal processes
TWI751326B (zh) 自對準通孔處理流程
US11488835B2 (en) Systems and methods for tungsten-containing film removal
TWI837885B (zh) 高深寬比特徵中的金屬沉積及蝕刻
CN117769756A (zh) 高深宽比特征中的金属沉积和蚀刻
CN117597769A (zh) 过渡金属氮化物材料的选择性移除

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination