KR20140016911A - 콘택 세정을 위한 방법들 - Google Patents

콘택 세정을 위한 방법들 Download PDF

Info

Publication number
KR20140016911A
KR20140016911A KR1020137025444A KR20137025444A KR20140016911A KR 20140016911 A KR20140016911 A KR 20140016911A KR 1020137025444 A KR1020137025444 A KR 1020137025444A KR 20137025444 A KR20137025444 A KR 20137025444A KR 20140016911 A KR20140016911 A KR 20140016911A
Authority
KR
South Korea
Prior art keywords
substrate
layer
forming
contact structure
polymer
Prior art date
Application number
KR1020137025444A
Other languages
English (en)
Other versions
KR101956347B1 (ko
Inventor
메이 창
린 탄
보 쳉
아르빈드 선다라잔
존 씨. 포스터
우메쉬 엠. 켈카
무랄리 케이. 나라심한
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20140016911A publication Critical patent/KR20140016911A/ko
Application granted granted Critical
Publication of KR101956347B1 publication Critical patent/KR101956347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

표면으로부터 산화물을 제거하기 위한 방법들 및 장치가 제공되며, 상기 표면은 실리콘과 게르마늄 중 적어도 하나를 포함한다. 본 방법 및 장치는 콘택 구조의 금속 실리사이드층으로부터 자연 산화물을 제거하는 데에 특히 적합하다. 본 방법 및 장치는 식각 정지층 식각 프로세스와 자연 산화물 제거 프로세스 둘 모두를 단일 챔버 내에서 유익하게 통합하며, 그럼으로써 기판 이송 프로세스들 동안에 자연 산화물의 성장 또는 다른 오염물의 재증착을 제거한다. 게다가, 본 방법 및 본 장치는 또한 콘택 구조의 기하구조 및 콘택 구조 내에 형성된 트렌치들 또는 비아들의 임계치수를 불리하게 변경함이 없이 금속 실리사이드층으로부터 자연 산화물을 효과적으로 제거하기 위한 개선된 3-단계 화학 반응 프로세스를 제공한다.

Description

콘택 세정을 위한 방법들{METHODS FOR CONTACT CLEAN}
본 발명의 실시예들은 일반적으로 반도체 디바이스들을 형성하기 위한 방법들에 관한 것이다. 더욱 구체적으로, 본 발명의 실시예들은 일반적으로 반도체 기판 상의 금속 콘택들을 예비 세정(pre-clean)하기 위한 방법들에 관한 것이다.
금속 게이트들 또는 콘택들은 게이트 구조를 완성하기 위하여, 도핑된 실리콘 표면, 하나 또는 그 초과의 배리어층들, 하나 또는 그 초과의 라이너층들 및 벌크 금속을 전형적으로 포함한다. 층들 사이의 기판 표면의 청정도(cleanliness)는 콘택 저항을 감소시키기 위해 그리고 따라서 최적의 디바이스 성능을 위해 중요하다. 로직 디바이스들에서, 콘택은 보통, 니켈 실리사이드, 코발트 실리사이드, 또는 티타늄 실리사이드와 같은 실리사이드이다. 니켈 실리사이드는 널리 사용가능하고 다른 금속 실리사이드들과 비교하여 더 낮은 비저항(resistivity) 및 더 낮은 콘택 저항을 가지기 때문에, 니켈 실리사이드는, 더 작은 기하구조들, 예컨대, 약 10:1 또는 그 미만의 종횡비들을 가지는 기하구조들에서 더 널리 사용되고 있다.
전형적인 제조 프로세스에서, 금속 실리사이드가 하나의 진공 환경에서 기판 상에 형성되고 기판은 그후 콘택 상호연결 제조 프로세스를 계속하기 위하여 다른 진공 환경으로 이송된다. 결과적으로, 기판은 이송 동안에 산화 조건(oxidative condition)들의 대상이 될 수 있다. 이송 및 산화 환경에의 노출 동안에 형성된 실리사이드 표면 상의 임의의 산화물들을 제거하기 위하여 라이너/배리어 증착 전에 세정 프로세스가 전형적으로 행해진다.
도 1a 내지 도 1c는 반도체 디바이스 내의 국부화된 콘택 구조의 단면도들을 도시한다. 전형적으로, 콘택 구조(100)는, 도 1a에 도시된 것과 같이, 기판(102) 상에 형성된 게이트 구조(108)를 가지는 기판(102)을 포함한다. 소스 및 드레인 영역들(106, 104)이 게이트 구조(108) 근처에서 기판(102) 내에 형성된다. 게이트 구조(108)는 게이트 유전체(112), 게이트 전극(122) 및 콘택층(110)을 포함한다. 콘택층(110)은 또한 소스(106) 및 드레인(104) 영역 내에 형성된다. 콘택층(110)은 금속 실리사이드, 실리콘계(silicon based) 물질, 게르마늄계(germanium based) 물질, 또는 게르마늄 및/또는 다른 도펀트로 도핑된 실리콘계 물질일 수 있다. 식각 정지층(116)이 기판(102) 상에 형성되어 게이트 구조(108)를 덮는다. 식각 정지층(116)은 전형적으로 SiN 층과 같은 실리콘 유전체층으로 만들어진다. 콘택 유전체층(118)이 이후 기판(102) 상에 증착된다.
도 2는 도 1a 내지 도 1c에 도시된 콘택 구조(100)를 제작하기 위하여 통상적으로 이용되는 흐름도이다. 콘택 구조(100)를 제작할 때, 도 2의 단계(202)에 기술된 것과 같이, 콘택 유전체층(118) 및 식각 정지층(116) 내에, 도 1b에 도시된 것과 같이, 비아들/트렌치들(120)을 형성하도록 콘택 유전체층(118) 및 식각 정지층(116)을 식각하기 위하여 콘택 식각 프로세스가 수행된다. 통상적으로, 유전체층(118)과 식각 정지층(116)이 별개의 단계들에서 개별적으로 식각된다는 것이 주목된다. 식각 프로세스 후에, 도 1b에 도시된 것과 같이, 콘택층(110)의 최상부 표면(150) 및 상부 표면(152)이 노출된다. 단계(204)에서, 통상적으로, 콘택층(110)의 최상부 표면(150) 및 기판(102)의 상부 표면(152) 상에 남아있을 수 있는 식각 잔여물들을 제거하기 위하여 습식 세정 프로세스가 수행된다. 습식 세정 프로세스 후에, 단계(206)에서, 콘택층(110)의 최상부 표면(150), 콘택 유전체층(118)의 측벽들(154) 및 콘택층(110)의 상부 표면(152) 상에 형성된 자연 산화물(native oxide)들을 제거하기 위하여 예비 세정 프로세스가 수행된다. 자연 산화물들은 디바이스 구조의 콘택 저항을 불리하게 증가시킬 수 있고, 그럼으로써 바람직하지 않게도, 낮은(poor) 전기적 성능 및 디바이스 고장(failure)을 초래한다. 예비 세정 프로세스 후에, 도 1c에 도시된 것과 같이, 금속 콘택 구조 형성 프로세스를 완료하기 위하여, 배리어층 및 콘택 금속 플러그층(124)의 형성을 포함하는 금속화 프로세스가 단계(208)에서 수행된다.
위에서 논의된 바와 같이, 종래의 예비 세정 프로세스들은 물리적 식각 기법들, 예컨대, 스퍼터링을 이용한다. 스퍼터링 기법들은 실리사이드 표면 위로의 산화물의 리스퍼터링(resputtering)으로 인하여 기저의 표면(underlying surface)을 손상시킬 수 있다. 스퍼터링 기법들은 또한 기판 표면 상의 이온들의 물리적인 충돌(bombardment)로 인하여 콘택 홀 기하구조를 변화시킬 수 있다. 예를 들어, 물리적 식각 기법들의 등방성 식각의 특성으로 인하여 콘택 개구가 확장(wideing) 또는 테이퍼(taper)될 수 있고 ― 이는 종종 "패시팅(faceting)"으로 지칭됨 ―, 그럼으로써 결과적으로 임계 치수(CD)의 확장 또는 확대를 초래한다.
또한, 식각 정지층 식각 프로세싱, 습식 세정 프로세스, 및 자연 산화물 제거를 위한 예비 세정 프로세스를 수행하기 위한 상이한 프로세스 챔버들 사이에서의 기판 이송은 기판을 주변 대기(ambient atmosphere)에 노출시킬 수 있으며, 이는 불리하게도 자연 산화물을 재성장시킬 가능성을 증가시킬 수 있으며 기판 표면 상에 형성되는 다른 오염물들의 소스일 수 있다.
따라서, 콘택 금속화 프로세스 전에 금속 게이트들을 세정하기 위한 개선된 예비 세정 프로세스에 대한 필요가 있다.
본 발명의 실시예들은 기판으로부터 산화물을 제거하기 위한 방법들 및 장치를 제공하며, 상기 기판은 실리콘 및 게르마늄 중 적어도 하나를 포함한다. 본 발명은 콘택 구조의 금속 실리사이드층으로부터 자연 산화물을 제거하는 것에 특히 적합하다.
일 실시예에서, 기판 상에 배치된 표면으로부터 자연 산화물을 제거하기 위한 방법은, 실리콘 및 게르마늄 중 적어도 하나를 포함하는 표면 상에 형성된 산화물층 상에 중합체층을 형성하는 단계, 기상(gas phase) 부산물을 형성하기 위하여 상기 중합체층을 상기 산화물층과 반응하도록 활성화시키는 단계, 및 상기 기판으로부터 중합체를 제거하기 위하여 애쉬(ash) 프로세스를 수행하는 단계를 포함한다.
다른 실시예에서, 기판 상에 콘택 구조를 형성하기 위한 방법은 콘택 유전체층을 통하여 형성된 개구를 통하여 노출된 표면 상에 존재하는 산화물층 상에 중합체층을 형성하기 위하여 진공 프로세싱 챔버 내로 중합체 가스 혼합물을 공급하는 단계 ― 상기 표면은 실리콘 및 게르마늄 중 적어도 하나를 포함함 ―, 상기 표면 상에 형성된 상기 산화물층을 제거하기 위하여 식각 가스 혼합물을 공급하는 단계, 및 상기 기판 상에 남아있는 상기 중합체층을 제거하기 위하여 애쉬 프로세스를 수행하는 단계를 포함한다.
또 다른 실시예에서, 기판 상에 콘택 구조를 형성하기 위한 방법은 식각 정지층 아래에 형성된 기판의 표면 상에 형성된 산화물층을 노출시키기 위하여 진공 프로세싱 챔버 내에 배치된 기판 상에 형성된 식각 정지층을 식각하는 단계 ― 상기 표면은 실리콘 및 게르마늄 중 적어도 하나를 포함함 ―, 및 동일한 진공 프로세싱 챔버 내에서 상기 표면 상에 형성된 상기 산화물층을 제거하는 단계를 포함한다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1a 내지 도 1c는 반도체 디바이스들 내의 콘택 구조의 형성 동안의 종래의 콘택 구조의 단면도들을 도시한다.
도 2는 도 1a 내지 도 1c에 도시된 콘택 구조를 제작하기 위하여 이용되는 종래의 방법의 도면을 도시한다.
도 3은 본 발명의 일 실시예에 따라 예비 세정 프로세스 또는 식각 프로세스를 수행하기 위하여 이용될 수 있는 프로세싱 챔버의 단면도를 도시한다.
도 4는 예시적인 다중-챔버(multi-chamber) 프로세싱 시스템의 개략적인 평면도 도면을 도시한다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스의 콘택 구조를 제작하기 위한 흐름도를 도시한다. 그리고,
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 국부화된 콘택 구조의 형성 동안의 반도체 디바이스의 단면도들을 도시한다.
이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예에 개시된 엘리먼트들은 특정한 열거 없이 다른 실시예들에 유익하게 통합될 수 있음이 예상된다.
그러나, 본 발명은 다른 동일한 효과가 있는 실시예들을 허용할 수 있기 때문에, 첨부된 도면들은 본 발명의 단지 예시적인 실시예들을 도시하는 것이고 따라서 본 발명의 범위를 제한하는 것으로 여겨지면 안 되는 것에 주의해야 한다.
본 발명의 실시예들은 표면으로부터 산화물을 제거하기 위한 방법들 및 장치를 제공하며, 상기 표면은 실리콘 및 게르마늄 중 적어도 하나를 포함한다. 특정 실시예들은 콘택 구조 내의 금속 실리사이드층 상의 자연 산화물을 제거하기에 특히 적합하다. 본 방법 및 장치는 식각 정지층 식각 프로세스와 자연 산화물 제거 프로세스 둘 모두를 단일 챔버 내에서 유익하게 통합하며, 그럼으로써 기판 이송 프로세스들 동안에 자연 산화물의 성장 또는 다른 오염물의 재증착을 제거한다. 게다가, 본 방법 및 본 장치는 또한 콘택 구조의 기하구조 및 콘택 구조 내에 형성된 트렌치들 또는 비아들의 임계치수를 불리하게 변경함이 없이 금속 실리사이드층으로부터 자연 산화물을 효과적으로 제거하기 위한 개선된 3-단계 화학 반응 프로세스를 제공한다.
본 명세서에서 사용되는 것과 같은 용어 "콘택 구조"는 게이트 전극의 부분을 형성할 수 있는 금속 실리사이드를 포함하는 물질의 층을 지칭한다. 하나 또는 그 초과의 실시예들에서, 금속 실리사이드는 니켈 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 또는 이들의 임의의 조합일 수 있다. 금속 실리사이드는 또한 텅스텐, 텅스텐 실리사이드, Ti/Co 합금 실리사이드, Ti/Ni 합금 실리사이드, Co/Ni 합금 실리사이드 및 Ni/Pt 실리사이드를 포함할 수 있다. 콘택 구조는 대안적으로 실리콘계, 게르마늄계 또는 게르마늄 도펀트 및/또는 다른 도판트들을 갖는 실리콘계일 수 있다.
본 명세서에서 사용되는 것과 같은 용어 "기판"은, 후속적인 프로세싱 동작들을 위한 기반(basis)으로서 역할하고 "콘택 표면"을 포함하는 금속의 층을 지칭한다. 예를 들어, 기판은 알루미늄, 구리, 텅스텐 합금들, 또는 이들의 조합들과 같은 하나 또는 그 초과의 전도성 금속들을 포함할 수 있다. 기판은 또한, 실리콘, 실리콘 산화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 및 사파이어와 같은 하나 또는 그 초과의 비전도성 물질들을 포함할 수 있다. 기판은 또한 실리콘 이산화물, 유기실리케이트(organosilicates)들, 및 탄소 도핑된 실리콘 산화물들과 같은 유전체 물질들을 포함할 수 있다. 또한, 기판은 응용에 따라, 금속 질화물들 및 금속 합금들과 같은 임의의 다른 물질들을 포함할 수 있다. 하나 또는 그 초과의 실시예들에서, 기판은 플러그, 비아, 콘택, 라인, 및 와이어와 같은 상호연결 피쳐의 부분을 형성할 수 있다.
본 발명이 또한 결정질 실리콘, 도핑된 실리콘, 또는 합성 실리콘(composited silicon) 기판을 포함하는 임의의 실리콘 함유 표면 상의 자연 산화물들을 제거하기 위하여, 또는 임의의 기판들에 형성된 자연 산화물들을 제거하기 위하여 사용될 수 있다는 것이 주목된다.
더욱이, 기판은 임의의 특정한 크기 또는 형상으로 제한되지 않는다. 기판은 200 mm 직경 또는 300 mm 직경을 가지는 둥근(round) 웨이퍼일 수 있다. 기판은 또한, 평판 디스플레이(flat panel display)들의 제조에 사용되는 유리 기판과 같이, 임의의 다각형, 정사각형, 직사각형, 만곡되거나 또는 그렇지 않으면 비-원형(non-circular)의 워크피스일 수 있다.
도 3은 본 발명의 일 실시예에 따라 세정/식각 프로세스를 수행하기 위하여 이용될 수 있는 진공 프로세싱 챔버(319)의 단면도를 도시한다. 진공 프로세싱 챔버(319)는 캘리포니아, 산타 클라라에 소재하는 어플라이드 머티어리얼스 인코포레이티드로부터 입수가능한 Preclean PCII, PCXT, 또는 SICONI 챔버들일 수 있다. 다른 제조사들로부터 입수가능한 진공 챔버들이 또한 본 발명을 실시하기 위하여 이용될 수 있다는 것이 주목된다.
진공 챔버(319)는 스테인레스 스틸, 알루미늄 등과 같은 금속성 구조(metallic construction)로 만들어진 베이스 부재(312), 측벽들(314) 및 리드(318)를 포함한다. 챔버 리드(318), 베이스 부재(312) 및 측벽들(314)은 프로세싱을 위한 챔버(319) 내의 내부 프로세싱 영역(311)을 정의한다. 베이스 부재(312) 내의 개구(315)는 챔버(319) 내부의 가스 압력을 제어하기 위하여 사용되는 터보 펌프(316) 및 스로틀 밸브(throttle valve)(313)에 연결된다. 스로틀 밸브(313)는 프로세싱 영역(311)이 특정의 요구되는 압력에서 유지될 수 있게 하기 위하여 자동화된다.
가스 패널(330)은 챔버 리드(318)에 커플링되며 가스 유입부(gas inlet)(360)를 통해 가스들을 챔버(319)로 전달하도록 구성된다. 가스 패널(330)로부터 공급되며 가스 유입부(360)을 통해 전달되는 가스는 챔버 리드(318)에 커플링된 가스 분배판(356)을 통과(pass through)하여 내부 프로세싱 영역(311) 내로 간다. 가스 패널(330)은 (350a, 350b, 350c 및 350d로 보인 것과 같은) 질량 유동 제어기(mass flow controller)들(350)에 의해 계량(meter)되는 가스들을 공급할 수 있다. 챔버(319)로 전달될 수 있는 예시적인 가스들은 수소 탄소 할로겐 함유 가스, 헬륨 및 아르곤과 같은 비활성 가스(inert gas), 수소 가스, 산소 함유 가스, 이들의 혼합물들 및 임의의 다른 적합한 가스들을 포함한다. 가스 분배판(356)은 그것을 통하여 형성된 복수의 애퍼쳐들(358)을 가지며, 이 애퍼쳐들은 가스들이 내부 프로세싱 영역(311) 내로 유동할 수 있게 한다. 일 실시예에서, 애퍼쳐들(358)은, 내부 프로세싱 영역(311) 내에 상이한 유량, 유동 볼륨(flow volume), 및/또는 유동 분포(flow distribution)를 가지는 가스들을 전달하기 위하여, 가스 분배판(356)에 걸쳐 상이한 크기들, 치수들, 및 분포들을 가질 수 있다.
내부 프로세싱 영역(311) 내의 플라즈마의 발생을 용이하게 하도록 제1 RF 전력을 매칭 네트워크(352)를 통해 가스 분배판(356)으로 공급하기 위하여 RF 전력 소스(354)가 가스 분배판(356)에 커플링된다. 대안적으로, RF 전력 소스(354) 및 매칭 네트워크(352)가 챔버(319) 외부에 배치된 안테나(미도시) 또는 챔버(319) 내에 배치된 다른 엘리먼트들에 커플링될 수 있다. 일 실시예에서, RF 소스(354)는 약 50 kHz 내지 약 13.6 MHz의 주파수에서 약 10 와트 내지 약 5000 와트의 소스 RF 전력을 제공할 수 있다.
페디스털(321)이 챔버(319)의 베이스 부재(312)를 통하여 챔버(319) 내에 배치된다. 페디스털(321)은 알루미늄, 세라믹, 및 다른 적합한 물질들로부터 제조될 수 있다. 페디스털(321)은 변위 메커니즘(displacement mechanism)(미도시)을 사용하여 챔버(319) 내부에서 수직 방향으로 이동될 수 있다. 페디스털(321)은 프로세싱을 위하여 그 위에 기판(102)을 수용(receive)하도록 구성된다. RF 소스(334)가 RF 매칭 네트워크(335)를 통해 제2 RF 전력을 페디스털(321)에 인가할 수 있다. RF 전력(334)은 프로세싱 동안에 페디스털(321) 상에 배치된 기판(102)을 바이어싱하기 위한 바이어스 전위(bias potential)를 발생시키는 것을 용이하게 할 수 있다. 제2 RF 전력이 약 2 MHz 내지 약 60 MHz의 RF 주파수들에서, 그리고 약 10 와트 내지 약 3000 와트의 전력 레벨들에서 인가될 수 있다.
중앙 프로세싱 유닛(CPU)(372), 메모리(374), 및 CPU(372)를 위한 지원 회로(support circuit)들(376)을 포함하는 제어기(370)가 세정 프로세스의 제어를 용이하게 하기 위하여 진공 챔버(319)의 다양한 부품들에 커플링된다. 상술된 것과 같이 챔버의 제어를 용이하게 하기 위하여, CPU(144)는 다양한 챔버들 및 서브프로세서들을 제어하기 위한 인더스트리얼 세팅(industrial setting)에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 메모리(374)가 CPU(372)에 커플링된다. 메모리(374), 또는 컴퓨터 판독가능 매체는, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 플로피 디스크, 하드 디스크, 또는 로컬 또는 원격(remote)의 임의의 다른 형태의 디지털 스토리지와 같은, 하나 또는 그 초과의 쉽게 이용가능한 메모리일 수 있다. 지원 회로들(376)은 종래의 방식으로 프로세서를 지원하기 위하여 CPU(372)에 커플링된다. 이들 회로들은 캐시, 전력 공급기들, 클럭 회로들, 입력/출력 회로 및 서브시스템들 등을 포함한다. 본 명세서에 기술된 것과 같은 식각 프로세스는 일반적으로 메모리(374) 내에 소프트웨어 루틴으로서 저장된다. 소프트웨어 루틴은 또한 CPU(372)에 의해 제어되고 있는 하드웨어로부터 원격으로 위치되어 있는 제2 CPU(미도시)에 의해 저장 및/또는 실행될 수 있다.
하나 또는 그 초과의 실시예들에서, 하기에서 더 논의될 도 4에 도시된 것과 같이, 진공 챔버(319)가 캘리포니아, 산타 클라라에 소재하는 어플라이드 머티어리얼스 인코포레이티드로부터 입수가능한 ENDURA®플래폼과 같은 다중-챔버 시스템(400)에 통합될 수 있다. 그러한 프로세싱 시스템은 진공을 깨뜨리지 않고 상이한 챔버들 내의 수 개의 프로세싱 동작들을 수행할 수 있다. 예시적인 ENDURA® 프로세싱 시스템들의 세부사항들은 미국 특허 제5,186,718호 및 제6,558,509호에 기술된다.
도 4를 참조하면, 다중-챔버 프로세싱 시스템(400)은 본 명세서에 개시된 바와 같이 그것에 커플링된 진공 챔버(319)를 가지는 프로세스들을 수행하도록 적응될 수 있다. 시스템(400)은 기판들을 시스템(400) 내로 또는 외부로 이송하기 위한 하나 또는 그 초과의 로드락 챔버(load lock chamber)들(402, 404)을 포함할 수 있다. 시스템(400)이 진공 하에 있으므로, 주변 환경으로부터 시스템(400)의 진공 환경 내로 기판들의 이송을 용이하게 하기 위하여 로드락 챔버들(402, 404)이 이용된다. 도 3에 도시된 챔버(319)와 같은 하나 또는 그 초과의 기판 프로세싱 챔버들(319, 416, 414, 418)(4개가 도시됨)의 제1 세트와 로드락 챔버들(402, 404) 사이에서 기판들을 이송하기 위하여 제1 로봇(406)이 사용된다. 각각의 프로세싱 챔버(319, 416, 414, 418)는, 순환식 층 증착(cyclical layer deposition)(CLD), 원자 층 증착(ALD), 화학기상증착(CVD), 물리기상증착(PVD), 식각, 예비 세정, 탈기(degas), 배향(orientation) 및 다른 기판 프로세스들에 부가하여 본 명세서에 기술된 건식 식각(dry etch) 프로세스들을 포함하는 적어도 하나의 기판 프로세싱 동작을 수행하도록 갖춰질 수 있다.
제1 로봇(406)은 또한 기판들을 하나 또는 그 초과의 이송 챔버들(422, 424)로/로부터 이송할 수 있다. 시스템의 상이한 부분들 내에서 상이한 진공 조건들을 유지하기 위하여 이송 챔버들(422, 424)이 사용될 수 있다. 제2 로봇(430)이 하나 또는 그 초과의 프로세싱 챔버들(432, 434, 436, 438)의 제2 세트와 이송 챔버들(422, 424) 사이에서 기판들을 이송하기 위하여 사용된다. 프로세싱 챔버들(319, 414, 416, 418)과 유사하게, 프로세싱 챔버들(432, 434, 436, 438)은, 예를 들어 순환식 층 증착(CLD), 원자 층 증착(ALD), 화학기상증착(CVD), 물리기상 증착(PVD), 식각, 예비 세정, 탈기, 및 배향에 부가하여 본 명세서에 기술된 건식 식각 프로세스들을 포함하는 다양한 기판 프로세싱 동작들을 수행하도록 갖춰질 수 있다. 기판 프로세싱 챔버들(414, 416, 418, 432, 434, 436, 438) 중 임의의 기판 프로세싱 챔버가, 시스템(400)에 의해 수행될 특정 프로세스를 위해 필요하지 않다면 시스템(400)으로부터 제거될 수 있다.
도 5는 반도체 디바이스 내에 콘택 구조(100)를 형성하기 위하여 사용되는 프로세스 시퀀스(500)를 도시한다. 도 5에 기술된 시퀀스는 하기에서 논의되는 도 6a 내지 도 6f에 도시된 제조 스테이지(stage)들에 대응한다. 도 6a 내지 도 6f는 프로세스 시퀀스(500)에 의해 도시된 콘택 구조(100)를 제조하는 것의 상이한 스테이지들 동안에, 그 위에 형성된 게이트 구조(108)를 가지는 기판(102)의 개략적인 단면도들을 도시한다.
프로세스 시퀀스(500)는 단계(502)에서, 도 6a에 도시된 기판(102)과 같은 기판을 도 3에 도시된 진공 챔버(319)와 같은 진공 챔버 내에 제공함으로써 시작한다. 도 1a에서 기술된 구조와 유사하게, 도 6a에 도시된 기판(102)은 기판(102) 상에 형성된 게이트 구조(108)를 포함한다. 소스 및 드레인 영역들(106, 104)이 게이트 구조(108) 근처에서 기판(102) 내에 형성된다. 게이트 구조(108)는 게이트 유전체(112), 게이트 전극(122) 및 콘택층(110)을 포함한다. 콘택층(110)은 또한 소스(106) 및 드레인 영역(104) 내에 형성된다. 식각 정지층(116)이 기판(102) 상에 형성되어 게이트 구조(108)를 덮는다. 식각 정지층(116)은 SiN 층과 같은 실리콘 유전체층일 수 있다. 콘택 유전체층(118)이 식각 정지층(116) 상에 증착된다.
콘택 유전체층(118)은 이후, 다음의 금속화 프로세스 동안에 콘택 플러그들을 형성하는 것을 용이하게 하기 위하여 콘택 유전체층(118) 내에 개구들(120)(예컨대, 비아들 또는 트렌치들)을 형성하도록 패터닝된다. 도 6a에 도시된 바와 같이, 콘택 유전체층(118)은 추가의 식각을 위하여 기저의 식각 정지층(116)의 부분들(152, 158)(예컨대, 소스(106) 및 드레인 영역(104) 상에 형성된 식각 정지층(116)의 제1 부분(152), 게이트 구조(108) 상의 콘택층(110) 상에 형성된 식각 정지층(116)의 제2 부분(158))을 노출시키도록 식각되었다. 따라서, 식각 정지층(116)의 제1 부분(152) 및 제2 부분(158)이 기저의 콘택층(110)을 더 노출시키기 위한 식각에 노출된다.
일 실시예에서, 콘택 유전체층(118)은 실리콘 이산화물, 유기실리케이트, 탄소 도핑된 실리콘 산화물, 포스포실리케이트 글래스(PSG), 보로포스포실리케이트 글래스(BPSG), 실리콘 질화물, 또는 이들의 조합들과 같은 유전체층일 수 있다. 소스(106) 및 드레인(104) 영역은 n-타입 또는 p-타입 도핑된 단결정질 실리콘과 같은 도핑된 폴리실리콘에 의해 제조될 수 있다. 콘택층(110)은 실리사이드, 실리콘계 물질, 게르마늄계 물질, 또는 게르마늄 및/또는 다른 도판트로 도핑된 실리콘계 물질일 수 있다. 일 실시예에서, 콘택층(110)은 텅스텐, 텅스텐 실리사이드, 티타늄, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드, 또는 이들의 조합들일 수 있는 금속 실리사이드층이다. 각각의 층은, 예를 들어, 원자 층 증착(ALD), 순환식 층 증착(CLD), 물리기상증착(PVD), 화학기상증착(CVD), 플라즈마 강화 화학기상증착(PECVD), 증발과 같은 임의의 하나 또는 그 초과의 증착 기법들을 사용하여 형성될 수 있다.
단계(504)에서, 도 6b에 도시된 바와 같이 식각 정지층(116)의 부분들(152, 158)을 기판(102)으로부터 제거하기 위하여 식각 정지층 식각 프로세스가 수행되며, 그럼으로써 기저층(110)을 노출시킨다. 식각 정지층 식각 프로세스 동안, 식각 가스 혼합물이 프로세싱을 위하여 진공 프로세싱 챔버(319) 내로 공급된다. 일 실시예에서, 식각 가스 혼합물은 할로겐화(halogenated) 탄소 가스 또는 할로겐화 탄화수소(hydrocarbon) 가스 중 적어도 하나를 포함한다. 할로겐화 탄소 가스들은, 불화탄소들(fluorocarbons), 수소불화탄소들(hydrofluorocarbons), 불화염화탄소들(fluorochlorocarbons), 및 탄화수소들을 포함할 수 있으나, 이들로 제한되는 것은 아니다. 할로겐화 탄소 가스 및 할로겐화 탄화수소 가스는 화학식 CxHyAz (A는 F, Cl, Br 등 중 적어도 하나를 포함하는 할로겐 원소들을 나타냄)을 가질 수 있으며, 여기서 x, y, 그리고 z는 정수들이고, x는 1 내지 10의 범위를 가지고 y는 0 내지 22의 범위를 가지고 그리고 z는 0 내지 22의 범위를 가진다. 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스의 적합한 예들은, CH2F2, CF4, CHF3, CF3(CF2)5(CH2)2SiCl3, CH3F, C4F8 등을 포함한다. 예시적인 실시예예서, 식각 가스 혼합물은 할로겐화 탄화수소 가스를 포함한다. 일 실시예에서, 식각 정지층(116)을 식각하기 위하여 사용되는 할로겐화 탄화수소 가스는 CH2F2이다. 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스가 약 5 sccm 내지 약 2000 sccm의 체적 유량(volumetric flow rate)에서 진공 프로세싱 챔버(319) 내로 공급될 수 있다.
일 실시예에서, 비활성 가스 또는 캐리어 가스와 같은 다른 타입들의 가스가 또한 식각 가스 혼합물을 진공 프로세싱 챔버(319) 내부로 운반하는 것을 보조하기 위하여 식각 가스 혼합물에 공급될 수 있다. 비활성 가스 또는 캐리어 가스의 적합한 예들은 Ar, He, N2, O2, N2O, NO2, NO 등 중 적어도 하나를 포함한다. 일 실시예에서, 비활성 또는 캐리어 가스가 약 10 sccm 내지 약 5000 sccm의 체적 유량에서 진공 프로세싱 챔버(319) 내로 공급될 수 있다.
몇몇 프로세스 파라미터들은 또한 식각 가스 혼합물이 진공 프로세싱 챔버(319) 내로 공급되는 동안 조정될 수 있다. 일 실시예에서, 식각 가스 혼합물의 존재시의 챔버 압력이 조정된다. 일 예시적인 실시예에서, 진공 프로세싱 챔버(319) 내의 프로세스 압력이 약 10 mTorr 내지 약 100 mTorr, 예를 들어, 약 300 mTorr로 조정된다. 식각 가스 혼합물로부터 형성된 플라즈마를 유지하기 위하여 RF 소스 전력이 적용될 수 있다. 예를 들어, 진공 프로세싱 챔버(319) 내부에 플라즈마를 유지하기 위하여 약 100 와트 내지 약 1000 와트의 전력이 인가될 수 있다. 식각 가스 혼합물은 약 5 sccm 내지 약 5000 sccm의 속도로 챔버 내로 유동될 수 있다. 기판 온도가 섭씨 약 15도 내지 섭씨 약 300도에서 유지된다.
단계(506)에서, 기판 표면으로부터 자연 산화물을 제거하기 위하여 자연 산화물 제거 프로세스가 수행된다. 콘택층(110)의 표면 상에 형성된 자연 산화물은 반전도성 물질의 전기적 저항을 증가시킬 수 있고, 형성된 것과 같은 콘택층의 전기 전도성에 부정적으로 영향을 미칠 수 있다. 따라서, 능동(active) 전자 디바이스들을 상호연결하기 위한 금속 콘택들 또는 도체들을 형성하기 전에 자연 산화물을 제거하는 것이 바람직하다. 따라서, 단계(506)에서 수행되는 것과 같은 자연 산화물 제거 프로세스는 자연 산화물들 및 원치 않는 실리콘 오염물들을 콘택층(110)의 표면으로부터 효과적으로 제거하고, 그럼으로써 양호한 금속 콘택 표면을 형성하는 낮은 콘택 저항 표면을 제공한다.
단계(506)에서 기술된 것과 같은 자연 산화물 제거 프로세스는 3-단계 세정 프로세스(도 5에 서브-단계들(506a, 506b 및 506c)로 도시됨)를 포함할 수 있다. 3-단계 세정 프로세스는, 진공을 깨뜨리거나 상이한 챔버들 사이에서 이송하지 않고 단일 챔버 내의 연속적인 프로세스로서 수행될 수 있다. 3-단계 세정 프로세스는 자연 산화물 제거 프로세스 동안에 콘택 유전체층(118)의 측벽들을 손상으로부터 보호하면서 자연 산화물을 제거하기 위하여 화학 반응 프로세스를 이용한다. 종래의 물리적 스퍼터 세정 프로세스과 달리, 여기에서 이용되는 세정 프로세스는 과격한(aggressive) 이온 충돌 프로세스를 사용하지 않고 자연 산화물을 제거하기 위하여 콘택층(110)의 표면 상에 형성된 자연 산화물과 화학적으로 반응할 수 있다. 이렇게 함으로써, 개구들(120)(예컨대, 비아들 또는 트렌치들)의 임계 치수 및 기하구조가, 자연 산화물 제거 프로세스 후에 변경(alternation)없이 보존 및 유지될 수 있다.
제1 서브-단계(506a)에서, 중합체 증착 프로세스를 수행하기 위하여, 중합체 가스 혼합물이, 도 3에 도시된 진공 프로세싱 챔버(319)와 같은 진공 프로세싱 챔버에 공급된다. 중합체 증착 프로세스는 도 6c에 도시된 것과 같이 콘택 유전체층(118)의 최상부(610), 측벽들(608) 및 (콘택층(110) 위의) 최하부들(604, 606) 상에 중합체층(602)을 형성한다. 단계(506a)에서 공급되는 중합체 가스 혼합물이 식각 정지층(116)을 식각하기 위해 이용되는 단계(504)에서 공급되는 식각 가스와 유사할 수 있으므로, 따라서, 기판(102)이 진공 하의 동일한 프로세싱 챔버 내에 유지될 수 있도록 동일한 프로세싱 챔버가 단계(504) 및 단계(506a)에서 기술된 프로세스 둘 모두를 수행하는데에 이용될 수 있고, 그럼으로써 상이한 챔버들 사이의 기판(102)의 이송 동안의 오염의 위험 또는 기판(102)을 산화 환경에 노출시키는 위험을 감소시킨다. 기판(102)을 진공 환경하에 유지함으로써, 자연 산화물의 재성장(re-growth) 및 오염물들의 입자 또는 다른 소스의 유입이 제거되거나 감소될 수 있고, 그럼으로써 양호한 전기적 품질 및 전기적 통합 성능 제어를 제공한다. 추가적으로, 단계(504)에서의 식각 정지층 식각 프로세스 및 단계(506a)에서의 중합체 증착 프로세스가 동일한 챔버 내에서 수행될 수 있으므로, 자연 산화물 제거 프로세스 전에 기판 표면을 세정하기 위한, 위에서 논의된 도 2의 단계(202)에서 기술된 추가적인 습식 세정 프로세스를 사용하는 종래의 실시가 효과적으로 제거될 수 있으며, 그럼으로써 제조 비용 및 제품 생산 사이클 시간을 감소시킨다.
일 실시예에서, 프로세싱 챔버(319)에 공급되는 중합체 가스는 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스 중 적어도 하나를 포함할 수 있다. 할로겐화 탄소 가스 및 할로겐화 탄화수소 가스는 화학식 CxHyAz (A는 F, Cl, Br 등 중 적어도 하나를 포함하는 할로겐 원소들을 나타냄)을 가질 수 있으며, 여기서, x, y, z는 정수들이고 x는 1 내지 10의 범위를 가지고, y는 0 내지 22의 범위를 가지고 그리고 z는 0 내지 22의 범위를 가진다. 할로겐화 탄소 가스 및 할로겐화 탄화수소 가스의 적합한 예들은, CH2F2, CF4, CHF3, CF3(CF2)5(CH2)2SiCl3, CH3F, C4F8 등을 포함할 수 있다. 일 실시예에서, 콘택 유전체층(118)의 최상부(610), 측벽(608), 및 (콘택층(110) 위의) 최하부들(604, 606) 상에 중합체층(602)을 형성하기 위하여 사용되는 할로겐화 탄화수소 가스는 CH2F2이다. 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스는 약 5 sccm 내지 약 2000 sccm의 체적 유량에서 프로세싱 챔버(319) 내로 공급될 수 있다.
일 실시예에서, 기판(102) 상에 형성된 중합체층(602)은, 콘택 유전체층(118)의 최상부(610) 상에서 최하부(604) 상에서보다 더 큰 두께를 가질 수 있다. 중합체층(602)을 형성하는 동안 존재하는 반응성 이온들이 콘택 유전체층(118)의 최하부(604)까지 아래로 효과적으로 도달할 수 없으므로, (콘택층(110) 바로 위의) 최하부(604) 상에 형성된 중합체층(602)의 두께가 최상부(602) 상에 형성된 중합체층(602)의 두께보다 상대적으로 더 얇을 수 있다. 일 실시예예서, 콘택 유전체층(118)의 최상부 상에 형성된 중합체층(602)은 최하부(604) 상에 형성된 중합체층보다 약 100 퍼센트 내지 300 퍼센트 더 큰 두께를 가질 수 있다. 따라서, 중합체층은 기판(102) 상에 논-컨포멀(non-conformally)하게 그리고 불-균일하게 형성된다.
중합체 증착 프로세스 동안에, 증착 프로세스를 제어하기 위하여 몇몇 프로세스 파라미터들이 조정될 수 있다. 일 예시적인 실시예에서, 진공 프로세싱 챔버(319) 내의 프로세스 압력이 약 10 mTorr 내지 약 2000 mTorr, 예를 들어 약 300 mTorr로 조정된다. 중합체 가스 혼합물로부터 형성되는 플라즈마를 유지하기 위하여 RF 소스 전력이 인가될 수 있다. 예를 들어, 진공 프로세싱 챔버(319) 내부에 플라즈마를 유지하기 위하여 약 200 와트 내지 약 2000 와트의 전력이 인가될 수 있다. 중합체 가스 혼합물이 약 20 sccm 내지 약 5000 sccm의 속도로 챔버 내로 유동될 수 있다. 기판 온도는 섭씨 약 15도 내지 섭씨 약 300도 사이에서 유지된다.
제2 서브-스텝(506b)에서, 도 6d에 도시된 바와 같이, 기저의 콘택층(110)을 노출시키도록 기판으로부터 자연 산화물을 제거함과 아울러 기판(102)으로부터 중합체층(602)의 일부분을 식각하기 위하여 중합체 식각 프로세스가 수행된다. 중합체 식각 프로세스 동안에, 중합체층(602) 내에 존재하는 이온들을 활성화시키기 위하여 식각 가스 혼합물이 진공 프로세싱 챔버(319) 내로 공급된다. 활성화된 이온들은 이후 기판 상의 자연 산화물과 화학적으로 반응하여, 진공 프로세싱 챔버(319)에서 쉽게 펌핑(pump out)하는 휘발성 가스 부산물을 형성한다. 예를 들어, 반응 동안, 중합체층(602)으로부터 활성화된 탄소 이온들(예컨대, 또는 다른 반응성 이온들)이 에너자이징(energizing)되고 자연 산화물 내에 형성된 산소 이온들, 실리콘 이온들, 및/또는 질소 이온들과 반응하고, 그럼으로써 진공 프로세싱 챔버(319)에서 쉽게 펌핑되는 질소 함유 탄소 산화물, 실리콘 종들, 기상 탄소 산화물을 형성한다.
제2 서브-단계(506b)에서 중합체 식각 프로세스를 수행할 때, 식각 가스 혼합물로부터 분해된 이온들을 기판 표면을 향해 가속 및 드라이브하기 위하여 식각 프로세스 동안에 RF 바이어스 전력이 적용된다. 예를 들어, 가속화된 이온들의 제1 부분은 이후 기판(102)의 최상부 표면(610)을 향해 드라이브되고, 반면 가속화된 이온들의 제2 부분은 개구들(120) 내에서 더 깊이 아래로 콘택층(110) 위의 콘택 유전체층(118)의 최하부(604)로 드라이브된다. 식각 프로세스 동안에 인가된 RF 바이어스 전력은 이방성 식각 프로세스를 가능하게 하는 것을 보조하며, 그럼으로써 가속화된 이온들을 개구들(120) 아래로 깊이 최하부(606, 604)로 이동하도록 효과적으로 드라이브하여 중합체층(602) 아래에 존재하는 자연 산화물들과의 화학적 반응을 활성화시킨다. 중합체층(602) 내의 가속화된 이온들이 자연 산화물과 반응하여 휘발성 가스 부산물을 형성하고, 자연 산화물이 이후 기판 표면으로부터 효과적으로 제거된다.
일 실시예에서, 제2 서브-단계(506b)에서 공급되는 식각 가스 혼합물은 적어도 비활성 가스(이를 테면, Ar 또는 He), 캐리어 가스(이를 테면, N2, N2O, NO2, NO 등), 할로겐 함유 가스(이를테면, HF, CF4, Cl2 등), 또는 자연 산화물들과 화학적으로 반응할 수 있는 다른 적합한 가스를 포함한다. 예시적인 실시예에서, 제2 서브-단계(506b)에서 공급되는 식각 가스 혼합물은 Ar 가스이다. Ar 가스는 중합체층(602) 내의 이온들을 에너자이징하고 활성화시키기에 충분한 모멘텀을 제공할 수 있고 또한 에너자이징된/활성화된 이온들을 콘택층(110) 상에 형성된 자연 산화물과 반응하도록 개구들(120)을 통해 더 아래로 운반할 수 있다. 또한, 위에서 논의된 바와 같이, 콘택 유전체층(118)의 최상부(610) 상에 형성된 중합체층(602)의 두께가 최저부(604, 606) 상에 형성된 중합체층(602)보다 두껍다. 따라서, 기저의 자연 산화물을 제거하기 위해 노출시키는 식각 프로세스 동안에 최저부(604, 606)에 위치된 중합체층(602)이 실질적으로 소모될 때, 콘택 유전체층(118)의 최상부(610) 상에 위치된 중합체층(602)은, 최상부(610)를 과다 식각(over-etching)으로부터 보호하는 약간의 잔여 두께를 여전히 가질 수 있다. 따라서, 중합체층(602)의 논-컨포멀 증착은, 최상부 표면(610)을 불리하게 과도하게 식각하지 않고, 개구들(120)의 딥-다운(deep-down) 최저부(604, 606) 상에 형성된 자연 산화물을 제거하는 것을 보조할 수 있는 것으로 여겨진다. 또한, 비등방성 식각 프로세스는 개구들(120)의 측벽(608) 및 최상부(610) 상에 형성된 중합체층(602)에 대한 어택(attack)을 최소화할 수 있으므로, 최저부(604, 606) 상의 자연 산화물이 제거되는 동안에, 측벽(608)이 원치않게 손상됨이 없이 기판(102) 상에 남겨진 중합체층(602)에 의해 여전히 보호될 수 있다.
일 실시예에서, 서브-단계(506b)에서 공급되는 식각 가스 혼합물은 약 50 sccm 내지 약 2000 sccm의 유량에서 제어되는 Ar이다.
자연 산화물 식각 프로세스 동안에, 식각 프로세스를 제어하기 위하여 몇몇 프로세스 파라미터들이 조정될 수 있다. 일 예시적인 실시예에서, 진공 프로세싱 챔버(319) 내의 프로세스 압력이 약 20 mTorr 내지 약 2000 mTorr, 이를 테면 약 100 mTorr 내지 약 300 mTorr, 예를 들어, 약 260 mTorr로 조정된다. 식각 가스 혼합물 내에 플라즈마를 유지하기 위하여 RF 소스 전력이 인가될 수 있다. 예를 들어, 약 100 와트 내지 약 2000 와트의 전력이 진공 프로세싱 챔버(319) 내부에 플라즈마를 유지하기 위하여 인가될 수 있다. 이온들을 기판 표면을 향한 방향으로 가속하기 위한 바이어스 전력을 제공하기 위하여, 약 50 와트 내지 약 500 와트, 이를 테면 약 80 와트 및 약 200와트, 예를 들어 약 150 와트의 RF 바이어스 전력이 또한 페디스털(pedestal)(321)에 인가될 수 있다. 식각 가스 혼합물이 약 20 sccm 내지 약 5000 sccm의 속도로 챔버 내로 유동될 수 있다. 기판 온도는 섭씨 약 15도 내지 섭씨 약 300도에서 유지된다.
서브-단계(506c)에서, 도 6e에 도시된 바와 같이, 중합체층(602) 또는 다른 나머지 탄소 잔여물들을 기판(102)으로부터 제거하기 위하여 애쉬 프로세스가 수행된다. 논의된 바와 같이, 중합체층(602)이 식각 프로세스(예컨대, 자연 산화물 제거 프로세스) 동안에 기판 표면 상에 형성됨에 따라, 식각 프로세스가 완료된 후, 이를 테면 컨택 유전체층(118)의 최상부(610) 및/또는 측벽(608) 상에 남아있는 중합체층(602)과 같은 남아있는 중합체층(602) 또는 다른 잔여물들을 기판(102)으로부터 제거하기 위하여 애쉬 프로세스가 수행된다. 애쉬 프로세스는, 산소 함유 가스, 수소 함유 가스 또는 비활성 가스 중 적어도 하나를 포함하는 애슁 가스를, 중합체층(602)과 반응하여 챔버에서 펌핑될 수 있는 탄소 산화물 가스, 탄소 수소 가스 또는 다른 탄소 함유 가스를 형성하도록 진공 프로세싱 챔버(319) 내로 공급함으로써 수행될 수 있다. 일 실시예에서, 애쉬 프로세스를 수행하기 위하여 이용될 수 있는 애슁 가스는 O2, H2, H2O, He, Ar, O3 등을 포함한다. 다른 실시예에서, 애쉬 프로세스를 수행하기 위하여 이용되는 애슁 가스는 He, Ar 등과 같은 비활성 가스를 사용하여 희석될 수 있는, H2와 같은 수소 함유 가스를 포함한다. 수소 함유 가스와 같은 애슁 가스가 이용될 때, 애슁 가스는 기판의 표면 상에 산화물들의 재형성을 방지하기 위하여 무-산소(oxygen free)일 수 있다.
애쉬 프로세스 동안에, 애쉬 프로세스를 제어하기 위하여 몇몇 프로세스 파라미터들이 조정될 수 있다. 일 예시적인 실시예에서, 진공 프로세싱 챔버(319) 내의 프로세스 압력이 약 10 mTorr 내지 약 2000 mTorr, 예를 들어 약 80 mTorr 로 조정된다. 식각 가스 혼합물 내에 플라즈마를 유지하기 위하여 RF 소스 전력이 인가될 수 있다. 예를 들어, 진공 프로세싱 챔버(319) 내부에 플라즈마를 유지하기 위하여 약 100 와트 내지 약 200 와트의 전력이 인가될 수 있다. 애쉬 가스 혼합물은 약 20 sccm 내지 약 5000 sccm의 속도로 챔버 내로 유동될 수 있다. 기판 온도는 섭씨 약 15도 내지 섭씨 약 300 도에서 유지된다.
단계(508)에서, 자연 산화물이 기판(102)으로부터 제거된 후, 도 6f에 도시된 바와 같이, 세정된 콘택 표면은, 비아들, 라인들, 및 다른 상호연결 피쳐들을 형성하기 위한 금속화에 대한 준비가 된다. 따라서, 배리어층(620)을 형성하기 위한 배리어층 증착 프로세스 및 콘택 플러그(622)를 형성하기 위한 콘택 플러그 증착 프로세스를 포함하는 금속화 프로세스가 수행된다. 일 실시예에서, 배리어층 증착 프로세스는, CVD, MOCVD, ALD, LPCVD, PVD 프로세스, 또는 이를 테면 티타늄, 티타늄 질화물, 티타늄 실리사이드 질화물, 텅스텐, 텅스텐 질화물, 텅스텐 실리사이드 질화물, 탄탈륨, 탄탈륨 질화물, 탄탈륨 실리사이드 질화물, 또는 이들의 조합들과 같은 금속들 또는 금속 질화물들을 형성하도록 구성된 임의의 적합한 증착 프로세스일 수 있다. 콘택 플러그 증착 프로세스는 또한, 시드층, 핵형성(nucleation), 벌크층, 충전(fill)층, 또는 상호연결을 형성하는 데에 사용될 수 있는 다른 적합한 전도성 금속층을 형성하도록 구성된 임의의 적합한 증착 프로세스일 수 있다. 콘택 플러그의 적합한 예들은 텅스텐, 구리, 티타늄, 알루미늄, 탄탈륨, 루테늄, 코발트, 이들의 합금들, 또는 이들의 조합들일 수 있다.
단계(506)에서 기술된 자연 산화물 제거 프로세스는 실리콘 또는 게르마늄 중 적어도 하나를 포함하는 표면으로부터 산화물을 제거하는 데에 또한 효과적이다. 이들 표면들은 3-단계 세정 프로세스(도 5에서 서브-단계들(506a, 506b, 및 506c)로 도시됨)를 사용하여 제거될 수 있는 SiOx 및 GeOx와 같은 산화물들을 포함할 수 있다. 3-단계 세정 프로세스는 진공을 깨뜨림이 없이 또는 상이한 챔버들 사이에서의 이송 없이 단일 챔버 내의 연속적인 프로세스로서 수행될 수 있다.
따라서, 실리콘 및 게르마늄 중 적어도 하나를 포함하는 표면으로부터 산화물을 제거하기 위한, 이를 테면 콘택 구조를 형성하고 콘택 구조 내의 금속 실리사이드층 상의 자연 산화물을 제거하기 위한 방법 및 장치가 제공된다. 본 방법 및 장치는 식각 정지층 식각 프로세스와 자연 산화물 제거 프로세스 둘 모두를 단일 챔버 내에서 유익하게 통합하며, 그럼으로써 기판 이송 프로세스들 동안의 다른 오염물들의 재증착(redeposit)에의 노출 및 자연 산화물 성장을 제거한다. 게다가, 본 방법 및 장치는 또한, 콘택 구조의 기하구조 및 콘택 구조에 형성된 트렌치들 또는 비아들의 임계 치수를 부정적으로 변경함이 없이 금속 실리사이드층으로부터 자연 산화물들을 효과적으로 제거하는 개선된 3-단계 화학 반응 프로세스를 제공한다.
전술한 내용들이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있다.

Claims (24)

  1. 기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법으로서,
    표면 상에 형성된 산화물층 상에 중합체층을 형성하는 단계 ― 상기 표면은 실리콘 또는 게르마늄 중 적어도 하나를 포함함 ―;
    기상(gas phase) 부산물을 형성하기 위하여 상기 중합체층을 상기 산화물층과 반응하도록 활성화시키는 단계; 및
    상기 기판으로부터 중합체를 제거하기 위하여 애쉬(ash) 프로세스를 수행하는 단계;
    를 포함하는,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  2. 제1 항에 있어서,
    상기 중합체층을 형성하는 단계는, 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스를 진공 프로세싱 챔버 내로 공급하는 단계를 더 포함하는,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  3. 제1 항에 있어서,
    상기 중합체층을 활성화시키는 단계는, 비활성 가스(inert gas)를 진공 프로세싱 챔버 내로 공급하는 단계를 더 포함하는,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  4. 제1 항에 있어서,
    상기 애쉬 프로세스를 수행하는 단계는, 무-산소(oxygen-free), 수소 함유 가스를 진공 프로세싱 챔버 내로 공급하는 단계를 더 포함하는,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  5. 제3 항에 있어서,
    상기 중합체층을 활성화시키는 단계는, 상기 비활성 가스를 공급하는 동안 상기 프로세싱 챔버에 RF 바이어스 전력을 인가하는 단계를 더 포함하는,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  6. 제2 항에 있어서,
    상기 할로겐화 탄화수소 가스는 CH2F2인,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  7. 제1 항에 있어서,
    상기 표면은 금속 실리사이드인,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  8. 제1 항에 있어서,
    상기 산화물은 GeOx인,
    기판 상에 배치된 표면으로부터 산화물을 제거하기 위한 방법.
  9. 기판 상에 콘택 구조를 형성하기 위한 방법으로서,
    콘택 유전체층을 통하여 형성된 개구를 통하여 노출된 표면 상에 존재하는 산화물층 상에 중합체층을 형성하기 위하여 진공 프로세싱 챔버 내로 중합체 가스 혼합물을 공급하는 단계 ― 상기 표면은 실리콘 또는 게르마늄 중 적어도 하나를 포함함 ―;
    금속 실리사이드 상에 형성된 상기 산화물층을 제거하기 위하여 식각 가스 혼합물을 공급하는 단계; 및
    상기 기판 상에 남아있는 상기 중합체층을 제거하기 위하여 애쉬 프로세스를 수행하는 단계;
    를 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  10. 제9 항에 있어서,
    상기 중합체 가스 혼합물을 공급하는 단계는, 상기 콘택 유전체층의 최상부, 상기 콘택 유전체층의 상기 개구들의 측벽들, 및 상기 금속 실리사이드층의 표면 상에 상기 중합체층을 형성하는 단계를 더 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  11. 제10 항에 있어서,
    상기 콘택 유전체층의 최상부 상에 형성된 상기 중합체층은 상기 금속 실리사이드층의 상기 표면 상에 형성된 상기 중합체층의 두께보다 약 100 퍼센트 내지 약 300 퍼센트 더 두꺼운 두께를 가지는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  12. 제9 항에 있어서,
    상기 중합체 가스 혼합물은 CH2F2, CF4, CHF3, CF3(CF2)5(CH2)2SiCl3, CH3F, 및 C4F8로 구성된 그룹으로부터 선택된 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스를 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  13. 제9 항에 있어서,
    상기 식각 가스 혼합물을 공급하는 단계는, 상기 식각 가스 혼합물을 상기 진공 프로세싱 챔버 내로 공급하는 동안 상기 기판에 RF 바이어스 전력을 인가하는 단계를 더 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  14. 제9 항에 있어서,
    상기 식각 가스 혼합물은 비활성 가스를 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  15. 제9 항에 있어서,
    식각 정지층이 상기 금속 실리사이드층과 상기 콘택 유전체층 사이에 배치되는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  16. 제9 항에 있어서,
    상기 표면이 금속 실리사이드인,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  17. 제9 항에 있어서,
    상기 산화물이 GeOx인,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  18. 기판 상에 콘택 구조를 형성하기 위한 방법으로서,
    식각 정지층 아래에 형성된 기저층(underlying layer)의 표면 상에 형성된 산화물층을 노출시키기 위하여 진공 프로세싱 챔버 내에 배치된 기판 상에 형성된 식각 정지층을 식각하는 단계 ― 상기 표면은 실리콘 또는 게르마늄 중 적어도 하나를 포함함 ―;
    동일한 진공 프로세싱 챔버 내에서 상기 기저층의 상기 표면 상에 형성된 상기 산화물층을 제거하는 단계;
    를 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  19. 제18 항에 있어서,
    상기 기저층의 상기 표면 상에 형성된 상기 산화물층을 제거하는 단계는,
    상기 기저층의 상기 표면 상에 형성된 상기 산화물층 상에 중합체층을 형성하는 단계;
    상기 중합체층을 상기 산화물층과 반응하도록 활성화시키는 단계; 및
    상기 기판으로부터 중합체를 제거하기 위하여 애쉬 프로세스를 수행하는 단계;
    를 더 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  20. 제18 항에 있어서,
    상기 식각 정지층을 식각하는 단계는, 식각 정지층 식각 가스 혼합물을 상기 프로세싱 챔버 내로 공급하는 단계를 더 포함하며, 상기 식각 정지층 식각 가스 혼합물은 적어도, CH2F2, CF4, CHF3, CF3(CF2)5(CH2)2SiCl3, CH3F, 및 C4F8로 구성된 그룹으로부터 선택된 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스를 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  21. 제19 항에 있어서, 상기 중합체층을 형성하는 단계는, 중합체 가스 혼합물을 상기 프로세싱 챔버 내로 공급하는 단계를 더 포함하며, 상기 중합체 가스 혼합물은 CH2F2, CF4, CHF3, CF3(CF2)5(CH2)2SiCl3, CH3F, 및 C4F8로 구성된 그룹으로부터 선택된 할로겐화 탄소 가스 또는 할로겐화 탄화수소 가스를 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  22. 제19 항에 있어서, 상기 중합체층을 상기 산화물층과 반응하도록 활성화시키는 단계는,
    상기 중합체층을 활성화시키는 동안 상기 기판에 RF 바이어스 전력을 인가하는 단계를 더 포함하는,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  23. 제18 항에 있어서,
    상기 기저층은 금속 실리사이드인,
    기판 상에 콘택 구조를 형성하기 위한 방법.
  24. 제18 항에 있어서,
    상기 산화물은 GeOx인,
    기판 상에 콘택 구조를 형성하기 위한 방법.
KR1020137025444A 2011-03-04 2012-03-02 콘택 세정을 위한 방법들 KR101956347B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161449410P 2011-03-04 2011-03-04
US61/449,410 2011-03-04
PCT/US2012/027592 WO2012122052A2 (en) 2011-03-04 2012-03-02 Methods for contact clean

Publications (2)

Publication Number Publication Date
KR20140016911A true KR20140016911A (ko) 2014-02-10
KR101956347B1 KR101956347B1 (ko) 2019-03-08

Family

ID=46753592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025444A KR101956347B1 (ko) 2011-03-04 2012-03-02 콘택 세정을 위한 방법들

Country Status (6)

Country Link
US (1) US8642473B2 (ko)
JP (1) JP5986591B2 (ko)
KR (1) KR101956347B1 (ko)
CN (1) CN103443906B (ko)
TW (1) TWI478225B (ko)
WO (1) WO2012122052A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
KR20140047917A (ko) * 2012-10-15 2014-04-23 삼성전자주식회사 반도체 장치의 제조 방법
US10727092B2 (en) * 2012-10-17 2020-07-28 Applied Materials, Inc. Heated substrate support ring
US9269562B2 (en) 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process
FR3013502A1 (fr) * 2013-11-20 2015-05-22 Commissariat Energie Atomique Procede de protection d’une couche de siliciure
FR3023970B1 (fr) * 2014-07-18 2016-08-05 Commissariat Energie Atomique Procede de formation d'ouvertures de contact pour un transistor
MY185098A (en) * 2014-08-29 2021-04-30 Mimos Berhad A method for manufacturing a large schottky diode
KR102276992B1 (ko) 2015-02-10 2021-07-14 삼성전자주식회사 반도체 장치의 제조방법
US9478628B1 (en) * 2015-09-14 2016-10-25 United Microelectronics Corp. Metal gate forming process
US10153199B2 (en) * 2016-03-25 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
US10804140B2 (en) 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
US11101365B2 (en) 2019-01-31 2021-08-24 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device and semiconductor device fabricated by the same
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158986A1 (en) * 2002-10-07 2005-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact plug on silicide structure
US20060157079A1 (en) * 2001-01-08 2006-07-20 Kim Jeong-Ho Method for cleaning substrate surface
JP2007012823A (ja) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261017B1 (ko) 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US6348376B2 (en) 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
KR100275727B1 (ko) 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
JP3955386B2 (ja) 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
KR100319888B1 (ko) 1998-06-16 2002-01-10 윤종용 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
KR100287180B1 (ko) 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
KR100331544B1 (ko) 1999-01-18 2002-04-06 윤종용 반응챔버에 가스를 유입하는 방법 및 이에 사용되는 샤워헤드
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6511539B1 (en) 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
FI117942B (fi) 1999-10-14 2007-04-30 Asm Int Menetelmä oksidiohutkalvojen kasvattamiseksi
US6475276B1 (en) 1999-10-15 2002-11-05 Asm Microchemistry Oy Production of elemental thin films using a boron-containing reducing agent
KR100304714B1 (ko) 1999-10-20 2001-11-02 윤종용 금속 할로겐 가스를 사용한 반도체 소자의 금속 박막 형성방법
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
FI20000099A0 (fi) 2000-01-18 2000-01-18 Asm Microchemistry Ltd Menetelmä metalliohutkalvojen kasvattamiseksi
US6251242B1 (en) 2000-01-21 2001-06-26 Applied Materials, Inc. Magnetron and target producing an extended plasma region in a sputter reactor
US6277249B1 (en) 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
WO2001066832A2 (en) 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
FI117979B (fi) 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
KR100363088B1 (ko) 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
EP1282911B1 (en) 2000-05-15 2018-09-05 Asm International N.V. Process for producing integrated circuits
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6585823B1 (en) 2000-07-07 2003-07-01 Asm International, N.V. Atomic layer deposition
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6428859B1 (en) 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US6416822B1 (en) 2000-12-06 2002-07-09 Angstrom Systems, Inc. Continuous method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6630201B2 (en) 2001-04-05 2003-10-07 Angstron Systems, Inc. Adsorption process for atomic layer deposition
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US6464779B1 (en) 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
JP3477462B2 (ja) * 2001-08-21 2003-12-10 松下電器産業株式会社 半導体装置の製造方法
US6607976B2 (en) 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
US20030059538A1 (en) 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6620956B2 (en) 2001-11-16 2003-09-16 Applied Materials, Inc. Nitrogen analogs of copper II β-diketonates as source reagents for semiconductor processing
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
JP3976703B2 (ja) * 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US6878639B1 (en) * 2003-09-19 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Borderless interconnection process
KR100515370B1 (ko) * 2003-12-31 2005-09-14 동부아남반도체 주식회사 반도체 소자의 플러그 제조 방법
JP4738178B2 (ja) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
TW200733227A (en) * 2006-02-21 2007-09-01 Applied Materials Inc Removal of silicon oxycarbide from substrates
US7520969B2 (en) 2006-03-07 2009-04-21 Applied Materials, Inc. Notched deposition ring
SG175569A1 (en) * 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20100258142A1 (en) * 2009-04-14 2010-10-14 Mark Naoshi Kawaguchi Apparatus and method for using a viscoelastic cleaning material to remove particles on a substrate
JP5770717B2 (ja) * 2009-05-08 2015-08-26 １３６６ テクノロジーズ インク． 堆積膜の選択的除去のための多孔質リフトオフ層

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157079A1 (en) * 2001-01-08 2006-07-20 Kim Jeong-Ho Method for cleaning substrate surface
US20050158986A1 (en) * 2002-10-07 2005-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact plug on silicide structure
JP2007012823A (ja) * 2005-06-29 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2012122052A2 (en) 2012-09-13
JP2014511577A (ja) 2014-05-15
WO2012122052A3 (en) 2013-03-14
JP5986591B2 (ja) 2016-09-06
KR101956347B1 (ko) 2019-03-08
CN103443906B (zh) 2016-03-30
TWI478225B (zh) 2015-03-21
TW201239973A (en) 2012-10-01
CN103443906A (zh) 2013-12-11
US20120225558A1 (en) 2012-09-06
US8642473B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
KR101956347B1 (ko) 콘택 세정을 위한 방법들
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
US9685371B2 (en) Method of enabling seamless cobalt gap-fill
KR102139238B1 (ko) 심리스 코발트 갭-필을 가능하게 하는 방법
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
US8586479B2 (en) Methods for forming a contact metal layer in semiconductor devices
US11164780B2 (en) Process integration approach for selective metal via fill
US11355391B2 (en) Method for forming a metal gapfill
CN105097650B (zh) 接触插塞的形成方法
US8912096B2 (en) Methods for precleaning a substrate prior to metal silicide fabrication process
CN106683996B (zh) 金属硅化物及金属硅化物上接触孔的制造方法
KR20220126757A (ko) 서브트랙티브 자기-정렬을 위한 방법들 및 디바이스들
US20230045689A1 (en) Method of forming interconnect for semiconductor device
US7217660B1 (en) Method for manufacturing a semiconductor component that inhibits formation of wormholes
US20230386833A1 (en) Selective metal removal with flowable polymer
CN114078745A (zh) 互连结构及其形成方法
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant