JP4738178B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4738178B2
JP4738178B2 JP2006006292A JP2006006292A JP4738178B2 JP 4738178 B2 JP4738178 B2 JP 4738178B2 JP 2006006292 A JP2006006292 A JP 2006006292A JP 2006006292 A JP2006006292 A JP 2006006292A JP 4738178 B2 JP4738178 B2 JP 4738178B2
Authority
JP
Japan
Prior art keywords
semiconductor device
gas
film
barrier metal
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006006292A
Other languages
English (en)
Other versions
JP2007027680A (ja
Inventor
竹志 伊藤
聡 稲垣
康訓 内野
和郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006006292A priority Critical patent/JP4738178B2/ja
Priority to US11/355,992 priority patent/US7407888B2/en
Publication of JP2007027680A publication Critical patent/JP2007027680A/ja
Priority to US12/216,134 priority patent/US7557446B2/en
Application granted granted Critical
Publication of JP4738178B2 publication Critical patent/JP4738178B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Description

本発明は、半導体装置およびその製造方法に係り、特に半導体基板上に形成された不純物拡散領域やゲート電極にコンタクトするコンタクト構造を備えた半導体装置の製造方法に関する。
ＭＯＳ型半導体集積回路装置においては、高速化および高機能化、高記憶容量化、消費電力低減等のため、集積密度の向上および素子サイズの縮小が着実に進められている。今日では、ゲート長が１００ｎｍを切る半導体装置が出現しているが、このような超微細化半導体装置においては、解決すべき様々な困難性が生じており、従来技術の革新が不可避となっている。
特開平８−４５８７８号公報 特開平１１−２１４６５０号公報
従来、シリコン基板上に形成された半導体装置において不純物拡散領域と配線とを電気的に接続するために、コンタクト構造などの垂直配線構造が使われている。
コンタクト構造においては、コンタクトプラグにより、不純物拡散領域の表面に電気接続がなされるが、かかるコンタクト構造においては、コンタクトプラグがコンタクトする不純物拡散領域の表面に形成されたシリサイド層の接触抵抗の低減と、コンタクトプラグとシリサイド材料との間での反応および元素の拡散を抑制する目的を兼ねて、コンタクトホール表面にバリアメタル膜として、チタンなどの金属膜および窒化チタンなどの金属窒化物膜を順次スパッタ法により形成することがなされている。
特に微細化の結果、コンタクトホールが大きなアスペクト比（＝コンタクトホールの深さ／コンタクトホールの幅）を有することを特徴とする、ゲート長が例えば６０ｎｍ以下の超微細化半導体装置では、コンタクトホール内壁面およびコンタクトホール底部において露出されている拡散領域表面に形成されたシリサイド層を覆うように、チタンなどの金属膜をスパッタにより形成し、さらに前記金属膜上に窒化チタンなどの金属窒化物膜を、ステップカバレッジに優れた有機金属（ＭＯ）ＣＶＤ法により形成することがなされている。
このようにコンタクトホールの底面と側壁面がバリアメタル膜により覆われた後、典型的にはタングステン材料よりなる埋め込み層が、例えばＷＦ６ガス，ＳｉＨ４ガスおよび水素ガスを原料ガスとするＣＶＤ法により、前記コンタクトホールを充填するように形成され、コンタクトプラグが形成される。
多層配線構造におけるコンタクト構造の形成も同様であり、チタンなどの金属膜と窒化チタンなどの金属窒化物膜により密着層兼バリアメタル膜を形成し、前記バリアメタル膜上において、前記コンタクトホールを、タングステン材料の気相堆積により充填し、ビアプラグを形成している。
このように、コンタクトホールに密着層を兼ねるバリアメタル膜を形成し、さらにその上を、コンタクトプラグを構成する埋込金属層で充填する場合、チタン膜のスパッタ工程と、窒化チタン膜のＭＯＣＶＤ工程とでは、一般に好ましい堆積温度が異なるため、昇温に要する時間が節約されるように、これらの工程では、一般に異なった堆積装置あるいは成長室が使われている。
しかしバリアメタル膜の下層部を構成するチタン膜は、堆積後に酸化あるいは汚染されやすく、このため従来、バリアメタル膜形成の際には、前記チタン膜の形成の後、前記窒化チタン膜の形成を、可能な限り迅速に行う必要があった。
しかしこのような、スパッタ装置を使ってチタン膜を形成し、その後ＭＯＣＶＤ装置を使って窒化チタン膜を形成する工程では、仮にこの一連の工程を枚葉式の基板処理装置を使って順次行ったとしても、時間短縮には限界があり、チタン膜の酸化あるいは汚染によるコンタクト抵抗増大の問題を解消することが困難であった。
また近年のゲート長の短い超微細化半導体装置では、短チャネル抑制のため接合の深さが非常に浅くなっており、このため、このようなバリアメタル層あるいは埋込金属層の堆積を、従来よりも低い、４００℃あるいはそれ以下の温度で行いたい要求が存在する。しかし、このような低温で形成したコンタクト構造においては、コンタクト抵抗の問題はさらに切実な問題となる。
一の観点によれば、本発明は、導電体と、前記導電体を覆う絶縁膜と、前記絶縁膜を貫通し、前記導電体に電気的に接続するコンタクトプラグとよりなるコンタクト構造を含む半導体装置の製造方法であって、前記絶縁膜中に、前記絶縁膜を貫通して、底部において前記導電体を露出するように、コンタクトホールを形成する工程と、前記コンタクトホールの底部および側壁面に、窒化タングステンよりなるバリアメタル膜を、前記コンタクトホールの底部および側壁面に整合した形状で形成する工程と、前記コンタクトホールを、前記バリアメタル膜を介して充填するように、タングステン層を形成する工程と、前記絶縁膜上のタングステン膜を、前記絶縁膜の表面が露出するまで研磨・除去し、前記コンタクトホール中に前記タングステン層により、タングステンプラグを形成する工程と、を含み、さらに、前記バリアメタル膜の形成に先立って、前記導電体の表面を清浄化する工程を含み、前記バリアメタル膜は、前記コンタクトホールの底部および側壁面に接する第１の側から前記タングステンプラグと接する第２の側に向かって、窒素濃度が連続的に減少するように形成され、前記第２の側において、前記バリアメタル膜は、前記タングステンプラグに連続的に移行することを特徴とする半導体装置の製造方法を提供する。
本発明によれば、半導体装置においてコンタクトホールを、窒化タングステンバリアメタル膜を解してタングステン膜で充填しタングステンプラグを形成する際に、タングステンプラグがコンタクトする導電体の表面が酸化あるいは汚染され、好ましくない高抵抗層が形成されていても、前記窒化タングステンバリアメタル膜の堆積に先立って、このような高抵抗層を、清浄化工程を行うことにより除去することにより、低抵抗のコンタクトを安定して形成することが可能になる。このような清浄化工程は、特に浅い接合を有する超高速ロジック半導体装置の場合、前記タングステンプラグがコンタクトする、例えばシリサイドなどの表面を５〜８ｎｍ程度エッチングするように形成するのが好ましい。
特に前記清浄化工程をＡｒガスと水素ガスの雰囲気中におけるスパッタエッチングにより実行した場合、スパッタ率が低く、導電体へダメージが抑制され、非常に浅い接合を有するロジック半導体装置などにおいて、低抵抗で安定なコンタクトを、高い歩留まりで形成することが可能になる。
また本発明は、ロジック半導体装置に限定されるものではなく、多層配線構造のビアコンタクトを低抵抗で安定に形成する際にも有効である。
本発明における窒化タングステンバリアメタル膜は、密着膜としても機能し、コンタクトホールと下地導電体との間の密着性を改善することが可能となる。特に、前記窒化タングステンバリアメタル膜を、膜中の窒素濃度が、前記導電体との界面からタングステンプラグに向かって連続的に減少するように形成することにより、タングステンプラグと窒化タングステンバリアメタル膜の界面が消失し、タングステンプラグとバリアメタル膜の間に非常に優れた密着性が確保される。
［第１の実施形態］
以下、本発明の第１の実施形態による半導体装置の製造工程を、図１Ａ〜１Ｆを参照しながら説明する。
図１Ａを参照するに、本実施形態による半導体装置はｎチャネルＭＯＳトランジスタであり、例えばｐ型のシリコン基板１１Ａ上に素子分離構造１１Ｉにより画成されたｐ型ウェル（図示せず）よりなる素子領域１１Ａ上に形成される。
すなわち前記素子領域１１Ａには、前記シリコン基板１１上に厚さが１〜２ｎｍのＳｉＯＮ膜よりなるゲート絶縁膜１２を介して、ｎ+型にドープされたポリシリコンゲート電極１３が、例えば３０ｎｍのゲート長に形成されており、前記シリコン基板１１中、前記ゲート電極１３の両側には、接合深さが１５ｎｍ程度のｎ型ソースおよびドレインエクステンション領域１１ａ，１１ｂが、Ａｓ+を１ｋｅＶの加速電圧下、１×１０15ｃｍ-2のドーズ量でイオン注入することにより、形成されている。
さらに前記ポリシリコンゲート電極１３の両側壁面上には、ＳｉＮなどよりなる側壁絶縁膜１４Ａ，１４Ｂが形成されており、前記シリコン基板１１中、前記側壁絶縁膜１４Ａ，１４Ｂのそれぞれの外側には、接合深さが９０ｎｍのｎ+型ソースおよびドレイン領域１１ｃ，１１ｄが、Ａｓ+を３５ｋｅＶの加速電圧下、２×１０15ｃｍ-2のドーズ量でイオン注入することにより形成されている。
さらに、前記拡散領域１１ｃ，１１ｄおよびポリシリコンゲート電極１３の露出表面上には、例えばＮｉＳｉよりなる低抵抗シリサイド層１５Ｓ，１５Ｄおよび１５Ｇが、サリサイド法により、例えば２０ｎｍの膜厚に、それぞれ形成されている。なお、前記シリサイド層１５Ｓ，１５Ｄ，１５ＧはＮｉＳｉに限定されるものではなく、ＣｏＳｉ2，ＴａＳｉ2，ＴｉＳｉ2，ＰｔＳｉなどを使うことも可能である。ＮｉＳｉにより前記シリサイド層１５Ｓ，１５Ｄ，１５Ｇを形成する場合には、前記拡散領域１１ｃ，１１ｄおよびポリシリコンゲート電極１５Ｇ上にＮｉ膜を堆積し、これを４００〜５００℃の温度で数秒間反応させ、未反応のＮｉ膜を硫酸とか酸化水素水の混合液により除去する工程が行われる。またＣｏＳｉ2膜を形成する場合には、同様にＣｏ膜を拡散領域１１ｃ，１１ｄおよびポリシリコンゲート電極１５Ｇの露出表面に堆積し、これを５００〜７００℃の温度で数秒間反応させればよい。
このようなゲート長が短く、接合の深さが浅いＭＯＳトランジスタは、低消費電力で非常に高速に動作し、ロジック半導体装置として使われる。このため、前記図１ＡのｎチャネルＭＯＳトランジスタでは、前記素子領域１１Ａ上において前記シリコン基板１１の表面および前記ゲート電極１３Ｇの側壁絶縁膜１４Ａ，１４Ｂを連続して覆うように、典型的には１ＧＰａの引張り応力を蓄積した窒化シリコン応力膜１６が形成されている。このように引張り応力を蓄積した窒化シリコン応力膜１６を、前記ゲート電極１３の側壁絶縁膜を覆うように形成することにより、前記ゲート電極１３が前記シリコン基板１１に押圧され、前記ゲート電極１３直下のチャネル領域に、基板面に垂直方向に作用する圧縮応力が印加され、チャネル領域における電子の移動度が向上する。
なおｐチャネルＭＯＳトランジスタの場合には、前記ソース領域１１ｃ，ドレイン領域１１ｄを、格子定数の大きなＳｉＧｅ混晶のエピタキシャル再成長により形成し、前記シリコン基板１１を基板面に垂直方向に延伸させ、これにより前記ゲート電極１３直下のチャネル領域に、基板面に平行に作用する圧縮応力を誘起し、前記チャネル領域のホールの移動度を増大させる。
次に図１Ｂの工程において、前記図１Ａの構造上にたとえばシリコン酸化膜よりなる絶縁膜１６が形成され、さらにこれを例えばＣＦ4ガスと水素ガスの混合ガスを使ったＲＩＥ法などにより、前記シリサイド膜１５Ｓ，１５Ｄおよび１５Ｇに対応して、前記窒化シリコン応力膜１６が露出するまでパターニングし、コンタクトホール１７Ｓ，１７Ｄ，１７Ｇを形成する。
さらに図１Ｃの工程において、前記コンタクトホール１７Ｓ，１７Ｄ，１７Ｇの底部に露出している窒化シリコン応力膜１６を、ＣｘＨｙＦｚガスを使ったＲＩＥ法によりエッチングし、前記シリサイド膜１５Ｓ，１５Ｄおよび１５Ｇをそれぞれ露出する。
次に図１Ｄの工程において、前記図１Ｃの構造に対して、Ａｒガスと水素ガスの雰囲気中においてスパッタエッチングをおこない、前記シリサイド膜１５Ｓ，１５Ｄ，１５Ｇの表面に形成された高抵抗層を除去する。
より具体的は、前記図１Ｃの構造を、図２に示す平行平板型ダウンフロープラズマ処理装置５０の処理容器５１中に、好ましくは真空搬送室を経由して導入し、前記処理容器５１中に設けられた基板保持台５２上に、被処理基板Ｗとして、室温〜２００℃の間の、例えば２００℃の基板温度に保持する。さらに前記処理容器５１内のプロセス空間５１Ａの圧力を、排気口５１Ｂより排気することにより例えば０．５ｍＴｏｒｒの圧力に保持し、前記基板保持台５２上の被処理基板Ｗに対向するように設けられたシャワーヘッド５３から、Ａｒガスと水素ガスを、それぞれガスラインＬ１およびＬ２から、１０〜３０ＳＣＣＭおよび１０〜３０ＳＣＣＭの流量で導入する。
さらに前記シャワーヘッド５３に高周波電源５４より、周波数が４００ｋＨｚの高周波を５００Ｗのパワーで供給し、前記プロセス空間５１Ａに、Ａｒガスと水素ガスのプラズマ（水素プラズマ）を形成し、さらに前記基板保持台５２に周波数が１３．５６ＭＨｚの高周波パワーを高周波源５５より１００〜３００Ｗのパワーで印加し、基板バイアスを形成する。
このような水素プラズマ処理を例えば１０〜４０秒間実行することにより、前記シリサイド層１５Ｓ，１５Ｄ，１５Ｇ上に形成されていた酸化物や汚染による高抵抗層が、スパッタエッチングにより除去される。シリサイド層１５Ｓ，１５Ｄ，１５Ｇの形成工程では、先にも述べたように未反応の金属膜を除去する際にウェットエッチング処理が行われるため、この段階で、形成されたシリサイド層中に酸素が取り込まれる恐れが高い。
特にＡｒガスと水素ガスのプラズマ中において前記清浄化処理を行った場合、エッチング速度が低下し、前記シリサイド層１５Ｓ，１５Ｄ，１５Ｇへのダメージが軽減される好ましい効果が得られる。水素添加量は、熱酸化膜換算値で、エッチング速度が０．２ｎｍ／秒程度に設定するのが好ましい。このように清浄化工程を水素を添加したＡｒプラズマ中で実行することにより、前記シリサイド層１５Ｓ，１５Ｄ，１５ＧとしてＮｉＳｉを使った場合に、前記図１Ｃの清浄化工程によるシリサイド層のエッチング量を、前記Ａｒガスと水素ガスのプラズマを使うことにより、５〜８ｎｍの範囲に制御することが可能である。
なお、図１Ｄの清浄化工程は、図２のプラズマ処理装置においてＮＦ3ガスあるいはＨ2ガスを供給し、ケミカル処理により実行することも可能である。この場合には、１３３〜３９９Ｐａ（１〜３Ｔｏｒｒ）の圧力下、２００〜３５０℃の基板温度において、ＮＦ3ガスを１０〜３０ＳＣＣＭの流量で、あるいは水素ガスを１０〜３０ＳＣＣＭの流量で供給し、プラズマ処理を行う。
さらに図１Ｄの清浄化工程は、水素ガスをプラズマ励起することにより行うことも可能であり、さらにＡｒプラズマを使ったスパッタエッチングにより実行することも可能である。
次に図１Ｅの工程において、前記図１Ｄの工程で得られた構造を、図３に示す、図２と同様な、平行平板型のダウンフロープラズマ処理装置６０中に、被処理基板Ｗとして導入する。図３中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図３のプラズマ処理装置６０では、シャワーヘッド５３にガスラインＬ３〜Ｌ７が接続されており、図１Ｅの工程では、前記被処理基板Ｗは前記プラズマ処理装置６０の基板保持台５２上において、２００〜４００℃、好ましくは３００℃の基板温度に保持され、さらに前記プロセス空間５１Ａには、プロセス圧を例えば２００Ｐａに保持した状態で、ガスラインＬ３〜Ｌ７を介して、Ａｒガス，ＷＦ6ガス，ＳｉＨ4ガス，ＮＨ3ガスおよびＨ2ガスが、当初はそれぞれ５０００ＳＣＣＭ，８０ＳＣＣＭ，５ＳＣＣＭ，１６０ＳＣＣＭおよび２０００ＳＣＣＭの流量で導入され、図１Ｅに示すように、窒化タングステン組成のバリアメタル膜１８が、前記絶縁膜１７上およびコンタクトホール１７Ｓ，１７Ｄ，１７Ｇの側壁面および底面に、約５ｎｍの厚さに形成される。なお、前記ＳｉＨ4ガスはＢ2Ｈ6ガスにより置き換えることも可能である。
その際、本実施例では前記バリアメタル膜１８の堆積に伴って、前記ラインＬ６より供給されるＮＨ ３ ガスの流量を徐々に、例えば３ＳＣＣＭ／秒の割合で低減し、ラインＬ７より供給される水素ガスの流量を徐々に増加させる。その結果、前記バリアメタル膜１８中において窒素濃度が徐々に減少し、濃度勾配が形成される。
最終的にはＮＨ3ガス流量はゼロとされ、１０００Ｐａの圧力において、ＷＦ6ガスおよび水素ガスを、それぞれ８０ＳＣＣＭおよび５０００ＳＣＣＭで供給することにより、図１Ｆに示すタングステン膜１９の堆積工程に移行する。
図１Ｆの工程では、前記タングステン膜１９は、前記絶縁膜１７上に、前記バリアメタル膜１８を介して前記コンタクトホール１７Ｓ，１７Ｄ，１７Ｇを充填するように、例えば２００ｎｍの厚さに形成される。
あるいは図１Ｅの工程において、前記バリアメタル膜１８を、いわゆるＡＬＤ（atomic layer deposition）法を使い、２００Ｐａの圧力下、２００〜４００℃の基板温度において、Ｂ2Ｈ6ガスとＷＦ6ガスとＮＨ3ガスを、それぞれ５０ＳＣＣＭ，５０〜１００ＳＣＣＭおよび１００〜２００ＳＣＣＭの流量で、順次、間にＡｒパージ工程を挟みながら、１０〜６０回繰り返すことにより形成することも可能である。このようなＡＬＤ法においても、ＮＨ3ガスの供給時間を各サイクルで徐々に減少させることにより、形成されるバリアメタル膜１８中に、先に説明したのと同様な窒素の組成勾配を形成することが可能である。
また図１Ｆの工程において前記タングステン膜１９を形成する際に、最初に１０００Ｐａの圧力下、２００〜４００℃の温度で、ＳｉＨ4あるいはＢ2Ｈ6ガスのみを５ＳＣＣＭの流量で６０〜９０秒間程度供給して核形成を行い、その後で前記ＷＦ6ガスおよびＳｉＨ4ガスを、それぞれ５０ＳＣＣＭおよび２０ＳＣＣＭの流量で、間にＡｒパージ工程を挟みながら、５〜１０回繰り返すことにより、初期膜（イニシエーション膜）を形成することも可能である。
この場合、さらにＷＦ6ガスおよび水素ガスを、それぞれ８０ＳＣＣＭおよび５０００ＳＣＣＭの流量で供給し、ＷＦ6の水素による還元反応により、前記タングステン膜１９を所定の厚さに形成する。
次に図１Ｇの工程において、前記タングステン膜１９およびその下のバリアメタル膜１８を、化学機械研磨法により、前記絶縁膜１７の表面から除去することにより、前記コンタクトホール１７Ｓには、バリアメタル膜１８Ｓを介してタングステンプラグ１９Ｓが、前記コンタクトホール１７Ｄには、バリアメタル膜１８Ｄを介してタングステンプラグ１９Ｄが、前記コンタクトホール１７Ｇには、バリアメタル膜１８Ｇを介してタングステンプラグ１９Ｇが、形成される。
図４は、前記図１Ｇの断面Ａ−Ａ´に沿った、前記コンタクト構造のＷおよび窒素濃度勾配の例を示す。
図４を参照するに、バリアメタル膜１８ＤにおいてはＷ濃度が層間絶縁膜との界面から徐々に増大し、一方窒素濃度は徐々に減少する。このようなコンタクト構造では、前記バリアメタル膜１８Ｄからタングステンプラグ１９Ｄへの移行が、界面を形成することなく連続的に生じ、非常に優れた密着性が得られる。
このような濃度勾配を有するバリアメタル膜は、先にも述べたようにＭＯＣＶＤ法以外に、異なったプロセスガスを交互に、間にパージ工程を挟みながら繰り返し実行する、いわゆるＡＬＤ法により形成することも可能である。この場合、図２，３と同じ基板処理装置を使うことができる。
図５は、このような工程により、１０００個のビアプラグを形成し、そのコンタクト抵抗を測定することにより作成した、コンタクト抵抗の累積度数分布を示す。
図５を参照するに、△は、図１Ｄの清浄化工程を省略した場合のコンタクト抵抗累積度数分布を示しているが、コンタクト抵抗に非常に大きなばらつきが生じているのがわかる。
これに対し、図５中、○は前記図１Ｄの清浄化工程を実行した場合の結果を示すが、コンタクト抵抗のばらつきは、ほとんどなくなるのがわかる。
図６Ａは、このようにして形成されたｎチャネルＭＯＳトランジスタのソースおよびドレインコンタクトにおけるリーク電流についての累積度数分布を示す。ただし図中、○は、本実施例に従って、前記図１Ｄの工程においてＡｒと水素よりなるプラズマ中におけるスパッタエッチング処理による清浄化を行った場合を、また△は、上記清浄化をＡｒのスパッタのみにより行った場合を示す。
図６Ａを参照するに、このように前記清浄化処理を、Ａｒと水素よりなるプラズマ中におけるスパッタエッチング処理により実行することにより、Ａｒのスパッタエッチングのみをおこなった場合に比べて、リーク電流が二桁以上減少し、またそのばらつきもほとんどなくなるのがわかる。これは、前記清浄化工程をＡｒと水素よりなるプラズマ中におけるスパッタエッチング処理により実行することにより、エッチング速度が低下し、シリサイド表面の高抵抗ダメージ層のみが除去され、拡散領域には欠陥等のダメージは生じていないことを示している。
図６Ｂは、同様な清浄化を、ｐチャネルＭＯＳトランジスタについて行った場合の、ソースおよびドレインコンタクトにおけるリーク電流についての累積度数分布を示す。図５Ａと同様に、○は、ｐチャネルＭＯＳトランジスタの製造工程中、前記図１Ｄに対応する工程においてＡｒと水素よりなるプラズマ中におけるスパッタエッチング処理による清浄化を行った場合を、また△は、上記清浄化をＡｒのスパッタのみにより行った場合を示す。
図６Ｂを参照するに、この例ではリーク電流の絶対値自体は、これら二つの清浄化工程で差はないが、ばらつきに関してみると、前記清浄化をＡｒと水素よりなるプラズマ中におけるスパッタエッチング処理による清浄化を行った場合、ほとんどなくなるのがわかる。
図７Ａは、前記図１Ｇに示す窒化タングステンバリアメタル膜１８Ｓとタングステンプラグ１９Ｓを有するコンタクト構造を、前記図１Ｄの清浄化処理を行わずに形成した場合の、断面ＳＴＥＭ写真を示す。ただし図示している断面ＳＴＥＭ写真は暗視野像となっており、原子量の大きな元素で構成されている部分が明るく、原子量が小さな元素で形成されている部分が暗く示されている。
図７Ａを参照するに、このように清浄化工程を省略した場合、前記ＮｉＳｉ膜１５Ｓの表面に、矢印で示した軽元素を多く含む高抵抗層（暗く見える）が数ｎｍの厚さに形成されているのがわかる。
これに対し図７Ｂは、かかるコンタクト構造を、前記図１Ｄの清浄化工程において、先に説明したＡｒと水素よりなるプラズマ中におけるスパッタエッチング処理により実行した場合の、前記コンタクト構造の断面ＳＴＥＭ写真を示す。図７Ｂにおいても、図７Ａと同様に、暗視野像を示している。
図７Ｂを参照するに、前記清浄化工程を実行した場合、前記図７Ａにおいて観察されていた高抵抗層が消滅しており、タングステンプラグ１９Ｓが窒化タングステンバリア膜１８Ｓ（やや暗く見える）を介して、前記ＮｉＳｉ膜１５Ｓに、接しているのがわかる。
その際、前記ＮｉＳｉ膜１５Ｓは、前記高抵抗層の分に対応してわずかに（図示の例では８ｎｍ）程度、エッチングされているのがわかる。
なお、本実施例においては本発明のコンタクト構造が、シリコン窒化膜１６とシリコン酸化膜１７を積層した構造中に形成されているが、本発明のコンタクト構造は、かかる特定の絶縁膜構造に限定されるものではなく、シリコン酸化膜あるいは有機あるいは無機の低誘電率膜中に形成することも可能である。

［第２の実施形態］
図８Ａ〜８Ｄは本発明の第２の実施形態による多層配線構造の形成工程を示す。
図８Ａを参照するに、基板を覆う絶縁膜（図示せず）上に例えばＣｕなどよりなる下層配線パターン７１を形成し、さらに前記下層配線パターン７１を覆うように、プラズマＣＶＤ法により、厚さが１２００ｎｍの、例えばＳｉＯ2 よりなる層間絶縁膜７２を形成する。
さらにリソグラフィプロセスにより、前記層間絶縁膜７２中に、ビアホール７２Ａを、前記下層配線パターン７１が露出するように形成する。なお前記下層配線パターン７１がＣｕ配線パターンである場合には、前記下層配線パターン７１は、前記図示していない絶縁膜中に形成された配線溝中に、ダマシン法により形成されている。
次に図８Ｂの工程において、前記図８Ａの構造を、前記図２のプラズマ処理装置５０中に導入し、Ａｒおよび水素を含むプラズマ中におけるスパッタエッチング処理を、例えば０．５ｍＴｏｒｒの圧力下、２００℃の基板温度において、前記処理容器５１中にＡｒガスおよび水素ガスを、それぞれ１０〜３０ＳＣＣＭおよび１０〜３０ＳＣＣＭの流量で供給し、さらにシャワーヘッド５３に周波数が４００ｋＨｚの高周波を５００Ｗのパワーで供給し、また周波数が１３．５６ＭＨｚの高周波を基板保持台５２に１００〜３００Ｗのパワーで供給することにより実行し、前記露出されている下層配線パターン７１の表面の酸化物や汚染を除去し、清浄化する。
あるいは、前記清浄化工程を、Ａｒスパッタ処理や水素還元処理、水素プラズマ処理、あるいはＨＦ3プラズマ処理などにより実行することもできる。
前記清浄化工程を水素還元処理で行う場合には、３Ｔｏｒｒの圧力下、２５０Ｃ°の温度において、水素ガスを２００ｓｃｃｍの流量で供給し、６０〜１２０秒の処理を実施する。
次に、図８Ｃの工程において、前記図８Ｂの構造を、真空搬送室を介して図３の基板処理装置６０中に搬送し、前記基板処理装置６０中において、先の実施形態と同様にＷＦ6ガス、ＳｉＨ4ガス、ＮＨ4ガスおよびＨ２ガスを、Ａｒガスと共に供給し、前記層間絶縁膜７２上に、前記ビアホール７２Ａの側壁面および底面を覆うように、窒化タングステンよりなるバリアメタル膜７３を先の実施形態で説明したのと同様な熱ＣＶＤ法により、前記窒化タングステン中の窒素濃度が徐々に減少し、タングステン濃度が徐々に増加するように形成する。
さらに図８Ｃの工程においては、引き続き、ＷＦ6ガス、ＳｉＨ4ガスおよび水素ガスをＡｒガスと共に供給し、タングステン膜７４が先の実施形態と同様な熱ＣＶＤ法により、前記ビアホール７２Ａを充填するように、典型的には１００ｎｍの厚さに形成される。
さらに図８Ｄの工程においてＣＭＰ法を適用することにより、前記タングステン膜７４およびその下のバリアメタル膜７３を、前記層間絶縁膜７２の表面が露出するまで研磨・除去し、前記ビアホール７２Ａを充填するタングステンプラグ７４Ｐが形成される。図８Ｄにおいては、さらに前記層間絶縁膜７２上に、次の配線パターン７５が形成されている。
以上、本発明を好ましい実施形態について説明したが、本発明は、かかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
導電体と、
前記導電体を覆う絶縁膜と、
前記絶縁膜を貫通し、前記導電体に電気的に接続するコンタクトプラグとよりなるコンタクト構造を含む半導体装置の製造方法であって、
前記絶縁膜中に、前記絶縁膜を貫通して、底部において前記導電体を露出するように、コンタクトホールを形成する工程と、
前記コンタクトホールの底部および側壁面に、窒化タングステンよりなるバリアメタル膜を、前記コンタクトホールの底部および側壁面に整合した形状で形成する工程と、
前記コンタクトホールを、前記バリアメタル膜を介して充填するように、タングステン層を形成する工程と、
前記絶縁膜上のタングステン膜を、前記絶縁膜の表面が露出するまで研磨・除去し、前記コンタクトホール中に前記タングステン層により、タングステンプラグを形成する工程と、を含み、
さらに、前記バリアメタル膜の形成に先立って、前記導電体の表面を清浄化する工程を含むことを特徴とする半導体装置の製造方法。
（付記２）
前記導電体は、ＮｉＳｉ，ＣｏＳｉ2，ＴａＳｉ2，ＴｉＳｉ2およびＰｔＳｉのいずれかよりなる高融点金属シリサイドよりなることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記バリアメタル膜は、前記コンタクトホールの底部および側壁面に接する第１の側から前記タングステンプラグと接する第２の側に向かって、窒素濃度が連続的に減少するように形成されることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）
前記第2の側において、前記バリアメタル膜は、前記タングステンプラグに連続的に移行することを特徴とする付記３記載の半導体装置の製造方法。
（付記５）
前記バリアメタル膜を形成する工程は、窒素源となるプロセスガスの流量を、成膜開始時に第１の流量に設定し、次いで前記プロセスガスの流量を徐々に減少させ、前記バリアメタル膜の成膜終了時には、前記第１の流量よりも小なる第２の流量に設定るうことを特徴とする付記３または４記載の半導体装置の製造方法。
（付記６）
前記バリアメタル膜を形成する工程は、ＷＦ6ガスと、ＮＨ3ガスと、Ａｒガスと、ＳｉＨ4ガスまたはＢ2Ｈ6ガスをプロセスガスとして使い、実行されることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置の製造方法。
（付記７）
前記タングステン層を形成する工程は、ＷＦ6ガスと、Ａｒガスと、ＳｉＨ4ガスまたはＢ2Ｈ6ガスをプロセスガスとして使い、実行されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置の製造方法。
（付記８）
前記清浄化工程は、希ガスと水素ガスよりなる雰囲気中におけるスパッタエッチングにより実行されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置の製造方法。
（付記９）
前記清浄化工程は、希ガス雰囲気中におけるスパッタにより実行されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置の製造方法。
（付記１０）
前記清浄化工程は、ＮＦ3あるいは水素プラズマ中におけるエッチングにより実行されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置の製造方法。
（付記１１）
前記半導体装置は拡散領域およびゲート電極を備えたロジック半導体装置であり、前記拡散領域およびゲート電極は、いずれも高融点シリサイド膜により覆われており、前記コンタクト構造は、前記拡散領域およびゲート電極に、前記高融点シリサイド膜を前記導電体として形成されることを特徴とする付記１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
（付記１２）
前記半導体装置は、第１の配線層と、前記第１の配線層上に層間絶縁膜を介して形成された第２の配線層を含む多層配線構造を備えており、前記コンタクト構造は、前記多層配線構造中に、前記第１の配線層を前記導電体として、前記コンタクトプラグが前記第１の配線層と前記第２の配線層を接続するように形成されることを特徴とする付記１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
（付記１３）
導電体と、
前記導電体を覆う絶縁膜と、
前記絶縁膜を貫通し、前記導電体を露出するコンタクトホールと、
前記コンタクトホールを充填し、前記コンタクトホールの底部において前記導電体に電気的に接続するコンタクトプラグと、よりなるコンタクト構造を含む半導体装置であって、
前記導電体はシリサイド膜よりなり、
前記コンタクトプラグは、前記コンタクトホールの側壁面および底面に沿って延在する窒化タングステンバリアメタル膜と、前記窒化タングステンバリアメタル膜上に前記コンタクトホールを充填するように形成されたタングステンプラグとよりなり、
前記窒化タングステンバリアメタル膜は、前記コンタクトホールの側壁面から離間するにつれて窒素濃度を減少させる濃度勾配を有し、
前記窒化タングステンバリアメタル膜は、前記導電体と、前記導電体表面に形成された深さが５〜８ｎｍの凹部において、直接かつ密接にコンタクトしていることを特徴とする半導体装置。
（付記１４）
前記半導体装置は、６０ｎｍ以下のゲート長を有することを特徴とする付記１３記載の半導体装置。
（付記１５）
前記半導体装置は、深さが１００ｎｍ以下の接合を形成する拡散領域を有し、前記導電体は、前記拡散領域表面に形成されたシリサイド膜であることを特徴とする請求項１３または１４記載の半導体装置。
本発明の第１の実施形態による半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施形態による半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施形態による半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施形態による半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施形態による半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施形態による半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施形態による半導体装置の製造工程を示す図（その７）である。 図１Ｄの工程で使われるプラズマ処理装置の構成を示す図である。 図１Ｅ，１Ｆの工程で使われるプラズマ処理装置の構成を示す図である。 バリアメタル膜中に形成される濃度勾配の例を示す図である。 本発明の効果を示す図である。 本発明の効果を示す別の図である。 本発明の効果を示す別の図である。 本発明の効果を示す別の図である。 本発明の効果を示す別の図である。 本発明の第２の実施形態による多層配線構造の形成工程を示す図（その１）である。 本発明の第２の実施形態による多層配線構造の形成工程を示す図（その２）である。 本発明の第１の実施形態による多層配線構造の形成工程を示す図（その３）である。 本発明の第１の実施形態による多層配線構造の形成工程を示す図（その４）である。
符号の説明
１１ シリコン基板
１１Ａ 素子領域
１１Ｉ 素子分離領域
１１ａ〜１１ｄ 拡散領域
１２ ゲート絶縁膜
１３ ゲート電極
１４Ａ，１４Ｂ ゲート側壁絶縁膜
１５Ｓ，１５Ｄ，１５Ｇ シリサイド膜
１６ ＳｉＮ応力膜
１７ 絶縁膜
１７Ｓ，１７Ｄ，１７Ｇ コンタクトホール
１８，１８Ｓ，１８Ｄ，１８Ｇ，７３ バリアメタル膜
１９，７４ タングステン膜
１９Ｓ，１９Ｄ，１９Ｇ タングステンプラグ
５０，６０ プラズマ処理装置
５１ 処理容器
５１Ａ プロセス空間
５１Ｂ 排気口
５２ 基板保持台
５３ シャワーヘッド
５４，５５ 高周波源
Ｌ１〜Ｌ７ ガスライン
７１，７５ 配線パターン
７２ 層間絶縁膜
７２Ａ ビアホール

Claims (9)

  1. 導電体と、
    前記導電体を覆う絶縁膜と、
    前記絶縁膜を貫通し、前記導電体に電気的に接続するコンタクトプラグとよりなるコンタクト構造を含む半導体装置の製造方法であって、
    前記絶縁膜中に、前記絶縁膜を貫通して、底部において前記導電体を露出するように、コンタクトホールを形成する工程と、
    前記コンタクトホールの底部および側壁面に、窒化タングステンよりなるバリアメタル膜を、前記コンタクトホールの底部および側壁面に整合した形状で形成する工程と、
    前記コンタクトホールを、前記バリアメタル膜を介して充填するように、タングステン層を形成する工程と、
    前記絶縁膜上のタングステン膜を、前記絶縁膜の表面が露出するまで研磨・除去し、前記コンタクトホール中に前記タングステン層により、タングステンプラグを形成する工程と、を含み、
    さらに、前記バリアメタル膜の形成に先立って、前記導電体の表面を清浄化する工程を含み、
    前記バリアメタル膜は、前記コンタクトホールの底部および側壁面に接する第１の側から前記タングステンプラグと接する第２の側に向かって、窒素濃度が連続的に減少するように形成され、
    前記第２の側において、前記バリアメタル膜は、前記タングステンプラグに連続的に移行することを特徴とする半導体装置の製造方法。
  2. 前記導電体は、ＮｉＳｉ，ＣｏＳｉ2，ＴａＳｉ2，ＴｉＳｉ2およびＰｔＳｉのいずれかよりなる高融点金属シリサイドよりなることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記清浄化工程は、希ガスと水素ガスよりなる雰囲気中におけるスパッタエッチングにより実行されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記清浄化工程は、希ガス雰囲気中におけるスパッタにより実行されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
  5. 前記清浄化工程は、ＮＦ3あるいは水素プラズマ中におけるエッチングにより実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
  6. 前記半導体装置は拡散領域およびゲート電極を備えたロジック半導体装置であり、前記拡散領域およびゲート電極は、いずれも高融点シリサイド膜により覆われており、前記コンタクト構造は、前記拡散領域およびゲート電極に、前記高融点シリサイド膜を前記導電体として形成されることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法。
  7. 前記半導体装置は、第１の配線層と、前記第１の配線層上に層間絶縁膜を介して形成された第２の配線層を含む多層配線構造を備えており、前記コンタクト構造は、前記多層配線構造中に、前記第１の配線層を前記導電体として、前記コンタクトプラグが前記第１の配線層と前記第２の配線層を接続するように形成されることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法。
  8. 前記バリアメタル膜の形成工程および前記タングステン膜の形成工程において、前記バリアメタル膜の形成工程においては、Ｗ原料ガス、還元ガスおよびＮ原料ガスを供給し、前記バリアメタル膜の堆積に伴って、前記Ｎ原料ガスの供給量を低減させ、前記Ｎ原料ガスの供給量をゼロとした後に前記Ｗ原料ガスおよび前記還元ガスにより前記タングステン膜を形成することを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法。
  9. 前記Ｗ原料ガスはＷＦ 6 ガスであり、前記還元ガスが水素ガスであり、前記Ｎ原料ガスがＮＨ 3 ガスであることを特徴とする請求項８記載の半導体装置の製造方法。
JP2006006292A 2005-06-17 2006-01-13 半導体装置の製造方法 Expired - Fee Related JP4738178B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006006292A JP4738178B2 (ja) 2005-06-17 2006-01-13 半導体装置の製造方法
US11/355,992 US7407888B2 (en) 2005-06-17 2006-02-17 Semiconductor device and a fabrication process thereof
US12/216,134 US7557446B2 (en) 2005-06-17 2008-06-30 Semiconductor device and a fabrication process thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005177220 2005-06-17
JP2005177220 2005-06-17
JP2006006292A JP4738178B2 (ja) 2005-06-17 2006-01-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007027680A JP2007027680A (ja) 2007-02-01
JP4738178B2 true JP4738178B2 (ja) 2011-08-03

Family

ID=37572608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006292A Expired - Fee Related JP4738178B2 (ja) 2005-06-17 2006-01-13 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7407888B2 (ja)
JP (1) JP4738178B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007234667A (ja) * 2006-02-27 2007-09-13 Fujitsu Ltd 半導体装置の製造方法
DE102006040764B4 (de) * 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置
JP5428151B2 (ja) * 2007-11-26 2014-02-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US8159038B2 (en) * 2008-02-29 2012-04-17 Infineon Technologies Ag Self aligned silicided contacts
JP5389386B2 (ja) * 2008-06-30 2014-01-15 株式会社アルバック 半導体装置の製造方法
JP2010010624A (ja) * 2008-06-30 2010-01-14 Ulvac Japan Ltd 半導体装置の製造装置及び半導体装置の製造方法
JP5358165B2 (ja) 2008-11-26 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
EP2199434A1 (en) * 2008-12-19 2010-06-23 FEI Company Method for forming microscopic structures on a substrate
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN102054687B (zh) * 2009-11-10 2012-05-23 中芯国际集成电路制造(上海)有限公司 表面氧化物的去除方法
JP5537657B2 (ja) 2010-06-24 2014-07-02 富士通株式会社 配線構造の形成方法、半導体装置の製造方法、基板処理装置
US8815671B2 (en) 2010-09-28 2014-08-26 International Business Machines Corporation Use of contacts to create differential stresses on devices
US8460981B2 (en) 2010-09-28 2013-06-11 International Business Machines Corporation Use of contacts to create differential stresses on devices
CN102479693B (zh) * 2010-11-30 2013-11-06 中芯国际集成电路制造(北京)有限公司 形成栅极的方法
DE102010064288B4 (de) * 2010-12-28 2012-12-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
US20120199887A1 (en) * 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
US8642473B2 (en) * 2011-03-04 2014-02-04 Applied Materials, Inc. Methods for contact clean
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
CN103515217A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 金属硅化物层的形成方法和nmos晶体管的形成方法
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
KR200488625Y1 (ko) 2018-03-13 2019-06-18 김수택 소금 좌훈기
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
CN109585381B (zh) * 2018-09-20 2020-04-03 合肥鑫晟光电科技有限公司 显示基板的制备方法、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845878A (ja) 1994-08-02 1996-02-16 Sony Corp 半導体装置の製造方法
JPH09139358A (ja) * 1995-11-13 1997-05-27 Sony Corp 半導体装置の製造方法
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
JP3439597B2 (ja) * 1996-04-10 2003-08-25 新日本製鐵株式会社 ｎ型ＳｉＣ用オーミック電極とその製造方法
EP0841690B1 (en) * 1996-11-12 2006-03-01 Samsung Electronics Co., Ltd. Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
US6872429B1 (en) * 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
US6309713B1 (en) * 1997-06-30 2001-10-30 Applied Materials, Inc. Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
JPH11214650A (ja) 1998-01-23 1999-08-06 Toshiba Corp 半導体装置及びその製造方法
JP4395896B2 (ja) * 1998-03-10 2010-01-13 ソニー株式会社 半導体装置の製造方法
JP2000040673A (ja) * 1998-07-24 2000-02-08 Toshiba Corp 半導体装置及びその製造方法
US6093642A (en) * 1998-09-23 2000-07-25 Texas Instruments Incorporated Tungsten-nitride for contact barrier application
JP4570704B2 (ja) * 1999-02-17 2010-10-27 株式会社アルバック バリア膜製造方法
US6271122B1 (en) * 1999-07-12 2001-08-07 Advanced Micro Devices, Inc. Method of compensating for material loss in a metal silicone layer in contacts of integrated circuit devices
JP2003158195A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体集積回路装置の製造方法
US6876082B2 (en) * 2002-08-08 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Refractory metal nitride barrier layer with gradient nitrogen concentration
JP2004221459A (ja) * 2003-01-17 2004-08-05 Elpida Memory Inc 半導体装置およびその製造方法
US20040219298A1 (en) * 2003-02-27 2004-11-04 Akira Fukunaga Substrate processing method and substrate processing apparatus
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4810077B2 (ja) * 2004-08-19 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007027680A (ja) 2007-02-01
US7557446B2 (en) 2009-07-07
US7407888B2 (en) 2008-08-05
US20060284317A1 (en) 2006-12-21
US20080303171A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
JP4738178B2 (ja) 半導体装置の製造方法
JP4653949B2 (ja) 半導体装置の製造方法および半導体装置
JP5358165B2 (ja) 半導体集積回路装置の製造方法
JP5672334B2 (ja) 半導体装置の製造方法
US7256137B2 (en) Method of forming contact plug on silicide structure
JP2007207837A (ja) 半導体装置および半導体装置の製造方法
JP2007214538A (ja) 半導体装置およびその製造方法
KR20080093911A (ko) 반도체 디바이스 및 그 제조 방법
JP2007081249A (ja) 半導体装置及びその製造方法
US20090032844A1 (en) Semiconductor device and method of manufacturing the same
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
JPH08274043A (ja) 半導体装置の製造方法
US11271103B2 (en) Semiconductor device and manufacturing process thereof
US8969209B2 (en) Method for removing oxide
US20070170588A1 (en) Connection structure and fabrication method for the same
JP2008288364A (ja) 半導体装置および半導体装置の製造方法
TW202044346A (zh) 半導體裝置結構的製造方法
WO2009104507A1 (ja) 薄膜およびその薄膜を用いた半導体装置の製造方法
JP5195421B2 (ja) 半導体装置
JP2008159834A (ja) 半導体装置の製造方法および半導体装置
JP2009094439A (ja) 半導体装置と半導体装置の製造方法
KR100408862B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TW202117815A (zh) 半導體裝置結構的形成方法
JP2007109913A (ja) 半導体装置及びその製造方法
JP2005347631A (ja) 半導体装置の製造方法及び半導体装置。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Ref document number: 4738178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees