JP2000040673A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000040673A JP2000040673A JP10209608A JP20960898A JP2000040673A JP 2000040673 A JP2000040673 A JP 2000040673A JP 10209608 A JP10209608 A JP 10209608A JP 20960898 A JP20960898 A JP 20960898A JP 2000040673 A JP2000040673 A JP 2000040673A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- layer
- contact hole
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】接続特性が安定で、高い耐熱性を有する微細な
コンタクトホールの接続構造を提供し、高誘電体膜を備
えたスタック型ＤＲＡＭの工程等に適用する。 【解決手段】シリコンと接続するコンタクトホールにＷ
を充填し、シリコンとの接続面との間にバリアメタルと
して化学量論的に安定なＷＮ膜を形成すること、及び、
ＷＮ膜とシリコンとの間に、バリアメタルとしてＷＳｉ
2 膜、又はＴｉＳｉ2 膜をさらに形成することにより、
金属充填材のＷとバリアメタルＷＮとに共通に含まれる
Ｗにより、金属充填材からのＷの拡散が阻止され、また
バリアメタルＷＳｉ2 又はＴｉＳｉ2 にシリコンが含ま
れることにより、金属充填材Ｗへのシリコンの拡散が阻
止されるため、８００℃の高温熱処理に耐える高信頼性
の接続構造を得ることができ、これを用いて高誘電体膜
を備え、結晶化の高温熱処理が可能なスタック型ＤＲＡ
Ｍの製造工程に適用することができる。
コンタクトホールの接続構造を提供し、高誘電体膜を備
えたスタック型ＤＲＡＭの工程等に適用する。 【解決手段】シリコンと接続するコンタクトホールにＷ
を充填し、シリコンとの接続面との間にバリアメタルと
して化学量論的に安定なＷＮ膜を形成すること、及び、
ＷＮ膜とシリコンとの間に、バリアメタルとしてＷＳｉ
2 膜、又はＴｉＳｉ2 膜をさらに形成することにより、
金属充填材のＷとバリアメタルＷＮとに共通に含まれる
Ｗにより、金属充填材からのＷの拡散が阻止され、また
バリアメタルＷＳｉ2 又はＴｉＳｉ2 にシリコンが含ま
れることにより、金属充填材Ｗへのシリコンの拡散が阻
止されるため、８００℃の高温熱処理に耐える高信頼性
の接続構造を得ることができ、これを用いて高誘電体膜
を備え、結晶化の高温熱処理が可能なスタック型ＤＲＡ
Ｍの製造工程に適用することができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係り、特に、２５６メガビットダイナミック
ＲＡＭに代表される最小加工寸法０．２５μｍ以下の超
大規模半導体集積回路における、耐熱性に優れかつ信頼
性の高いコンタクトホール内部を充填する金属接続構造
と、その製造方法に関するものである。
製造方法に係り、特に、２５６メガビットダイナミック
ＲＡＭに代表される最小加工寸法０．２５μｍ以下の超
大規模半導体集積回路における、耐熱性に優れかつ信頼
性の高いコンタクトホール内部を充填する金属接続構造
と、その製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体基板上の絶縁膜に設けたコ
ンタクトホールに金属材料を埋め込み、半導体基板上の
導電層と配線との間に接続構造を形成する半導体装置の
製造工程において、特に高温の熱処理が含まれる場合、
前記埋め込み金属材料と前記導電層との間に局部的な合
金反応を生じ、半導体装置の短絡不良を生じることが知
られている。
ンタクトホールに金属材料を埋め込み、半導体基板上の
導電層と配線との間に接続構造を形成する半導体装置の
製造工程において、特に高温の熱処理が含まれる場合、
前記埋め込み金属材料と前記導電層との間に局部的な合
金反応を生じ、半導体装置の短絡不良を生じることが知
られている。
【０００３】一方、半導体集積回路の微細加工技術は、
１９９７年に最小加工寸法０．２μｍの２５６メガビッ
トダイナミックＲＡＭが実現し、さらに微細化が追及さ
れつつある現状である。しかし、微細化技術の進展に伴
い、半導体集積回路の構成要素について加工技術上の多
くの問題点を生じ、これを解決するため種々の個別対策
や新技術の導入が図られている。
１９９７年に最小加工寸法０．２μｍの２５６メガビッ
トダイナミックＲＡＭが実現し、さらに微細化が追及さ
れつつある現状である。しかし、微細化技術の進展に伴
い、半導体集積回路の構成要素について加工技術上の多
くの問題点を生じ、これを解決するため種々の個別対策
や新技術の導入が図られている。
【０００４】本発明の目的とする微細なコンタクトホー
ルを充填する金属接続構造の形成技術についても、製造
工程の安定性や再現性、半導体装置としての実用上の信
頼性確保の問題等が顕在化している。次に図６、図７を
用いて、従来の半導体装置のコンタクトホールにおける
接続構造形成上の問題点について説明する。
ルを充填する金属接続構造の形成技術についても、製造
工程の安定性や再現性、半導体装置としての実用上の信
頼性確保の問題等が顕在化している。次に図６、図７を
用いて、従来の半導体装置のコンタクトホールにおける
接続構造形成上の問題点について説明する。
【０００５】図６（ａ）に示すように、例えば、Ｐ型の
シリコン基板１において、素子領域を互いに絶縁分離す
るトレンチを半導体基板に形成し、ＳｉＯ2 等の絶縁膜
を埋め込み平坦化加工することにより素子分離領域３を
形成する。前記素子領域の表面に形成されるＮ型導電層
２は、例えば、Ｎチャネル型ＭＯＳトランジスタのソー
ス・ドレイン領域や、基板バイアス用のＮウエル等とし
て用いられる。
シリコン基板１において、素子領域を互いに絶縁分離す
るトレンチを半導体基板に形成し、ＳｉＯ2 等の絶縁膜
を埋め込み平坦化加工することにより素子分離領域３を
形成する。前記素子領域の表面に形成されるＮ型導電層
２は、例えば、Ｎチャネル型ＭＯＳトランジスタのソー
ス・ドレイン領域や、基板バイアス用のＮウエル等とし
て用いられる。
【０００６】さらに、シリコン基板上の絶縁膜４にコン
タクトホール５を開口し、引き続き図６（ｂ）に示すよ
うに薄いバリアメタル層１７を堆積した後、コンタクト
ホールを完全に埋め込むように厚い金属充填材７を堆積
する。バリアメタル層１７の材料としては、従来、Ｔｉ
Ｎ又はＴｉＷが使用されてきた。
タクトホール５を開口し、引き続き図６（ｂ）に示すよ
うに薄いバリアメタル層１７を堆積した後、コンタクト
ホールを完全に埋め込むように厚い金属充填材７を堆積
する。バリアメタル層１７の材料としては、従来、Ｔｉ
Ｎ又はＴｉＷが使用されてきた。
【０００７】次に図７（ｃ）に示すように、絶縁膜４の
上に堆積した過剰の金属充填材７を除去し、コンタクト
ホール５の内部に金属充填材７を残留させる。引き続き
図７（ｄ）に示すように、金属充填材７が満たされたコ
ンタクトホールの上に金属配線１０をパターン形成し、
この金属配線１０と自己整合的にバリアメタル層１７を
エッチング除去することにより、コンタクトホール５の
内部にＮ型導電層２と金属配線１０との接続構造が形成
される。しかし、従来の接続構造には、次のような製造
工程上の制約や使用上の問題点が含まれている。
上に堆積した過剰の金属充填材７を除去し、コンタクト
ホール５の内部に金属充填材７を残留させる。引き続き
図７（ｄ）に示すように、金属充填材７が満たされたコ
ンタクトホールの上に金属配線１０をパターン形成し、
この金属配線１０と自己整合的にバリアメタル層１７を
エッチング除去することにより、コンタクトホール５の
内部にＮ型導電層２と金属配線１０との接続構造が形成
される。しかし、従来の接続構造には、次のような製造
工程上の制約や使用上の問題点が含まれている。
【０００８】すなわち、製造工程上の制約として、従来
バリアメタル層として一般に使用されてきたＴｉＮ、又
はＴｉＷ等の合金層は、耐熱温度が６００℃程度にとど
まり、例えば、タングステン（Ｗ）のような耐熱性の高
い金属充填材７を用いても、６００℃以上の熱処理を加
えれば、前記金属充填材７とＮ型導電層３との間で反応
を生じ、Ｎ型導電層３とバリアメタル層１７との間の電
気的接続特性が劣化する。
バリアメタル層として一般に使用されてきたＴｉＮ、又
はＴｉＷ等の合金層は、耐熱温度が６００℃程度にとど
まり、例えば、タングステン（Ｗ）のような耐熱性の高
い金属充填材７を用いても、６００℃以上の熱処理を加
えれば、前記金属充填材７とＮ型導電層３との間で反応
を生じ、Ｎ型導電層３とバリアメタル層１７との間の電
気的接続特性が劣化する。
【０００９】Ｎ型導電層３はＰ型シリコン基板、又はＰ
ウエル上に形成され、シリコン基板との間はＰＮ接合に
より分離される。前記接続構造が形成された後６００℃
以上の熱処理が加わり、金属充填材７とＮ型導電層３と
の間で局部的な反応が生起すれば、金属性のスパイク状
反応生成物が前記ＰＮ接合面に到達し、ＰＮ接合の分離
特性を低下させ、半導体装置の短絡不良を生じる原因と
なる。
ウエル上に形成され、シリコン基板との間はＰＮ接合に
より分離される。前記接続構造が形成された後６００℃
以上の熱処理が加わり、金属充填材７とＮ型導電層３と
の間で局部的な反応が生起すれば、金属性のスパイク状
反応生成物が前記ＰＮ接合面に到達し、ＰＮ接合の分離
特性を低下させ、半導体装置の短絡不良を生じる原因と
なる。
【００１０】また、使用上の問題点として、使用状態で
半導体装置の金属配線に流れる電流密度の値には、エレ
クトロマイグレーションによる上限値が存在することが
知られている。すなわち、一般に金属を流れる電流密度
が一定値を越えれば、電流に起因した金属原子の移動
（マイグレーション）を生じ、電気抵抗の増加や断線不
良が発生する。
半導体装置の金属配線に流れる電流密度の値には、エレ
クトロマイグレーションによる上限値が存在することが
知られている。すなわち、一般に金属を流れる電流密度
が一定値を越えれば、電流に起因した金属原子の移動
（マイグレーション）を生じ、電気抵抗の増加や断線不
良が発生する。
【００１１】このような問題は、特に異種材料の接続面
で顕著に生じることから、前記エレクトロマイグレーシ
ョンの問題は、異種の材料が互いに接続され、かつ、電
流集中を生じ易いコンタクトホール５の接続構造で発生
することが多い。
で顕著に生じることから、前記エレクトロマイグレーシ
ョンの問題は、異種の材料が互いに接続され、かつ、電
流集中を生じ易いコンタクトホール５の接続構造で発生
することが多い。
【００１２】従来、エレクトロマイグレーションを回避
するため、例えばバリアメタル層１７としてＴｉＮ膜、
金属充填材７としてＷを用いる場合、使用状態において
コンタクトホール５を流れる平均電流密度を１ｍＡ／μ
ｍ2 以下に制限しなければ、半導体装置の信頼性が確保
されないという問題があった。
するため、例えばバリアメタル層１７としてＴｉＮ膜、
金属充填材７としてＷを用いる場合、使用状態において
コンタクトホール５を流れる平均電流密度を１ｍＡ／μ
ｍ2 以下に制限しなければ、半導体装置の信頼性が確保
されないという問題があった。
【００１３】先にのべたように、これらの問題の一因
は、バリアメタル層１７と金属充填材７とが、異種の金
属及びその合金層で構成されることにある。すなわち、
異種の金属原子の間では、それぞれの構成元素に関し、
接続界面において大きな原子密度勾配を生じることにな
り、特に高温側において、前記接続界面に生じる構成元
素の相互拡散を回避することができない。前記エレクト
ロマイグレーションもまた拡散現象と密接に関連するた
め、比較的低温において上記電気的接続特性の劣化や半
導体装置の信頼性の低下を生じることになる。
は、バリアメタル層１７と金属充填材７とが、異種の金
属及びその合金層で構成されることにある。すなわち、
異種の金属原子の間では、それぞれの構成元素に関し、
接続界面において大きな原子密度勾配を生じることにな
り、特に高温側において、前記接続界面に生じる構成元
素の相互拡散を回避することができない。前記エレクト
ロマイグレーションもまた拡散現象と密接に関連するた
め、比較的低温において上記電気的接続特性の劣化や半
導体装置の信頼性の低下を生じることになる。
【００１４】
【発明が解決しようとする課題】上記したように、従来
の微細なコンタクトホールを充填する金属接続構造の形
成工程では、バリアメタル層とコンタクトホールを埋め
込む金属充填材とが異種の金属及びその合金層で構成さ
れるため、比較的低温において上記電気的接続特性の劣
化や半導体装置の信頼性の低下を生じるという問題があ
った。
の微細なコンタクトホールを充填する金属接続構造の形
成工程では、バリアメタル層とコンタクトホールを埋め
込む金属充填材とが異種の金属及びその合金層で構成さ
れるため、比較的低温において上記電気的接続特性の劣
化や半導体装置の信頼性の低下を生じるという問題があ
った。
【００１５】本発明は上記の問題点を解決すべくなされ
たもので、コンタクトホールを充填する金属接続構造の
形成後の高温熱処理に対して、電気的に安定な接続特性
を示し、かつ、使用状態において高い信頼性を示す接続
構造を用いた半導体装置とその製造方法を提供すること
を目的とする。
たもので、コンタクトホールを充填する金属接続構造の
形成後の高温熱処理に対して、電気的に安定な接続特性
を示し、かつ、使用状態において高い信頼性を示す接続
構造を用いた半導体装置とその製造方法を提供すること
を目的とする。
【００１６】
【課題を解決するための手段】本発明の半導体装置とそ
の製造方法は、半導体基板上の導電層と金属配線とを接
続するための、金属充填材が埋め込まれたコンタクトホ
ールにおいて、金属充填材と導電層との間に、金属充填
材と同種金属の窒化物層からなるバリアメタル層を配置
することを特徴とする。また、前記バリアメタル層と導
電層との間に、導電層の構成材料であるシリコンを含む
シリサイド（金属珪化物）層からなるバリアメタル層
を、さらに配置することを特徴とする。
の製造方法は、半導体基板上の導電層と金属配線とを接
続するための、金属充填材が埋め込まれたコンタクトホ
ールにおいて、金属充填材と導電層との間に、金属充填
材と同種金属の窒化物層からなるバリアメタル層を配置
することを特徴とする。また、前記バリアメタル層と導
電層との間に、導電層の構成材料であるシリコンを含む
シリサイド（金属珪化物）層からなるバリアメタル層
を、さらに配置することを特徴とする。
【００１７】具体的には本発明の半導体装置は、半導体
基板上に形成された導電層と、半導体基板表面を覆う絶
縁膜と、この絶縁膜に形成されたコンタクトホールと、
コンタクトホールを充填する金属充填材と、この金属充
填材を介して前記導電層に接続される絶縁膜上の配線と
を具備し、少なくとも前記金属充填材と導電層との間
に、金属充填材に含まれる金属と同種の金属を含む金属
窒化物層を備えることを特徴とする。
基板上に形成された導電層と、半導体基板表面を覆う絶
縁膜と、この絶縁膜に形成されたコンタクトホールと、
コンタクトホールを充填する金属充填材と、この金属充
填材を介して前記導電層に接続される絶縁膜上の配線と
を具備し、少なくとも前記金属充填材と導電層との間
に、金属充填材に含まれる金属と同種の金属を含む金属
窒化物層を備えることを特徴とする。
【００１８】好ましくは前記金属充填材は、タングステ
ン、又はその合金、すなわちタングステン−銅、タング
ステン−チタン、タングステン−ニオブ等のタングステ
ンを主体とする合金であることを特徴とする。
ン、又はその合金、すなわちタングステン−銅、タング
ステン−チタン、タングステン−ニオブ等のタングステ
ンを主体とする合金であることを特徴とする。
【００１９】また、好ましくは前記金属窒化物層は、金
属充填材に隣接して金属充填材と導電層との間に形成さ
れ、さらに、金属珪化物層が導電層に隣接して前記金属
窒化物層と導電層との間に形成されることを特徴とす
る。
属充填材に隣接して金属充填材と導電層との間に形成さ
れ、さらに、金属珪化物層が導電層に隣接して前記金属
窒化物層と導電層との間に形成されることを特徴とす
る。
【００２０】本発明の半導体装置の製造方法は、半導体
基板上に導電層を形成し、前記半導体基板上に絶縁膜を
さらに形成し、この絶縁膜に前記導電層に達するコンタ
クトホールを形成する工程と、コンタクトホールの少な
くとも底面に金属窒化物層を形成する工程と、この金属
窒化物層に含まれる金属と同種の金属を含む金属充填材
を前記金属窒化物層上に堆積し、コンタクトホールを充
填する工程と、絶縁層の上部表面に堆積した過剰の前記
金属充填材を除去する工程とを含むことを特徴とする。
基板上に導電層を形成し、前記半導体基板上に絶縁膜を
さらに形成し、この絶縁膜に前記導電層に達するコンタ
クトホールを形成する工程と、コンタクトホールの少な
くとも底面に金属窒化物層を形成する工程と、この金属
窒化物層に含まれる金属と同種の金属を含む金属充填材
を前記金属窒化物層上に堆積し、コンタクトホールを充
填する工程と、絶縁層の上部表面に堆積した過剰の前記
金属充填材を除去する工程とを含むことを特徴とする。
【００２１】好ましくは本発明の半導体装置の製造方法
は、コンタクトホールを形成する工程の後、前記導電層
の表面に金属珪化物層を形成する工程が含まれることを
特徴とする。
は、コンタクトホールを形成する工程の後、前記導電層
の表面に金属珪化物層を形成する工程が含まれることを
特徴とする。
【００２２】また好ましくは本発明の半導体装置の製造
方法は、前記コンタクトホール底面に金属窒化物層を形
成した後、熱処理を行うことにより前記導電層の表面
に、金属珪化物層を形成することを特徴とする。
方法は、前記コンタクトホール底面に金属窒化物層を形
成した後、熱処理を行うことにより前記導電層の表面
に、金属珪化物層を形成することを特徴とする。
【００２３】また好ましくは前記金属窒化物層の原子組
成比は、金属６に対して窒素が４以下の割合であること
を特徴とする。また好ましくは金属窒化物層を形成する
金属と同種の金属を含む金属充填材は、タングステン、
又はその合金、すなわちタングステン−銅、タングステ
ン−チタン、タングステン−ニオブ等のタングステンを
主体とする合金であることを特徴とする。
成比は、金属６に対して窒素が４以下の割合であること
を特徴とする。また好ましくは金属窒化物層を形成する
金属と同種の金属を含む金属充填材は、タングステン、
又はその合金、すなわちタングステン−銅、タングステ
ン−チタン、タングステン−ニオブ等のタングステンを
主体とする合金であることを特徴とする。
【００２４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態の半導体装置とその製造方法を示す断面図であ
る。Ｐ型シリコン基板（又はシリコン基板上に形成され
たＰウエル）１に対して、シリコンのＲＩＥ(Reactive
Ion Etching)を用いて素子領域を分離するトレンチを形
成する。続いて前記トレンチを埋め込むようにＣＶＤ(C
hemical Vapor Deposition) 法によるＳｉＯ2 膜３を堆
積し、通常のＣＭＰ(Chemical Mechanical Polishing)
法を用いて表面を平坦化することにより、素子分離領域
３を形成する。
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態の半導体装置とその製造方法を示す断面図であ
る。Ｐ型シリコン基板（又はシリコン基板上に形成され
たＰウエル）１に対して、シリコンのＲＩＥ(Reactive
Ion Etching)を用いて素子領域を分離するトレンチを形
成する。続いて前記トレンチを埋め込むようにＣＶＤ(C
hemical Vapor Deposition) 法によるＳｉＯ2 膜３を堆
積し、通常のＣＭＰ(Chemical Mechanical Polishing)
法を用いて表面を平坦化することにより、素子分離領域
３を形成する。
【００２５】次に、シリコン基板１の素子領域に、ＭＯ
Ｓトランジスタ等の素子が形成される。図１には、こう
して形成される素子において、特に基板にＡｓ等のドナ
ー不純物をイオン注入することで得られたＮ型導電層２
が示されており、このＮ型導電層２はＮチャネル型ＭＯ
Ｓトランジスタのソース・ドレイン領域や基板バイアス
用のＮウエル等として用いられる。
Ｓトランジスタ等の素子が形成される。図１には、こう
して形成される素子において、特に基板にＡｓ等のドナ
ー不純物をイオン注入することで得られたＮ型導電層２
が示されており、このＮ型導電層２はＮチャネル型ＭＯ
Ｓトランジスタのソース・ドレイン領域や基板バイアス
用のＮウエル等として用いられる。
【００２６】次に、再びＣＶＤ法を用いてＳｉＯ2 から
なる絶縁膜４を堆積し、ＳｉＯ2 膜に対するＲＩＥ条件
を用いて、選択的に前記絶縁膜４を異方性エッチングす
ることにより、前記Ｎ型導電層２に達するコンタクトホ
ール５を形成する。
なる絶縁膜４を堆積し、ＳｉＯ2 膜に対するＲＩＥ条件
を用いて、選択的に前記絶縁膜４を異方性エッチングす
ることにより、前記Ｎ型導電層２に達するコンタクトホ
ール５を形成する。
【００２７】次に、スパッタ法を用いて、コンタクトホ
ール５の内面を含む前記工程後の半導体基板全面に、厚
さ４０ｎｍのタングステン窒化膜（ＷＮ膜）からなる金
属窒化物層６をバリアメタル層として形成する。
ール５の内面を含む前記工程後の半導体基板全面に、厚
さ４０ｎｍのタングステン窒化膜（ＷＮ膜）からなる金
属窒化物層６をバリアメタル層として形成する。
【００２８】ＷＮ膜のスパッタは、ターゲットとしてＷ
を用い、圧力１．５ｍＴｏｒｒの窒素とアルゴンの混合
ガス雰囲気中で基板温度２００℃の条件で行った。前記
スパッタ条件の詳細は、ＳＩＭＳ(Secondary Ion Mass
Spectroscopy) の分析結果と対比してＷＮ膜のＷとＮの
原子組成比が化学量論的に安定な１：１となるように定
めた。
を用い、圧力１．５ｍＴｏｒｒの窒素とアルゴンの混合
ガス雰囲気中で基板温度２００℃の条件で行った。前記
スパッタ条件の詳細は、ＳＩＭＳ(Secondary Ion Mass
Spectroscopy) の分析結果と対比してＷＮ膜のＷとＮの
原子組成比が化学量論的に安定な１：１となるように定
めた。
【００２９】引き続きスパッタ条件を基板温度２００
℃、圧力２ｍＴｏｒｒのアルゴンガス雰囲気とし、コン
タクトホール５が充填される膜厚で、Ｗからなる金属充
填材７を堆積し、図１に示す断面構造を形成した。その
後図７（ｃ）、図７（ｄ）の説明と同様にして、コンタ
クトホール５に埋め込まれた金属充填剤７の平坦化、及
びＮ型導電層２に接続される金属配線１０パターン形成
を行った。
℃、圧力２ｍＴｏｒｒのアルゴンガス雰囲気とし、コン
タクトホール５が充填される膜厚で、Ｗからなる金属充
填材７を堆積し、図１に示す断面構造を形成した。その
後図７（ｃ）、図７（ｄ）の説明と同様にして、コンタ
クトホール５に埋め込まれた金属充填剤７の平坦化、及
びＮ型導電層２に接続される金属配線１０パターン形成
を行った。
【００３０】第１の実施の形態において、ＷＮ膜からな
る金属窒化物層６とＷからなる金属充填材７とで形成さ
れたコンタクトホールの接続構造の耐熱性を確認するた
め、金属配線１０の材料として耐熱性の高いＷを用いた
テストサンプルを作成した。
る金属窒化物層６とＷからなる金属充填材７とで形成さ
れたコンタクトホールの接続構造の耐熱性を確認するた
め、金属配線１０の材料として耐熱性の高いＷを用いた
テストサンプルを作成した。
【００３１】ＷＮ膜からなる金属窒化物層６を備えた第
１の実施の形態のテストサンプルと、ＴｉＮ、又はＴｉ
Ｗ等のバリアメタル層１７を用いて同様に作成した従来
法のテストサンプルとの耐熱性を比較したところ、従来
法のテストサンプルでは、金属充填材７及び金属配線１
０としてＷを用いても、約６００℃で金属充填材７とＮ
型導電層３との間で反応を生じ、Ｎ型導電層３とバリア
メタル層１７との間で電気的接続特性の劣化（コンタク
ト抵抗の増加）が発生したが、第１の実施の形態のテス
トサンプルでは８００℃の熱処理を行ってもコンタクト
抵抗の増加やＰＮ接合の劣化は発生しなかつた。
１の実施の形態のテストサンプルと、ＴｉＮ、又はＴｉ
Ｗ等のバリアメタル層１７を用いて同様に作成した従来
法のテストサンプルとの耐熱性を比較したところ、従来
法のテストサンプルでは、金属充填材７及び金属配線１
０としてＷを用いても、約６００℃で金属充填材７とＮ
型導電層３との間で反応を生じ、Ｎ型導電層３とバリア
メタル層１７との間で電気的接続特性の劣化（コンタク
ト抵抗の増加）が発生したが、第１の実施の形態のテス
トサンプルでは８００℃の熱処理を行ってもコンタクト
抵抗の増加やＰＮ接合の劣化は発生しなかつた。
【００３２】また、第１の実施の形態において、ＷＮ膜
からなる金属窒化物層６とＷからなる金属充填材７とで
形成された接続構造を実使用状態の半導体装置に用いる
場合、金属配線１０の材料としてＳｉを含有するＡｌ、
又はＳｉとＣｕとを含有するＡｌを用いたが、前記接続
構造の耐熱性の向上に対応して、実使用状態における半
導体装置の信頼性が大幅に向上することが確認された。
からなる金属窒化物層６とＷからなる金属充填材７とで
形成された接続構造を実使用状態の半導体装置に用いる
場合、金属配線１０の材料としてＳｉを含有するＡｌ、
又はＳｉとＣｕとを含有するＡｌを用いたが、前記接続
構造の耐熱性の向上に対応して、実使用状態における半
導体装置の信頼性が大幅に向上することが確認された。
【００３３】このように安定性の高い接続構造が得られ
た理由は、金属窒化物層６と金属充填材７とが同種金属
Ｗを共有し、かつ、金属窒化物層６を構成するＷＮ膜が
化学量論的に安定な１：１の原子組成比を有するため、
金属元素の拡散が生じ難く、安定な接続特性が得られた
ためである。
た理由は、金属窒化物層６と金属充填材７とが同種金属
Ｗを共有し、かつ、金属窒化物層６を構成するＷＮ膜が
化学量論的に安定な１：１の原子組成比を有するため、
金属元素の拡散が生じ難く、安定な接続特性が得られた
ためである。
【００３４】なお、金属充填材７としては、純タングス
テンに限らず、タングステン−銅、タングステン−チタ
ン、タングステン−ニオブ等のタングステンを主体とす
る合金であっても同様の効果を得ることができる。
テンに限らず、タングステン−銅、タングステン−チタ
ン、タングステン−ニオブ等のタングステンを主体とす
る合金であっても同様の効果を得ることができる。
【００３５】次に、図２に基づき本発明の第２の実施の
形態について説明する。図２において、ＳｉＯ2 からな
る絶縁膜４をシリコン基板１の上に堆積し、コンタクト
ホール５を形成するまでの工程は第１の実施の形態と同
様である。
形態について説明する。図２において、ＳｉＯ2 からな
る絶縁膜４をシリコン基板１の上に堆積し、コンタクト
ホール５を形成するまでの工程は第１の実施の形態と同
様である。
【００３６】次にコンタクトホール５の底面に露出した
Ｎ型導電層２の上に、金属珪化物層８として厚さ１５ｎ
ｍのＴｉＳｉ2 膜を形成する。図２ではスパッタ法を用
いてＴｉをＮ型導電層２の上に形成し、５５０℃、２０
分の熱処理を行ってＮ型導電層２のシリコンと反応さ
せ、ＴｉＳｉ2 とする例が示されている。このとき、絶
縁膜４に形成されたコンタクトホール５の内面と絶縁膜
４の上面とを覆うＴｉはエッチングにより除去される。
Ｎ型導電層２の上に、金属珪化物層８として厚さ１５ｎ
ｍのＴｉＳｉ2 膜を形成する。図２ではスパッタ法を用
いてＴｉをＮ型導電層２の上に形成し、５５０℃、２０
分の熱処理を行ってＮ型導電層２のシリコンと反応さ
せ、ＴｉＳｉ2 とする例が示されている。このとき、絶
縁膜４に形成されたコンタクトホール５の内面と絶縁膜
４の上面とを覆うＴｉはエッチングにより除去される。
【００３７】次に、第１の実施の形態と同様に、原子組
成比１：１のＷＮ膜からなる厚さ４０ｎｍの金属窒化物
層６と、厚いＷからなる金属充填材７とをスパッタ法を
用いて堆積し、コンタクトホール５の外部の金属充填材
７をＣＭＰ法を用いて平坦化加工することにより除去し
た後、金属配線１０（図７（ｄ）参照）をパターン形成
する。
成比１：１のＷＮ膜からなる厚さ４０ｎｍの金属窒化物
層６と、厚いＷからなる金属充填材７とをスパッタ法を
用いて堆積し、コンタクトホール５の外部の金属充填材
７をＣＭＰ法を用いて平坦化加工することにより除去し
た後、金属配線１０（図７（ｄ）参照）をパターン形成
する。
【００３８】第２の実施の形態においては、金属窒化物
層６とＮ型導電層２との界面に熱処理により生じたＴｉ
Ｓｉ2 膜からなる金属珪化物層８が形成されるため、特
にＮ型導電層とのコンタクト抵抗が低い良好な接続構造
を得ることができる。
層６とＮ型導電層２との界面に熱処理により生じたＴｉ
Ｓｉ2 膜からなる金属珪化物層８が形成されるため、特
にＮ型導電層とのコンタクト抵抗が低い良好な接続構造
を得ることができる。
【００３９】また、金属配線１０の材料としてＷを用い
たテストサンプルにより、第２の実施の形態の接続構造
は、第１の実施の形態と同様に８００℃以上の耐熱性を
有することが確認された。
たテストサンプルにより、第２の実施の形態の接続構造
は、第１の実施の形態と同様に８００℃以上の耐熱性を
有することが確認された。
【００４０】また、第２の実施の形態の接続構造を実使
用状態の半導体装置に用いる場合、金属配線１０の材料
としてＳｉを含有するＡｌ、又はＳｉとＣｕとを含有す
るＡｌを用いたが、前記接続構造の耐熱性の向上に対応
して、実使用状態における半導体装置の大幅な信頼性の
向上を達成することができた。
用状態の半導体装置に用いる場合、金属配線１０の材料
としてＳｉを含有するＡｌ、又はＳｉとＣｕとを含有す
るＡｌを用いたが、前記接続構造の耐熱性の向上に対応
して、実使用状態における半導体装置の大幅な信頼性の
向上を達成することができた。
【００４１】このように安定性の高い接続構造が得られ
た理由は、金属窒化物層６と金属充填材７とが同種金属
Ｗを共有し、金属窒化物層６を構成するＷＮ膜が化学量
論的に安定な１：１の原子組成比を有し、かつ、導電層
２と金属珪化物層８とが同種元素Ｓｉを共有するため、
金属充填材７からのＷの拡散とＮ型導電層２からのＳｉ
の拡散が、それぞれ金属窒化物層６と金属珪化物層８に
より阻止され、安定な接続特性が得られたためである。
た理由は、金属窒化物層６と金属充填材７とが同種金属
Ｗを共有し、金属窒化物層６を構成するＷＮ膜が化学量
論的に安定な１：１の原子組成比を有し、かつ、導電層
２と金属珪化物層８とが同種元素Ｓｉを共有するため、
金属充填材７からのＷの拡散とＮ型導電層２からのＳｉ
の拡散が、それぞれ金属窒化物層６と金属珪化物層８に
より阻止され、安定な接続特性が得られたためである。
【００４２】なお、第２の実施の形態において、ＷＮ膜
とＴｉＳｉ2 膜との界面では互いに異種の元素が隣接す
ることになるが、Ｓｉとの熱処理反応により生じたＴｉ
Ｓｉ2 膜の化学的結合は極めて強固であるため、この間
で成分元素の相互拡散を生じる恐れはほとんどない。
とＴｉＳｉ2 膜との界面では互いに異種の元素が隣接す
ることになるが、Ｓｉとの熱処理反応により生じたＴｉ
Ｓｉ2 膜の化学的結合は極めて強固であるため、この間
で成分元素の相互拡散を生じる恐れはほとんどない。
【００４３】第２の実施の形態において、金属珪化物層
としてＴｉとＳｉとの反応によるＴｉＳｉ2 膜を用いた
が、ＴｉＳｉ2 をスパッタのターゲットとしてＮ型導電
層２にＴｉＳｉ2 のスパッタ膜を堆積した後、熱処理す
る方法を用いても、同様な接続構造を得ることができ
る。このとき、図２と異なりＴｉＳｉ2 膜は、ＷＮ膜と
共にコンタクトホールの内面を覆う接続構造となる。
としてＴｉとＳｉとの反応によるＴｉＳｉ2 膜を用いた
が、ＴｉＳｉ2 をスパッタのターゲットとしてＮ型導電
層２にＴｉＳｉ2 のスパッタ膜を堆積した後、熱処理す
る方法を用いても、同様な接続構造を得ることができ
る。このとき、図２と異なりＴｉＳｉ2 膜は、ＷＮ膜と
共にコンタクトホールの内面を覆う接続構造となる。
【００４４】次に、図３を用いて本発明の第３の実施の
形態について説明する。図３（ａ）に示す断面構造の形
成までは、第１の実施の形態とほぼ同様な工程を用いる
ことができる。ただし、第３の実施の形態では、ＷＮx
膜（ｘ＜１）からなる金属窒化物層６ａのスパッタ条件
が第１の実施の形態と異なる。
形態について説明する。図３（ａ）に示す断面構造の形
成までは、第１の実施の形態とほぼ同様な工程を用いる
ことができる。ただし、第３の実施の形態では、ＷＮx
膜（ｘ＜１）からなる金属窒化物層６ａのスパッタ条件
が第１の実施の形態と異なる。
【００４５】第３の実施の形態において、ＷＮx 膜（ｘ
＜１）は、（以下のスパッタ条件のご記入とご訂正をお
願いします。）第１の実施の形態と同様ターゲットとし
てＷを用い、圧力１．５ｍＴｏｒｒの窒素とアルゴンの
混合ガス雰囲気中で、基板温度２００℃のスパッタ条件
で、厚さ５０ｎｍとなるように堆積した。このときのス
パッタ条件の詳細は、ＳＩＭＳの分析結果と対比してＷ
Ｎx 膜（ｘ＜１）のＷとＮの原子組成比が７：３となる
ように設定した。
＜１）は、（以下のスパッタ条件のご記入とご訂正をお
願いします。）第１の実施の形態と同様ターゲットとし
てＷを用い、圧力１．５ｍＴｏｒｒの窒素とアルゴンの
混合ガス雰囲気中で、基板温度２００℃のスパッタ条件
で、厚さ５０ｎｍとなるように堆積した。このときのス
パッタ条件の詳細は、ＳＩＭＳの分析結果と対比してＷ
Ｎx 膜（ｘ＜１）のＷとＮの原子組成比が７：３となる
ように設定した。
【００４６】引き続きスパッタ法を用いて、Ｗからなる
金属充填材７をコンタクトホール５を埋め込むように厚
く堆積し、６５０℃、３０分の熱処理を行った。金属窒
化物層６ａはＷを過剰に含む組成比であるため、上記熱
処理により金属窒化物層６ａとＮ型導電層２との界面に
おいて、過剰なＷとＳｉとの反応を生じ、図３（ｂ）に
示すように、厚さ約１５ｎｍのＷＳｉ2 膜からなる金属
珪化物層８ａが形成され、同時に、前記金属珪化物層８
ａに隣接する金属窒化物層６ａの組成が化学量論的に安
定なＷＮに変化する。
金属充填材７をコンタクトホール５を埋め込むように厚
く堆積し、６５０℃、３０分の熱処理を行った。金属窒
化物層６ａはＷを過剰に含む組成比であるため、上記熱
処理により金属窒化物層６ａとＮ型導電層２との界面に
おいて、過剰なＷとＳｉとの反応を生じ、図３（ｂ）に
示すように、厚さ約１５ｎｍのＷＳｉ2 膜からなる金属
珪化物層８ａが形成され、同時に、前記金属珪化物層８
ａに隣接する金属窒化物層６ａの組成が化学量論的に安
定なＷＮに変化する。
【００４７】このとき、Ｎ型導電層２との反応により形
成されたＷＳｉ2 膜は、第２の実施の形態におけるＴｉ
Ｓｉ2 膜と同様、極めて安定な構造となる。第１、第２
の実施の形態と同様なテストサンプルを用いて耐熱性を
評価したところ、８００℃の熱処理に対し、十分な耐熱
性を有することが確認された。
成されたＷＳｉ2 膜は、第２の実施の形態におけるＴｉ
Ｓｉ2 膜と同様、極めて安定な構造となる。第１、第２
の実施の形態と同様なテストサンプルを用いて耐熱性を
評価したところ、８００℃の熱処理に対し、十分な耐熱
性を有することが確認された。
【００４８】また、第３の実施の形態の接続構造を実使
用状態の半導体装置に用いる場合、金属配線１０の材料
としてＳｉを含有するＡｌ、又はＳｉとＣｕとを含有す
るＡｌを用いたが、前記接続構造の耐熱性の向上に対応
して、実使用状態における半導体装置の大幅な信頼性の
向上を達成することができた。
用状態の半導体装置に用いる場合、金属配線１０の材料
としてＳｉを含有するＡｌ、又はＳｉとＣｕとを含有す
るＡｌを用いたが、前記接続構造の耐熱性の向上に対応
して、実使用状態における半導体装置の大幅な信頼性の
向上を達成することができた。
【００４９】このように安定な接続構造が得られた理由
は、金属窒化物層６ａと金属充填材７とが同種金属Ｗを
有し、かつ、ＷＮx 膜（ｘ＜１）からなる金属窒化物層
６ａに含まれる過剰のＷが６５０℃以上の温度での熱処
理によりＮ型導電層２と反応して、前記Ｎ型導電層２と
金属窒化物層６ａとの界面にＷＳｉ2 からなる金属珪化
物層８ａが形成され、同時に金属珪化物層８ａに隣接す
るＷＮx 膜（ｘ＜１）からなる金属窒化物層６ａの組成
が、化学量論的に安定なＷＮに変化することにより、金
属充填材７からのＷの拡散が前記ＷＮに共通に含まれる
金属元素Ｗにより阻止され、また、Ｎ型導電層２からの
Ｓｉの拡散がＷＳｉ2 に共通に含まれるＳｉにより阻止
されたためである。
は、金属窒化物層６ａと金属充填材７とが同種金属Ｗを
有し、かつ、ＷＮx 膜（ｘ＜１）からなる金属窒化物層
６ａに含まれる過剰のＷが６５０℃以上の温度での熱処
理によりＮ型導電層２と反応して、前記Ｎ型導電層２と
金属窒化物層６ａとの界面にＷＳｉ2 からなる金属珪化
物層８ａが形成され、同時に金属珪化物層８ａに隣接す
るＷＮx 膜（ｘ＜１）からなる金属窒化物層６ａの組成
が、化学量論的に安定なＷＮに変化することにより、金
属充填材７からのＷの拡散が前記ＷＮに共通に含まれる
金属元素Ｗにより阻止され、また、Ｎ型導電層２からの
Ｓｉの拡散がＷＳｉ2 に共通に含まれるＳｉにより阻止
されたためである。
【００５０】なお、第３の実施の形態においては、ＷＮ
膜とＷＳｉ2 膜との界面においても同種の金属元素Ｗを
共有しているので、この間で成分元素の相互拡散を生じ
る恐れはない。また、このように優れた接続特性が得ら
れるＷＮx 膜の組成範囲は、ＷＮx 膜（ｘ＜１）のＷと
Ｎの原子組成比が６：４よりもＷの組成比が大きい場合
に有効であることがわかった。
膜とＷＳｉ2 膜との界面においても同種の金属元素Ｗを
共有しているので、この間で成分元素の相互拡散を生じ
る恐れはない。また、このように優れた接続特性が得ら
れるＷＮx 膜の組成範囲は、ＷＮx 膜（ｘ＜１）のＷと
Ｎの原子組成比が６：４よりもＷの組成比が大きい場合
に有効であることがわかった。
【００５１】前記第１乃至第３の実施の形態において
は、Ｐ型シリコン基板（又はシリコン基板上に形成され
たＰウエル）１の素子領域に、Ｎ型導電層２を形成する
場合について説明したが、本発明はこれに限定されるも
のではない。Ｎ型シリコン基板（又はシリコン基板上に
形成されたＮウエル）の素子領域に、Ｐ型導電層を形成
する場合にも、前記第１乃至第３の実施の形態が同様に
適用されることはいうまでもない。
は、Ｐ型シリコン基板（又はシリコン基板上に形成され
たＰウエル）１の素子領域に、Ｎ型導電層２を形成する
場合について説明したが、本発明はこれに限定されるも
のではない。Ｎ型シリコン基板（又はシリコン基板上に
形成されたＮウエル）の素子領域に、Ｐ型導電層を形成
する場合にも、前記第１乃至第３の実施の形態が同様に
適用されることはいうまでもない。
【００５２】次に、図４に基づき本発明の第４の実施の
形態について説明する。第４の実施の形態では、スタッ
ク型キャパシタを用いた１トランジスタ型ＤＲＡＭ (Dy
namic Random Access Memory) セルの製造工程におい
て、ＭＯＳトランジスタのソースと、前記ＭＯＳトラン
ジスタの上に絶縁膜を介して積層されるスタック型キャ
パシタの蓄積ノード電極とを接続するコンタクトホール
に対して、本発明の接続構造を用いた例について説明す
る。
形態について説明する。第４の実施の形態では、スタッ
ク型キャパシタを用いた１トランジスタ型ＤＲＡＭ (Dy
namic Random Access Memory) セルの製造工程におい
て、ＭＯＳトランジスタのソースと、前記ＭＯＳトラン
ジスタの上に絶縁膜を介して積層されるスタック型キャ
パシタの蓄積ノード電極とを接続するコンタクトホール
に対して、本発明の接続構造を用いた例について説明す
る。
【００５３】図４に示すように、Ｐ型シリコン基板（又
はシリコン基板上に形成されたＰウエル）１において、
分離用のトレンチを埋め込むようにＳｉＯ2 膜を堆積し
てシリコン基板１の表面を平坦化することにより、素子
分離領域３が形成される。次にゲート絶縁膜（図示せ
ず）を形成した後、メモリセルアレイのワード線を兼ね
るゲート電極を前記ゲート絶縁膜上に形成し、このゲー
ト電極をマスクとした素子領域へのイオン注入により、
Ｎチャネル型ＭＯＳトランジスタのソース・ドレイン領
域となるＮ型導電層２を形成する。
はシリコン基板上に形成されたＰウエル）１において、
分離用のトレンチを埋め込むようにＳｉＯ2 膜を堆積し
てシリコン基板１の表面を平坦化することにより、素子
分離領域３が形成される。次にゲート絶縁膜（図示せ
ず）を形成した後、メモリセルアレイのワード線を兼ね
るゲート電極を前記ゲート絶縁膜上に形成し、このゲー
ト電極をマスクとした素子領域へのイオン注入により、
Ｎチャネル型ＭＯＳトランジスタのソース・ドレイン領
域となるＮ型導電層２を形成する。
【００５４】図４において、素子分離領域３の上の配線
の断面は、前記ゲート電極と同一構造に形成されたワー
ド線の一部を示している。前記ゲート電極は、ゲート酸
化膜上にポリシリコン９とＷＳｉ2 からなる金属珪化物
層１０とを積層し、ゲート電極としてパターン形成した
後、全面を覆うように窒化膜１１を被覆し、エッチバッ
クすることにより、側面と上面が窒化膜１１で被覆され
た構造にする。
の断面は、前記ゲート電極と同一構造に形成されたワー
ド線の一部を示している。前記ゲート電極は、ゲート酸
化膜上にポリシリコン９とＷＳｉ2 からなる金属珪化物
層１０とを積層し、ゲート電極としてパターン形成した
後、全面を覆うように窒化膜１１を被覆し、エッチバッ
クすることにより、側面と上面が窒化膜１１で被覆され
た構造にする。
【００５５】次に、ゲート電極を埋め込むように、Ｓｉ
Ｏ2 からなるシリコン酸化膜４ａを堆積し、窒化膜１１
をストッパーとしてＣＭＰ研磨することにより、表面を
平坦化する。ソース・ドレイン領域２との接続部におけ
るシリコン酸化膜４ａを除去し、除去部分を埋め込むよ
うにポリシリコン１２を堆積し、窒化膜１１とシリコン
酸化膜４ａとをストッパーとしてＣＭＰ研磨することに
より、導電性のポリシリコン１２からなるソース・ドレ
イン領域２との接続部を形成する。
Ｏ2 からなるシリコン酸化膜４ａを堆積し、窒化膜１１
をストッパーとしてＣＭＰ研磨することにより、表面を
平坦化する。ソース・ドレイン領域２との接続部におけ
るシリコン酸化膜４ａを除去し、除去部分を埋め込むよ
うにポリシリコン１２を堆積し、窒化膜１１とシリコン
酸化膜４ａとをストッパーとしてＣＭＰ研磨することに
より、導電性のポリシリコン１２からなるソース・ドレ
イン領域２との接続部を形成する。
【００５６】次に全面に絶縁膜４を堆積し、導電性ポリ
シリコン１２に達する第１のコンタクトホールを形成す
る。なお、図４の中央部における前記第１のコンタクト
ホールが接続されない導電性ポリシリコン１２は、ビッ
ト線との接続（図示せず）に使用される。
シリコン１２に達する第１のコンタクトホールを形成す
る。なお、図４の中央部における前記第１のコンタクト
ホールが接続されない導電性ポリシリコン１２は、ビッ
ト線との接続（図示せず）に使用される。
【００５７】次に、スパッタ法を用いて、ＷＳｉ2 から
なる金属珪化物層８ａと、化学量論的に安定な原子組成
比１：１のＷＮからなる金属窒化物層６と、Ｗからなる
金属充填材７とを逐次堆積する。このとき、ＷＳｉ2 の
スパッタはタングステンシリサイドのターゲットを用
い、圧力２ｍＴｏｒｒのアルゴン雰囲気中で基板温度１
５０℃として行った。
なる金属珪化物層８ａと、化学量論的に安定な原子組成
比１：１のＷＮからなる金属窒化物層６と、Ｗからなる
金属充填材７とを逐次堆積する。このとき、ＷＳｉ2 の
スパッタはタングステンシリサイドのターゲットを用
い、圧力２ｍＴｏｒｒのアルゴン雰囲気中で基板温度１
５０℃として行った。
【００５８】次に、ＣＭＰ研磨により絶縁膜４の上に堆
積した金属充填材７と、金属窒化物層６と、金属珪化物
層８ａとを除去し、第１のコンタクトホールの内部を満
たす本発明の接続構造７、６、８ａを形成した。
積した金属充填材７と、金属窒化物層６と、金属珪化物
層８ａとを除去し、第１のコンタクトホールの内部を満
たす本発明の接続構造７、６、８ａを形成した。
【００５９】次に、ＳｉＯ2 からなる絶縁膜１３を堆積
し、この絶縁膜１３に前記接続構造７、６、８ａに達す
る第２のコンタクトホールを前記第１のコンタクトホー
ルの上に重ねて形成し、全面にスタック型キャパシタの
蓄積ノード電極１４となる第１の耐熱性金属膜を堆積す
る。この工程で、前記蓄積ノード電極１４は、本発明の
接続構造７、６、８ａと前記導電性ポリシリコン１２と
を介して、ＭＯＳトランジスタのソース領域であるＮ型
導電層２に接続される。
し、この絶縁膜１３に前記接続構造７、６、８ａに達す
る第２のコンタクトホールを前記第１のコンタクトホー
ルの上に重ねて形成し、全面にスタック型キャパシタの
蓄積ノード電極１４となる第１の耐熱性金属膜を堆積す
る。この工程で、前記蓄積ノード電極１４は、本発明の
接続構造７、６、８ａと前記導電性ポリシリコン１２と
を介して、ＭＯＳトランジスタのソース領域であるＮ型
導電層２に接続される。
【００６０】具体的には第１の耐熱性金属膜により覆わ
れた第２のコンタクトホールの内部が、ＳＯＧ(Spin On
Glass) 膜（図示せず）で埋められ、絶縁膜１３の上の
第１の耐熱性金属膜をストッパーとしてＣＭＰ研磨し、
表面を平坦化することにより、前記ＳＯＧ膜を第２のコ
ンタクトホールの凹部にのみ残留させる。この凹部のＳ
ＯＧ膜をマスクとして絶縁膜１３の上に露出した第１の
耐熱性金属膜をエッチング除去することにより、第２の
コンタクトホールの内面を覆う第１の耐熱性金属膜から
なる蓄積ノード電極１４を形成する。
れた第２のコンタクトホールの内部が、ＳＯＧ(Spin On
Glass) 膜（図示せず）で埋められ、絶縁膜１３の上の
第１の耐熱性金属膜をストッパーとしてＣＭＰ研磨し、
表面を平坦化することにより、前記ＳＯＧ膜を第２のコ
ンタクトホールの凹部にのみ残留させる。この凹部のＳ
ＯＧ膜をマスクとして絶縁膜１３の上に露出した第１の
耐熱性金属膜をエッチング除去することにより、第２の
コンタクトホールの内面を覆う第１の耐熱性金属膜から
なる蓄積ノード電極１４を形成する。
【００６１】次に、前記ＳＯＧ膜を除去した後、スタッ
ク型キャパシタの誘電膜として高誘体膜１５をスパッタ
法を用いて全面に堆積する。さらにスタック型キャパシ
タのプレート電極１６となる第２の耐熱性金属膜をパタ
ーン形成することにより、ＤＲＡＭのメモリセルの構造
を完成する。
ク型キャパシタの誘電膜として高誘体膜１５をスパッタ
法を用いて全面に堆積する。さらにスタック型キャパシ
タのプレート電極１６となる第２の耐熱性金属膜をパタ
ーン形成することにより、ＤＲＡＭのメモリセルの構造
を完成する。
【００６２】上記第４の実施の形態では、このようにメ
モリセルの構造が完成した後、高誘電体膜１５の電気的
特性を向上させるため、７５０℃の高温熱処理を行って
前記高誘電体膜１５の結晶化を促進することが必要とな
る。
モリセルの構造が完成した後、高誘電体膜１５の電気的
特性を向上させるため、７５０℃の高温熱処理を行って
前記高誘電体膜１５の結晶化を促進することが必要とな
る。
【００６３】このとき、第１のコンタクトホールの金属
充填材として耐熱性に優れたＷを用いても、バリアメタ
ル層として従来のＴｉＮ膜またはＴｉＷ膜を用いれば、
６００℃以上で導電性ポリシリコン１２、及びＭＯＳト
ランジスタのソース領域２の内部に合金反応が進行し、
リーク電流の発生や短絡不良の原因となるため、従来、
スタック型キャパシタの誘電膜として高誘電体膜を用い
ることは極めて困難であった。
充填材として耐熱性に優れたＷを用いても、バリアメタ
ル層として従来のＴｉＮ膜またはＴｉＷ膜を用いれば、
６００℃以上で導電性ポリシリコン１２、及びＭＯＳト
ランジスタのソース領域２の内部に合金反応が進行し、
リーク電流の発生や短絡不良の原因となるため、従来、
スタック型キャパシタの誘電膜として高誘電体膜を用い
ることは極めて困難であった。
【００６４】しかし、Ｗからなる金属充填材７と、ＷＮ
からなる金属窒化物層６と、ＷＳｉ2 からなる金属珪化
物層８ａとから構成される本発明の接続構造を用いれ
ば、耐熱性が８００℃以上に達するため、接続構造形成
後の７５０℃の高温熱処理に十分に耐えることができ
る。このため、微小な占有面積で大きな蓄積容量を示す
高誘電体膜を備えたスタック型キャパシタが、高い歩留
まりで得られるようになり、ＤＲＡＭの高集積化と信頼
性の向上に大きく寄与することができた。
からなる金属窒化物層６と、ＷＳｉ2 からなる金属珪化
物層８ａとから構成される本発明の接続構造を用いれ
ば、耐熱性が８００℃以上に達するため、接続構造形成
後の７５０℃の高温熱処理に十分に耐えることができ
る。このため、微小な占有面積で大きな蓄積容量を示す
高誘電体膜を備えたスタック型キャパシタが、高い歩留
まりで得られるようになり、ＤＲＡＭの高集積化と信頼
性の向上に大きく寄与することができた。
【００６５】なお、上記高温の熱処理において、ゲート
電極は、ポリシリコン９とＷＳｉ2からなる金属珪化物
層１０との積層構造からなり、また、キャパシタの蓄積
ノード電極１４とプレート電極１６を構成する第１、第
２の耐熱性金属膜の材料は例えばＲｕ膜が使用されるた
め、それぞれ、前記高温熱処理において十分な耐熱性が
確保される。
電極は、ポリシリコン９とＷＳｉ2からなる金属珪化物
層１０との積層構造からなり、また、キャパシタの蓄積
ノード電極１４とプレート電極１６を構成する第１、第
２の耐熱性金属膜の材料は例えばＲｕ膜が使用されるた
め、それぞれ、前記高温熱処理において十分な耐熱性が
確保される。
【００６６】次に、図５に基づき本発明の第５の実施の
形態について説明する。第５の実施の形態では、論理集
積回路における配線との接続部分に本発明のコンタクト
ホールを満たす接続構造を用いた例についてのべる。
形態について説明する。第５の実施の形態では、論理集
積回路における配線との接続部分に本発明のコンタクト
ホールを満たす接続構造を用いた例についてのべる。
【００６７】図５において、Ｎ型シリコン基板（又はシ
リコン基板上に形成されたＮウエル）１の素子領域に、
Ｐチャネル型ＭＯＳトランジスタのソース・ドレイン領
域２を形成すること、また、素子分離領域３の上の配線
の断面はシリコン基板上の論理ゲートを接続する配線の
一部であることを除き、ゲート電極等を埋め込むよう
に、ＳｉＯ2 からなるシリコン酸化膜４ａを堆積し、窒
化膜１１をストッパーとしてＣＭＰ研磨することにより
表面を平坦化する工程までは、前記第４の実施の形態と
同様である。
リコン基板上に形成されたＮウエル）１の素子領域に、
Ｐチャネル型ＭＯＳトランジスタのソース・ドレイン領
域２を形成すること、また、素子分離領域３の上の配線
の断面はシリコン基板上の論理ゲートを接続する配線の
一部であることを除き、ゲート電極等を埋め込むよう
に、ＳｉＯ2 からなるシリコン酸化膜４ａを堆積し、窒
化膜１１をストッパーとしてＣＭＰ研磨することにより
表面を平坦化する工程までは、前記第４の実施の形態と
同様である。
【００６８】次に全面にＳｉＯ2 からなる絶縁膜４を堆
積し、図５の右側に示すように、シリコン酸化膜４ａと
絶縁膜４にＰチャネル型ＭＯＳトランジスタのソース又
はドレイン領域となるＰ型導電層２に達するコンタクト
ホールを形成する。また、前記コンタクトホールの上部
には、さらに紙面に対して垂直方向にのびる埋め込み配
線を設けるための配線溝が形成される。
積し、図５の右側に示すように、シリコン酸化膜４ａと
絶縁膜４にＰチャネル型ＭＯＳトランジスタのソース又
はドレイン領域となるＰ型導電層２に達するコンタクト
ホールを形成する。また、前記コンタクトホールの上部
には、さらに紙面に対して垂直方向にのびる埋め込み配
線を設けるための配線溝が形成される。
【００６９】また、図５の左側には、素子分離領域３の
上のポリシリコン９とＷＳｉ2 からなる金属珪化物層１
０との積層構造を、シリコン窒化膜１１で被覆すること
により形成した配線の上部に、前記金属珪化物層１０に
達するコンタクトホールを設け、これに接続して、紙面
に垂直な第２層の配線溝を形成した断面構造が示されて
いる。
上のポリシリコン９とＷＳｉ2 からなる金属珪化物層１
０との積層構造を、シリコン窒化膜１１で被覆すること
により形成した配線の上部に、前記金属珪化物層１０に
達するコンタクトホールを設け、これに接続して、紙面
に垂直な第２層の配線溝を形成した断面構造が示されて
いる。
【００７０】図５に示すように、スパッタ法を用いて、
これらのコンタクトホール及び配線溝の内部に、ＷＳｉ
2 からなる金属珪化物層８ａと、化学量論的に安定な原
子組成比１：１のＷＮからなる金属窒化物層と、Ｗから
なる金属充填材７とを逐次堆積する。
これらのコンタクトホール及び配線溝の内部に、ＷＳｉ
2 からなる金属珪化物層８ａと、化学量論的に安定な原
子組成比１：１のＷＮからなる金属窒化物層と、Ｗから
なる金属充填材７とを逐次堆積する。
【００７１】次に、ＣＭＰ研磨により絶縁膜４の上に堆
積した金属充填材７と、金属窒化物層６と、金属珪化物
層８ａとを除去し、コンタクトホール及び配線溝の内部
を満たす本発明の接続構造７、６、８ａが、上層の溝配
線と一体化されたものとして形成される。
積した金属充填材７と、金属窒化物層６と、金属珪化物
層８ａとを除去し、コンタクトホール及び配線溝の内部
を満たす本発明の接続構造７、６、８ａが、上層の溝配
線と一体化されたものとして形成される。
【００７２】この後図示しないが、ＳｉＯ2 からなる絶
縁膜を堆積し、この絶縁膜に前記接続構造７、６、８ａ
に達するコンタクトホール及び配線溝を開口し、これら
の内部をＴｉＮ又はＴｉＳｉ2 からなる従来のバリアメ
タル層及びＳｉを含むＡｌ、又はＳｉとＣｕを含むＡｌ
からなる金属配線で埋め込む工程を経て多層配線を形成
する。
縁膜を堆積し、この絶縁膜に前記接続構造７、６、８ａ
に達するコンタクトホール及び配線溝を開口し、これら
の内部をＴｉＮ又はＴｉＳｉ2 からなる従来のバリアメ
タル層及びＳｉを含むＡｌ、又はＳｉとＣｕを含むＡｌ
からなる金属配線で埋め込む工程を経て多層配線を形成
する。
【００７３】論理集積回路の多層配線において、通常下
層配線はもっとも微細であり、したがって電流密度も最
大となる。特に形状が複雑で微細化の要求から接続面積
を大きくすることができないコンタクトホール内部の接
続構造では電流集中を生じ易く、エレクトロマイグレー
ションによる配線抵抗の増加や段線不良の原因となり易
い。
層配線はもっとも微細であり、したがって電流密度も最
大となる。特に形状が複雑で微細化の要求から接続面積
を大きくすることができないコンタクトホール内部の接
続構造では電流集中を生じ易く、エレクトロマイグレー
ションによる配線抵抗の増加や段線不良の原因となり易
い。
【００７４】第５の実施の形態では、このように不良発
生の原因となる下層配線のコンタクトホールとこれに接
続される溝配線の形成に、ＷＳｉ2 からなる金属珪化物
層８ａと、化学量論的に安定な原子組成比１：１のＷＮ
からなる金属窒化物層６と、Ｗからなる金属充填材７と
を満たす本発明の接続構造を用いたものである。
生の原因となる下層配線のコンタクトホールとこれに接
続される溝配線の形成に、ＷＳｉ2 からなる金属珪化物
層８ａと、化学量論的に安定な原子組成比１：１のＷＮ
からなる金属窒化物層６と、Ｗからなる金属充填材７と
を満たす本発明の接続構造を用いたものである。
【００７５】したがって、電流密度の小さい上層配線に
対しては、従来のＡｌ系の配線技術を用いている。第５
の実施の形態にのべた接続構造を用いることにより、下
層配線に高密度の溝配線を用いた高密度論理集積回路の
製造歩留まりと、実使用状態における信頼性とを大幅に
向上することができた。
対しては、従来のＡｌ系の配線技術を用いている。第５
の実施の形態にのべた接続構造を用いることにより、下
層配線に高密度の溝配線を用いた高密度論理集積回路の
製造歩留まりと、実使用状態における信頼性とを大幅に
向上することができた。
【００７６】なお、本発明は上記の実施の形態に限定さ
れるものではない。例えば第４、第５の実施の形態にお
いて、第３の実施の形態で説明した接続構造を適用する
ことにより、ＷＳｉ2 膜のスパッタ工程を省略すること
ができる。このとき図４、図５において、ＷＮからなる
金属窒化物層６はＷＮx 膜（ｘ＜１）となり、ＷＳｉ2
からなる金属珪化物層８ａは、図３（ｂ）に示すよう
に、コンタクトホールの底面のポリシリコン又はシリコ
ンとＷＮx 膜（ｘ＜１）との界面のみに形成されるよう
になる。
れるものではない。例えば第４、第５の実施の形態にお
いて、第３の実施の形態で説明した接続構造を適用する
ことにより、ＷＳｉ2 膜のスパッタ工程を省略すること
ができる。このとき図４、図５において、ＷＮからなる
金属窒化物層６はＷＮx 膜（ｘ＜１）となり、ＷＳｉ2
からなる金属珪化物層８ａは、図３（ｂ）に示すよう
に、コンタクトホールの底面のポリシリコン又はシリコ
ンとＷＮx 膜（ｘ＜１）との界面のみに形成されるよう
になる。
【００７７】なお、第５の実施の形態では、Ｐチャネル
型ＭＯＳトランジスタを用いる場合について説明した
が、同様の接続構造がＮチャネル型ＭＯＳトランジスタ
を用いて形成され得ることはいうまでもない。その他本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
型ＭＯＳトランジスタを用いる場合について説明した
が、同様の接続構造がＮチャネル型ＭＯＳトランジスタ
を用いて形成され得ることはいうまでもない。その他本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
【００７８】
【発明の効果】上述したように、コンタクトホール内部
を充填する金属接続構造において、金属充填材とシリコ
ンとの接続面の間に金属充填材と同種金属を共有するバ
リアメタル層を形成することにより、金属充填材からの
金属の拡散が前記バリアメタル層に共通に含まれる金属
元素により阻止され、さらには、シリコンからのＳｉの
拡散がバリアメタル層とシリコンとの間に設けられた金
属珪化物層に共通に含まれるＳｉ元素により阻止される
ため、８００℃の高温熱処理に耐える高信頼性の接続構
造を得るこことができる。
を充填する金属接続構造において、金属充填材とシリコ
ンとの接続面の間に金属充填材と同種金属を共有するバ
リアメタル層を形成することにより、金属充填材からの
金属の拡散が前記バリアメタル層に共通に含まれる金属
元素により阻止され、さらには、シリコンからのＳｉの
拡散がバリアメタル層とシリコンとの間に設けられた金
属珪化物層に共通に含まれるＳｉ元素により阻止される
ため、８００℃の高温熱処理に耐える高信頼性の接続構
造を得るこことができる。
【００７９】また本発明の応用として、高誘電体膜を用
いたスタック型ＤＲＡＭのメモリセルの製造工程におい
て、本発明の接続構造をＭＯＳトランジスタのソースと
キャパシタの蓄積ノード電極との接続に用いれば、工程
後における高誘電体膜の結晶化の高温熱処理を十分に行
うことができるので、信頼性の高い高集積度のスタック
型ＤＲＡＭを高い歩留まりで提供することが可能にな
る。
いたスタック型ＤＲＡＭのメモリセルの製造工程におい
て、本発明の接続構造をＭＯＳトランジスタのソースと
キャパシタの蓄積ノード電極との接続に用いれば、工程
後における高誘電体膜の結晶化の高温熱処理を十分に行
うことができるので、信頼性の高い高集積度のスタック
型ＤＲＡＭを高い歩留まりで提供することが可能にな
る。
【図１】本発明の第１の実施の形態のコンタクトホール
の接続構造を示す断面図。
の接続構造を示す断面図。
【図２】本発明の第２の実施の形態のコンタクトホール
の接続構造を示す断面図。
の接続構造を示す断面図。
【図３】本発明の第３の実施の形態のコンタクトホール
の接続構造を示す断面図であって、（ａ）は熱処理前の
状態を示す図。（ｂ）は熱処理後の状態を示す図。
の接続構造を示す断面図であって、（ａ）は熱処理前の
状態を示す図。（ｂ）は熱処理後の状態を示す図。
【図４】本発明の第４の実施の形態のコンタクトホール
の接続構造を示す断面図。
の接続構造を示す断面図。
【図５】本発明の第５の実施の形態のコンタクトホール
の接続構造を示す断面図。
の接続構造を示す断面図。
【図６】従来のコンタクトホールの接続構造の製造工程
を示す断面図。
を示す断面図。
【図７】従来のコンタクトホールの接続構造の製造工程
の続きを示す断面図。
の続きを示す断面図。
１…シリコン基板 ２…導電層 ３…素子分離領域 ４…絶縁膜 ４ａ…シリコン酸化膜 ５…コンタクトホール ６…金属窒化物層（Ｗ／Ｎ：１／１） ６ａ…金属窒化物層（Ｗ／Ｎ：７／３） ７…金属充填材（Ｗ） ８…金属珪化物層（ＴｉＳｉ2 ） ８ａ…金属珪化物層（ＷＳｉ2 ） ９…ポリシリコン １０…金属珪化物層（ＷＳｉ2 ） １１…シリコン窒化膜 １２…ポリシリコン １３…絶縁膜 １４…蓄積ノード電極 １５…高誘電体膜 １６…プレート電極 １７…バリアメタル層
Claims (8)
- 【請求項１】 半導体基板上に形成された導電層と、 前記半導体基板表面を覆う絶縁膜と、 この絶縁膜に形成されたコンタクトホールと、 このコンタクトホールを充填する金属充填材と、 この金属充填材を介して前記導電層に接続される前記絶
縁膜上の配線とを具備し、 少なくとも前記金属充填材と前記導電層との間に、前記
金属充填材に含まれる金属と同種の金属を含む金属窒化
物層を備えることを特徴とする半導体装置。 - 【請求項２】 前記金属充填材は、タングステン、又は
その合金、すなわちタングステン−銅、タングステン−
チタン、タングステン−ニオブ等のタングステンを主体
とする合金であることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記金属窒化物層は、前記金属充填材に
隣接して前記金属充填材と前記導電層との間に形成さ
れ、金属珪化物層が前記導電層に隣接して前記金属窒化
物層と前記導電層との間に、さらに形成されることを特
徴とする請求項１記載の半導体装置。 - 【請求項４】 半導体基板上に導電層を形成し、 前記半導体基板上に絶縁膜を形成し、 この絶縁膜に前記導電層に達するコンタクトホールを形
成する工程と、 前記コンタクトホールの少なくとも底面に金属窒化物層
を形成する工程と、 この金属窒化物層に含まれる金属と同種の金属を含む金
属充填材を前記金属窒化物層上に堆積し、前記コンタク
トホールを充填する工程と、 前記絶縁膜の上部表面に堆積した過剰の前記金属充填材
を除去する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記コンタクトホールを形成する工程の
後、前記導電層の表面に金属珪化物層を形成する工程が
含まれることを特徴とする請求項４記載の半導体装置の
製造方法。 - 【請求項６】 前記コンタクトホールの少なくとも底面
に前記金属窒化物層を形成した後、熱処理を行うことに
より前記導電層の表面に金属珪化物層を形成することを
特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記金属窒化物層の原子組成比は、金属
６に対して窒素が４以下の割合であることを特徴とする
請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記金属窒化物層に含まれる金属と同種
の金属を含む金属充填材は、タングステン、又はその合
金、すなわちタングステン−銅、タングステン−チタ
ン、タングステン−ニオブ等のタングステンを主体とす
る合金であることを特徴とする請求項４記載の半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209608A JP2000040673A (ja) | 1998-07-24 | 1998-07-24 | 半導体装置及びその製造方法 |
| KR1019990029884A KR20000011910A (ko) | 1998-07-24 | 1999-07-23 | 반도체장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209608A JP2000040673A (ja) | 1998-07-24 | 1998-07-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040673A true JP2000040673A (ja) | 2000-02-08 |
Family
ID=16575632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10209608A Pending JP2000040673A (ja) | 1998-07-24 | 1998-07-24 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000040673A (ja) |
| KR (1) | KR20000011910A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002863A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 |
| JP2007027680A (ja) * | 2005-06-17 | 2007-02-01 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| US7189641B2 (en) | 2003-08-19 | 2007-03-13 | Samsung Electronics Co., Ltd. | Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers |
| KR100745066B1 (ko) * | 2005-03-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| US7521357B2 (en) | 2004-02-24 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming metal wiring in semiconductor devices using etch stop layers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347272A (ja) * | 1991-01-26 | 1993-12-27 | Sharp Corp | 半導体装置の製造方法 |
| JPH05129231A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 電極配線 |
| JP2591450B2 (ja) * | 1993-11-10 | 1997-03-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100430687B1 (ko) * | 1996-12-31 | 2004-08-02 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JPH1154507A (ja) * | 1997-07-29 | 1999-02-26 | Sony Corp | 半導体装置の製造方法 |
-
1998
- 1998-07-24 JP JP10209608A patent/JP2000040673A/ja active Pending
-
1999
- 1999-07-23 KR KR1019990029884A patent/KR20000011910A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002863A (ko) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 |
| US7189641B2 (en) | 2003-08-19 | 2007-03-13 | Samsung Electronics Co., Ltd. | Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers |
| US7521357B2 (en) | 2004-02-24 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming metal wiring in semiconductor devices using etch stop layers |
| KR100745066B1 (ko) * | 2005-03-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| JP2007027680A (ja) * | 2005-06-17 | 2007-02-01 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000011910A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320244B1 (en) | Integrated circuit device having dual damascene capacitor | |
| US6951809B2 (en) | Method for manufacturing semiconductor device | |
| US4874719A (en) | Method for manufacturing an electrical connection between conductor levels | |
| US5614437A (en) | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors | |
| US5998873A (en) | Low contact resistance and low junction leakage metal interconnect contact structure | |
| US5744394A (en) | Method for fabricating a semiconductor device having copper layer | |
| TWI334220B (en) | Mim capacitor integrated into the damascens structure and method of making thereof | |
| US6603203B2 (en) | Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US6611061B2 (en) | Tantalum-aluminum-nitrogen material for semiconductor devices | |
| JPH05109903A (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JPH04271144A (ja) | 半導体装置 | |
| US5895267A (en) | Method to obtain a low resistivity and conformity chemical vapor deposition titanium film | |
| KR20000053471A (ko) | 집적 회로용 커패시터 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| JP2000040673A (ja) | 半導体装置及びその製造方法 | |
| JPH11274428A (ja) | 半導体装置及びその製造方法 | |
| US6674171B2 (en) | Semiconductor device with a low resistance wiring | |
| US6734565B2 (en) | Contact structure for an integrated semiconductor device | |
| JP2002319632A (ja) | 半導体装置及びその製造方法 | |
| US20020135006A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20040150108A1 (en) | Low resistance barrier for a microelectronic component and method for fabricating the same | |
| JP3029507B2 (ja) | 半導体装置の配線層接続構造 | |
| CN109216265B (zh) | 一种形成金属扩散阻挡层的方法 | |
| US6559050B1 (en) | Process for high thermal stable contact formation in manufacturing sub-quarter-micron CMOS devices |