JPH05109903A - 半導体装置の配線接続構造およびその製造方法 - Google Patents
半導体装置の配線接続構造およびその製造方法Info
- Publication number
- JPH05109903A JPH05109903A JP3264636A JP26463691A JPH05109903A JP H05109903 A JPH05109903 A JP H05109903A JP 3264636 A JP3264636 A JP 3264636A JP 26463691 A JP26463691 A JP 26463691A JP H05109903 A JPH05109903 A JP H05109903A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- film
- aluminum wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 203
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 203
- 239000010936 titanium Substances 0.000 claims abstract description 57
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 55
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 24
- 150000003609 titanium compounds Chemical class 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 14
- 230000008018 melting Effects 0.000 claims description 12
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052721 tungsten Inorganic materials 0.000 abstract description 34
- 239000010937 tungsten Substances 0.000 abstract description 34
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 22
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 20
- 239000011248 coating agent Substances 0.000 abstract description 13
- 238000000576 coating method Methods 0.000 abstract description 13
- 238000002156 mixing Methods 0.000 abstract description 10
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 272
- 238000000034 method Methods 0.000 description 72
- 230000036961 partial effect Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 238000005530 etching Methods 0.000 description 20
- 239000002245 particle Substances 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000013508 migration Methods 0.000 description 11
- 239000003870 refractory metal Substances 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000000992 sputter etching Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- -1 argon ions Chemical class 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 230000009471 action Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 229910018594 Si-Cu Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910008465 Si—Cu Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical class O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical class O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 多層アルミニウム配線の接続構造において、
アルミニウム配線層間の界面のミキシングを促進し、接
続孔の部分での上層のアルミニウム配線層の被覆性を改
善することによって安定なバイア・ホール抵抗を得ると
ともに、信頼性のレベルを向上させる。 【構成】 第１アルミニウム配線層４は接続孔６を通じ
て第２アルミニウム配線層１００に電気的に接続する。
第２アルミニウム配線層１００はチタン膜１０１と窒化
チタン膜１０２とアルミニウム合金膜１０４を備える。
接続孔６にはタングステンプラグ１０３が充填されてい
る。第１アルミニウム配線層４の表面にはタングステン
膜３１２を形成する。チタン膜１０１は接続孔６を通じ
てタングステン膜３１２に接触する。
アルミニウム配線層間の界面のミキシングを促進し、接
続孔の部分での上層のアルミニウム配線層の被覆性を改
善することによって安定なバイア・ホール抵抗を得ると
ともに、信頼性のレベルを向上させる。 【構成】 第１アルミニウム配線層４は接続孔６を通じ
て第２アルミニウム配線層１００に電気的に接続する。
第２アルミニウム配線層１００はチタン膜１０１と窒化
チタン膜１０２とアルミニウム合金膜１０４を備える。
接続孔６にはタングステンプラグ１０３が充填されてい
る。第１アルミニウム配線層４の表面にはタングステン
膜３１２を形成する。チタン膜１０１は接続孔６を通じ
てタングステン膜３１２に接触する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の配線接
続構造およびその製造方法に関し、特に、多層アルミニ
ウム配線層の各層が接続孔を通じて接続された半導体集
積回路装置の配線接続構造およびその製造方法に関する
ものである。
続構造およびその製造方法に関し、特に、多層アルミニ
ウム配線層の各層が接続孔を通じて接続された半導体集
積回路装置の配線接続構造およびその製造方法に関する
ものである。
【０００２】
【従来の技術】半導体装置においては、通常、半導体基
板上にトランジスタ等の素子（エレメント）が形成され
る。これらの素子間や、素子と外部回路との間を電気的
に接続するために、各種の配線が半導体基板上に形成さ
れる。従来、これらの配線としては、多結晶シリコン
膜、高融点金属膜、高融点金属シリサイド膜、アルミニ
ウム膜やアルミニウム合金膜等が用いられてきた。最
近、高速性が要求され、高集積化が図られた半導体集積
回路装置においては、配線抵抗を小さくする必要があ
る。そのため、比抵抗の小さいアルミニウム膜やアルミ
ニウム合金膜によって形成されたアルミニウム多層配線
構造が半導体集積回路装置において必須の配線構造とな
っている。従来のアルミニウム多層配線構造の一例は、
“High Performance Multilevel Interconnection Syst
em with Stacked Interlayer Dielectricsby Plasma CV
D and Bias Sputtering” M.Abe et al. pp. 404-410 V
MIC Conference,June 12-13,1989 に示されている。
板上にトランジスタ等の素子（エレメント）が形成され
る。これらの素子間や、素子と外部回路との間を電気的
に接続するために、各種の配線が半導体基板上に形成さ
れる。従来、これらの配線としては、多結晶シリコン
膜、高融点金属膜、高融点金属シリサイド膜、アルミニ
ウム膜やアルミニウム合金膜等が用いられてきた。最
近、高速性が要求され、高集積化が図られた半導体集積
回路装置においては、配線抵抗を小さくする必要があ
る。そのため、比抵抗の小さいアルミニウム膜やアルミ
ニウム合金膜によって形成されたアルミニウム多層配線
構造が半導体集積回路装置において必須の配線構造とな
っている。従来のアルミニウム多層配線構造の一例は、
“High Performance Multilevel Interconnection Syst
em with Stacked Interlayer Dielectricsby Plasma CV
D and Bias Sputtering” M.Abe et al. pp. 404-410 V
MIC Conference,June 12-13,1989 に示されている。
【０００３】図１７は、従来の半導体集積回路装置にお
けるアルミニウム多層配線構造の一例を示す部分断面図
である。図において、シリコン半導体基板１の上にはＤ
ＲＡＭ（Dynamic Random Access Memory）セル２がスタ
ックト・セル構造を有するように形成されている。この
ＤＲＡＭセル２の上には、下地絶縁膜３が形成されてい
る。この下地絶縁膜３の上には、互いに所定の間隔を隔
てて第１アルミニウム配線層４が形成されている。第１
アルミニウム配線層４を覆うように、層間絶縁膜５が形
成されている。層間絶縁膜５には接続孔（バイア・ホー
ル（Via-hole）あるいはスルー・ホール（through-hol
e）と呼ばれる）６が形成されている。第２アルミニウ
ム配線層７は、層間絶縁膜５の上に形成され、接続孔６
を通じて第１アルミニウム配線層４に接続されている。
これらのＤＲＡＭセル２や第１アルミニウム配線層４お
よび第２アルミニウム配線層７を覆い、外部から侵入す
る水分等から保護するために保護絶縁膜８が形成されて
いる。
けるアルミニウム多層配線構造の一例を示す部分断面図
である。図において、シリコン半導体基板１の上にはＤ
ＲＡＭ（Dynamic Random Access Memory）セル２がスタ
ックト・セル構造を有するように形成されている。この
ＤＲＡＭセル２の上には、下地絶縁膜３が形成されてい
る。この下地絶縁膜３の上には、互いに所定の間隔を隔
てて第１アルミニウム配線層４が形成されている。第１
アルミニウム配線層４を覆うように、層間絶縁膜５が形
成されている。層間絶縁膜５には接続孔（バイア・ホー
ル（Via-hole）あるいはスルー・ホール（through-hol
e）と呼ばれる）６が形成されている。第２アルミニウ
ム配線層７は、層間絶縁膜５の上に形成され、接続孔６
を通じて第１アルミニウム配線層４に接続されている。
これらのＤＲＡＭセル２や第１アルミニウム配線層４お
よび第２アルミニウム配線層７を覆い、外部から侵入す
る水分等から保護するために保護絶縁膜８が形成されて
いる。
【０００４】図１７に示される従来のアルミニウム多層
配線構造においては、第１アルミニウム配線層と第２ア
ルミニウム配線層との接続部（以下、バイア・ホール部
と称する）の安定性が、半導体装置の歩留まりや信頼性
レベルを技術的に左右する。以下、図１７に示される従
来のアルミニウム多層配線構造の製造方法について、特
にバイア・ホール部の形成に着目して説明する。なお、
多層配線構造としては、多結晶シリコン配線、高融点金
属配線、高融点金属シリサイド配線、およびアルミニウ
ム配線を組合わせたものが一般的である。しかし、ここ
では第１層の配線および第２層の配線がともにアルミニ
ウム配線であるアルミニウム２層配線構造の場合につい
て説明する。
配線構造においては、第１アルミニウム配線層と第２ア
ルミニウム配線層との接続部（以下、バイア・ホール部
と称する）の安定性が、半導体装置の歩留まりや信頼性
レベルを技術的に左右する。以下、図１７に示される従
来のアルミニウム多層配線構造の製造方法について、特
にバイア・ホール部の形成に着目して説明する。なお、
多層配線構造としては、多結晶シリコン配線、高融点金
属配線、高融点金属シリサイド配線、およびアルミニウ
ム配線を組合わせたものが一般的である。しかし、ここ
では第１層の配線および第２層の配線がともにアルミニ
ウム配線であるアルミニウム２層配線構造の場合につい
て説明する。
【０００５】図１８〜図２４は従来の半導体集積回路装
置におけるアルミニウム２層配線構造の製造方法を工程
順に示す部分断面図である。
置におけるアルミニウム２層配線構造の製造方法を工程
順に示す部分断面図である。
【０００６】図１８を参照して、シリコン半導体基板１
の表面にＤＲＡＭセル２が形成される。このＤＲＡＭセ
ル２は、素子分離用酸化膜３０１、トランスファ・ゲー
ト電極３０２、不純物拡散層３０３、ワード線３０４、
記憶ノード３０５、キャパシタ絶縁膜３０６、セルプレ
ート３０７および絶縁膜３０９から構成されている。
の表面にＤＲＡＭセル２が形成される。このＤＲＡＭセ
ル２は、素子分離用酸化膜３０１、トランスファ・ゲー
ト電極３０２、不純物拡散層３０３、ワード線３０４、
記憶ノード３０５、キャパシタ絶縁膜３０６、セルプレ
ート３０７および絶縁膜３０９から構成されている。
【０００７】図１９を参照して、ＤＲＡＭセル２が形成
されたシリコン半導体基板１の全面上に下地絶縁膜３が
形成される。その後、写真製版技術やエッチング技術を
用いて下地絶縁膜の所定の部分にコンタクト孔３０８が
開孔される。このコンタクト孔３０８を通じて不純物拡
散層３０３に電気的に接触するように、ビット線とし
て、第１アルミニウム配線層４が形成される。最近、サ
ブミクロン・オーダーに各エレメントのサイズが微細化
された半導体集積回路装置においては、第１アルミニウ
ム配線層４として、窒化チタン（ＴｉＮ）やチタン・タ
ングステン（ＴｉＷ）などのバリアメタル膜３１０と、
Ａｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜３１１とが
組合わせられた構造の配線層が用いられる。このような
構造のアルミニウム配線層は以下の理由により用いられ
る。
されたシリコン半導体基板１の全面上に下地絶縁膜３が
形成される。その後、写真製版技術やエッチング技術を
用いて下地絶縁膜の所定の部分にコンタクト孔３０８が
開孔される。このコンタクト孔３０８を通じて不純物拡
散層３０３に電気的に接触するように、ビット線とし
て、第１アルミニウム配線層４が形成される。最近、サ
ブミクロン・オーダーに各エレメントのサイズが微細化
された半導体集積回路装置においては、第１アルミニウ
ム配線層４として、窒化チタン（ＴｉＮ）やチタン・タ
ングステン（ＴｉＷ）などのバリアメタル膜３１０と、
Ａｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜３１１とが
組合わせられた構造の配線層が用いられる。このような
構造のアルミニウム配線層は以下の理由により用いられ
る。
【０００８】（ｉ） コンタクト部においてアルミニウ
ムとシリコン基板（不純物拡散層）とが直接接触する
と、局部的に異常反応（アロイスパイク）が起こる。こ
れにより、その反応層が不純物拡散層の領域を突き破っ
て、シリコン基板の下方に延びる。その結果、不純物拡
散層の接合リークが発生する。これを防止するためにバ
リアメタル膜がシリコン基板（不純物拡散層）と直接接
触するように形成される。
ムとシリコン基板（不純物拡散層）とが直接接触する
と、局部的に異常反応（アロイスパイク）が起こる。こ
れにより、その反応層が不純物拡散層の領域を突き破っ
て、シリコン基板の下方に延びる。その結果、不純物拡
散層の接合リークが発生する。これを防止するためにバ
リアメタル膜がシリコン基板（不純物拡散層）と直接接
触するように形成される。
【０００９】（ii） アルミニウム合金膜中のシリコン
が固相エピタキシャル成長によりコンタクト部に析出す
る。これにより、接触不良が発生する。これを防止する
ために、バリアメタル膜がアルミニウム合金膜の下に形
成される。
が固相エピタキシャル成長によりコンタクト部に析出す
る。これにより、接触不良が発生する。これを防止する
ために、バリアメタル膜がアルミニウム合金膜の下に形
成される。
【００１０】(iii) アルミニウム配線層の上層には層
間絶縁膜や保護絶縁膜が形成される。これらの上層の絶
縁膜の膜応力によりアルミニウム配線が断線する。この
ようなストレス・マイグレーション現象に対する耐性を
高めるために、バリアメタル膜がアルミニウム合金膜の
下に形成される。
間絶縁膜や保護絶縁膜が形成される。これらの上層の絶
縁膜の膜応力によりアルミニウム配線が断線する。この
ようなストレス・マイグレーション現象に対する耐性を
高めるために、バリアメタル膜がアルミニウム合金膜の
下に形成される。
【００１１】第１アルミニウム配線層４を構成する膜
は、通常、スパッタ法で堆積された後、写真製版技術や
エッチング技術を用いてパターニングされることにより
形成される。
は、通常、スパッタ法で堆積された後、写真製版技術や
エッチング技術を用いてパターニングされることにより
形成される。
【００１２】図２０を参照して、第１アルミニウム配線
層４の全面上に層間絶縁膜５が形成される。この層間絶
縁膜５は、たとえば化学気相成長法（ＣＶＤ：Chemical
Vapor Deposition ）により形成されたシリコン酸化膜
３２１と、無機塗布絶縁膜３２２と、ＣＶＤ法により形
成されたシリコン酸化膜３２３とが組合わせられた絶縁
膜である。
層４の全面上に層間絶縁膜５が形成される。この層間絶
縁膜５は、たとえば化学気相成長法（ＣＶＤ：Chemical
Vapor Deposition ）により形成されたシリコン酸化膜
３２１と、無機塗布絶縁膜３２２と、ＣＶＤ法により形
成されたシリコン酸化膜３２３とが組合わせられた絶縁
膜である。
【００１３】シリコン酸化膜３２１は、通常、シラン
（ＳｉＨ4 ）ガスと、酸素（Ｏ2 ）ガスあるいは亜酸化
窒素（Ｎ2 Ｏ）ガスとの混合ガスを用いて、３００〜４
５０℃の形成温度で熱やプラズマを利用したＣＶＤ法に
よって形成される。また、最近では、ステップ・カバレ
ッジが良好であるという特徴を持つ、ＴＥＯＳ（Tetra-
Ethyl-Ortho-Silicate）等の有機シラン系の材料を用い
てシリコン酸化膜が形成される。
（ＳｉＨ4 ）ガスと、酸素（Ｏ2 ）ガスあるいは亜酸化
窒素（Ｎ2 Ｏ）ガスとの混合ガスを用いて、３００〜４
５０℃の形成温度で熱やプラズマを利用したＣＶＤ法に
よって形成される。また、最近では、ステップ・カバレ
ッジが良好であるという特徴を持つ、ＴＥＯＳ（Tetra-
Ethyl-Ortho-Silicate）等の有機シラン系の材料を用い
てシリコン酸化膜が形成される。
【００１４】平坦化のために形成される無機塗布絶縁膜
３２２は、シラノール（Ｓｉ（ＯＨ）4 ）等を主成分と
するのが一般的である。このシラノール等を主成分とす
る材料を回転塗布した後、４００〜４５０℃の温度でベ
ーク処理を施し、シリコン酸化膜化することにより、Ｃ
ＶＤ法で形成されたシリコン酸化膜３２１の表面が平坦
化される。なお、この無機塗布絶縁膜３２２は、吸湿性
が高いので、バイア・ホール部の側壁に露出すると、ガ
ス放出などの悪影響を及ぼす。そのため、無機塗布絶縁
膜３２２の表面がバイア・ホール部の側壁において露出
しないように、フッ素系ガスやアルゴンガスによるドラ
イエッチング技術を用いてエッチバック処理がこの無機
塗布絶縁膜３２２に施される。
３２２は、シラノール（Ｓｉ（ＯＨ）4 ）等を主成分と
するのが一般的である。このシラノール等を主成分とす
る材料を回転塗布した後、４００〜４５０℃の温度でベ
ーク処理を施し、シリコン酸化膜化することにより、Ｃ
ＶＤ法で形成されたシリコン酸化膜３２１の表面が平坦
化される。なお、この無機塗布絶縁膜３２２は、吸湿性
が高いので、バイア・ホール部の側壁に露出すると、ガ
ス放出などの悪影響を及ぼす。そのため、無機塗布絶縁
膜３２２の表面がバイア・ホール部の側壁において露出
しないように、フッ素系ガスやアルゴンガスによるドラ
イエッチング技術を用いてエッチバック処理がこの無機
塗布絶縁膜３２２に施される。
【００１５】無機塗布絶縁膜３２２の上には、シリコン
酸化膜３２１の形成と同様の方法により、シリコン酸化
膜３２３が形成される。
酸化膜３２１の形成と同様の方法により、シリコン酸化
膜３２３が形成される。
【００１６】図２１を参照して、第１アルミニウム配線
層４の所定の表面領域を露出するように、接続孔６が写
真製版技術とエッチング技術を用いて開孔される。この
工程は以下のように行なわれる。
層４の所定の表面領域を露出するように、接続孔６が写
真製版技術とエッチング技術を用いて開孔される。この
工程は以下のように行なわれる。
【００１７】写真製版技術を用いて、接続孔６が形成さ
れる領域以外の領域がフォトレジスト３２４で覆われ
る。その後、層間絶縁膜５が選択的に除去されることに
より、接続孔６が開孔される。
れる領域以外の領域がフォトレジスト３２４で覆われ
る。その後、層間絶縁膜５が選択的に除去されることに
より、接続孔６が開孔される。
【００１８】なお、フォトレジスト３２４およびエッチ
ング時に生ずる反応生成物等は、エッチング後に酸素
（Ｏ2 ）プラズマや湿式化学処理法を用いて除去され
る。
ング時に生ずる反応生成物等は、エッチング後に酸素
（Ｏ2 ）プラズマや湿式化学処理法を用いて除去され
る。
【００１９】図２２を参照して、接続孔６の形成工程中
に、第１アルミニウム配線層４の表面はＣＨＦ3 等のフ
ッ素系ガスや酸素ガスのプラズマにさらされるため、接
続孔６における第１アルミニウム配線層４の表面には１
００Å程度のアルミニウムの変質層（フッ化物や酸化物
を含む層）２０１が形成されている。そのため、これら
の薄いアルミニウムの変質層からなる絶縁膜を除去し、
安定なコンタクト抵抗を得るために、第２アルミニウム
配線層が形成される前に、アルゴンイオン（Ａｒ+ ）２
０２を用いたスパッタ・エッチング処理が施される。
に、第１アルミニウム配線層４の表面はＣＨＦ3 等のフ
ッ素系ガスや酸素ガスのプラズマにさらされるため、接
続孔６における第１アルミニウム配線層４の表面には１
００Å程度のアルミニウムの変質層（フッ化物や酸化物
を含む層）２０１が形成されている。そのため、これら
の薄いアルミニウムの変質層からなる絶縁膜を除去し、
安定なコンタクト抵抗を得るために、第２アルミニウム
配線層が形成される前に、アルゴンイオン（Ａｒ+ ）２
０２を用いたスパッタ・エッチング処理が施される。
【００２０】図２３で示されるように、その後、真空中
で連続して、第２アルミニウム配線層７がスパッタ法を
用いて堆積される。この第２アルミニウム配線層７とし
ては、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等の
アルミニウム合金膜が用いられる。なお、これらの膜
は、第１アルミニウム配線層と同様に、写真製版技術や
エッチング技術を用いてパターニングされることにより
形成される。
で連続して、第２アルミニウム配線層７がスパッタ法を
用いて堆積される。この第２アルミニウム配線層７とし
ては、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等の
アルミニウム合金膜が用いられる。なお、これらの膜
は、第１アルミニウム配線層と同様に、写真製版技術や
エッチング技術を用いてパターニングされることにより
形成される。
【００２１】さらに、接続孔６における第１アルミニウ
ム配線層４と第２アルミニウム配線層７との電気的なコ
ンタクトをとるために、第２アルミニウム配線層７が形
成された後、４００〜４５０℃程度の温度で熱処理が施
される。
ム配線層４と第２アルミニウム配線層７との電気的なコ
ンタクトをとるために、第２アルミニウム配線層７が形
成された後、４００〜４５０℃程度の温度で熱処理が施
される。
【００２２】最後に、図２４に示すように、半導体素子
や配線を外部から侵入してくる水分等から保護するため
に、シリコン酸化膜やシリコン窒化膜等の保護絶縁膜８
が、第２アルミニウム配線層７の上にＣＶＤ法を用いて
堆積される。
や配線を外部から侵入してくる水分等から保護するため
に、シリコン酸化膜やシリコン窒化膜等の保護絶縁膜８
が、第２アルミニウム配線層７の上にＣＶＤ法を用いて
堆積される。
【００２３】
【発明が解決しようとする課題】従来のアルミニウム多
層配線構造の問題点について以下に述べる。
層配線構造の問題点について以下に述べる。
【００２４】配線の微細化に伴い、接続孔６の径が小さ
くなる。接続孔６の径がサブミクロン・レベルになる
と、その接続孔６の部分における電気的な接続の安定性
や信頼性に問題が生じてくる。
くなる。接続孔６の径がサブミクロン・レベルになる
と、その接続孔６の部分における電気的な接続の安定性
や信頼性に問題が生じてくる。
【００２５】前述のように、従来、第２アルミニウム配
線層７を形成する前に、アルゴンイオンによるスパッタ
・エッチング処理が施される。これは、図２５（Ａ）に
示されるように、接続孔６における第１アルミニウム配
線層４の表面に形成されたアルミニウムの変質層（フッ
化物や酸化物を含む層）２０１をアルゴンイオン２０２
によって除去するものである。接続孔６のアスペクト比
（Ｂ／Ａ）［Ａ：接続孔の径、Ｂ：層間絶縁膜の膜厚
（１μｍ程度）］が１以下と比較的小さい従来の構造の
場合には、図２５（Ａ）に示されるように、アルゴンイ
オン２０２によりスパッタされたアルミニウムのフッ化
物や酸化物の粒子２０３が接続孔６の外部まで十分に飛
散する。そのため、アルミニウムの変質層２０１が除去
されることにより、接続孔６における第１アルミニウム
配線層４の表面を正常な表面にすることが可能であっ
た。
線層７を形成する前に、アルゴンイオンによるスパッタ
・エッチング処理が施される。これは、図２５（Ａ）に
示されるように、接続孔６における第１アルミニウム配
線層４の表面に形成されたアルミニウムの変質層（フッ
化物や酸化物を含む層）２０１をアルゴンイオン２０２
によって除去するものである。接続孔６のアスペクト比
（Ｂ／Ａ）［Ａ：接続孔の径、Ｂ：層間絶縁膜の膜厚
（１μｍ程度）］が１以下と比較的小さい従来の構造の
場合には、図２５（Ａ）に示されるように、アルゴンイ
オン２０２によりスパッタされたアルミニウムのフッ化
物や酸化物の粒子２０３が接続孔６の外部まで十分に飛
散する。そのため、アルミニウムの変質層２０１が除去
されることにより、接続孔６における第１アルミニウム
配線層４の表面を正常な表面にすることが可能であっ
た。
【００２６】しかしながら、アスペクト比（Ｂ／Ａ）が
１を越える、サブミクロン・レベルの径を有する接続孔
６においては、図２５（Ｂ）に示すように、アルゴンイ
オン２０２によりスパッタされたアルミニウムのフッ化
物や酸化物の粒子２０３の一部が接続孔６の側壁に妨げ
られ、接続孔６の外部まで飛散することができない。こ
のため、接続孔６の内部にそれらの粒子の一部２０４が
再付着してしまうという現象が生ずる。このような現象
は“A New Reliability Problem Associated with Ar I
on Sputter cleaning of Interconnect Vias” pp.53-5
8,1989 IEEE/IRPSにおいてもH.Tomioka et al.によって
報告されている。
１を越える、サブミクロン・レベルの径を有する接続孔
６においては、図２５（Ｂ）に示すように、アルゴンイ
オン２０２によりスパッタされたアルミニウムのフッ化
物や酸化物の粒子２０３の一部が接続孔６の側壁に妨げ
られ、接続孔６の外部まで飛散することができない。こ
のため、接続孔６の内部にそれらの粒子の一部２０４が
再付着してしまうという現象が生ずる。このような現象
は“A New Reliability Problem Associated with Ar I
on Sputter cleaning of Interconnect Vias” pp.53-5
8,1989 IEEE/IRPSにおいてもH.Tomioka et al.によって
報告されている。
【００２７】その結果、そのまま真空中で連続して第２
層アルミニウム配線層７を堆積した場合でも、図２６
（Ａ）に示すように、電気的コンタクトがとられるべ
き、接続孔６における第１アルミニウム配線層４と第２
アルミニウム配線層７との界面２０５に、スパッタ・エ
ッチング処理時に再付着したアルミニウムのフッ化物や
酸化物の粒子２０４が存在することになる。これによ
り、第２アルミニウム配線層の形成後の４００〜４５０
℃程度の熱処理において、第１アルミニウム配線層と第
２アルミニウム配線層との界面２０５におけるミキシン
グは十分に行なわれない。
層アルミニウム配線層７を堆積した場合でも、図２６
（Ａ）に示すように、電気的コンタクトがとられるべ
き、接続孔６における第１アルミニウム配線層４と第２
アルミニウム配線層７との界面２０５に、スパッタ・エ
ッチング処理時に再付着したアルミニウムのフッ化物や
酸化物の粒子２０４が存在することになる。これによ
り、第２アルミニウム配線層の形成後の４００〜４５０
℃程度の熱処理において、第１アルミニウム配線層と第
２アルミニウム配線層との界面２０５におけるミキシン
グは十分に行なわれない。
【００２８】その結果として、接続孔６においてコンタ
クト抵抗（以下、バイア・ホール抵抗と称する）の増加
やオープン不良（第１アルミニウム配線層と第２アルミ
ニウム配線層とが導通しないという不良）が引き起こさ
れる。
クト抵抗（以下、バイア・ホール抵抗と称する）の増加
やオープン不良（第１アルミニウム配線層と第２アルミ
ニウム配線層とが導通しないという不良）が引き起こさ
れる。
【００２９】また、上述の４００〜４５０℃の熱処理に
より、初期のバイア・ホール抵抗値が正常となったもの
でも、第１アルミニウム配線層と第２アルミニウム配線
層との界面２０５におけるミキシングが十分になされて
いない。そのため、エレクトロ・マイグレーション耐量
やストレス・マイグレーション耐量などの接続孔６にお
ける信頼性が劣化するという問題点があった。
より、初期のバイア・ホール抵抗値が正常となったもの
でも、第１アルミニウム配線層と第２アルミニウム配線
層との界面２０５におけるミキシングが十分になされて
いない。そのため、エレクトロ・マイグレーション耐量
やストレス・マイグレーション耐量などの接続孔６にお
ける信頼性が劣化するという問題点があった。
【００３０】このような問題を軽減する方法として、図
２６（Ｂ）に示すように、タングステン（Ｗ）やチタン
・タングステン（Ｔｉ−Ｗ）などの高融点金属膜、窒化
チタン（ＴｉＮ）などの高融点金属化合物膜、モリブデ
ン・シリサイド（ＭｏＳｉ2 ）やタングステン・シリサ
イド（ＷＳｉ2 ）などの高融点金属シリサイド膜、アモ
ルファス・シリコン膜などの高融点元素含有膜３１２を
第１層のアルミニウム合金膜３１１の表面に設けた第１
アルミニウム配線層４の構造が、最近、用いられてい
る。これらの構造においては、高融点元素含有膜３１２
は、アルミニウム合金膜３１１に比べてスルーホール形
成工程で生成する変質層が少ないことが知られている。
２６（Ｂ）に示すように、タングステン（Ｗ）やチタン
・タングステン（Ｔｉ−Ｗ）などの高融点金属膜、窒化
チタン（ＴｉＮ）などの高融点金属化合物膜、モリブデ
ン・シリサイド（ＭｏＳｉ2 ）やタングステン・シリサ
イド（ＷＳｉ2 ）などの高融点金属シリサイド膜、アモ
ルファス・シリコン膜などの高融点元素含有膜３１２を
第１層のアルミニウム合金膜３１１の表面に設けた第１
アルミニウム配線層４の構造が、最近、用いられてい
る。これらの構造においては、高融点元素含有膜３１２
は、アルミニウム合金膜３１１に比べてスルーホール形
成工程で生成する変質層が少ないことが知られている。
【００３１】しかしながら、上記の構造を採用する場合
においても、サブミクロン・レベルの接続孔の部分での
スパッタ・エッチング時の再付着現象がまったくなくな
るわけではない。第１アルミニウム配線層４の最上層の
高融点元素含有膜３１２の表面に生成される変質層の厚
みが薄くなるので、スパッタ・エッチング量は少なくて
よく、このときの再付着の程度が幾分軽減されるだけで
ある。
においても、サブミクロン・レベルの接続孔の部分での
スパッタ・エッチング時の再付着現象がまったくなくな
るわけではない。第１アルミニウム配線層４の最上層の
高融点元素含有膜３１２の表面に生成される変質層の厚
みが薄くなるので、スパッタ・エッチング量は少なくて
よく、このときの再付着の程度が幾分軽減されるだけで
ある。
【００３２】そのため、この高融点元素含有膜の上に第
２アルミニウム配線層７を形成した場合、図２６（Ｃ）
に示すように、スパッタ・エッチング時に再付着したタ
ングステンのフッ化物や酸化物の粒子３１４が第１アル
ミニウム配線層４と第２アルミニウム配線層７との界面
２０５に存在することになる。これにより、第１アルミ
ニウム配線層と第２アルミニウム配線層との界面２０５
におけるミキシングが妨げられる。その結果、接続孔６
においてバイア・ホール抵抗の増加やオープン不良が引
き起こされ、接続孔における信頼性のレベルが低下する
という問題があった。
２アルミニウム配線層７を形成した場合、図２６（Ｃ）
に示すように、スパッタ・エッチング時に再付着したタ
ングステンのフッ化物や酸化物の粒子３１４が第１アル
ミニウム配線層４と第２アルミニウム配線層７との界面
２０５に存在することになる。これにより、第１アルミ
ニウム配線層と第２アルミニウム配線層との界面２０５
におけるミキシングが妨げられる。その結果、接続孔６
においてバイア・ホール抵抗の増加やオープン不良が引
き起こされ、接続孔における信頼性のレベルが低下する
という問題があった。
【００３３】さらに、接続孔６のアスペクト比が大きく
なってくることによるもう１つの問題点は、スパッタ法
による第２アルミニウム配線層７の接続孔内の被覆率
（カバレッジ率）が著しく低下してくることである。接
続孔内でのアルミニウムのカバレッジ率が悪い場合、エ
レクトロ・マイグレーション耐量などの接続孔６の部分
での信頼性が劣化するだけでなく、バイア・ホール抵抗
も増大する。
なってくることによるもう１つの問題点は、スパッタ法
による第２アルミニウム配線層７の接続孔内の被覆率
（カバレッジ率）が著しく低下してくることである。接
続孔内でのアルミニウムのカバレッジ率が悪い場合、エ
レクトロ・マイグレーション耐量などの接続孔６の部分
での信頼性が劣化するだけでなく、バイア・ホール抵抗
も増大する。
【００３４】このような問題は、アスペクト比（Ｂ／
Ａ）がますます大きくなる今後のサブミクロン・オーダ
ーに微細化された半導体集積回路装置、ハーフミクロン
・オーダーに微細化された半導体集積回路装置の接続孔
においては、さらに深刻な問題となるものである。
Ａ）がますます大きくなる今後のサブミクロン・オーダ
ーに微細化された半導体集積回路装置、ハーフミクロン
・オーダーに微細化された半導体集積回路装置の接続孔
においては、さらに深刻な問題となるものである。
【００３５】そこで、この発明は、上記のような問題点
を解消するためになされたもので、下層のアルミニウム
配線層と上層のアルミニウム配線層との接続部におい
て、下層のアルミニウム配線層と上層のアルミニウム配
線層との界面のミキシングを促進し、さらに上層のアル
ミニウム配線層の接続孔内でのカバレッジを改善するこ
とにより、安定なバイア・ホール抵抗を得るとともに、
バイア・ホール部におけるエレクトロ・マイグレーショ
ン耐量やストレス・マイグレーション耐量等の信頼性の
レベルを向上させ、高品質で高歩留まりの半導体装置の
配線接続構造およびその製造方法を提供することを目的
とする。
を解消するためになされたもので、下層のアルミニウム
配線層と上層のアルミニウム配線層との接続部におい
て、下層のアルミニウム配線層と上層のアルミニウム配
線層との界面のミキシングを促進し、さらに上層のアル
ミニウム配線層の接続孔内でのカバレッジを改善するこ
とにより、安定なバイア・ホール抵抗を得るとともに、
バイア・ホール部におけるエレクトロ・マイグレーショ
ン耐量やストレス・マイグレーション耐量等の信頼性の
レベルを向上させ、高品質で高歩留まりの半導体装置の
配線接続構造およびその製造方法を提供することを目的
とする。
【００３６】
【課題を解決するための手段】この発明の１つの局面に
従った半導体装置の配線接続構造は、第１のアルミニウ
ム配線層と、絶縁層と、第２のアルミニウム配線層と、
金属含有層とを備える。第１のアルミニウム配線層は、
アルミニウムよりも高い融点を有する高融点元素含有層
を表面に含む。絶縁層は第１のアルミニウム配線層の上
に形成され、第１のアルミニウム配線層の表面に達する
貫通孔を含む。第２のアルミニウム配線層は絶縁層の上
に形成され、貫通孔を通じて第１のアルミニウム配線層
に電気的に接続されている。第２のアルミニウム配線層
は、チタン層と、チタン化合物層と、アルミニウム含有
層とを含む。チタン層は、貫通孔を通じて延在し、絶縁
層の上に形成されている。チタン化合物層はチタン層の
上に形成されている。アルミニウム含有層はチタン化合
物層の上に形成されている。金属含有層はチタン化合物
層の上でアルミニウム含有層の下に形成され、貫通孔に
充填されている。
従った半導体装置の配線接続構造は、第１のアルミニウ
ム配線層と、絶縁層と、第２のアルミニウム配線層と、
金属含有層とを備える。第１のアルミニウム配線層は、
アルミニウムよりも高い融点を有する高融点元素含有層
を表面に含む。絶縁層は第１のアルミニウム配線層の上
に形成され、第１のアルミニウム配線層の表面に達する
貫通孔を含む。第２のアルミニウム配線層は絶縁層の上
に形成され、貫通孔を通じて第１のアルミニウム配線層
に電気的に接続されている。第２のアルミニウム配線層
は、チタン層と、チタン化合物層と、アルミニウム含有
層とを含む。チタン層は、貫通孔を通じて延在し、絶縁
層の上に形成されている。チタン化合物層はチタン層の
上に形成されている。アルミニウム含有層はチタン化合
物層の上に形成されている。金属含有層はチタン化合物
層の上でアルミニウム含有層の下に形成され、貫通孔に
充填されている。
【００３７】この発明のもう１つの局面に従った半導体
装置の配線接続構造の製造方法によれば、まず、第１の
アルミニウム含有層が半導体基板の主表面の上に形成さ
れる。第１のアルミニウム含有層の上には、アルミニウ
ムよりも高い融点を有する高融点元素含有層が形成され
る。絶縁層が高融点元素含有層の上に形成される。この
絶縁層を選択的に除去することにより、高融点元素含有
層の表面を露出させる貫通孔が形成される。その貫通孔
を通じて高融点元素含有層の表面に接触するようにチタ
ン層が絶縁層の上に形成される。チタン化合物層はチタ
ン層の上に形成される。チタン化合物層の上で貫通孔を
充填するように金属含有層が選択的に形成される。第２
のアルミニウム含有層は金属含有層とチタン化合物層の
上に形成される。
装置の配線接続構造の製造方法によれば、まず、第１の
アルミニウム含有層が半導体基板の主表面の上に形成さ
れる。第１のアルミニウム含有層の上には、アルミニウ
ムよりも高い融点を有する高融点元素含有層が形成され
る。絶縁層が高融点元素含有層の上に形成される。この
絶縁層を選択的に除去することにより、高融点元素含有
層の表面を露出させる貫通孔が形成される。その貫通孔
を通じて高融点元素含有層の表面に接触するようにチタ
ン層が絶縁層の上に形成される。チタン化合物層はチタ
ン層の上に形成される。チタン化合物層の上で貫通孔を
充填するように金属含有層が選択的に形成される。第２
のアルミニウム含有層は金属含有層とチタン化合物層の
上に形成される。
【００３８】
【作用】この発明の配線接続構造においては、貫通孔の
部分で下層の第１のアルミニウム配線層と接触する上層
の第２のアルミニウム配線層の下敷膜として、チタン層
とチタン化合物層とからなる積層構造が採用されてい
る。下層の第１のアルミニウム配線層の表面にはチタン
層が接触する。下層の第１のアルミニウム配線層の表面
は、アルミニウムよりも高い融点を有する高融点元素含
有層を含む。そのため、下層の高融点元素含有層は上層
のチタン層と接触する。このチタン層は、フッ素や酸素
との結合力が強いので、接続孔の部分で、高融点金属等
を含む下層の高融点元素含有層の表面に、スパッタ・エ
ッチング処理時の再付着による高融点金属等のフッ化物
や酸化物の粒子が残存しても、以下のような役割を果た
す。
部分で下層の第１のアルミニウム配線層と接触する上層
の第２のアルミニウム配線層の下敷膜として、チタン層
とチタン化合物層とからなる積層構造が採用されてい
る。下層の第１のアルミニウム配線層の表面にはチタン
層が接触する。下層の第１のアルミニウム配線層の表面
は、アルミニウムよりも高い融点を有する高融点元素含
有層を含む。そのため、下層の高融点元素含有層は上層
のチタン層と接触する。このチタン層は、フッ素や酸素
との結合力が強いので、接続孔の部分で、高融点金属等
を含む下層の高融点元素含有層の表面に、スパッタ・エ
ッチング処理時の再付着による高融点金属等のフッ化物
や酸化物の粒子が残存しても、以下のような役割を果た
す。
【００３９】（ｉ） チタン層は、高融点金属等のフッ
化物や酸化物の粒子をチタンのフッ化物や酸化物として
取込み、分解させる。
化物や酸化物の粒子をチタンのフッ化物や酸化物として
取込み、分解させる。
【００４０】（ii） チタン層は、下層の第１アルミニ
ウム配線層の表面に存在する高融点元素含有層との密着
性を向上させる。
ウム配線層の表面に存在する高融点元素含有層との密着
性を向上させる。
【００４１】一方、チタン層の上に形成されるチタン化
合物層は、下層の第１アルミニウム配線層と接するチタ
ン層が上層のアルミニウム含有層と先に反応してしまう
のを防止し、チタン層が下層の高融点元素含有層の上に
残存する変質層や粒子と優先的に反応するように作用す
る。
合物層は、下層の第１アルミニウム配線層と接するチタ
ン層が上層のアルミニウム含有層と先に反応してしまう
のを防止し、チタン層が下層の高融点元素含有層の上に
残存する変質層や粒子と優先的に反応するように作用す
る。
【００４２】つまり、チタン化合物層が形成されない場
合には、チタン層と上層のアルミニウム含有層との界面
には両者の反応を妨げる層が存在しない。そのため、チ
タン層は、下層の第１アルミニウム配線層表面の高融点
元素含有層の上に残存する変質層や粒子と反応する前
に、先に上層のアルミニウム含有層と２００〜３００℃
程度の比較的低い温度で容易に反応し、金属間化合物
（ＴｉＡｌ3 ）を形成してしまう。この場合、チタン層
は、接続孔の部分において、下層の第１アルミニウム配
線層の表面の高融点元素含有層の上に残存する変質層の
粒子を十分に分解し、下層の第１アルミニウム配線層表
面の高融点元素含有層と反応し、十分な密着性を保つと
いう、作用を果たさない。
合には、チタン層と上層のアルミニウム含有層との界面
には両者の反応を妨げる層が存在しない。そのため、チ
タン層は、下層の第１アルミニウム配線層表面の高融点
元素含有層の上に残存する変質層や粒子と反応する前
に、先に上層のアルミニウム含有層と２００〜３００℃
程度の比較的低い温度で容易に反応し、金属間化合物
（ＴｉＡｌ3 ）を形成してしまう。この場合、チタン層
は、接続孔の部分において、下層の第１アルミニウム配
線層の表面の高融点元素含有層の上に残存する変質層の
粒子を十分に分解し、下層の第１アルミニウム配線層表
面の高融点元素含有層と反応し、十分な密着性を保つと
いう、作用を果たさない。
【００４３】これに対し、チタン層の上に、アルミニウ
ムとの反応性が小さいチタン化合物層を設けると、チタ
ン層と上層のアルミニウム含有層との反応が抑制され
る。そのため、上層のアルミニウム含有層を形成した
後、３００〜４５０℃で熱処理することにより、接続孔
の部分において、下層の第１アルミニウム配線層表面の
高融点元素含有層の上に残存する変質層や粒子（スパッ
タ・エッチング処理時の再付着によるもの）がチタンの
フッ化物や酸化物として取込まれ、分解される。また、
チタン層は下層の第１アルミニウム配線層表面の高融点
元素含有層と反応し、高融点元素含有層との間の界面の
密着性を高める作用を果たす。
ムとの反応性が小さいチタン化合物層を設けると、チタ
ン層と上層のアルミニウム含有層との反応が抑制され
る。そのため、上層のアルミニウム含有層を形成した
後、３００〜４５０℃で熱処理することにより、接続孔
の部分において、下層の第１アルミニウム配線層表面の
高融点元素含有層の上に残存する変質層や粒子（スパッ
タ・エッチング処理時の再付着によるもの）がチタンの
フッ化物や酸化物として取込まれ、分解される。また、
チタン層は下層の第１アルミニウム配線層表面の高融点
元素含有層と反応し、高融点元素含有層との間の界面の
密着性を高める作用を果たす。
【００４４】一方、チタン化合物層の上で接続孔は金属
含有層によって充填されている。そのため、この金属含
有層は第２アルミニウム配線層の接続孔の部分でのカバ
レッジを改善する。
含有層によって充填されている。そのため、この金属含
有層は第２アルミニウム配線層の接続孔の部分でのカバ
レッジを改善する。
【００４５】このようにして、サブミクロン・レベルの
径を有する接続孔においても電気的なコンタクト抵抗
（バイア・ホール抵抗）が安定となる。また、エレクト
ロ・マイグレーション耐量やストレス・マイグレーショ
ン耐量等のバイア・ホール部分における信頼性のレベル
も向上する。
径を有する接続孔においても電気的なコンタクト抵抗
（バイア・ホール抵抗）が安定となる。また、エレクト
ロ・マイグレーション耐量やストレス・マイグレーショ
ン耐量等のバイア・ホール部分における信頼性のレベル
も向上する。
【００４６】
【実施例】以下、この発明の一実施例を図について説明
する。
する。
【００４７】図１は、この発明に従った配線接続構造の
一例を示す部分断面図である。図２は、図１のＩＩの部
分を拡大して示す部分断面図である。これらの図を参照
して、シリコン半導体基板１の上にはＤＲＡＭセル２が
スタックト・セル構造を有するように形成されている。
このＤＲＡＭセル２の上には、下地絶縁膜３が形成され
ている。下地絶縁膜３の上には、互いに間隔を隔てて第
１アルミニウム配線層４が形成されている。第１アルミ
ニウム配線層４は、バリアメタルとしての窒化チタン膜
３１０と、Ａｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜
３１１と、タングステン膜３１２とからなる。第１アル
ミニウム配線層４を覆うように層間絶縁膜５が形成され
ている。層間絶縁膜５には、第１アルミニウム配線層４
の表面に達するように開孔された接続孔６が形成されて
いる。この接続孔６を通じて第１アルミニウム配線層４
と電気的に接続するように、第２アルミニウム配線層１
００が層間絶縁膜５の上に形成されている。第２アルミ
ニウム配線層１００は、チタン膜１０１と窒化チタン膜
１０２とアルミニウム膜またはアルミニウム合金膜１０
４とからなる。チタン膜１０１は、第２アルミニウム配
線層１００の下地膜として形成され、第１アルミニウム
配線層４の表面と接する。窒化チタン膜１０２は、第２
アルミニウム配線層１００の下地膜として形成され、チ
タン膜１０１の上に形成される。アルミニウム膜または
アルミニウム合金膜１０４は、窒化チタン膜１０２の上
に形成される。タングステンプラグまたはタングステン
化合物プラグ１０３は窒化チタン膜１０２の上に形成さ
れ、接続孔６内に充填されている。この配線構造を外部
環境から保護するために保護絶縁膜８が全面上に形成さ
れている。なお、図２に示されるように、チタン膜１０
１と第１アルミニウム配線層４の表面のタングステン膜
３１２との反応によって、その界面に合金層２０６が形
成されている。
一例を示す部分断面図である。図２は、図１のＩＩの部
分を拡大して示す部分断面図である。これらの図を参照
して、シリコン半導体基板１の上にはＤＲＡＭセル２が
スタックト・セル構造を有するように形成されている。
このＤＲＡＭセル２の上には、下地絶縁膜３が形成され
ている。下地絶縁膜３の上には、互いに間隔を隔てて第
１アルミニウム配線層４が形成されている。第１アルミ
ニウム配線層４は、バリアメタルとしての窒化チタン膜
３１０と、Ａｌ−Ｓｉ−Ｃｕなどのアルミニウム合金膜
３１１と、タングステン膜３１２とからなる。第１アル
ミニウム配線層４を覆うように層間絶縁膜５が形成され
ている。層間絶縁膜５には、第１アルミニウム配線層４
の表面に達するように開孔された接続孔６が形成されて
いる。この接続孔６を通じて第１アルミニウム配線層４
と電気的に接続するように、第２アルミニウム配線層１
００が層間絶縁膜５の上に形成されている。第２アルミ
ニウム配線層１００は、チタン膜１０１と窒化チタン膜
１０２とアルミニウム膜またはアルミニウム合金膜１０
４とからなる。チタン膜１０１は、第２アルミニウム配
線層１００の下地膜として形成され、第１アルミニウム
配線層４の表面と接する。窒化チタン膜１０２は、第２
アルミニウム配線層１００の下地膜として形成され、チ
タン膜１０１の上に形成される。アルミニウム膜または
アルミニウム合金膜１０４は、窒化チタン膜１０２の上
に形成される。タングステンプラグまたはタングステン
化合物プラグ１０３は窒化チタン膜１０２の上に形成さ
れ、接続孔６内に充填されている。この配線構造を外部
環境から保護するために保護絶縁膜８が全面上に形成さ
れている。なお、図２に示されるように、チタン膜１０
１と第１アルミニウム配線層４の表面のタングステン膜
３１２との反応によって、その界面に合金層２０６が形
成されている。
【００４８】次に、図１に示される配線接続構造の一実
施例において、特に下層の第１アルミニウム配線層４と
上層の第２アルミニウム配線層１００との接続部（バイ
ア・ホール部）の形成方法について説明する。図３〜図
１３は、図１に示された配線接続構造の形成方法を工程
順に示す部分断面図である。
施例において、特に下層の第１アルミニウム配線層４と
上層の第２アルミニウム配線層１００との接続部（バイ
ア・ホール部）の形成方法について説明する。図３〜図
１３は、図１に示された配線接続構造の形成方法を工程
順に示す部分断面図である。
【００４９】図３を参照して、シリコン半導体基板１の
表面にＤＲＡＭセル２が形成される。このＤＲＡＭセル
２は素子分離用酸化膜３０１、トランスファ・ゲート電
極３０２、不純物拡散層３０３、ワード線３０４、記憶
ノード３０５、キャパシタ絶縁膜３０６、セルプレート
３０７および絶縁膜３０９から構成されている。
表面にＤＲＡＭセル２が形成される。このＤＲＡＭセル
２は素子分離用酸化膜３０１、トランスファ・ゲート電
極３０２、不純物拡散層３０３、ワード線３０４、記憶
ノード３０５、キャパシタ絶縁膜３０６、セルプレート
３０７および絶縁膜３０９から構成されている。
【００５０】図４を参照して、ＤＲＡＭセル２が形成さ
れたシリコン半導体基板１の全面上に下地絶縁膜３が形
成される。その後、写真製版技術やエッチング技術を用
いて下地絶縁膜の所定の部分にコンタクト孔３０８が開
孔される。このコンタクト孔３０８を通じて不純物拡散
層３０３に電気的に接触するように、ビット線として、
第１アルミニウム配線層４が形成される。
れたシリコン半導体基板１の全面上に下地絶縁膜３が形
成される。その後、写真製版技術やエッチング技術を用
いて下地絶縁膜の所定の部分にコンタクト孔３０８が開
孔される。このコンタクト孔３０８を通じて不純物拡散
層３０３に電気的に接触するように、ビット線として、
第１アルミニウム配線層４が形成される。
【００５１】最近、サブミクロン・オーダーに各エレメ
ントのサイズが微細化された半導体集積回路装置におい
ては、第１アルミニウム配線層４として、下地膜とし
て、窒化チタン（ＴｉＮ）やチタン・タングステン（Ｔ
ｉＷ）などのバリアメタル膜３１０と、その上にＡｌ−
Ｓｉ−Ｃｕ、Ａｌ−Ｓｉなどのアルミニウム合金膜３１
１とが組合わせられた構造の配線層が用いられる。この
ような構造のアルミニウム配線層は以下の理由により用
いられる。
ントのサイズが微細化された半導体集積回路装置におい
ては、第１アルミニウム配線層４として、下地膜とし
て、窒化チタン（ＴｉＮ）やチタン・タングステン（Ｔ
ｉＷ）などのバリアメタル膜３１０と、その上にＡｌ−
Ｓｉ−Ｃｕ、Ａｌ−Ｓｉなどのアルミニウム合金膜３１
１とが組合わせられた構造の配線層が用いられる。この
ような構造のアルミニウム配線層は以下の理由により用
いられる。
【００５２】（ｉ） コンタクト部におけるアルミニウ
ムとシリコン基板（不純物拡散層）との異常反応（アロ
イスパイク）による接合リーク防止。
ムとシリコン基板（不純物拡散層）との異常反応（アロ
イスパイク）による接合リーク防止。
【００５３】（ii）アルミニウム合金膜中のシリコンが
固相エピタキシャル成長によりコンタクト部に析出する
ことにより発生するコンタクト不良の防止。
固相エピタキシャル成長によりコンタクト部に析出する
ことにより発生するコンタクト不良の防止。
【００５４】(iii) アルミニウム配線層の上層に形成さ
れる層間絶縁膜や保護絶縁膜の膜応力によりアルミニウ
ム配線が断線するという、いわゆるストレス・マイグレ
ーション現象に対する耐性を高めること。
れる層間絶縁膜や保護絶縁膜の膜応力によりアルミニウ
ム配線が断線するという、いわゆるストレス・マイグレ
ーション現象に対する耐性を高めること。
【００５５】さらに、アルミニウム合金膜３１１の上に
はタングステン膜３１２が形成される。このタングステ
ン膜３１２が形成される目的は以下のとおりである。
はタングステン膜３１２が形成される。このタングステ
ン膜３１２が形成される目的は以下のとおりである。
【００５６】（ａ） 接続孔の形成工程で生成される変
質層の厚みを小さくし、その変質層をスパッタ・エッチ
ング処理によって除去しやすくする。
質層の厚みを小さくし、その変質層をスパッタ・エッチ
ング処理によって除去しやすくする。
【００５７】（ｂ） 接続孔の形成工程の写真製版時に
おいて反射防止膜としてタングステン膜３１２を用い
る。
おいて反射防止膜としてタングステン膜３１２を用い
る。
【００５８】（ｃ） 第１アルミニウム配線層のエレク
トロ・マイグレーション耐性、ストレス・マイグレーシ
ョン耐性などの信頼性レベルが向上する。
トロ・マイグレーション耐性、ストレス・マイグレーシ
ョン耐性などの信頼性レベルが向上する。
【００５９】第１アルミニウム配線層４を構成する膜
は、通常、スパッタ法で連続的に堆積された後に、写真
製版技術やエッチング技術を用いてパターニングされる
ことにより形成される。
は、通常、スパッタ法で連続的に堆積された後に、写真
製版技術やエッチング技術を用いてパターニングされる
ことにより形成される。
【００６０】図５を参照して、第１アルミニウム配線層
４の全面上に層間絶縁膜５が形成される。この層間絶縁
膜５は、例えば化学気相成長法（ＣＶＤ：Chemical Vap
or Deposition ）により形成されたシリコン酸化膜３２
１と、無機塗布絶縁膜３２２と、ＣＶＤ法により形成さ
れたシリコン酸化膜３２３とが組合わせられた絶縁膜で
ある。
４の全面上に層間絶縁膜５が形成される。この層間絶縁
膜５は、例えば化学気相成長法（ＣＶＤ：Chemical Vap
or Deposition ）により形成されたシリコン酸化膜３２
１と、無機塗布絶縁膜３２２と、ＣＶＤ法により形成さ
れたシリコン酸化膜３２３とが組合わせられた絶縁膜で
ある。
【００６１】シリコン酸化膜３２１は、通常、シラン
（ＳｉＨ4 ）ガスと、酸素（Ｏ2 ）ガスあるいは亜酸化
窒素（Ｎ2 Ｏ）ガスとの混合ガスを用いて、３００〜４
５０℃の形成温度で熱やプラズマを利用したＣＶＤ法に
よって形成される。また、最近では、ステップ・カバレ
ッジが良好であるという特徴を持つ、ＴＥＯＳ（Tetra-
Ethyl-Ortho-Silicate）等の有機シラン系の材料を用い
てシリコン酸化膜が形成される。
（ＳｉＨ4 ）ガスと、酸素（Ｏ2 ）ガスあるいは亜酸化
窒素（Ｎ2 Ｏ）ガスとの混合ガスを用いて、３００〜４
５０℃の形成温度で熱やプラズマを利用したＣＶＤ法に
よって形成される。また、最近では、ステップ・カバレ
ッジが良好であるという特徴を持つ、ＴＥＯＳ（Tetra-
Ethyl-Ortho-Silicate）等の有機シラン系の材料を用い
てシリコン酸化膜が形成される。
【００６２】平坦化のために形成される無機塗布絶縁膜
３２２は、シラノール（Ｓｉ（ＯＨ）4 ）等を主成分と
するのが一般的である。このシラノール等を主成分とす
る材料を回転塗布した後、４００〜４５０℃の温度でベ
ーク処理を施し、シリコン酸化膜化することにより、Ｃ
ＶＤ法で形成されたシリコン酸化膜３２１の表面が平坦
化される。なお、この無機塗布絶縁膜３２２は、吸湿性
が高いので、バイア・ホール部の側壁に露出すると、ガ
ス放出などの悪影響を及ぼす。そのため、無機塗布絶縁
膜３２２の表面がバイア・ホール部の側壁において露出
しないように、フッ素系ガスやアルゴンガスによるドラ
イエッチング技術を用いてエッチバック処理がこの無機
塗布絶縁膜３２２に施される。
３２２は、シラノール（Ｓｉ（ＯＨ）4 ）等を主成分と
するのが一般的である。このシラノール等を主成分とす
る材料を回転塗布した後、４００〜４５０℃の温度でベ
ーク処理を施し、シリコン酸化膜化することにより、Ｃ
ＶＤ法で形成されたシリコン酸化膜３２１の表面が平坦
化される。なお、この無機塗布絶縁膜３２２は、吸湿性
が高いので、バイア・ホール部の側壁に露出すると、ガ
ス放出などの悪影響を及ぼす。そのため、無機塗布絶縁
膜３２２の表面がバイア・ホール部の側壁において露出
しないように、フッ素系ガスやアルゴンガスによるドラ
イエッチング技術を用いてエッチバック処理がこの無機
塗布絶縁膜３２２に施される。
【００６３】無機塗布絶縁膜３２２の上には、シリコン
酸化膜３２１の形成と同様の方法により、シリコン酸化
膜３２３が形成される。
酸化膜３２１の形成と同様の方法により、シリコン酸化
膜３２３が形成される。
【００６４】図６を参照して、第１アルミニウム配線層
４の所定の表面領域を露出するように、接続孔６が写真
製版技術とエッチング技術を用いて開孔される。この工
程は以下のように行なわれる。
４の所定の表面領域を露出するように、接続孔６が写真
製版技術とエッチング技術を用いて開孔される。この工
程は以下のように行なわれる。
【００６５】写真製版技術を用いて、接続孔６が形成さ
れる領域以外の領域がフォトレジスト３２４で覆われ
る。その後、層間絶縁膜５がエッチングによって選択的
に除去されることにより、接続孔６が開孔される。
れる領域以外の領域がフォトレジスト３２４で覆われ
る。その後、層間絶縁膜５がエッチングによって選択的
に除去されることにより、接続孔６が開孔される。
【００６６】なお、フォトレジスト３２４およびエッチ
ング時に生ずる反応生成物等は、エッチング後に酸素
（Ｏ2 ）プラズマや湿式化学処理法を用いて除去され
る。
ング時に生ずる反応生成物等は、エッチング後に酸素
（Ｏ2 ）プラズマや湿式化学処理法を用いて除去され
る。
【００６７】図７を参照して、接続孔６の形成工程中
に、ＣＨＦ3 等のフッ素系ガスや酸素ガスのプラズマに
さらされるため、接続孔６における第１アルミニウム配
線層４の表面のタングステン膜３１２の上には５０〜１
００Å程度の厚みを有するタングステンの変質層（フッ
化物や酸化物を含む層）３１３が形成されている。この
薄い変質層３１３を除去し、安定なバイア・ホール抵抗
を得るために、まず、アルゴンイオン２０２によるスパ
ッタ・エッチング処理が施される。
に、ＣＨＦ3 等のフッ素系ガスや酸素ガスのプラズマに
さらされるため、接続孔６における第１アルミニウム配
線層４の表面のタングステン膜３１２の上には５０〜１
００Å程度の厚みを有するタングステンの変質層（フッ
化物や酸化物を含む層）３１３が形成されている。この
薄い変質層３１３を除去し、安定なバイア・ホール抵抗
を得るために、まず、アルゴンイオン２０２によるスパ
ッタ・エッチング処理が施される。
【００６８】図８に示されるように、アスペクト比（Ｂ
／Ａ）が１を越えるサブミクロン・レベルの接続孔６の
場合には、アルゴンイオン２０２によるスパッタ・エッ
チング処理だけでは、前述のように、アルゴンイオンに
よりスパッタされたタングステンのフッ化物や酸化物等
の変質物や粒子の再付着が発生する。そのため、接続孔
６における第１アルミニウム配線層の表面２０５には、
わずかながら、タングステンのフッ化物や酸化物の粒子
３１４が残存する。
／Ａ）が１を越えるサブミクロン・レベルの接続孔６の
場合には、アルゴンイオン２０２によるスパッタ・エッ
チング処理だけでは、前述のように、アルゴンイオンに
よりスパッタされたタングステンのフッ化物や酸化物等
の変質物や粒子の再付着が発生する。そのため、接続孔
６における第１アルミニウム配線層の表面２０５には、
わずかながら、タングステンのフッ化物や酸化物の粒子
３１４が残存する。
【００６９】図９に示すように、タングステンの変質層
３１３の大部分がスパッタ・エッチング処理によって除
去された後に、残存した僅かなタングステンの変質物の
粒子３１４を分解するために、チタン膜１０１が真空中
で連続して、スパッタ法を用いて５０〜１５０Å程度の
膜厚で全面に堆積される。
３１３の大部分がスパッタ・エッチング処理によって除
去された後に、残存した僅かなタングステンの変質物の
粒子３１４を分解するために、チタン膜１０１が真空中
で連続して、スパッタ法を用いて５０〜１５０Å程度の
膜厚で全面に堆積される。
【００７０】次に、図１０を参照して、チタン膜１０１
の上に窒化チタン膜１０２が５００〜１０００Å程度の
膜厚で堆積される。この堆積方法としては、通常、Ｔｉ
ターゲットを用いて、Ａｒ＋Ｎ2 ガスの雰囲気下でスパ
ッタする反応性スパッタ法が用いられる。この窒化チタ
ン膜１０２は、バイア・ホール部において第１アルミニ
ウム配線層４と接するチタン膜１０１が上層のアルミニ
ウム含有膜と先に反応してしまうのを抑制する役割を果
たす。このため、上層のアルミニウム含有膜との反応性
が小さく、かつバイア・ホール抵抗の増加をできるだけ
抑えるために、２５０〜４００μΩ・ｃｍ程度の比抵抗
の小さい窒化チタン膜が用いられる。
の上に窒化チタン膜１０２が５００〜１０００Å程度の
膜厚で堆積される。この堆積方法としては、通常、Ｔｉ
ターゲットを用いて、Ａｒ＋Ｎ2 ガスの雰囲気下でスパ
ッタする反応性スパッタ法が用いられる。この窒化チタ
ン膜１０２は、バイア・ホール部において第１アルミニ
ウム配線層４と接するチタン膜１０１が上層のアルミニ
ウム含有膜と先に反応してしまうのを抑制する役割を果
たす。このため、上層のアルミニウム含有膜との反応性
が小さく、かつバイア・ホール抵抗の増加をできるだけ
抑えるために、２５０〜４００μΩ・ｃｍ程度の比抵抗
の小さい窒化チタン膜が用いられる。
【００７１】なお、通常、シリコン基板とのコンタクト
部においてバリアメタル膜として用いられる窒化チタン
膜は、シリコンやアルミニウムに対するバリア性が必要
であるので、４００〜２０００μΩ・ｃｍ程度の比抵抗
の高い膜が用いられる。しかしながら、このような窒化
チタン膜をバイア・ホール部で用いると、バイア・ホー
ル抵抗が従来の構造に比べて数倍に高くなってしまうと
いう問題がある。バイア・ホール部で用いられる窒化チ
タン膜１０２は、前述のように、チタン膜１０１と上層
のアルミニウム含有膜との反応を抑制することを目的と
して形成される。そのため、この窒化チタン膜１０２は
アルミニウムに対するバリア性をあまり必要としない。
このことから、２５０〜４００μΩ・ｃｍ程度の比抵抗
の小さい窒化チタン膜を用いることができる。その結果
として、バイア・ホール抵抗の増加も５０％以下と実用
上問題のないレベルにすることができる。
部においてバリアメタル膜として用いられる窒化チタン
膜は、シリコンやアルミニウムに対するバリア性が必要
であるので、４００〜２０００μΩ・ｃｍ程度の比抵抗
の高い膜が用いられる。しかしながら、このような窒化
チタン膜をバイア・ホール部で用いると、バイア・ホー
ル抵抗が従来の構造に比べて数倍に高くなってしまうと
いう問題がある。バイア・ホール部で用いられる窒化チ
タン膜１０２は、前述のように、チタン膜１０１と上層
のアルミニウム含有膜との反応を抑制することを目的と
して形成される。そのため、この窒化チタン膜１０２は
アルミニウムに対するバリア性をあまり必要としない。
このことから、２５０〜４００μΩ・ｃｍ程度の比抵抗
の小さい窒化チタン膜を用いることができる。その結果
として、バイア・ホール抵抗の増加も５０％以下と実用
上問題のないレベルにすることができる。
【００７２】また、窒化チタン膜１０２の膜厚は、下層
のチタン膜１０１が上層のアルミニウム含有膜と反応す
るのを抑制すること、およびバイア・ホール抵抗の増加
を実用上問題のないレベルに抑えることを理由として、
５００〜１０００Å程度とされる。
のチタン膜１０１が上層のアルミニウム含有膜と反応す
るのを抑制すること、およびバイア・ホール抵抗の増加
を実用上問題のないレベルに抑えることを理由として、
５００〜１０００Å程度とされる。
【００７３】その後、図１１に示されるように、温度３
００〜５００℃の雰囲気下において、ＣＶＤ法により、
シリコン半導体基板１の全面上にタングステン膜が形成
される。以下に、ＣＶＤ法による代表的なタングステン
膜の形成過程の２つの例を化学式を用いて示す。
００〜５００℃の雰囲気下において、ＣＶＤ法により、
シリコン半導体基板１の全面上にタングステン膜が形成
される。以下に、ＣＶＤ法による代表的なタングステン
膜の形成過程の２つの例を化学式を用いて示す。
【００７４】（ｉ） ＳｉＨ4 還元法
【００７５】
【化１】
【００７６】（ii） Ｈ2 還元法
【００７７】
【化２】
【００７８】ＣＶＤ法によるタングステン膜形成の特徴
は、スパッタ法に比べて段差被覆性が極めて良好である
ことである。このため、径が小さく、アスペクト比の大
きな接続孔６の部分はタングステン膜により完全に埋め
込まれる。
は、スパッタ法に比べて段差被覆性が極めて良好である
ことである。このため、径が小さく、アスペクト比の大
きな接続孔６の部分はタングステン膜により完全に埋め
込まれる。
【００７９】次に、ＳＦ6 等を用いて、ＣＶＤ法により
形成されたタングステン膜を全面的にエッチバックする
ことにより、タングステン膜を除去し、接続孔の内部に
充填されたタングステンプラグ１０３が残存する。この
ときの断面構造は図１１に示されている。
形成されたタングステン膜を全面的にエッチバックする
ことにより、タングステン膜を除去し、接続孔の内部に
充填されたタングステンプラグ１０３が残存する。この
ときの断面構造は図１１に示されている。
【００８０】その後、図１２を参照して、第２アルミニ
ウム配線層１００の最上層として、たとえば、Ａｌ−Ｓ
ｉ−Ｃｕ膜１０４が連続してスパッタ法で堆積される。
次に、チタン膜１０１、窒化チタン膜１０２およびアル
ミニウム合金膜１０４からなる３層構造の第２アルミニ
ウム配線層１００が、第１アルミニウム配線層４と同様
にして、写真製版技術やエッチング技術を用いてパター
ニングされる。
ウム配線層１００の最上層として、たとえば、Ａｌ−Ｓ
ｉ−Ｃｕ膜１０４が連続してスパッタ法で堆積される。
次に、チタン膜１０１、窒化チタン膜１０２およびアル
ミニウム合金膜１０４からなる３層構造の第２アルミニ
ウム配線層１００が、第１アルミニウム配線層４と同様
にして、写真製版技術やエッチング技術を用いてパター
ニングされる。
【００８１】さらに、第１アルミニウム配線層４と第２
アルミニウム配線層１００の間の界面のミキシングを促
進するために、３００〜４５０℃の温度で１５〜６０分
程度の熱処理が施される。これにより、バイア・ホール
部における第１アルミニウム配線層４の表面２０５に残
存しているタングステンのフッ化物や酸化物の粒子３１
４がチタン膜１０１の作用により分解させられる。ま
た、第１アルミニウム配線層４の表面のタングステン膜
３１２とチタン膜１０１とが反応し、合金層２０６が形
成される。
アルミニウム配線層１００の間の界面のミキシングを促
進するために、３００〜４５０℃の温度で１５〜６０分
程度の熱処理が施される。これにより、バイア・ホール
部における第１アルミニウム配線層４の表面２０５に残
存しているタングステンのフッ化物や酸化物の粒子３１
４がチタン膜１０１の作用により分解させられる。ま
た、第１アルミニウム配線層４の表面のタングステン膜
３１２とチタン膜１０１とが反応し、合金層２０６が形
成される。
【００８２】図１４には、第１アルミニウム配線層４と
第２アルミニウム配線層１００との間の界面のミキシン
グ作用を説明するために、その接続構造が拡大して示さ
れている。図１４（Ａ）を参照して、スパッタ・エッチ
ング処理時におけるタングステンのフッ化物や酸化物の
粒子の再付着により、第１アルミニウム配線層４の表面
２０５にタングステンの変質物の粒子３１４が、第２ア
ルミニウム配線層１００の形成後においても残存してい
る。この粒子３１４は、第１アルミニウム配線層４と第
２アルミニウム配線層１００との間の界面２０５におけ
るミキシング作用を妨げる。
第２アルミニウム配線層１００との間の界面のミキシン
グ作用を説明するために、その接続構造が拡大して示さ
れている。図１４（Ａ）を参照して、スパッタ・エッチ
ング処理時におけるタングステンのフッ化物や酸化物の
粒子の再付着により、第１アルミニウム配線層４の表面
２０５にタングステンの変質物の粒子３１４が、第２ア
ルミニウム配線層１００の形成後においても残存してい
る。この粒子３１４は、第１アルミニウム配線層４と第
２アルミニウム配線層１００との間の界面２０５におけ
るミキシング作用を妨げる。
【００８３】そのため、図１４（Ｂ）に示されるよう
に、第２アルミニウム配線層１００を形成した後、上述
のように３００〜４５０℃の温度で１５〜６０分程度の
熱処理が施される。これにより、タングステンの変質物
の粒子３１４は、チタンの酸化物やフッ化物として取込
まれ、分解させられる。これは、チタン膜１０１が、タ
ングステンの変質物を構成するフッ素や酸素との結合力
が強く、３００〜４５０℃の熱処理で、容易にチタンの
フッ化物や酸化物を形成するためである。さらに、この
熱処理で、第１アルミニウム配線層４の表面のタングス
テン膜３１２とチタン膜１０１とが反応し、合金層２０
６が形成される。これにより、この界面２０５における
ミキシング作用が促進させられ、第１アルミニウム配線
層４と第２アルミニウム配線層１００との密着性が高め
られる。
に、第２アルミニウム配線層１００を形成した後、上述
のように３００〜４５０℃の温度で１５〜６０分程度の
熱処理が施される。これにより、タングステンの変質物
の粒子３１４は、チタンの酸化物やフッ化物として取込
まれ、分解させられる。これは、チタン膜１０１が、タ
ングステンの変質物を構成するフッ素や酸素との結合力
が強く、３００〜４５０℃の熱処理で、容易にチタンの
フッ化物や酸化物を形成するためである。さらに、この
熱処理で、第１アルミニウム配線層４の表面のタングス
テン膜３１２とチタン膜１０１とが反応し、合金層２０
６が形成される。これにより、この界面２０５における
ミキシング作用が促進させられ、第１アルミニウム配線
層４と第２アルミニウム配線層１００との密着性が高め
られる。
【００８４】最後に、図１３を参照して、半導体基板に
形成された半導体素子や配線を外部から侵入してくる水
分等から保護するために、シリコン酸化膜やシリコン窒
化膜等の保護絶縁膜８が、第２アルミニウム配線層１０
０の上にＣＶＤ法を用いて堆積される。
形成された半導体素子や配線を外部から侵入してくる水
分等から保護するために、シリコン酸化膜やシリコン窒
化膜等の保護絶縁膜８が、第２アルミニウム配線層１０
０の上にＣＶＤ法を用いて堆積される。
【００８５】なお、この発明の配線接続構造において用
いられるチタン膜１０１の膜厚については、以下の理由
により最適値が存在するので、図１５を参照して説明す
る。
いられるチタン膜１０１の膜厚については、以下の理由
により最適値が存在するので、図１５を参照して説明す
る。
【００８６】第２アルミニウム配線層１００が形成され
た後、３００〜４５０℃の熱処理によって、チタン膜１
０１は第１アルミニウム配線層４の表面のタングステン
膜３１２と反応し、合金（ＴｉとＷの合金）層２０６を
形成する。図１５（Ａ）は、チタン膜１０１の厚みが適
切な場合の配線接続構造の断面を示している。図１５
（Ｂ）に示すように、チタン膜１０１の厚みが厚すぎる
と弊害が発生する。すなわち、合金層２０６が過剰に形
成されると、その反応により生ずる応力等のために、第
１アルミニウム配線層４と第２アルミニウム配線層１０
０との間の界面がもろくなり、機械的な強度が低下して
しまうという問題が発生する。一方、チタン膜１０１の
膜厚が薄すぎると、その界面のミキシング作用を十分に
促進させることができない。以上のことから、この発明
の配線接続構造に用いられるチタン膜１０１の膜厚には
上下限値が存在する。本発明者等の実験によって得られ
た知見によれば、チタン膜１０１の膜厚は５０Å以上１
５０Å以下の範囲内であるのが望ましい。なお、上記の
実施例では、第２アルミニウム配線層を構成するアルミ
ニウム合金膜１０３とチタン膜１０１との反応を抑制す
るために、チタン膜１０１の上に窒化チタン膜１０２を
設ける場合について述べている。しかしながら、同様に
両者の相互反応を抑制する働きをする酸化チタン膜や酸
窒化チタン膜などの他のチタン化合物膜であっても同様
の効果を奏する。これらの膜は、いずれも上記実施例と
同様に反応性スパッタ法を用いて堆積することができ
る。つまり、酸化チタン膜を堆積する場合には、Ａｒ＋
Ｏ2 ガス雰囲気中で、酸窒化チタン膜を堆積する場合に
はＡｒ＋Ｏ2 ＋Ｎ2 ガス雰囲気中で、それぞれＴｉをタ
ーゲットとして用いてスパッタすれば、所望のチタン化
合物膜を堆積することができる。
た後、３００〜４５０℃の熱処理によって、チタン膜１
０１は第１アルミニウム配線層４の表面のタングステン
膜３１２と反応し、合金（ＴｉとＷの合金）層２０６を
形成する。図１５（Ａ）は、チタン膜１０１の厚みが適
切な場合の配線接続構造の断面を示している。図１５
（Ｂ）に示すように、チタン膜１０１の厚みが厚すぎる
と弊害が発生する。すなわち、合金層２０６が過剰に形
成されると、その反応により生ずる応力等のために、第
１アルミニウム配線層４と第２アルミニウム配線層１０
０との間の界面がもろくなり、機械的な強度が低下して
しまうという問題が発生する。一方、チタン膜１０１の
膜厚が薄すぎると、その界面のミキシング作用を十分に
促進させることができない。以上のことから、この発明
の配線接続構造に用いられるチタン膜１０１の膜厚には
上下限値が存在する。本発明者等の実験によって得られ
た知見によれば、チタン膜１０１の膜厚は５０Å以上１
５０Å以下の範囲内であるのが望ましい。なお、上記の
実施例では、第２アルミニウム配線層を構成するアルミ
ニウム合金膜１０３とチタン膜１０１との反応を抑制す
るために、チタン膜１０１の上に窒化チタン膜１０２を
設ける場合について述べている。しかしながら、同様に
両者の相互反応を抑制する働きをする酸化チタン膜や酸
窒化チタン膜などの他のチタン化合物膜であっても同様
の効果を奏する。これらの膜は、いずれも上記実施例と
同様に反応性スパッタ法を用いて堆積することができ
る。つまり、酸化チタン膜を堆積する場合には、Ａｒ＋
Ｏ2 ガス雰囲気中で、酸窒化チタン膜を堆積する場合に
はＡｒ＋Ｏ2 ＋Ｎ2 ガス雰囲気中で、それぞれＴｉをタ
ーゲットとして用いてスパッタすれば、所望のチタン化
合物膜を堆積することができる。
【００８７】また、上記実施例では、接続孔の部分での
アルミニウム合金膜のカバレッジを改善するためにＣＶ
Ｄ法によるタングステンプラグを形成する場合について
述べている。しかしながら、タングステンプラグ以外
に、タングステンシリサイド、モリブデンなどの他のメ
タルＣＶＤ法によるメタルプラグを形成しても同様の効
果を奏する。
アルミニウム合金膜のカバレッジを改善するためにＣＶ
Ｄ法によるタングステンプラグを形成する場合について
述べている。しかしながら、タングステンプラグ以外
に、タングステンシリサイド、モリブデンなどの他のメ
タルＣＶＤ法によるメタルプラグを形成しても同様の効
果を奏する。
【００８８】さらに、上記実施例では、下層の第１アル
ミニウム配線層の表面がタングステン膜である場合につ
いて述べている。しかしながら、第１アルミニウム配線
層の表面の膜が、チタン・タングステン（Ｔｉ−Ｗ）膜
などの他の高融点金属膜、窒化チタン（ＴｉＮ）膜など
の高融点金属化合物膜、モリブデン・シリサイド（Ｍｏ
Ｓｉ2 ）やタングステン・シリサイド（ＷＳｉ2 ）膜な
どの高融点金属シリサイド膜、アモルファス・シリコン
膜であっても、同様の効果を奏する。
ミニウム配線層の表面がタングステン膜である場合につ
いて述べている。しかしながら、第１アルミニウム配線
層の表面の膜が、チタン・タングステン（Ｔｉ−Ｗ）膜
などの他の高融点金属膜、窒化チタン（ＴｉＮ）膜など
の高融点金属化合物膜、モリブデン・シリサイド（Ｍｏ
Ｓｉ2 ）やタングステン・シリサイド（ＷＳｉ2 ）膜な
どの高融点金属シリサイド膜、アモルファス・シリコン
膜であっても、同様の効果を奏する。
【００８９】また、上記実施例では、アルミニウム２層
配線構造について述べたが、３層以上のアルミニウム多
層配線構造を有する半導体集積回路装置に本発明を適用
しても同様の効果を奏する。
配線構造について述べたが、３層以上のアルミニウム多
層配線構造を有する半導体集積回路装置に本発明を適用
しても同様の効果を奏する。
【００９０】さらに、上記実施例では、半導体基板の表
面にＤＲＡＭセルが形成された半導体集積回路装置に本
発明を適用した場合について述べたが、他の素子が形成
された半導体集積回路装置に適用しても同様の効果を奏
する。
面にＤＲＡＭセルが形成された半導体集積回路装置に本
発明を適用した場合について述べたが、他の素子が形成
された半導体集積回路装置に適用しても同様の効果を奏
する。
【００９１】たとえば、半導体基板の表面にＳＲＡＭ
（Static Random Access Memory ）セルが形成された半
導体集積回路装置に、本発明に従ったアルミニウム多層
配線構造を適用した実施例が図１６に示されている。Ｓ
ＲＡＭセルを有する半導体集積回路装置の構造に関する
詳細な説明を省略し、その主な構成のみを述べるにとど
める。
（Static Random Access Memory ）セルが形成された半
導体集積回路装置に、本発明に従ったアルミニウム多層
配線構造を適用した実施例が図１６に示されている。Ｓ
ＲＡＭセルを有する半導体集積回路装置の構造に関する
詳細な説明を省略し、その主な構成のみを述べるにとど
める。
【００９２】図１６を参照して、シリコン半導体基板１
の表面にダブルウェル・ＣＭＯＳ（Complementary Meta
l Oxide Semiconductor ）構造を有するＳＲＡＭセル４
１０が形成されている。シリコン半導体基板１には、ｐ
型ウェル領域４１１とｎ型ウェル領域４１２とが隣接し
て形成されている。これらのウェル領域４１１と４１２
を電気的に分離するために、シリコン半導体基板１の上
に素子分離用酸化膜４１３が間隔を隔てて形成されてい
る。ｐ型ウェル領域４１１には互いに間隔を隔てたｎ型
不純物拡散層４１５が形成され、それらの間にゲート電
極４１４が形成されている。また、ｎ型ウェル領域４１
２には、互いに間隔を隔てたｐ型不純物拡散層４１６が
形成され、それらの間にゲート電極４１４が形成されて
いる。ゲート電極４１４を覆うように絶縁膜４０９が形
成されている。この絶縁膜４０９の上には多結晶シリコ
ン配線層４１７が間隔を隔てて形成されている。ＳＲＡ
Ｍセル４１０の上には下地絶縁膜３が堆積されている。
この下地絶縁膜３と絶縁膜４０９には、ｎ型不純物拡散
層４１５またはｐ型不純物拡散層４１６の表面に達する
コンタクト孔４１８が形成されている。このコンタクト
孔４１８を通じて不純物拡散層４１５または４１６に接
触するように第１アルミニウム配線層４が下地絶縁膜３
の上に形成されている。第１アルミニウム配線層４と第
２アルミニウム配線層１００との接続構造は、図１に示
された構造と同様である。
の表面にダブルウェル・ＣＭＯＳ（Complementary Meta
l Oxide Semiconductor ）構造を有するＳＲＡＭセル４
１０が形成されている。シリコン半導体基板１には、ｐ
型ウェル領域４１１とｎ型ウェル領域４１２とが隣接し
て形成されている。これらのウェル領域４１１と４１２
を電気的に分離するために、シリコン半導体基板１の上
に素子分離用酸化膜４１３が間隔を隔てて形成されてい
る。ｐ型ウェル領域４１１には互いに間隔を隔てたｎ型
不純物拡散層４１５が形成され、それらの間にゲート電
極４１４が形成されている。また、ｎ型ウェル領域４１
２には、互いに間隔を隔てたｐ型不純物拡散層４１６が
形成され、それらの間にゲート電極４１４が形成されて
いる。ゲート電極４１４を覆うように絶縁膜４０９が形
成されている。この絶縁膜４０９の上には多結晶シリコ
ン配線層４１７が間隔を隔てて形成されている。ＳＲＡ
Ｍセル４１０の上には下地絶縁膜３が堆積されている。
この下地絶縁膜３と絶縁膜４０９には、ｎ型不純物拡散
層４１５またはｐ型不純物拡散層４１６の表面に達する
コンタクト孔４１８が形成されている。このコンタクト
孔４１８を通じて不純物拡散層４１５または４１６に接
触するように第１アルミニウム配線層４が下地絶縁膜３
の上に形成されている。第１アルミニウム配線層４と第
２アルミニウム配線層１００との接続構造は、図１に示
された構造と同様である。
【００９３】同様に、シリコン半導体基板１の表面に形
成される素子は、ＤＲＡＭセルやＳＲＡＭセル以外の他
の素子、例えばＥＰＲＯＭ（ErasableProgramable Read
Only Memory ）セル、Ｅ2 ＰＲＯＭ（Electrical Eras
able Programable ROM ）セル、マイクロ・コンピュー
タ回路素子、ＣＭＯＳ論理回路素子、バイポーラ・トラ
ンジスタ素子等の他の構造を有する素子であってもよ
い。
成される素子は、ＤＲＡＭセルやＳＲＡＭセル以外の他
の素子、例えばＥＰＲＯＭ（ErasableProgramable Read
Only Memory ）セル、Ｅ2 ＰＲＯＭ（Electrical Eras
able Programable ROM ）セル、マイクロ・コンピュー
タ回路素子、ＣＭＯＳ論理回路素子、バイポーラ・トラ
ンジスタ素子等の他の構造を有する素子であってもよ
い。
【００９４】
【発明の効果】以上のように、この発明によれば、下層
のアルミニウム配線層と接続孔を介して接する上層のア
ルミニウム配線層の下敷膜として、チタン層とチタン化
合物層とからなる積層構造膜を用いることにより、多層
アルミニウム配線構造の接続孔の部分において安定なコ
ンタクトを得ることができる。また、接続孔の部分での
上層のアルミニウム配線層のカバレッジが、接続孔に充
填される金属含有層により改善される。そのため、電気
的なコンタクト抵抗が安定になるとともに、エレクトロ
・マイグレーション耐量やストレス・マイグレーション
耐量等の接続孔の部分での半導体集積回路装置の信頼性
のレベルが向上する。
のアルミニウム配線層と接続孔を介して接する上層のア
ルミニウム配線層の下敷膜として、チタン層とチタン化
合物層とからなる積層構造膜を用いることにより、多層
アルミニウム配線構造の接続孔の部分において安定なコ
ンタクトを得ることができる。また、接続孔の部分での
上層のアルミニウム配線層のカバレッジが、接続孔に充
填される金属含有層により改善される。そのため、電気
的なコンタクト抵抗が安定になるとともに、エレクトロ
・マイグレーション耐量やストレス・マイグレーション
耐量等の接続孔の部分での半導体集積回路装置の信頼性
のレベルが向上する。
【図１】この発明の一実施例による半導体集積回路装置
の配線接続構造を示す部分断面図である。
の配線接続構造を示す部分断面図である。
【図２】図１のＩＩの部分を拡大して示す部分断面図で
ある。
ある。
【図３】図１に示された配線接続構造の形成方法の第１
工程を示す部分断面図である。
工程を示す部分断面図である。
【図４】図１に示された配線接続構造の形成方法の第２
工程を示す部分断面図である。
工程を示す部分断面図である。
【図５】図１に示された配線接続構造の形成方法の第３
工程を示す部分断面図である。
工程を示す部分断面図である。
【図６】図１に示された配線接続構造の形成方法の第４
工程を示す部分断面図である。
工程を示す部分断面図である。
【図７】図１に示された配線接続構造の形成方法の第５
工程を示す部分断面図である。
工程を示す部分断面図である。
【図８】図１に示された配線接続構造の形成方法の第６
工程を示す部分断面図である。
工程を示す部分断面図である。
【図９】図１に示された配線接続構造の形成方法の第７
工程を示す部分断面図である。
工程を示す部分断面図である。
【図１０】図１に示された配線接続構造の形成方法の第
８工程を示す部分断面図である。
８工程を示す部分断面図である。
【図１１】図１に示された配線接続構造の形成方法の第
９工程を示す部分断面図である。
９工程を示す部分断面図である。
【図１２】図１に示された配線接続構造の形成方法の第
１０工程を示す部分断面図である。
１０工程を示す部分断面図である。
【図１３】図１に示された配線接続構造の形成方法の第
１１工程を示す部分断面図である。
１１工程を示す部分断面図である。
【図１４】第１アルミニウム配線層と第２アルミニウム
配線層との間の界面における作用を説明するためにその
接続構造を拡大して示す部分断面図（Ａ）と（Ｂ）であ
る。
配線層との間の界面における作用を説明するためにその
接続構造を拡大して示す部分断面図（Ａ）と（Ｂ）であ
る。
【図１５】この発明の配線接続構造におけるチタン膜厚
の最適値が存在することを説明するために、その配線接
続構造を拡大して示す部分断面図（Ａ）と（Ｂ）であ
る。
の最適値が存在することを説明するために、その配線接
続構造を拡大して示す部分断面図（Ａ）と（Ｂ）であ
る。
【図１６】この発明の他の実施例による半導体集積回路
装置の配線接続構造を示す部分断面図である。
装置の配線接続構造を示す部分断面図である。
【図１７】従来の半導体集積回路装置の配線接続構造を
示す部分断面図である。
示す部分断面図である。
【図１８】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第１工程を示す部分断面図
である。
の配線接続構造の形成方法の第１工程を示す部分断面図
である。
【図１９】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第２工程を示す部分断面図
である。
の配線接続構造の形成方法の第２工程を示す部分断面図
である。
【図２０】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第３工程を示す部分断面図
である。
の配線接続構造の形成方法の第３工程を示す部分断面図
である。
【図２１】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第４工程を示す部分断面図
である。
の配線接続構造の形成方法の第４工程を示す部分断面図
である。
【図２２】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第５工程を示す部分断面図
である。
の配線接続構造の形成方法の第５工程を示す部分断面図
である。
【図２３】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第６工程を示す部分断面図
である。
の配線接続構造の形成方法の第６工程を示す部分断面図
である。
【図２４】図１７に示された従来の半導体集積回路装置
の配線接続構造の形成方法の第７工程を示す部分断面図
である。
の配線接続構造の形成方法の第７工程を示す部分断面図
である。
【図２５】従来の配線接続構造の形成工程において、ス
パッタ・エッチング処理が施されるときの状況を示す部
分断面図（Ａ）と（Ｂ）である。
パッタ・エッチング処理が施されるときの状況を示す部
分断面図（Ａ）と（Ｂ）である。
【図２６】従来の配線接続構造を拡大して示す部分断面
図（Ａ）と、改善された従来の配線接続構造の形成工程
において、スパッタ・エッチング処理が施されるときの
状況を示す部分断面図（Ｂ）と（Ｃ）である。
図（Ａ）と、改善された従来の配線接続構造の形成工程
において、スパッタ・エッチング処理が施されるときの
状況を示す部分断面図（Ｂ）と（Ｃ）である。
１ シリコン半導体基板 ３ 下地絶縁膜 ４ 第１アルミニウム配線層 ５ 層間絶縁膜 ６ 接続孔 １００ 第２アルミニウム配線層 １０１ チタン膜 １０２ 窒化チタン膜 １０３ タングステンプラグ １０４ アルミニウム合金膜 ３１２ タングステン膜
Claims (2)
- 【請求項１】 半導体装置の配線接続構造であって、 アルミニウムよりも高い融点を有する高融点元素含有層
を表面に含む第１のアルミニウム配線層と、 前記第１のアルミニウム配線層の上に形成され、前記第
１のアルミニウム配線層の表面に達する貫通孔を含む絶
縁層と、 前記絶縁層の上に形成され、前記貫通孔を通じて前記第
１のアルミニウム配線層に電気的に接続された第２のア
ルミニウム配線層とを備え、 前記第２のアルミニウム配線層は、 前記貫通孔を通じて延在し、前記絶縁層の上に形成され
たチタン層と、 前記チタン層の上に形成されたチタン化合物層と、 前記チタン化合物層の上に形成されたアルミニウム含有
層とを含み、 前記チタン化合物層の上で前記アルミニウム含有層の下
に形成され、前記貫通孔に充填された金属含有層とを備
えた、半導体装置の配線接続構造。 - 【請求項２】 半導体装置の配線接続構造の製造方法で
あって、 半導体基板の主表面の上に第１のアルミニウム含有層を
形成する工程と、 アルミニウムよりも高い融点を有する高融点元素含有層
を前記第１のアルミニウム含有層の上に形成する工程
と、 前記高融点元素含有層の上に絶縁層を形成する工程と、 前記絶縁層を選択的に除去することにより、前記高融点
元素含有層の表面を露出させる貫通孔を形成する工程
と、 前記貫通孔を通じて前記高融点元素含有層の表面に接触
するように前記絶縁層の上にチタン層を形成する工程
と、 前記チタン層の上にチタン化合物層を形成する工程と、 前記チタン化合物層の上で前記貫通孔を充填するように
選択的に金属含有層を形成する工程と、 前記金属含有層と前記チタン化合物層の上に第２のアル
ミニウム含有層を形成する工程とを備えた、半導体装置
の配線接続構造の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264636A JP2655213B2 (ja) | 1991-10-14 | 1991-10-14 | 半導体装置の配線接続構造およびその製造方法 |
| KR1019920018808A KR960006692B1 (ko) | 1991-10-14 | 1992-10-13 | 반도체장치의 배선접속구조 및 그 제조방법 |
| US07/959,904 US5306952A (en) | 1991-10-14 | 1992-10-13 | Multilayer aluminum-containing interconnection structure of semiconductor device |
| DE4234666A DE4234666C2 (de) | 1991-10-14 | 1992-10-14 | Verbindungsstruktur und Herstellungsverfahren dafür |
| US08/192,910 US5420070A (en) | 1991-10-14 | 1994-02-07 | Manufacturing method of interconnection structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264636A JP2655213B2 (ja) | 1991-10-14 | 1991-10-14 | 半導体装置の配線接続構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109903A true JPH05109903A (ja) | 1993-04-30 |
| JP2655213B2 JP2655213B2 (ja) | 1997-09-17 |
Family
ID=17406106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3264636A Expired - Lifetime JP2655213B2 (ja) | 1991-10-14 | 1991-10-14 | 半導体装置の配線接続構造およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5306952A (ja) |
| JP (1) | JP2655213B2 (ja) |
| KR (1) | KR960006692B1 (ja) |
| DE (1) | DE4234666C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834369A (en) * | 1995-02-02 | 1998-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of preventing diffusion between interconnect and plug |
| KR100458465B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의비트라인형성방법 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499433B1 (en) * | 1991-02-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| JP2755035B2 (ja) * | 1992-03-28 | 1998-05-20 | ヤマハ株式会社 | 多層配線形成法 |
| US5358901A (en) * | 1993-03-01 | 1994-10-25 | Motorola, Inc. | Process for forming an intermetallic layer |
| JP2596331B2 (ja) * | 1993-09-08 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2600600B2 (ja) * | 1993-12-21 | 1997-04-16 | 日本電気株式会社 | 研磨剤とその製法及びそれを用いた半導体装置の製造方法 |
| US5571751A (en) * | 1994-05-09 | 1996-11-05 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| EP0690503A1 (en) * | 1994-05-31 | 1996-01-03 | Advanced Micro Devices, Inc. | Improved interconnect line structure and process therefor |
| GB2291264B (en) * | 1994-07-07 | 1998-07-29 | Hyundai Electronics Ind | Method for forming a metallic barrier layer in semiconductor device and device made by the method |
| JPH0864695A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | コンタクトプログラム方式ｒｏｍ及びその作製方法 |
| JP3599199B2 (ja) | 1994-08-31 | 2004-12-08 | 富士通株式会社 | 多層配線を有する半導体装置の製造方法 |
| US5471093A (en) * | 1994-10-28 | 1995-11-28 | Advanced Micro Devices, Inc. | Pseudo-low dielectric constant technology |
| US5629240A (en) * | 1994-12-09 | 1997-05-13 | Sun Microsystems, Inc. | Method for direct attachment of an on-chip bypass capacitor in an integrated circuit |
| KR0138308B1 (ko) | 1994-12-14 | 1998-06-01 | 김광호 | 층간접촉구조 및 그 방법 |
| JP2758841B2 (ja) * | 1994-12-20 | 1998-05-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08191104A (ja) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US5604140A (en) * | 1995-05-22 | 1997-02-18 | Lg Semicon, Co. Ltd. | Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same |
| US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
| US5693567A (en) * | 1995-06-07 | 1997-12-02 | Xerox Corporation | Separately etching insulating layer for contacts within array and for peripheral pads |
| US6191484B1 (en) | 1995-07-28 | 2001-02-20 | Stmicroelectronics, Inc. | Method of forming planarized multilevel metallization in an integrated circuit |
| US5518959A (en) * | 1995-08-24 | 1996-05-21 | Taiwan Semiconductor Manufacturing Company | Method for selectively depositing silicon oxide spacer layers |
| US6066555A (en) * | 1995-12-22 | 2000-05-23 | Cypress Semiconductor Corporation | Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning |
| US6013574A (en) * | 1996-01-30 | 2000-01-11 | Advanced Micro Devices, Inc. | Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines |
| US5801093A (en) * | 1996-06-13 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for creating vias using pillar technology |
| KR100225946B1 (ko) * | 1996-06-27 | 1999-10-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| US5970374A (en) * | 1996-10-18 | 1999-10-19 | Chartered Semiconductor Manufacturing Ltd. | Method for forming contacts and vias with improved barrier metal step-coverage |
| US6016012A (en) * | 1996-11-05 | 2000-01-18 | Cypress Semiconductor Corporation | Thin liner layer providing reduced via resistance |
| KR100430685B1 (ko) * | 1996-12-31 | 2004-07-27 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US6107190A (en) * | 1997-01-30 | 2000-08-22 | Nec Corporation | Method of fabricating semiconductor device |
| US5688718A (en) * | 1997-02-03 | 1997-11-18 | Taiwan Semiconductor Manufacturing Company Ltd | Method of CVD TiN barrier layer integration |
| US6096637A (en) * | 1997-02-25 | 2000-08-01 | Compaq Computer Corporation | Electromigration-resistant via structure |
| US6077778A (en) * | 1997-04-17 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Method of improving refresh time in DRAM products |
| KR100295240B1 (ko) * | 1997-04-24 | 2001-11-30 | 마찌다 가쯔히꼬 | 반도체장치 |
| JPH11145281A (ja) * | 1997-11-06 | 1999-05-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6093967A (en) * | 1997-12-17 | 2000-07-25 | Advanced Micro Devices, Inc. | Self-aligned silicide contacts formed from deposited silicon |
| JPH11265938A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6162586A (en) * | 1998-05-06 | 2000-12-19 | Philips Electronics North America Corp. | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers |
| US6271112B1 (en) * | 1998-11-13 | 2001-08-07 | Advanced Micro Devices, Inc. | Interlayer between titanium nitride and high density plasma oxide |
| US6284551B1 (en) | 1999-06-14 | 2001-09-04 | Hyundai Electronics Industries Co., Ltd. | Capacitor and method for fabricating the same |
| JP4117101B2 (ja) * | 2000-08-30 | 2008-07-16 | 株式会社ルネサステクノロジ | 半導体装置とその製造方法 |
| US7192827B2 (en) * | 2001-01-05 | 2007-03-20 | Micron Technology, Inc. | Methods of forming capacitor structures |
| US6906908B1 (en) * | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100635925B1 (ko) * | 2005-07-21 | 2006-10-18 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 이의 형성 방법 |
| US20120018883A1 (en) * | 2007-09-13 | 2012-01-26 | Geng-Shin Shen | Conductive structure for a semiconductor integrated circuit |
| WO2016003374A1 (en) | 2014-07-03 | 2016-01-07 | King Mongkut's University Of Technology Thonburi | Mixed louver spiral fin |
| CN114242687A (zh) * | 2020-09-09 | 2022-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208161A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Semiconductor device |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| US4926237A (en) * | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
| FR2634317A1 (fr) * | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
| US4983250A (en) * | 1989-06-16 | 1991-01-08 | Microelectronics And Computer Technology | Method of laser patterning an electrical interconnect |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-10-14 JP JP3264636A patent/JP2655213B2/ja not_active Expired - Lifetime
-
1992
- 1992-10-13 US US07/959,904 patent/US5306952A/en not_active Expired - Lifetime
- 1992-10-13 KR KR1019920018808A patent/KR960006692B1/ko not_active IP Right Cessation
- 1992-10-14 DE DE4234666A patent/DE4234666C2/de not_active Expired - Lifetime
-
1994
- 1994-02-07 US US08/192,910 patent/US5420070A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834369A (en) * | 1995-02-02 | 1998-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of preventing diffusion between interconnect and plug |
| KR100458465B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의비트라인형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008968A (ko) | 1993-05-22 |
| US5306952A (en) | 1994-04-26 |
| DE4234666C2 (de) | 1994-11-03 |
| DE4234666A1 (de) | 1993-04-15 |
| JP2655213B2 (ja) | 1997-09-17 |
| KR960006692B1 (ko) | 1996-05-22 |
| US5420070A (en) | 1995-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655213B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP2660359B2 (ja) | 半導体装置 | |
| JP2598335B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP2811126B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP3062464B2 (ja) | 半導体装置 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JP2626927B2 (ja) | 半導体装置 | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| JP3029507B2 (ja) | 半導体装置の配線層接続構造 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH04271143A (ja) | 半導体装置 | |
| JP2000040673A (ja) | 半導体装置及びその製造方法 | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2626927C (ja) | ||
| JP3417193B2 (ja) | 半導体装置の製造方法 | |
| JPH088337A (ja) | 半導体装置およびその製造方法 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH10233442A (ja) | 半導体装置及びその製造方法 | |
| JPH0714833A (ja) | 半導体装置の製造方法 | |
| JPH04152657A (ja) | 半導体装置，およびその製造方法 | |
| JPH11330242A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970422 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |