JPH0714833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0714833A JPH0714833A JP14370993A JP14370993A JPH0714833A JP H0714833 A JPH0714833 A JP H0714833A JP 14370993 A JP14370993 A JP 14370993A JP 14370993 A JP14370993 A JP 14370993A JP H0714833 A JPH0714833 A JP H0714833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- sputtering method
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 集積回路における表面段差を有するコンタク
トホール部を埋めるＣｕ膜形成方法に関する。 【構成】 基板表面上に形成された層間絶縁膜の所望の
位置にコンタクトホールを開口し、少なくともコンタク
トホールの底部及び側面にＳｉ膜を被覆し、Ｃｕを高温
スパッター法により前記Ｓｉ膜上に積層することによ
り、Ｓｉ膜の表面にＳｉ−Ｃｕ合金層を形成するととも
に該Ｓｉ−Ｃｕ合金層上にＣｕ膜を成膜することによっ
て前記コンタクトホールを埋め込むことを特徴とする半
導体装置の製造方法。 【効果】 Ｓｉ膜の存在により、Ｃｕ膜の形成中に、Ｓ
ｉ−Ｃｕ間の合金化反応が起こり、Ｃｕの流動性が向上
し、Ｃｕ膜の形成と同時にコンタクトホール部を簡便に
埋め込むことができる。
トホール部を埋めるＣｕ膜形成方法に関する。 【構成】 基板表面上に形成された層間絶縁膜の所望の
位置にコンタクトホールを開口し、少なくともコンタク
トホールの底部及び側面にＳｉ膜を被覆し、Ｃｕを高温
スパッター法により前記Ｓｉ膜上に積層することによ
り、Ｓｉ膜の表面にＳｉ−Ｃｕ合金層を形成するととも
に該Ｓｉ−Ｃｕ合金層上にＣｕ膜を成膜することによっ
て前記コンタクトホールを埋め込むことを特徴とする半
導体装置の製造方法。 【効果】 Ｓｉ膜の存在により、Ｃｕ膜の形成中に、Ｓ
ｉ−Ｃｕ間の合金化反応が起こり、Ｃｕの流動性が向上
し、Ｃｕ膜の形成と同時にコンタクトホール部を簡便に
埋め込むことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。さらに詳しくは、集積回路における表面段差を
有するコンタクトホール部を埋めるＣｕ膜形成方法に関
する。
関する。さらに詳しくは、集積回路における表面段差を
有するコンタクトホール部を埋めるＣｕ膜形成方法に関
する。
【０００２】
【従来の技術】集積回路の集積度が高まるにつれて、チ
ップ上の配線における電流密度はますます高まる傾向に
ある。このため従来のＡｌ配線では、Ａｌ自体が比較的
低い温度においても高い拡散速度を持つので、電流密度
が高い領域での使用は、エレクトロマイグレーションの
発生により断線に至るという問題がある。このため、Ａ
ｌに替えて、Ｃｕ、Ｗ等の耐熱金属を配線に使用するこ
とが試みられている。例えば、特開平第4-120725号公報
には、Ｗを使用した配線の形成方法が示されている。一
方、Ｃｕは、低抵抗でかつ上記エレクトロマイグレーシ
ョン耐性も高く、有望視されている。
ップ上の配線における電流密度はますます高まる傾向に
ある。このため従来のＡｌ配線では、Ａｌ自体が比較的
低い温度においても高い拡散速度を持つので、電流密度
が高い領域での使用は、エレクトロマイグレーションの
発生により断線に至るという問題がある。このため、Ａ
ｌに替えて、Ｃｕ、Ｗ等の耐熱金属を配線に使用するこ
とが試みられている。例えば、特開平第4-120725号公報
には、Ｗを使用した配線の形成方法が示されている。一
方、Ｃｕは、低抵抗でかつ上記エレクトロマイグレーシ
ョン耐性も高く、有望視されている。
【０００３】従来のＣｕ膜の形成方法には例えば図２に
示すような製造方法が挙げられる。この方法は、所望の
素子が形成された半導体基板201の上に層間絶縁膜202を
積層し（図２(a))、半導体基板201の電気的接続が必要
な領域250、251の上部の層間絶縁膜202を所定の形状に
エッチングしてコンタクトホール204を形成する（図２
(b))。次いで、この上からＣｕ膜203をスパッター法で
形成する（図２(c))。このとき、Ｃｕ膜203から層間絶
縁膜202及び半導体基板201への、Ｃｕ原子の拡散を防ぐ
ために、Ｃｕ膜203の上層又は下層にＴｉ、ＴｉＳｉ2、
ＴｉＮ等の膜を配し、Ｃｕ膜203が積層構造とされたり
している。
示すような製造方法が挙げられる。この方法は、所望の
素子が形成された半導体基板201の上に層間絶縁膜202を
積層し（図２(a))、半導体基板201の電気的接続が必要
な領域250、251の上部の層間絶縁膜202を所定の形状に
エッチングしてコンタクトホール204を形成する（図２
(b))。次いで、この上からＣｕ膜203をスパッター法で
形成する（図２(c))。このとき、Ｃｕ膜203から層間絶
縁膜202及び半導体基板201への、Ｃｕ原子の拡散を防ぐ
ために、Ｃｕ膜203の上層又は下層にＴｉ、ＴｉＳｉ2、
ＴｉＮ等の膜を配し、Ｃｕ膜203が積層構造とされたり
している。
【０００４】
【発明が解決しようとする課題】高密度の集積回路で
は、配線密度が高くなっている。このため、コンタクト
ホール径をより小さくすることが要求されている。しか
しながら、従来のＣｕ膜の堆積方法では、微細化に伴い
コンタクトホール部でのＣｕ膜の段差を被覆することが
充分できないという問題点があった。このためコンタク
トホールの径を小さくしたときに、コンタクトホール部
における、抵抗増加や、素子の動作に伴う電流による断
線や、配線上に絶縁保護膜を形成する際の温度変化に伴
う断線が生じていた。
は、配線密度が高くなっている。このため、コンタクト
ホール径をより小さくすることが要求されている。しか
しながら、従来のＣｕ膜の堆積方法では、微細化に伴い
コンタクトホール部でのＣｕ膜の段差を被覆することが
充分できないという問題点があった。このためコンタク
トホールの径を小さくしたときに、コンタクトホール部
における、抵抗増加や、素子の動作に伴う電流による断
線や、配線上に絶縁保護膜を形成する際の温度変化に伴
う断線が生じていた。
【０００５】
【課題を解決するための手段】かくしてこの発明によれ
ば、基板表面上に形成された層間絶縁膜の所望の位置に
コンタクトホールを開口し、少なくともコンタクトホー
ルの底部及び側面にＳｉ膜を被覆し、Ｃｕを高温スパッ
ター法により前記Ｓｉ膜上に積層することにより、Ｓｉ
膜の表面にＳｉ−Ｃｕ合金層を形成するとともに該Ｓｉ
−Ｃｕ合金層上にＣｕ膜を成膜することによって前記コ
ンタクトホールを埋め込むことを特徴とする半導体装置
の製造方法が提供される。
ば、基板表面上に形成された層間絶縁膜の所望の位置に
コンタクトホールを開口し、少なくともコンタクトホー
ルの底部及び側面にＳｉ膜を被覆し、Ｃｕを高温スパッ
ター法により前記Ｓｉ膜上に積層することにより、Ｓｉ
膜の表面にＳｉ−Ｃｕ合金層を形成するとともに該Ｓｉ
−Ｃｕ合金層上にＣｕ膜を成膜することによって前記コ
ンタクトホールを埋め込むことを特徴とする半導体装置
の製造方法が提供される。
【０００６】以下に、本発明の半導体装置の製造方法を
説明する。まず、基板上に層間絶縁膜を被覆する。使用
できる基板としては、公知の基板が使用でき、例えば、
Ｓｉ、ＧａＡｓ等からなる基板が挙げられ、予めｎ型或
いはｐ型の導電性をもたせることもできる。この内、Ｓ
ｉ基板の使用が好ましい。また、この基板には予め、イ
オン注入等の手段により形成された不純物拡散領域、熱
酸化等の手段により形成された素子分離領域或いはＣＶ
Ｄ法等の手段により形成されたゲート電極等の半導体装
置の構成物が形成されていてもよい。層間絶縁膜には、
ＳｉＯ2、ＢＰＳＧ等の公知のものを使用することがで
き、このような膜は熱酸化、ＣＶＤ、スパッタ等の方法
により形成することができ、膜厚は0.4〜1.5μｍが好ま
しい。
説明する。まず、基板上に層間絶縁膜を被覆する。使用
できる基板としては、公知の基板が使用でき、例えば、
Ｓｉ、ＧａＡｓ等からなる基板が挙げられ、予めｎ型或
いはｐ型の導電性をもたせることもできる。この内、Ｓ
ｉ基板の使用が好ましい。また、この基板には予め、イ
オン注入等の手段により形成された不純物拡散領域、熱
酸化等の手段により形成された素子分離領域或いはＣＶ
Ｄ法等の手段により形成されたゲート電極等の半導体装
置の構成物が形成されていてもよい。層間絶縁膜には、
ＳｉＯ2、ＢＰＳＧ等の公知のものを使用することがで
き、このような膜は熱酸化、ＣＶＤ、スパッタ等の方法
により形成することができ、膜厚は0.4〜1.5μｍが好ま
しい。
【０００７】次に、層間絶縁膜をドライエッチング等の
公知の方法により開口し、コンタクトホールを形成す
る。コンタクトホールの開口の直径は、特に限定されな
いが10〜0.8μｍが好ましく、更に本発明では後に形成
されるＣｕ膜の段差被覆性が改善されているので、前記
範囲より小さい直径0.8〜0.1μｍで使用する場合にも良
好な配線を得ることが可能である。また、コンタクトホ
ールが形成される位置は、配線層による電気的な接続が
必要な領域上に形成する必要がある。このような領域と
しては、ソース・ドレイン領域等の不純物拡散領域、下
層配線等が挙げられる。
公知の方法により開口し、コンタクトホールを形成す
る。コンタクトホールの開口の直径は、特に限定されな
いが10〜0.8μｍが好ましく、更に本発明では後に形成
されるＣｕ膜の段差被覆性が改善されているので、前記
範囲より小さい直径0.8〜0.1μｍで使用する場合にも良
好な配線を得ることが可能である。また、コンタクトホ
ールが形成される位置は、配線層による電気的な接続が
必要な領域上に形成する必要がある。このような領域と
しては、ソース・ドレイン領域等の不純物拡散領域、下
層配線等が挙げられる。
【０００８】次に、コンタクトホールの開口により露出
した基板及び層間絶縁膜上に、膜厚0.02〜0.1μｍ程度
のＳｉ膜を形成する。このＳｉ膜を堆積させることによ
りコンタクトホール部でのＣｕ膜の段差被覆性の向上を
図ることができる。Ｓｉ膜の形成には公知の方法を使用
することができ、例えばＤＣマグネトロンスパッター
法、ＣＶＤ法等が挙げられる。またＳｉ膜を形成する前
に、膜厚0.05〜0.1μｍのＴｉＮ、ＴｉＷ等からなるバ
リア層を形成することもできる。このバリア層により、
後の工程での基板或いは層間絶縁膜のＣｕによる汚染等
を防ぐことができ、所望の構造の半導体装置を得ること
ができるのでより好ましい。バリア層は公知の方法によ
って形成することができるが、例えばリアクティブスパ
ッター法、ＤＣマグネトロンスパッター法等の方法が挙
げられる。
した基板及び層間絶縁膜上に、膜厚0.02〜0.1μｍ程度
のＳｉ膜を形成する。このＳｉ膜を堆積させることによ
りコンタクトホール部でのＣｕ膜の段差被覆性の向上を
図ることができる。Ｓｉ膜の形成には公知の方法を使用
することができ、例えばＤＣマグネトロンスパッター
法、ＣＶＤ法等が挙げられる。またＳｉ膜を形成する前
に、膜厚0.05〜0.1μｍのＴｉＮ、ＴｉＷ等からなるバ
リア層を形成することもできる。このバリア層により、
後の工程での基板或いは層間絶縁膜のＣｕによる汚染等
を防ぐことができ、所望の構造の半導体装置を得ること
ができるのでより好ましい。バリア層は公知の方法によ
って形成することができるが、例えばリアクティブスパ
ッター法、ＤＣマグネトロンスパッター法等の方法が挙
げられる。
【０００９】次に、Ｓｉ膜上に、膜厚0.2〜0.5μｍのＣ
ｕ膜を形成する。Ｃｕ膜は、例えば、ＤＣマグネトロン
スパッター法、ＤＣスパッター法等の高温スパッター法
により形成することができる。このうちＤＣマグネトロ
ンスパッター法により成膜することが好ましい。また、
成膜条件を次に述べる。まず、Ａｒガス雰囲気下で行
う。このＡｒガスの圧力は、2.0〜10.0mtorrの範囲で使
用することができ、その圧力は低いほうが好ましいが、
その影響は小さい。このＡｒガス雰囲気下、Ｃｕターゲ
ットを使用して、基板上にＣｕ膜を成膜する。基板温度
は、Ｃｕの融点以下でありかつできるだけ高いほうが好
ましいが、スパッター装置の限界、半導体装置への悪影
響を考慮して、温度500〜600℃が好ましい。ＤＣパワー
は、低いほうがリフロー性は向上するが、所望の膜質を
得るには、１〜８ｋＷが好ましい。
ｕ膜を形成する。Ｃｕ膜は、例えば、ＤＣマグネトロン
スパッター法、ＤＣスパッター法等の高温スパッター法
により形成することができる。このうちＤＣマグネトロ
ンスパッター法により成膜することが好ましい。また、
成膜条件を次に述べる。まず、Ａｒガス雰囲気下で行
う。このＡｒガスの圧力は、2.0〜10.0mtorrの範囲で使
用することができ、その圧力は低いほうが好ましいが、
その影響は小さい。このＡｒガス雰囲気下、Ｃｕターゲ
ットを使用して、基板上にＣｕ膜を成膜する。基板温度
は、Ｃｕの融点以下でありかつできるだけ高いほうが好
ましいが、スパッター装置の限界、半導体装置への悪影
響を考慮して、温度500〜600℃が好ましい。ＤＣパワー
は、低いほうがリフロー性は向上するが、所望の膜質を
得るには、１〜８ｋＷが好ましい。
【００１０】上記Ｃｕ膜の形成によって、先に形成され
たＳｉ膜のＳｉとＣｕとが交じり合い、層厚0.02〜0.2
μｍのＳｉ−Ｃｕ合金層が形成され、このＳｉ−Ｃｕ合
金層によってＣｕの流動性が向上し、そのためコンタク
トホールをＣｕによって埋め込むことが可能となり、所
望のコンタクト配線を得ることができる。
たＳｉ膜のＳｉとＣｕとが交じり合い、層厚0.02〜0.2
μｍのＳｉ−Ｃｕ合金層が形成され、このＳｉ−Ｃｕ合
金層によってＣｕの流動性が向上し、そのためコンタク
トホールをＣｕによって埋め込むことが可能となり、所
望のコンタクト配線を得ることができる。
【００１１】
【作用】従来の製造方法のように、コンタクトホールが
形成された層間絶縁膜上にＣｕ膜をスパッター法で形成
する場合、コンタクトホールの直径を小さくしたときコ
ンタクトホール部でのＣｕ膜の段差被覆性が充分でな
く、コンタクトホール部とＣｕ膜との抵抗の増加及び断
線という問題があった。
形成された層間絶縁膜上にＣｕ膜をスパッター法で形成
する場合、コンタクトホールの直径を小さくしたときコ
ンタクトホール部でのＣｕ膜の段差被覆性が充分でな
く、コンタクトホール部とＣｕ膜との抵抗の増加及び断
線という問題があった。
【００１２】そこで本発明では、Ｓｉ膜を堆積させたあ
と、Ｃｕ膜を高温スパッター法により堆積させ、コンタ
クトホールを埋め込むことにより、低抵抗で高信頼性を
有するＣｕ配線を形成することができる。
と、Ｃｕ膜を高温スパッター法により堆積させ、コンタ
クトホールを埋め込むことにより、低抵抗で高信頼性を
有するＣｕ配線を形成することができる。
【００１３】
【実施例】以下、この発明の半導体装置の製造方法を実
施例により説明する。図１(a)〜(e)は、この発明の半導
体装置の製造方法を示す工程の概略断面図である。まず
最初に、基板101上に、不純物を注入することによっ
て、接続が必要な領域である不純物拡散層150、151を形
成した。次に、ＣＶＤ法によってＳｉＯ2からなる層間
絶縁膜102を膜厚1.0μｍで成膜した（図１(a))。
施例により説明する。図１(a)〜(e)は、この発明の半導
体装置の製造方法を示す工程の概略断面図である。まず
最初に、基板101上に、不純物を注入することによっ
て、接続が必要な領域である不純物拡散層150、151を形
成した。次に、ＣＶＤ法によってＳｉＯ2からなる層間
絶縁膜102を膜厚1.0μｍで成膜した（図１(a))。
【００１４】次に、不純物拡散層150及び151上の層間絶
縁膜102をドライエッチングによって取り除き、直径0.4
μｍのコンタクトホール107をそれぞれ形成した（図１
(b))。次に、層間絶縁膜102及び基板101を覆うように、
膜厚0.1 μｍのＴｉＮからなるバリア層103を、リアク
ティブスパッター法により形成した（図１(c))。成膜の
条件は、Ａｒ／Ｎ2混合ガス及びＴｉターゲットを使用
し、圧力4.0mTorr、基板温度200 ℃、ＤＣパワー5000Ｗ
とした。
縁膜102をドライエッチングによって取り除き、直径0.4
μｍのコンタクトホール107をそれぞれ形成した（図１
(b))。次に、層間絶縁膜102及び基板101を覆うように、
膜厚0.1 μｍのＴｉＮからなるバリア層103を、リアク
ティブスパッター法により形成した（図１(c))。成膜の
条件は、Ａｒ／Ｎ2混合ガス及びＴｉターゲットを使用
し、圧力4.0mTorr、基板温度200 ℃、ＤＣパワー5000Ｗ
とした。
【００１５】次に、Ｓｉ膜104をＤＣマグネトロンスパ
ッター法により、バリア層103上に膜厚0.05μｍで成膜
した（図１(d))。成膜の条件は、Ａｒガス中で、基板温
度200℃、圧力5.0mTorr、ＤＣパワー1.0ｋＷとした。最
後に、Ｓｉ膜104上に膜厚0.5μｍのＣｕ膜105をＤＣマ
グネトロンスパッタ法により形成した。成膜の条件は、
Ａｒガス中で、基板温度500℃、圧力2mtorr、ＤＣパワ
ー2.0ｋＷとした。このスパッタ法により、Ｓｉ膜104の
ＳｉとＣｕとが入り交じり、膜厚0.07μｍのＳｉ−Ｃｕ
合金層106が形成されるとともに、前記Ｃｕ膜105により
コンタクトホールが埋め込まれ、図１(d)に示す半導体
装置が得られた。
ッター法により、バリア層103上に膜厚0.05μｍで成膜
した（図１(d))。成膜の条件は、Ａｒガス中で、基板温
度200℃、圧力5.0mTorr、ＤＣパワー1.0ｋＷとした。最
後に、Ｓｉ膜104上に膜厚0.5μｍのＣｕ膜105をＤＣマ
グネトロンスパッタ法により形成した。成膜の条件は、
Ａｒガス中で、基板温度500℃、圧力2mtorr、ＤＣパワ
ー2.0ｋＷとした。このスパッタ法により、Ｓｉ膜104の
ＳｉとＣｕとが入り交じり、膜厚0.07μｍのＳｉ−Ｃｕ
合金層106が形成されるとともに、前記Ｃｕ膜105により
コンタクトホールが埋め込まれ、図１(d)に示す半導体
装置が得られた。
【００１６】
【発明の効果】この発明によれば、コンタクトホール径
を小さくしたときにも、Ｃｕ膜の段差被覆性が充分に確
保され、コンタクトホールを隙間なく埋めることがで
き、低抵抗で信頼性の高いＣｕ配線を形成することがで
きる。更に、従来微細コンタクトホールの埋め込みに用
いられてきたような、ブランケットタングステン埋め込
み後、エッチバックを行うような複雑な工程を採用する
ことなく、簡略な高温リフロー法を用いることにより、
大幅に工程の簡略化を図ることができる。
を小さくしたときにも、Ｃｕ膜の段差被覆性が充分に確
保され、コンタクトホールを隙間なく埋めることがで
き、低抵抗で信頼性の高いＣｕ配線を形成することがで
きる。更に、従来微細コンタクトホールの埋め込みに用
いられてきたような、ブランケットタングステン埋め込
み後、エッチバックを行うような複雑な工程を採用する
ことなく、簡略な高温リフロー法を用いることにより、
大幅に工程の簡略化を図ることができる。
【図１】本発明の半導体装置の製造方法をしめす工程の
概略断面図である。
概略断面図である。
【図２】従来の半導体装置の製造方法をしめす工程の概
略断面図である。
略断面図である。
101、201 基板 102、202 層間絶縁膜 103 ＴｉＮ膜（バリア層） 104 Ｓｉ膜 105、203 Ｃｕ膜 106 Ｓｉ−Ｃｕ合金膜 107、204 コンタクトホール 150、151、250、251 不純物拡散層（接続が必要な領
域）
域）
Claims (5)
- 【請求項１】 基板表面上に形成された層間絶縁膜の所
望の位置にコンタクトホールを開口し、少なくともコン
タクトホールの底部及び側面にＳｉ膜を被覆し、Ｃｕを
高温スパッター法により前記Ｓｉ膜上に積層することに
より、Ｓｉ膜の表面にＳｉ−Ｃｕ合金層を形成するとと
もに該Ｓｉ−Ｃｕ合金層上にＣｕ膜を成膜することによ
って前記コンタクトホールを埋め込むことを特徴とする
半導体装置の製造方法。 - 【請求項２】 Ｓｉ膜と、基板及び層間絶縁膜の間に、
バリア層を形成することからなる請求項１記載の半導体
装置の製造方法。 - 【請求項３】 コンタクトホールが開口される基板表面
上に、予め配線層を形成することからなる請求項１記載
の半導体装置の製造方法。 - 【請求項４】 高温スパッター法が、ＤＣマグネトロン
スパッター法である請求項１記載の半導体装置の製造方
法。 - 【請求項５】 ＤＣマグネトロンスパッター法を使用し
た場合の成膜条件が、基板温度が500〜600℃であり、Ｄ
Ｃパワーが１〜８ｋＷであることからなる請求項４記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14370993A JP3337758B2 (ja) | 1993-06-15 | 1993-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14370993A JP3337758B2 (ja) | 1993-06-15 | 1993-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714833A true JPH0714833A (ja) | 1995-01-17 |
| JP3337758B2 JP3337758B2 (ja) | 2002-10-21 |
Family
ID=15345153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14370993A Expired - Fee Related JP3337758B2 (ja) | 1993-06-15 | 1993-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337758B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339179B1 (ko) * | 1998-04-27 | 2002-05-31 | 포만 제프리 엘 | 상호 접속 구조 및 그 형성 방법 |
| KR100402941B1 (ko) * | 1996-08-19 | 2004-03-18 | 주식회사 하이닉스반도체 | 반도체 소자의 금속층 형성방법 |
-
1993
- 1993-06-15 JP JP14370993A patent/JP3337758B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402941B1 (ko) * | 1996-08-19 | 2004-03-18 | 주식회사 하이닉스반도체 | 반도체 소자의 금속층 형성방법 |
| KR100339179B1 (ko) * | 1998-04-27 | 2002-05-31 | 포만 제프리 엘 | 상호 접속 구조 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3337758B2 (ja) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| US5084412A (en) | Method of manufacturing a semiconductor device with a copper wiring layer | |
| JP4346866B2 (ja) | ＴａＮ材料のバリア層を含む構造 | |
| US5525837A (en) | Reliable metallization with barrier for semiconductors | |
| KR0180330B1 (ko) | 반도체장치의 배선구조 및 그 제조방법 | |
| US5342806A (en) | Method for fabricating a semiconductor device having a conductor structure with a plated layer | |
| US20020102809A1 (en) | Method of making a mim capacitor with self-passivating plates | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| US5834847A (en) | Completely buried contact holes | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH04116953A (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3778155B2 (ja) | 配線形成法 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH07153841A (ja) | 半導体装置およびその製造方法 | |
| JP2818979B2 (ja) | 半導体装置の製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |