JPH09283624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09283624A JPH09283624A JP9689396A JP9689396A JPH09283624A JP H09283624 A JPH09283624 A JP H09283624A JP 9689396 A JP9689396 A JP 9689396A JP 9689396 A JP9689396 A JP 9689396A JP H09283624 A JPH09283624 A JP H09283624A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion layer
- based adhesion
- refractory metal
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 微細な開口径の接続孔９内底部に、ＴｉＮ等
の密着層をステップカバレッジよく形成する。 【解決手段】 層間絶縁膜７上にＴｉ系密着層８を形成
しておき、この積層構造に接続孔９を開口する。この
後、Ｔｉ系密着層８を逆スパッタリングして接続孔９底
部に再堆積Ｔｉ系密着層１１を形成する。層間絶縁膜７
上のＴｉ系密着層８は、後工程で除去する。 【効果】 単なるスパッタリングによる密着層形成と異
なり、原理的に再堆積Ｔｉ系密着層１１は接続孔９底
部、特に底部の隅に堆積するので、バリア性に優れる。
またＴｉ系密着層１１側面はテーパ状に形状修正される
ので、ブランケットＣＶＤタングステン等によるコンタ
クトプラグのステップカバレッジにも優れる。
の密着層をステップカバレッジよく形成する。 【解決手段】 層間絶縁膜７上にＴｉ系密着層８を形成
しておき、この積層構造に接続孔９を開口する。この
後、Ｔｉ系密着層８を逆スパッタリングして接続孔９底
部に再堆積Ｔｉ系密着層１１を形成する。層間絶縁膜７
上のＴｉ系密着層８は、後工程で除去する。 【効果】 単なるスパッタリングによる密着層形成と異
なり、原理的に再堆積Ｔｉ系密着層１１は接続孔９底
部、特に底部の隅に堆積するので、バリア性に優れる。
またＴｉ系密着層１１側面はテーパ状に形状修正される
ので、ブランケットＣＶＤタングステン等によるコンタ
クトプラグのステップカバレッジにも優れる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳しくは、微細なデザインルールに基
づき設計される半導体装置の層間接続におけるコンタク
トプラグを、ステップカバレッジよく形成する際に好適
に適用できる半導体装置の製造方法に関する。
法に関し、さらに詳しくは、微細なデザインルールに基
づき設計される半導体装置の層間接続におけるコンタク
トプラグを、ステップカバレッジよく形成する際に好適
に適用できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンあるいはそれ以
下のレベルへと微細化し、かつ多層配線構造が多用され
るに伴い、配線層間を接続するための接続孔のアスペク
ト比も増大する傾向にある。例えば、０．１８μｍルー
ルの半導体装置においては、接続孔の開口径０．２μｍ
に対し、層間絶縁膜の厚さを０．８μｍ程度とすると、
アスペクト比は５に達する。かかる微細で高アスペクト
比の接続孔により、信頼性の高い多層配線構造を達成す
るには、接続孔内にＴｉ、ＴｉＮあるいはＴｉＷ等のＴ
ｉ系密着層を薄くコンフォーマルに形成した後、Ａｌ系
金属の高温スパッタリングや、ＷのＣＶＤにより、上層
配線やコンタクトプラグを形成する方法が採用されつつ
ある。
がハーフミクロンからクォータミクロンあるいはそれ以
下のレベルへと微細化し、かつ多層配線構造が多用され
るに伴い、配線層間を接続するための接続孔のアスペク
ト比も増大する傾向にある。例えば、０．１８μｍルー
ルの半導体装置においては、接続孔の開口径０．２μｍ
に対し、層間絶縁膜の厚さを０．８μｍ程度とすると、
アスペクト比は５に達する。かかる微細で高アスペクト
比の接続孔により、信頼性の高い多層配線構造を達成す
るには、接続孔内にＴｉ、ＴｉＮあるいはＴｉＷ等のＴ
ｉ系密着層を薄くコンフォーマルに形成した後、Ａｌ系
金属の高温スパッタリングや、ＷのＣＶＤにより、上層
配線やコンタクトプラグを形成する方法が採用されつつ
ある。
【０００３】通常、Ｔｉ層やＴｉＮ層を形成するために
は、バルクのＴｉ金属をターゲット材料としたスパッタ
リングや、反応性スパッタリングが採用される。中で
も、例えば特開平６−１４０３５９号公報に開示されて
いる、スパッタリング粒子の垂直入射成分を高めたコリ
メーティッドスパッタリングや、ターゲット／基板間距
離をとった遠距離スパッタリングが注目されている。こ
れらのスパッタリング法によれば、従来のスパッタリン
グ法と比較してコンタクト抵抗の低減やバリア性の向上
等のメリットが確認されている。しかしこれらのスパッ
タリング方法は、スパッタリングされた粒子の被処理基
板への垂直入射成分を高めた手法であるため、アスペク
ト比の大きい微細な接続孔の肩部や、接続孔の底部周縁
に、膜厚が極端に薄い部分が不可避的に形成される。こ
の場合に、次工程でＷのブランケットＣＶＤ等を施す
と、原料ガスであるＷＦ6 が膜厚の薄い部分から浸入
し、下地材料層の浸食、Ｗの異常成長、あるいはＴｉ系
密着層の剥離等の不都合が生じる場合がある。
は、バルクのＴｉ金属をターゲット材料としたスパッタ
リングや、反応性スパッタリングが採用される。中で
も、例えば特開平６−１４０３５９号公報に開示されて
いる、スパッタリング粒子の垂直入射成分を高めたコリ
メーティッドスパッタリングや、ターゲット／基板間距
離をとった遠距離スパッタリングが注目されている。こ
れらのスパッタリング法によれば、従来のスパッタリン
グ法と比較してコンタクト抵抗の低減やバリア性の向上
等のメリットが確認されている。しかしこれらのスパッ
タリング方法は、スパッタリングされた粒子の被処理基
板への垂直入射成分を高めた手法であるため、アスペク
ト比の大きい微細な接続孔の肩部や、接続孔の底部周縁
に、膜厚が極端に薄い部分が不可避的に形成される。こ
の場合に、次工程でＷのブランケットＣＶＤ等を施す
と、原料ガスであるＷＦ6 が膜厚の薄い部分から浸入
し、下地材料層の浸食、Ｗの異常成長、あるいはＴｉ系
密着層の剥離等の不都合が生じる場合がある。
【０００４】コリメーション法等をも含めたこれらスパ
ッタリング方法では解決されないバリア層のステップカ
バレッジの問題を解決するため、被処理基板表面での化
学反応を利用したＣＶＤ法によるコンフォーマルなＴｉ
系密着層の形成方法が期待されている。しかしながら、
原料ガスに塩化チタン等を用いるため、Ｔｉ系密着層内
の残留塩素による腐食の問題が指摘されている。
ッタリング方法では解決されないバリア層のステップカ
バレッジの問題を解決するため、被処理基板表面での化
学反応を利用したＣＶＤ法によるコンフォーマルなＴｉ
系密着層の形成方法が期待されている。しかしながら、
原料ガスに塩化チタン等を用いるため、Ｔｉ系密着層内
の残留塩素による腐食の問題が指摘されている。
【０００５】
【発明が解決しようとする課題】本発明は上述した従来
技術の問題点に鑑みて提案するものであり、微細な開口
径の接続孔底部におけるＴｉ系密着層やコンタクトプラ
グのステップカバレッジを向上し、多層配線の信頼性を
高めた半導体装置の製造方法を提供することをその課題
とする。
技術の問題点に鑑みて提案するものであり、微細な開口
径の接続孔底部におけるＴｉ系密着層やコンタクトプラ
グのステップカバレッジを向上し、多層配線の信頼性を
高めた半導体装置の製造方法を提供することをその課題
とする。
【０００６】
【課題を解決するための手段】本発明は上述の課題を解
決するために提案するものであり、その第１の発明は、
下地導電材料層上に層間絶縁膜およびＴｉ系密着層を形
成する工程、このＴｉ系密着層および層間絶縁膜に、下
地導電材料層に臨む接続孔を開口する工程、このＴｉ系
密着層の一部を逆スパッタリングして、接続孔の少なく
とも底部にこのＴｉ系密着層を堆積するとともに、この
Ｔｉ系密着層の開口側面を順テーパ状に修正する工程、
全面に高融点金属層を形成する工程、この高融点金属層
およびＴｉ系密着層をエッチバックして層間絶縁膜上か
ら除去するとともに、接続孔内部に高融点金属層を埋め
込む工程、を具備することを特徴とする。
決するために提案するものであり、その第１の発明は、
下地導電材料層上に層間絶縁膜およびＴｉ系密着層を形
成する工程、このＴｉ系密着層および層間絶縁膜に、下
地導電材料層に臨む接続孔を開口する工程、このＴｉ系
密着層の一部を逆スパッタリングして、接続孔の少なく
とも底部にこのＴｉ系密着層を堆積するとともに、この
Ｔｉ系密着層の開口側面を順テーパ状に修正する工程、
全面に高融点金属層を形成する工程、この高融点金属層
およびＴｉ系密着層をエッチバックして層間絶縁膜上か
ら除去するとともに、接続孔内部に高融点金属層を埋め
込む工程、を具備することを特徴とする。
【０００７】また第２の発明になる半導体装置の製造方
法は、下地導電材料層上に層間絶縁膜およびＴｉ系密着
層を形成する工程、このＴｉ系密着層および層間絶縁膜
に、下地導電材料層に臨む接続孔およびパッドホールを
同時に開口する工程、このＴｉ系密着層の一部を逆スパ
ッタリングして、接続孔およびパッドホールの少なくと
も底部にこのＴｉ系密着層を堆積するとともに、このＴ
ｉ系密着層の開口側面を順テーパ状に修正する工程、全
面に高融点金属層を形成する工程、この高融点金属層お
よびＴｉ系密着層をエッチバックして層間絶縁膜上から
除去するとともに、接続孔内部に高融点金属層を埋め込
み、かつパッドホールの少なくとも側面に高融点金属層
を残す工程、を具備することを特徴とするものである。
法は、下地導電材料層上に層間絶縁膜およびＴｉ系密着
層を形成する工程、このＴｉ系密着層および層間絶縁膜
に、下地導電材料層に臨む接続孔およびパッドホールを
同時に開口する工程、このＴｉ系密着層の一部を逆スパ
ッタリングして、接続孔およびパッドホールの少なくと
も底部にこのＴｉ系密着層を堆積するとともに、このＴ
ｉ系密着層の開口側面を順テーパ状に修正する工程、全
面に高融点金属層を形成する工程、この高融点金属層お
よびＴｉ系密着層をエッチバックして層間絶縁膜上から
除去するとともに、接続孔内部に高融点金属層を埋め込
み、かつパッドホールの少なくとも側面に高融点金属層
を残す工程、を具備することを特徴とするものである。
【０００８】つぎに作用の説明に移る。第１の発明にお
いては、層間絶縁膜上のＴｉ系密着層を逆スパッタリン
グすることにより、接続孔底部や底部の側面近傍にこの
Ｔｉ系密着層が優先的に付着し、この後形成するコンタ
クトプラグや上層配線の密着性やバリア性を確保する。
またＴｉ系密着層の開口側面はこの逆スパッタリングに
よりテーパ状に修正されるので、この後形成するコンタ
クトプラグや上層配線のステップカバレッジが向上す
る。第２の発明においては、第１の発明に加えてパッド
ホールをも同時に開口する。この際パッドホールは接続
孔に比較して開口面積が大きいので、高融点金属層はエ
ッチバックによりパッドホールの側面にのみに残留す
る。パッドホール側面の高融点金属層は、パッドホール
からの水分浸入を防止し、下地導電材料層の腐食を防止
する。なお本発明における下地導電材料層は、半導体装
置の不純物拡散層あるいは多結晶シリコンやＡｌ系金属
等の下層配線のいずれであってもよい。したがって、本
発明における接続孔とは、コンタクトホールとヴァイア
ホールのいすれであってもよい。また本発明において逆
スパッタリングという用語は、ターゲット材料をスパッ
タリングして被処理基板上にターゲット材料を堆積する
のではなく、被処理基板そのものをＡｒイオン（Ａ
ｒ+ ）等のイオン入射に曝すことにより、被処理基板表
面の構成材料層をスパッタリングし被処理基板表面を移
動して再堆積させる、あるいは被処理基板表面から一部
除去する工程、の意味で用いるものとする。
いては、層間絶縁膜上のＴｉ系密着層を逆スパッタリン
グすることにより、接続孔底部や底部の側面近傍にこの
Ｔｉ系密着層が優先的に付着し、この後形成するコンタ
クトプラグや上層配線の密着性やバリア性を確保する。
またＴｉ系密着層の開口側面はこの逆スパッタリングに
よりテーパ状に修正されるので、この後形成するコンタ
クトプラグや上層配線のステップカバレッジが向上す
る。第２の発明においては、第１の発明に加えてパッド
ホールをも同時に開口する。この際パッドホールは接続
孔に比較して開口面積が大きいので、高融点金属層はエ
ッチバックによりパッドホールの側面にのみに残留す
る。パッドホール側面の高融点金属層は、パッドホール
からの水分浸入を防止し、下地導電材料層の腐食を防止
する。なお本発明における下地導電材料層は、半導体装
置の不純物拡散層あるいは多結晶シリコンやＡｌ系金属
等の下層配線のいずれであってもよい。したがって、本
発明における接続孔とは、コンタクトホールとヴァイア
ホールのいすれであってもよい。また本発明において逆
スパッタリングという用語は、ターゲット材料をスパッ
タリングして被処理基板上にターゲット材料を堆積する
のではなく、被処理基板そのものをＡｒイオン（Ａ
ｒ+ ）等のイオン入射に曝すことにより、被処理基板表
面の構成材料層をスパッタリングし被処理基板表面を移
動して再堆積させる、あるいは被処理基板表面から一部
除去する工程、の意味で用いるものとする。
【０００９】
【実施例】以下、本発明の具体的実施例につき添付図面
を参照しながら説明する。
を参照しながら説明する。
【００１０】実施例１ 本実施例は、下層配線にのぞむヴァイアホールとパッド
ホールを同時に開口し、このヴァイアホールにヴァイア
プラグを形成した例であり、これを図１および図２を参
照して説明する。本実施例で採用した被処理基板は、図
１（ａ）に示すようにシリコンからなる半導体基板１上
に例えばＳｉＯ2 からなる絶縁膜２と、下地導電材料層
となる下層配線３を形成してものである。なお図の左側
は配線領域、右側はパッド領域を示している。この下層
配線３は、一例として１００ｎｍの厚さのＴｉＮからな
る下地メタル層４、５００ｎｍの厚さの主導電層である
Ａｌ−０．５％ＣｕからなるＡｌ系金属層５およびＴｉ
Ｎからなる１００ｎｍの厚さのキャップメタル層６から
なる。これら各層は例えば下記マグネトロンスパッタリ
ング条件により成膜した。 下地メタル層およびキャップメタル層形成条件 ターゲット Ｔｉ Ａｒ ３３ ｓｃｃｍ Ｎ2 ６６ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ８．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ Ａｌ系金属層形成条件 ターゲット Ａｌ−０．５％Ｃｕ Ａｒ ３３ ｓｃｃｍ Ｎ2 ６６ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ８．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ この後、各層を塩素系ガスを用いた異方性エッチングに
より連続的にパターニングして下層配線３をパターニン
グした。なおキャップメタル層６は後工程で形成するブ
ランケットＣＶＤによるＷプラグとの低抵抗コンタクト
を得るためと、良好な密着性を得るため等の機能を有す
る。
ホールを同時に開口し、このヴァイアホールにヴァイア
プラグを形成した例であり、これを図１および図２を参
照して説明する。本実施例で採用した被処理基板は、図
１（ａ）に示すようにシリコンからなる半導体基板１上
に例えばＳｉＯ2 からなる絶縁膜２と、下地導電材料層
となる下層配線３を形成してものである。なお図の左側
は配線領域、右側はパッド領域を示している。この下層
配線３は、一例として１００ｎｍの厚さのＴｉＮからな
る下地メタル層４、５００ｎｍの厚さの主導電層である
Ａｌ−０．５％ＣｕからなるＡｌ系金属層５およびＴｉ
Ｎからなる１００ｎｍの厚さのキャップメタル層６から
なる。これら各層は例えば下記マグネトロンスパッタリ
ング条件により成膜した。 下地メタル層およびキャップメタル層形成条件 ターゲット Ｔｉ Ａｒ ３３ ｓｃｃｍ Ｎ2 ６６ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ８．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ Ａｌ系金属層形成条件 ターゲット Ａｌ−０．５％Ｃｕ Ａｒ ３３ ｓｃｃｍ Ｎ2 ６６ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ８．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ この後、各層を塩素系ガスを用いた異方性エッチングに
より連続的にパターニングして下層配線３をパターニン
グした。なおキャップメタル層６は後工程で形成するブ
ランケットＣＶＤによるＷプラグとの低抵抗コンタクト
を得るためと、良好な密着性を得るため等の機能を有す
る。
【００１１】つぎに常法により、プラズマＣＶＤによる
ＳｉＯ2 、ＳＯＧによる塗布絶縁膜等の積層構造の層間
絶縁膜７を形成する。この層間絶縁膜７は、レジスト塗
布膜との等速エッチバックや、化学的機械研磨等により
その表面を平坦化することが望ましい。層間絶縁膜７の
厚さは、下層配線３上で例えば０．８μｍとした。続け
てＴｉＮからなるＴｉ系密着層８を２００ｎｍの厚さに
形成する。成膜条件は下地メタル層およびキャップメタ
ル層の形成条件と同じでよい。Ｔｉ系密着層８形成後の
被処理基板の状態を図１（ｂ）に示す。
ＳｉＯ2 、ＳＯＧによる塗布絶縁膜等の積層構造の層間
絶縁膜７を形成する。この層間絶縁膜７は、レジスト塗
布膜との等速エッチバックや、化学的機械研磨等により
その表面を平坦化することが望ましい。層間絶縁膜７の
厚さは、下層配線３上で例えば０．８μｍとした。続け
てＴｉＮからなるＴｉ系密着層８を２００ｎｍの厚さに
形成する。成膜条件は下地メタル層およびキャップメタ
ル層の形成条件と同じでよい。Ｔｉ系密着層８形成後の
被処理基板の状態を図１（ｂ）に示す。
【００１２】この後、Ｔｉ系密着層８上にレジストマス
ク（図示せず）を形成し、下層配線３に臨む接続孔９お
よびパッドホール１０を開口する。Ｔｉ系密着層８およ
び層間絶縁膜７は、一例として下記ＲＩＥ条件により連
続的にパターニングした。 Ｔｉ系密着層および層間絶縁膜パターニング条件 ＣＨＦ3 ３５ ｓｃｃｍ ＣＨＦ3 ５０ ｓｃｃｍ Ａｒ ４００ ｓｃｃｍ Ｎ2 ２０ ｓｃｃｍ ガス圧力 ９３．３ Ｐａ ＲＦパワー １．３ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 室温 パターニングを終了し、レジストマスクアッシング後の
被処理基板の状態を図１（ｃ）に示す。接続孔９の開口
径は０．４μｍ、パッドホール１０の開口径は１００μ
ｍ□とした。
ク（図示せず）を形成し、下層配線３に臨む接続孔９お
よびパッドホール１０を開口する。Ｔｉ系密着層８およ
び層間絶縁膜７は、一例として下記ＲＩＥ条件により連
続的にパターニングした。 Ｔｉ系密着層および層間絶縁膜パターニング条件 ＣＨＦ3 ３５ ｓｃｃｍ ＣＨＦ3 ５０ ｓｃｃｍ Ａｒ ４００ ｓｃｃｍ Ｎ2 ２０ ｓｃｃｍ ガス圧力 ９３．３ Ｐａ ＲＦパワー １．３ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 室温 パターニングを終了し、レジストマスクアッシング後の
被処理基板の状態を図１（ｃ）に示す。接続孔９の開口
径は０．４μｍ、パッドホール１０の開口径は１００μ
ｍ□とした。
【００１３】この後、下記条件により、パターニングさ
れたＴｉ系密着層８を逆スパッタリングする。 Ｔｉ系密着層逆スパッタリング条件 Ａｒ ２０ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ０．６ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ３００ ℃ この逆スパッタリング工程においては、Ａｒ+ の被処理
基板への入射により、まず接続孔９およびパッドホール
１０底部のキャップメタル層６表面の自然酸化膜（図示
せず）が除去される。またＴｉ系密着層８が逆スパッタ
リングされて、スパッタアウトされたＴｉＮ粒子は再堆
積Ｔｉ系密着層１１となって接続孔９およびパッドホー
ル１０の開口底部および開口側面の下部に堆積する。さ
らに、Ｔｉ系密着層８の側面はこの逆スパッタリングに
より順テーパ状に形状が修正される。Ｔｉ系密着層８の
逆スパッタリング過程を図１（ｄ）に、逆スパッタリン
グ終了後の状態を図２（ｅ）に示す。このＴｉ系密着層
８の逆スパッタリングにより、パッドホール１０はもと
より、特に接続孔９部分の側面の形状は緩やかな斜面の
テーパ形状に修正される。
れたＴｉ系密着層８を逆スパッタリングする。 Ｔｉ系密着層逆スパッタリング条件 Ａｒ ２０ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ０．６ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ３００ ℃ この逆スパッタリング工程においては、Ａｒ+ の被処理
基板への入射により、まず接続孔９およびパッドホール
１０底部のキャップメタル層６表面の自然酸化膜（図示
せず）が除去される。またＴｉ系密着層８が逆スパッタ
リングされて、スパッタアウトされたＴｉＮ粒子は再堆
積Ｔｉ系密着層１１となって接続孔９およびパッドホー
ル１０の開口底部および開口側面の下部に堆積する。さ
らに、Ｔｉ系密着層８の側面はこの逆スパッタリングに
より順テーパ状に形状が修正される。Ｔｉ系密着層８の
逆スパッタリング過程を図１（ｄ）に、逆スパッタリン
グ終了後の状態を図２（ｅ）に示す。このＴｉ系密着層
８の逆スパッタリングにより、パッドホール１０はもと
より、特に接続孔９部分の側面の形状は緩やかな斜面の
テーパ形状に修正される。
【００１４】つぎに、コンタクトプラグ材料として、一
例として下記ブランケットＣＶＤ条件により全面にＷか
らなる高融点金属層１２を６００ｎｍの厚さに形成す
る。 高融点金属層ブランケットＣＶＤ条件 ＷＦ6 ４０ ｓｃｃｍ Ｈ2 ４００ ｓｃｃｍ Ａｒ ２２５０ ｓｃｃｍ ガス圧力 １０．７ ｋＰａ 被処理基板温度 ４５０ ℃ 高融点金属層１２形成後の被処理基板の状態は図２
（ｆ）に示すように、接続孔９部分はステップカバレッ
ジよく埋め込まれて平坦な表面となるが、パッドホール
１０部分は１００μｍ□と開口面積が広いので、その形
状をなぞるように凹部が形成される。
例として下記ブランケットＣＶＤ条件により全面にＷか
らなる高融点金属層１２を６００ｎｍの厚さに形成す
る。 高融点金属層ブランケットＣＶＤ条件 ＷＦ6 ４０ ｓｃｃｍ Ｈ2 ４００ ｓｃｃｍ Ａｒ ２２５０ ｓｃｃｍ ガス圧力 １０．７ ｋＰａ 被処理基板温度 ４５０ ℃ 高融点金属層１２形成後の被処理基板の状態は図２
（ｆ）に示すように、接続孔９部分はステップカバレッ
ジよく埋め込まれて平坦な表面となるが、パッドホール
１０部分は１００μｍ□と開口面積が広いので、その形
状をなぞるように凹部が形成される。
【００１５】つぎに高融点金属層１２を一例として下記
ＲＩＥ条件でエッチバックし、接続孔９内にその表面が
層間絶縁膜７表面と略同一平面、あるいは層間絶縁膜７
表面よりわずかに突出するように残すとともに、パッド
ホール１０内には高融点金属層１２を一部残す。この状
態を図２（ｇ）に示す。 高融点金属層エッチバック条件 ＳＦ6 １１０ ｓｃｃｍ Ａｒ ９０ ｓｃｃｍ Ｈｅ ５ ｓｃｃｍ ガス圧力 ４５．５ Ｐａ ＲＦパワー ２７５ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 室温
ＲＩＥ条件でエッチバックし、接続孔９内にその表面が
層間絶縁膜７表面と略同一平面、あるいは層間絶縁膜７
表面よりわずかに突出するように残すとともに、パッド
ホール１０内には高融点金属層１２を一部残す。この状
態を図２（ｇ）に示す。 高融点金属層エッチバック条件 ＳＦ6 １１０ ｓｃｃｍ Ａｒ ９０ ｓｃｃｍ Ｈｅ ５ ｓｃｃｍ ガス圧力 ４５．５ Ｐａ ＲＦパワー ２７５ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 室温
【００１６】この後、露出したＴｉ系密着層８を一例と
して下記ＲＩＥ条件でエッチバックし、層間絶縁膜７表
面を露出する。 Ｔｉ系密着層エッチバック条件 Ａｒ ７５ ｓｃｃｍ Ｃｌ2 ５ ｓｃｃｍ ガス圧力 ６．５ Ｐａ ＲＦパワー ２５５ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 室温 続けて、コンタクトプラグ１３およびパッドホール内に
残された高融点金属層１２を下記ＲＩＥ条件でオーバー
エッチングする。 高融点金属層オーバーエッチング条件 ＳＦ6 ２０ ｓｃｃｍ Ａｒ １０ ｓｃｃｍ Ｈｅ １０ ｓｃｃｍ ガス圧力 ３２．５ Ｐａ ＲＦパワー ７０ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 室温 オーバーエッチング終了後の被処理基板の状態を図２
（ｈ）に示す。パッドホール１０の少なくとも側面に
は、高融点金属のサイドウォール１４が残置形成されて
いる。
して下記ＲＩＥ条件でエッチバックし、層間絶縁膜７表
面を露出する。 Ｔｉ系密着層エッチバック条件 Ａｒ ７５ ｓｃｃｍ Ｃｌ2 ５ ｓｃｃｍ ガス圧力 ６．５ Ｐａ ＲＦパワー ２５５ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 室温 続けて、コンタクトプラグ１３およびパッドホール内に
残された高融点金属層１２を下記ＲＩＥ条件でオーバー
エッチングする。 高融点金属層オーバーエッチング条件 ＳＦ6 ２０ ｓｃｃｍ Ａｒ １０ ｓｃｃｍ Ｈｅ １０ ｓｃｃｍ ガス圧力 ３２．５ Ｐａ ＲＦパワー ７０ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 室温 オーバーエッチング終了後の被処理基板の状態を図２
（ｈ）に示す。パッドホール１０の少なくとも側面に
は、高融点金属のサイドウォール１４が残置形成されて
いる。
【００１７】本実施例によれば、接続孔９内にコンタク
トプラグ１３をステップカバレッジよく、平坦に埋め込
むことができる。また接続孔９底部には再堆積Ｔｉ系密
着層１１が形成されているので、コンタクトプラグ１３
は密着性に優れ、またコンタクト抵抗も小さい。一方パ
ッドホール１０の底部にも再堆積Ｔｉ系密着層１１が形
成されており、側面には高融点金属のサイドウォール１
４が残されているので、良好なボンディングが可能であ
り、耐湿性にも優れたボンディングパッド構造を提供す
ることができる。
トプラグ１３をステップカバレッジよく、平坦に埋め込
むことができる。また接続孔９底部には再堆積Ｔｉ系密
着層１１が形成されているので、コンタクトプラグ１３
は密着性に優れ、またコンタクト抵抗も小さい。一方パ
ッドホール１０の底部にも再堆積Ｔｉ系密着層１１が形
成されており、側面には高融点金属のサイドウォール１
４が残されているので、良好なボンディングが可能であ
り、耐湿性にも優れたボンディングパッド構造を提供す
ることができる。
【００１８】実施例２ 本実施例は、Ｔｉ系密着層をＴｉ金属で形成したもので
あり、これを図１、図３および図２の一部を参照して説
明する。なお本実施例の被処理基板をはじめとする基本
構成は前実施例１に準じたものであるので、重複する説
明は省略し相違点のみを説明する。まず図１（ａ）に示
す被処理基板上に層間絶縁膜７を形成後、Ｔｉ系密着層
８として、下記スパッタリング条件によりＴｉを２００
ｎｍの厚さに形成する。 Ｔｉ系密着層形成条件 ターゲット Ｔｉ Ａｒ ８２ ｓｃｃｍ ガス圧力 ０．４０ Ｐａ ＲＦパワー ３．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ Ｔｉ系密着層８形成後の被処理基板の状態は図１（ｂ）
である。この後の接続孔開口９およびパッドホール１０
開口工程、およびＴｉ系密着層８の逆スパッタリング工
程迄は前実施例と同様である。Ｔｉ系密着層８の逆スパ
ッタリング工程終了後の被処理基板の状態が図２（ｅ）
である。
あり、これを図１、図３および図２の一部を参照して説
明する。なお本実施例の被処理基板をはじめとする基本
構成は前実施例１に準じたものであるので、重複する説
明は省略し相違点のみを説明する。まず図１（ａ）に示
す被処理基板上に層間絶縁膜７を形成後、Ｔｉ系密着層
８として、下記スパッタリング条件によりＴｉを２００
ｎｍの厚さに形成する。 Ｔｉ系密着層形成条件 ターゲット Ｔｉ Ａｒ ８２ ｓｃｃｍ ガス圧力 ０．４０ Ｐａ ＲＦパワー ３．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ Ｔｉ系密着層８形成後の被処理基板の状態は図１（ｂ）
である。この後の接続孔開口９およびパッドホール１０
開口工程、およびＴｉ系密着層８の逆スパッタリング工
程迄は前実施例と同様である。Ｔｉ系密着層８の逆スパ
ッタリング工程終了後の被処理基板の状態が図２（ｅ）
である。
【００１９】つぎに本実施例においては、再堆積Ｔｉ系
密着層１１の表面酸化を防止するため、図２（ｅ）の状
態の被処理基板を大気に露出することなく、直ちにＴｉ
Ｎからなるキャッピング密着層１５を下記マグネトロン
スパッタリング条件により例えば２０ｎｍの厚さに全面
に形成する。 キャッピング密着層形成条件 ターゲット Ｔｉ Ａｒ ３３ ｓｃｃｍ Ｎ2 ６６ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ８．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ キャッピング密着層１５が形成された被処理基板の状態
を、図３（ａ）に示す。キャッピング密着層１５のステ
ップカバレッジは接続孔９内においてやや劣るが、本実
施例においては再堆積Ｔｉ系密着層１１が存在するので
バリア性に問題が生じる虞れはない。
密着層１１の表面酸化を防止するため、図２（ｅ）の状
態の被処理基板を大気に露出することなく、直ちにＴｉ
Ｎからなるキャッピング密着層１５を下記マグネトロン
スパッタリング条件により例えば２０ｎｍの厚さに全面
に形成する。 キャッピング密着層形成条件 ターゲット Ｔｉ Ａｒ ３３ ｓｃｃｍ Ｎ2 ６６ ｓｃｃｍ ガス圧力 ０．３５ Ｐａ ＲＦパワー ８．０ ｋＷ（１３．５６ＭＨｚ） 被処理基板温度 ２００ ℃ キャッピング密着層１５が形成された被処理基板の状態
を、図３（ａ）に示す。キャッピング密着層１５のステ
ップカバレッジは接続孔９内においてやや劣るが、本実
施例においては再堆積Ｔｉ系密着層１１が存在するので
バリア性に問題が生じる虞れはない。
【００２０】この後の工程、すなわち高融点金属層１２
の形成工程、高融点金属層１２およびＴｉ系密着層８の
エッチバック工程は前実施例１と同様である。Ｔｉ系密
着層８上のキャッピング密着層１５は、Ｔｉ系密着層８
のエッチバック工程時に同時に除去することができる。
高融点金属層１２のオーバーエッチング終了後の状態を
図３（ｂ）に示す。接続孔９およびパッドホール１０内
部にはキャッピング密着層１５が薄くコンフォーマルに
形成されている。本実施例によれば、実施例１の効果に
加え、Ｔｉ系密着層８をＴｉ金属により形成したため、
コンタクトプラグ１３の密着性はさらに良好となり、パ
ッドホール１０でのボンディング性も良好である。また
キャッピング密着層１５の存在のため接続孔におけるバ
リア性にも全く問題はない。
の形成工程、高融点金属層１２およびＴｉ系密着層８の
エッチバック工程は前実施例１と同様である。Ｔｉ系密
着層８上のキャッピング密着層１５は、Ｔｉ系密着層８
のエッチバック工程時に同時に除去することができる。
高融点金属層１２のオーバーエッチング終了後の状態を
図３（ｂ）に示す。接続孔９およびパッドホール１０内
部にはキャッピング密着層１５が薄くコンフォーマルに
形成されている。本実施例によれば、実施例１の効果に
加え、Ｔｉ系密着層８をＴｉ金属により形成したため、
コンタクトプラグ１３の密着性はさらに良好となり、パ
ッドホール１０でのボンディング性も良好である。また
キャッピング密着層１５の存在のため接続孔におけるバ
リア性にも全く問題はない。
【００２１】実施例３ 前実施例１および２においては、下地導電材料層として
Ａｌ系金属配線を例示したが、半導体基板の不純物拡散
層としてもよい。これを図４を参照して説明する。
Ａｌ系金属配線を例示したが、半導体基板の不純物拡散
層としてもよい。これを図４を参照して説明する。
【００２２】すなわち、シリコン等の半導体基板１に素
子間分離領域（図示せず）や不純物拡散層１６を形成
後、例えばＢＰＳＧからなる絶縁膜２を常圧ＣＶＤによ
り例えば１．０μｍの厚さに形成し、Ｎ2 雰囲気中で９
００℃で１０ｍｉｎの熱処理を施す。この後Ｔｉ系密着
層８の形成、不純物拡散層１６に臨む接続孔９の開口工
程、Ｔｉ系密着層８の逆スパッタリング工程、キャッピ
ング密着層１５の形成工程は前実施例２と同様の工程に
より実施することができる。キャッピング密着層１５形
成後の被処理基板の状態を図４に示す。
子間分離領域（図示せず）や不純物拡散層１６を形成
後、例えばＢＰＳＧからなる絶縁膜２を常圧ＣＶＤによ
り例えば１．０μｍの厚さに形成し、Ｎ2 雰囲気中で９
００℃で１０ｍｉｎの熱処理を施す。この後Ｔｉ系密着
層８の形成、不純物拡散層１６に臨む接続孔９の開口工
程、Ｔｉ系密着層８の逆スパッタリング工程、キャッピ
ング密着層１５の形成工程は前実施例２と同様の工程に
より実施することができる。キャッピング密着層１５形
成後の被処理基板の状態を図４に示す。
【００２３】この後の工程、すなわち、高融点金属層１
２の形成から高融点金属層１２のオーバーエッチング工
程までは、これも前実施例２に準拠して実施することが
できる。本実施例においてはパッドホールは存在しない
が、不純物拡散層１６との密着性、バリア性にすぐれた
コンタクトプラグ１３を平坦に埋め込み形成することが
できる。
２の形成から高融点金属層１２のオーバーエッチング工
程までは、これも前実施例２に準拠して実施することが
できる。本実施例においてはパッドホールは存在しない
が、不純物拡散層１６との密着性、バリア性にすぐれた
コンタクトプラグ１３を平坦に埋め込み形成することが
できる。
【００２４】以上、本発明の半導体装置の製造方法につ
き３例の実施例により説明を加えたが、本発明はこれら
実施例に限定されることなく各種の実施態様が可能であ
る。例えばＴｉ系密着層としてＴｉＮおよびＴｉを例示
したが、この他にもＴｉＷ等の合金やＴｉＯＮ等を採用
してもよい。高融点金属層としてＷの他にＭｏ、Ｔａ等
を例示することができる。また接続孔９内にコンタクト
プラグ１３を埋め込み形成する構造を例示したが、コン
タクトプラグと上層配線を一体化した配線構造であって
もよい。その他被処理基板の構造やスパッタリング条
件、逆スパッタリング条件、エッチバック条件等のプロ
セス条件は適宜変更が可能である。
き３例の実施例により説明を加えたが、本発明はこれら
実施例に限定されることなく各種の実施態様が可能であ
る。例えばＴｉ系密着層としてＴｉＮおよびＴｉを例示
したが、この他にもＴｉＷ等の合金やＴｉＯＮ等を採用
してもよい。高融点金属層としてＷの他にＭｏ、Ｔａ等
を例示することができる。また接続孔９内にコンタクト
プラグ１３を埋め込み形成する構造を例示したが、コン
タクトプラグと上層配線を一体化した配線構造であって
もよい。その他被処理基板の構造やスパッタリング条
件、逆スパッタリング条件、エッチバック条件等のプロ
セス条件は適宜変更が可能である。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、Ｔｉ系密着層を逆ス
パッタリングして再堆積Ｔｉ系密着層を形成する新規な
構成により、微細な開口径の接続孔底部におけるＴｉ系
密着層のステップカバレッジが向上する。したがって、
この後の工程で形成するコンタクトプラグをボイド等を
発生することなく埋め込み形成することができる。また
パッドホールを同時に形成すれば、このパッド部分にお
ける耐湿性を向上することもできる。このため、微細な
デザインルールに基づく半導体装置を信頼性高く製造す
ることが可能となる。
の半導体装置の製造方法によれば、Ｔｉ系密着層を逆ス
パッタリングして再堆積Ｔｉ系密着層を形成する新規な
構成により、微細な開口径の接続孔底部におけるＴｉ系
密着層のステップカバレッジが向上する。したがって、
この後の工程で形成するコンタクトプラグをボイド等を
発生することなく埋め込み形成することができる。また
パッドホールを同時に形成すれば、このパッド部分にお
ける耐湿性を向上することもできる。このため、微細な
デザインルールに基づく半導体装置を信頼性高く製造す
ることが可能となる。
【図１】実施例１および実施例２の半導体装置の製造方
法の前半を、その製造工程順に説明する概略断面図であ
る。
法の前半を、その製造工程順に説明する概略断面図であ
る。
【図２】実施例１の半導体装置の製造方法の後半を、そ
の製造工程順に説明する概略断面図である。
の製造工程順に説明する概略断面図である。
【図３】実施例２の半導体装置の製造方法の後半の工程
を、その製造工程順に説明する概略断面図である。
を、その製造工程順に説明する概略断面図である。
【図４】実施例３の工程の一部を説明する概略断面図で
ある。
ある。
１…半導体基板、２…絶縁膜、３…下層配線、４…下地
メタル層、５…Ａｌ系金属層、６…キャップメタル層、
７…層間絶縁膜、８…Ｔｉ系密着層、９…接続孔、１０
…パッドホール、１１…再堆積Ｔｉ系密着層、１２…高
融点金属層、１３…コンタクトプラグ、１４…高融点金
属のサイドウォール、１５…キャッピング密着層、１６
…不純物拡散層
メタル層、５…Ａｌ系金属層、６…キャップメタル層、
７…層間絶縁膜、８…Ｔｉ系密着層、９…接続孔、１０
…パッドホール、１１…再堆積Ｔｉ系密着層、１２…高
融点金属層、１３…コンタクトプラグ、１４…高融点金
属のサイドウォール、１５…キャッピング密着層、１６
…不純物拡散層
Claims (2)
- 【請求項１】 下地導電材料層上に層間絶縁膜およびＴ
ｉ系密着層を形成する工程、 前記Ｔｉ系密着層および層間絶縁膜に、前記下地導電材
料層に臨む接続孔を開口する工程、 前記Ｔｉ系密着層の一部を逆スパッタリングして、前記
接続孔の少なくとも底部に前記Ｔｉ系密着層を堆積する
とともに、前記Ｔｉ系密着層の開口面を順テーパ状に修
正する工程、 全面に高融点金属層を形成する工程、 前記高融点金属層および前記Ｔｉ系密着層をエッチバッ
クして前記層間絶縁膜上から除去するとともに、前記接
続孔内部に前記高融点金属層を埋め込む工程、を具備す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 下地導電材料層上に層間絶縁膜およびＴ
ｉ系密着層を形成する工程、 前記Ｔｉ系密着層および層間絶縁膜に、前記下地導電材
料層に臨む接続孔およびパッドホールを同時に開口する
工程、 前記Ｔｉ系密着層の一部を逆スパッタリングして、前記
接続孔および前記パッドホールの少なくとも底部に前記
Ｔｉ系密着層を堆積するとともに、前記Ｔｉ系密着層の
開口側面を順テーパ状に修正する工程、 全面に高融点金属層を形成する工程、 前記高融点金属層および前記Ｔｉ系密着層をエッチバッ
クして前記層間絶縁膜上から除去するとともに、前記接
続孔内部に前記高融点金属層を埋め込み、かつ前記パッ
ドホールの少なくとも側面に前記高融点金属層を残す工
程、を具備することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9689396A JPH09283624A (ja) | 1996-04-18 | 1996-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9689396A JPH09283624A (ja) | 1996-04-18 | 1996-04-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283624A true JPH09283624A (ja) | 1997-10-31 |
Family
ID=14177068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9689396A Pending JPH09283624A (ja) | 1996-04-18 | 1996-04-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283624A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100285700B1 (ko) * | 1998-07-10 | 2001-04-02 | 윤종용 | 반도체장치의콘택형성방법및그구조 |
| KR100510740B1 (ko) * | 2000-12-21 | 2005-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 제조 방법 |
| JP2005268317A (ja) * | 2004-03-16 | 2005-09-29 | Ricoh Co Ltd | 半導体装置 |
| JP2006100679A (ja) * | 2004-09-30 | 2006-04-13 | Ricoh Co Ltd | 半導体装置 |
| JP2007281180A (ja) * | 2006-04-06 | 2007-10-25 | Fujifilm Corp | シリコン系絶縁膜の加工方法 |
| US7566972B2 (en) | 2005-07-13 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| WO2010060286A1 (zh) * | 2008-11-03 | 2010-06-03 | 巨擘科技股份有限公司 | 多层基板的导孔结构及其制造方法 |
| US8314021B2 (en) | 2010-04-05 | 2012-11-20 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with buried gates |
| US9107315B2 (en) | 2008-10-31 | 2015-08-11 | Princo Middle East Fze | Via structure in multi-layer substrate |
| US11183381B2 (en) | 2019-03-15 | 2021-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1996
- 1996-04-18 JP JP9689396A patent/JPH09283624A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100285700B1 (ko) * | 1998-07-10 | 2001-04-02 | 윤종용 | 반도체장치의콘택형성방법및그구조 |
| KR100510740B1 (ko) * | 2000-12-21 | 2005-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 제조 방법 |
| JP2005268317A (ja) * | 2004-03-16 | 2005-09-29 | Ricoh Co Ltd | 半導体装置 |
| JP2006100679A (ja) * | 2004-09-30 | 2006-04-13 | Ricoh Co Ltd | 半導体装置 |
| US7566972B2 (en) | 2005-07-13 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| JP2007281180A (ja) * | 2006-04-06 | 2007-10-25 | Fujifilm Corp | シリコン系絶縁膜の加工方法 |
| US9107315B2 (en) | 2008-10-31 | 2015-08-11 | Princo Middle East Fze | Via structure in multi-layer substrate |
| WO2010060286A1 (zh) * | 2008-11-03 | 2010-06-03 | 巨擘科技股份有限公司 | 多层基板的导孔结构及其制造方法 |
| EP2360999A1 (en) * | 2008-11-03 | 2011-08-24 | Princo Corp. | Structure of conductive holes of multilayer board and manufacturing method thereof |
| EP2360999A4 (en) * | 2008-11-03 | 2014-09-17 | Princo Corp | STRUCTURE OF CONDUCTIVE HOLES OF A MULTILAYER PLATE AND MANUFACTURING METHOD THEREFOR |
| US8314021B2 (en) | 2010-04-05 | 2012-11-20 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with buried gates |
| US11183381B2 (en) | 2019-03-15 | 2021-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011863B1 (ko) | 다층배선구조를 가지는 반도체장치 및 그의 제조방법 | |
| JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JPH06140399A (ja) | 金配線の製造方法 | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH10107140A (ja) | 多層配線半導体装置とその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2736370B2 (ja) | 半導体装置とその製造方法 | |
| US6146987A (en) | Method for forming a contact plug over an underlying metal line using an etching stop layer | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH09213801A (ja) | 接続孔の形成工程を有する半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2626927B2 (ja) | 半導体装置 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH09139424A (ja) | 半導体装置およびその製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JPH05315334A (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH1174346A (ja) | 多層配線およびその製造方法 |