JP2007281180A - シリコン系絶縁膜の加工方法 - Google Patents

シリコン系絶縁膜の加工方法 Download PDF

Info

Publication number
JP2007281180A
JP2007281180A JP2006105395A JP2006105395A JP2007281180A JP 2007281180 A JP2007281180 A JP 2007281180A JP 2006105395 A JP2006105395 A JP 2006105395A JP 2006105395 A JP2006105395 A JP 2006105395A JP 2007281180 A JP2007281180 A JP 2007281180A
Authority
JP
Japan
Prior art keywords
insulating film
silicon
based insulating
hole
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006105395A
Other languages
English (en)
Other versions
JP4810284B2 (ja
Inventor
Hideyasu Hanaoka
秀安 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006105395A priority Critical patent/JP4810284B2/ja
Publication of JP2007281180A publication Critical patent/JP2007281180A/ja
Application granted granted Critical
Publication of JP4810284B2 publication Critical patent/JP4810284B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】微細化に伴うVoidの発生を抑制することが可能なシリコン系絶縁膜の加工方法を提供する。
【解決手段】シリコン基板1上に形成された、孔部kを有するシリコン系絶縁膜2の加工方法であって、不活性ガスにCxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングにより孔部kを変形させて、シリコン系絶縁膜2内に空間部(Void)が発生するのを抑制する工程を含む。
【選択図】図1

Description

本発明は、基板上に形成された、孔部を有するシリコン系絶縁膜の加工方法に関する。
図5は、LSIの配線間に埋め込まれる絶縁膜の加工方法を説明するためのLSIの部分断面模式図である。
図5に示すように、シリコン基板10上にメタル配線20を形成した後、この上に酸化シリコンや窒化シリコン等のシリコン系絶縁膜30をプラズマCVDで形成する(図5(a))。図5(a)において、シリコン系絶縁膜30を、シリコン基板10の表面と、シリコン系絶縁膜30のシリコン基板10の表面から最も遠い面との間の距離を厚みとする平坦な膜として見ると、シリコン系絶縁膜30は、メタル配線20間のシリコン基板10上方に孔部Kを有する構成となっている。
この孔部Kは、非常に小さいものであるため、シリコン系絶縁膜30上に新たに絶縁膜を形成した場合等に、その絶縁膜が孔部Kを完全に埋めることができず、シリコン系絶縁膜30内に空間部(Void)が発生してしまう可能性がある。このVoidは、周りを絶縁膜で囲まれてしまった空間のことを言う。そこで、このVoidの発生を抑制するために、アルゴンガス等の不活性ガスを主成分とするスパッタエッチングを行って孔部Kを変形させた後(図5(b))、更に絶縁膜40を形成する(図5(c))。
Void対策に関する技術として特許文献1,2が挙げられる。
特開平5−36848号公報 特開2004−47851号公報
このように、従来は、アルゴンガス等の不活性ガスを主成分とするスパッタエッチングを行って孔部Kを変形させてVoidを回避していたが、近年の微細化に伴い、このようなスパッタエッチングを行っても、Voidが回避できなくなってきている。これは、微細化に伴って孔部Kも小さくなり、この結果、図5(b)に示すように、スパッタエッチング時の堆積物が孔部Kを埋めてしまうことが原因と考えられる。
本発明は、上記事情に鑑みてなされたものであり、微細化に伴うVoidの発生を抑制することが可能なシリコン系絶縁膜の加工方法を提供することを目的とする。
本発明のシリコン系絶縁膜の加工方法は、基板上に形成された、孔部を有するシリコン系絶縁膜の加工方法であって、不活性ガスにCxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングにより前記孔部を変形させて、前記シリコン系絶縁膜内に空間部が発生するのを抑制する空間部発生抑制工程を含む。
本発明のシリコン系絶縁膜の加工方法は、前記空間部発生抑制工程では、前記孔部を変形させると共に、前記反応性ガスと前記シリコン系絶縁膜との反応生成物を前記孔部に堆積させる。
本発明のシリコン系絶縁膜の加工方法は、前記シリコン系絶縁膜が、酸化シリコンと窒化シリコンを含む。
本発明のシリコン系絶縁膜の加工方法は、前記不活性ガスがアルゴンガスを含む。
本発明によれば、微細化に伴うVoidの発生を抑制することが可能なシリコン系絶縁膜の加工方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。本出願人は、アルゴンガス等の不活性ガスに、CxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングにより、シリコン系絶縁膜に形成された孔部を変形させることで、Voidの発生を抑制できることを見出した。以下、本発明の方法を適用可能な素子として、LSI及び固体撮像素子を例に挙げて説明する。
(第一実施形態)
図1は、本発明の第一実施形態であるLSIの配線間に埋め込まれる絶縁膜の加工方法を説明するためのLSIの部分断面模式図である。
図1に示すように、シリコン基板1上にメタル配線2を形成した後、この上に酸化シリコンや窒化シリコン等のシリコン系絶縁膜3をプラズマCVDで形成する(図1(a))。図1(a)において、シリコン系絶縁膜3を、シリコン基板1の表面と、シリコン系絶縁膜3のシリコン基板1の表面から最も遠い面との間の距離を厚みとする平坦な膜として見ると、シリコン系絶縁膜3は、メタル配線2間のシリコン基板1上方に孔部k1を有する構成となっている。
次に、アルゴンガス等の不活性ガスに、CxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングを行って、孔部k1を変形させ、シリコン系絶縁膜3内にVoidが発生するのを抑制する(図1(b))。例えば、シリコン系絶縁膜3が酸化シリコン膜である場合、アルゴンガスにCFをトータル流量の5%以上添加したガスを用いてスパッタエッチングを行うことで、Voidの発生を抑制することが可能である。次に、絶縁膜4を形成して、メタル配線間の絶縁膜の埋め込みを完了する。
尚、スパッタエッチングを行うスパッタ装置においてRF周波数を低周波(1MHz以下)にすることで、不活性ガスに添加するCxHyFz系の反応性ガスの種類によっては、図2に示すように、スパッタエッチング時に、Voidの発生を抑制しながら、反応性ガスとシリコン系絶縁膜3との反応生成物5を孔部k1に堆積させることが可能となる。例えば、RF周波数を低周波にした場合、反応性ガスとしてCHFを用いると、孔部k1に反応生成物を堆積させることが可能である。このように、孔部k1に反応生成物を堆積させることで、図2に示すように、孔部k1の細い部分を反応生成物5で埋めることができるため、絶縁膜4を形成した際の絶縁膜4内におけるVoidの発生も抑制することが可能となる。
(比較例1)
図1(a)において、シリコン系絶縁膜3の材料を酸化シリコンとし、次のような条件でスパッタエッチングを行った。この結果、シリコン系絶縁膜3内部にVoidが発生していることが確認された。
<スパッタエッチング条件>
ガス組成:Ar(200sccm)
圧力:40mTorr
RFパワー:200W
RF周波数:13.56MHz
サセプタ温度:20℃
(比較例2)
図1(a)において、シリコン系絶縁膜3の材料を窒化シリコンとし、次のような条件でスパッタエッチングを行った。この結果、シリコン系絶縁膜3内部にVoidが発生していることが確認された。
<スパッタエッチング条件>
ガス組成:Ar(200sccm)
圧力:40mTorr
RFパワー:200W
RF周波数:13.56MHz
サセプタ温度:20℃
(実施例1)
比較例1において、スパッタエッチングの条件を以下のように変更した。この結果、シリコン系絶縁膜3内部にVoidは見られなかった。
<スパッタエッチング条件>
ガス組成:Ar(200sccm)、CF(20sccm)
圧力:40mTorr
RFパワー:400W
RF周波数:13.56MHz
サセプタ温度:20℃
(実施例2)
比較例2において、スパッタエッチングの条件を以下のように変更した。この結果、シリコン系絶縁膜3内部にVoidは見られなかった。
<スパッタエッチング条件>
ガス組成:Ar(200sccm)、CHF(20sccm)
圧力:40mTorr
RFパワー:400W
RF周波数:13.56MHz
サセプタ温度:20℃
(実施例3)
実施例1において、RF周波数を0.38MHzに変更してスパッタエッチングを行った。この結果、シリコン系絶縁膜3内部にVoidは見られなかった。又、孔部k1の底部に反応性生物を堆積させることができた。
(実施例4)
実施例2において、RF周波数を0.38MHzに変更してスパッタエッチングを行った。この結果、シリコン系絶縁膜3内部にVoidは見られなかった。又、孔部k1の底部に反応性生物を堆積させることができた。
(第二実施形態)
図3は、本発明の第二実施形態であるCCD型固体撮像素子のインナーレンズである下凸レンズの形成方法を説明するための固体撮像素子の部分断面模式図である。
フォトダイオード(PD)や図示しない電荷転送チャネルが形成されたシリコン基板6上に、ゲート絶縁膜7を形成し、ゲート絶縁膜7上に電荷転送電極9を形成する。次に、電荷転送電極9の周りを絶縁膜8で覆った後、PD上方に開口の形成された遮光膜11を形成する。次に、遮光膜11上にBPSG等の絶縁膜12を形成し、絶縁膜12上にシリコン系絶縁膜13を形成する(図3(a))。ここまでは、公知のプロセスである。尚、図3(a)において、シリコン系絶縁膜13を、シリコン基板6の表面と、シリコン系絶縁膜13のシリコン基板6の表面から最も遠い面との間の距離を厚みとする平坦な膜として見ると、シリコン系絶縁膜13は、PD上方に孔部k2を有する構成となっている。
次に、アルゴンガス等の不活性ガスに、CxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングを行って孔部k2を変形させ、シリコン系絶縁膜3内にVoidが発生するのを抑制する(図3(b))。例えば、シリコン系絶縁膜3が窒化シリコン膜である場合、アルゴンガスにCHFをトータル流量の5%以上添加したガスを用いてスパッタエッチングを行うことで、Voidの発生を抑制することが可能である。次に、平坦化膜14を形成する。この結果、シリコン系絶縁膜13が、PD側に向かって凸となった下凸レンズとなる。
図3(a)の状態から従来の方法でスパッタエッチングを行うと、下凸レンズの中にVoidが発生することになり、集光効率が低下して感度低下に繋がってしまう。これに対し、本実施形態の方法によれば、Voidのない下凸レンズを形成することができるため、集光効率をアップさせることができ、固体撮像素子の感度向上を図ることができる。
(比較例3)
図3(a)において、シリコン系絶縁膜13の材料を窒化シリコンとし、次のような条件でスパッタエッチングを行った。この結果、シリコン系絶縁膜13内部にVoidが発生していることが確認された。
<スパッタエッチング条件>
ガス組成:Ar(200sccm)
圧力:40mTorr
RFパワー:400W
RF周波数:13.56MHz
サセプタ温度:20℃
(実施例5)
比較例3において、スパッタエッチングの条件を以下のように変更した。この結果、シリコン系絶縁膜13内部にVoidは見られなかった。
<スパッタエッチング条件>
ガス組成:Ar(750sccm)、CF(25sccm)、CHF(50sccm)
圧力:500Torr
RFパワー:900W
RF周波数:0.38MHz
サセプタ温度:0℃
(第三実施形態)
本発明のスパッタエッチング条件を利用することで、CCD型固体撮像素子のインナーレンズである上凸レンズの形成を容易に行うことが可能である。本実施形態では、この上凸レンズの形成方法について説明する。
図4は、本発明の第三実施形態であるCCD型固体撮像素子のインナーレンズである上凸レンズの形成方法を説明するための固体撮像素子の部分断面模式図である。
上凸レンズは、例えば、図3(c)に示した絶縁膜14を平坦化した平坦化膜15上に形成される。まず、平坦化膜15上に、シリコン系絶縁膜16を形成し、これをフォトリソ及びエッチングによってパターニングして、シリコン系絶縁膜16のパターンを形成する(図4(a))。図4(a)において、シリコン系絶縁膜16を、平坦化膜15の表面と、シリコン系絶縁膜16の平坦化膜15の表面から最も遠い面との間の距離を厚みとする平坦な膜として見ると、シリコン系絶縁膜16は、パターン間に孔部k3を有する構成となっている。
次に、アルゴンガス等の不活性ガスに、CxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングを行って孔部k3を変形させると共に、添加した反応性ガスとシリコン系絶縁膜16との反応生成物を、シリコン系絶縁膜16のパターン間に堆積させる(図4(b))。例えば、シリコン系絶縁膜16が窒化シリコン膜である場合、アルゴンガスにCHFをトータル流量の5%以上添加したガスを用いると共に、RF周波数を低周波(1MHz以下)に設定してスパッタエッチングを行うことで、シリコン系絶縁膜16のパターンの変形と、反応生成物の堆積との両方を実現することができる。スパッタエッチングが終わると、絶縁膜17を形成する(図4(c))。この結果、エッチングされたシリコン系絶縁膜16のパターンが、PD側とは反対側の光入射側に向かって凸となった上凸レンズとなる。この上凸レンズは、光をPDに集光する機能を有する集光レンズとなる。
図4(a)の状態から、反応性ガスを添加しない条件でスパッタエッチングを行うと、シリコン系絶縁膜16のパターンの上端部同士が堆積物によって接触してしまい、上凸レンズ間にVoidが発生して、集光効率が低下し感度低下に繋がってしまう。又、綺麗なレンズ形状を得ることが困難である。これに対し、本実施形態の方法によれば、このVoidの発生を抑制することができるため、集光効率をアップさせることができ、固体撮像素子の感度向上を図ることができる。又、RF周波数を調整して反応生成物を孔部kに堆積させることができるため、上凸レンズの形状制御も容易となる。又、孔部kに反応生成物を堆積させることができるため、完成した多数の上凸レンズをギャップレスにすることができ、集光効率を高めることができる。
又、この上凸レンズの形成方法によれば、シリコン系絶縁膜16のパターンを形成した後、スパッタエッチングを行うだけで上凸レンズを形成することができるため、従来の上凸レンズの形成方法に比べると大幅に工程数を削減することができる。
(実施例6)
図4(a)において、平坦化膜15の材料を窒化シリコンとし、シリコン系絶縁膜16の材料を窒化シリコンとし、シリコン系絶縁膜16の膜厚を0.4μmとし、パターン間の距離を0.3μmとし、次のような条件でスパッタエッチングを行って上凸レンズを作製した。この結果、シリコン系絶縁膜16のパターン間にVoidが発生するのを抑制することができた。又、孔部k3の底部に反応性生物を堆積させることができ、ギャップレスの上凸レンズアレイを形成することができた。
<スパッタエッチング条件>
ガス組成:Ar(750sccm)、CF(25sccm)、CHF(50sccm)
圧力:500mTorr
RFパワー:900W
RF周波数:0.38MHz
サセプタ温度:0℃
(実施例7)
シリコン系絶縁膜16の材料を酸化シリコンとし、スパッタエッチング条件を以下のように変更した以外は、実施例6と同様に上凸レンズを作製した。この結果、シリコン系絶縁膜16のパターン間にVoidが発生するのを抑制することができた。又、孔部k3の底部に反応性生物を堆積させることができ、ギャップレスの上凸レンズアレイを形成することができた。
<スパッタエッチング条件>
ガス組成:Ar(300sccm)、CHF(40sccm)、CF(20sccm)
圧力:500Torr
RFパワー:900W
RF周波数:0.38MHz
サセプタ温度:−10℃
本発明の第一実施形態であるLSIの配線間に埋め込まれる絶縁膜の加工方法を説明するためのLSIの部分断面模式図 本発明の第一実施形態であるLSIの配線間に埋め込まれる絶縁膜の加工方法の変形例を説明するためのLSIの部分断面模式図 本発明の第二実施形態であるCCD型固体撮像素子のインナーレンズである下凸レンズの形成方法を説明するための固体撮像素子の部分断面模式図 本発明の第三実施形態であるCCD型固体撮像素子のインナーレンズである上凸レンズの形成方法を説明するための固体撮像素子の部分断面模式図 従来のLSIの配線間に埋め込まれる絶縁膜の加工方法を説明するためのLSIの部分断面模式図
符号の説明
1,6 シリコン基板
2 メタル配線
3,13,16 シリコン系絶縁膜
4,14,17 絶縁膜
5 反応生成物
12 BPSG膜
k,K 孔部

Claims (4)

  1. 基板上に形成された、孔部を有するシリコン系絶縁膜の加工方法であって、
    不活性ガスにCxHyFz系の反応性ガス(x>0,y≧0,z>0)を添加したガスを用いたスパッタエッチングにより前記孔部を変形させて、前記シリコン系絶縁膜内に空間部が発生するのを抑制する空間部発生抑制工程を含むシリコン系絶縁膜の加工方法。
  2. 請求項1記載のシリコン系絶縁膜の加工方法であって、
    前記空間部発生抑制工程では、前記孔部を変形させると共に、前記反応性ガスと前記シリコン系絶縁膜との反応生成物を前記孔部に堆積させるシリコン系絶縁膜の加工方法。
  3. 請求項1又は2記載のシリコン系絶縁膜の加工方法であって、
    前記シリコン系絶縁膜が、酸化シリコンと窒化シリコンを含むシリコン系絶縁膜の加工方法。
  4. 請求項1〜3のいずれか記載のシリコン系絶縁膜の加工方法であって、
    前記不活性ガスがアルゴンガスを含むシリコン系絶縁膜の加工方法。
JP2006105395A 2006-04-06 2006-04-06 固体撮像素子のインナーレンズの製造方法 Expired - Fee Related JP4810284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006105395A JP4810284B2 (ja) 2006-04-06 2006-04-06 固体撮像素子のインナーレンズの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006105395A JP4810284B2 (ja) 2006-04-06 2006-04-06 固体撮像素子のインナーレンズの製造方法

Publications (2)

Publication Number Publication Date
JP2007281180A true JP2007281180A (ja) 2007-10-25
JP4810284B2 JP4810284B2 (ja) 2011-11-09

Family

ID=38682329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105395A Expired - Fee Related JP4810284B2 (ja) 2006-04-06 2006-04-06 固体撮像素子のインナーレンズの製造方法

Country Status (1)

Country Link
JP (1) JP4810284B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266829A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd プラズマcvd膜の形成方法
JPH04102320A (ja) * 1990-08-22 1992-04-03 Fujitsu Ltd 半導体装置の製造方法
JPH08111457A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置の製造方法
JPH09283624A (ja) * 1996-04-18 1997-10-31 Sony Corp 半導体装置の製造方法
JP2003332548A (ja) * 2002-05-16 2003-11-21 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法
JP2005109451A (ja) * 2003-09-08 2005-04-21 Sanyo Electric Co Ltd 固体撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266829A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd プラズマcvd膜の形成方法
JPH04102320A (ja) * 1990-08-22 1992-04-03 Fujitsu Ltd 半導体装置の製造方法
JPH08111457A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置の製造方法
JPH09283624A (ja) * 1996-04-18 1997-10-31 Sony Corp 半導体装置の製造方法
JP2003332548A (ja) * 2002-05-16 2003-11-21 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法
JP2005109451A (ja) * 2003-09-08 2005-04-21 Sanyo Electric Co Ltd 固体撮像装置

Also Published As

Publication number Publication date
JP4810284B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
CN105609471B (zh) 用于垂直nand孔蚀刻的镀覆金属硬掩模
KR101779112B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
JP2012506149A5 (ja)
JP2009260284A (ja) 半導体素子、および半導体素子の製造方法
JP2008166762A (ja) イメージセンサの製造方法
KR100971207B1 (ko) 마이크로렌즈 및 그 제조 방법
JP4810284B2 (ja) 固体撮像素子のインナーレンズの製造方法
WO2011018110A1 (en) Method of manufacturing an organic light emitting diode by lift-off
CN102820260A (zh) 提高通孔图形性能表现的方法
CN100477110C (zh) 用于制造半导体器件的方法
JP2008047810A (ja) 半導体装置の製造方法
CN108417528B (zh) 一种改善铝垫上残留物的方法
JP2005347746A (ja) 半導体素子のゲート電極形成方法
JP4751753B2 (ja) レンズアレイの製造方法、レンズアレイ、及び固体撮像素子
KR100672661B1 (ko) 시모스 이미지 센서의 제조방법
CN101770945A (zh) 一种刻蚀方法及接触孔制作方法
KR100840498B1 (ko) 반도체소자의 패턴 붕괴 방지 방법
US7291563B2 (en) Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
US8409938B2 (en) Method for fabricating semiconductor device
CN102446814A (zh) 双镶嵌结构的形成方法
KR20100031873A (ko) 반도체 소자 및 그의 제조방법
KR100641501B1 (ko) 반도체 디바이스의 금속 라인 형성 방법
JP2007017758A (ja) マイクロレンズの製造方法、並びに該マイクロレンズを備える半導体装置及びその製造方法
JP2023161649A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees