JPH04271143A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アルミ多層配線構造
を有する半導体装置に関するものである。

【０００２】

【従来の技術】半導体装置では、通常、半導体基板上に
素子を形成した後に、素子間や、外部回路と電気的に接
続するために、各種配線が必要である。

【０００３】従来、これらの配線としては、多結晶シリ
コン膜、高融点金属膜、高融点金属シリサイド膜、アル
ミやアルミ合金膜などが用いられてきた。

【０００４】このうち、最近の高速・高集積デバイスで
は、配線抵抗を小さくする必要があり、比抵抗の小さい
、アルミやアルミ合金膜による多層配線構造が必須とな
っている。

【０００５】図９は、このような、従来のアルミ多層配
線構造を有する半導体装置の例として、ＤＲＡＭ（Ｄｙ
ｎａｍｉｃ　　Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅ
ｍｏｒｙ）デバイスの構造を示す断面図である。

【０００６】図において、１はシリコン半導体基板、２
はシリコン半導体基板１の表面に形成されたＤＲＡＭ素
子（スタック・セル）、３はＤＲＡＭ素子（スタック・
セル）２上に堆積された下地絶縁膜、４は下地絶縁膜３
上に形成された第１層のアルミ配線、５は第１層のアル
ミ配線４上に堆積された層間絶縁膜、６は第１層のアル
ミ配線４と第２層のアルミ配線を接続するために設けら
れた接続孔、７は層間絶縁膜５上に形成された第２層の
アルミ配線、８はこれらの半導体素子や配線を、外部か
ら侵入してくる水分等から保護するために堆積された保
護絶縁膜、である。

【０００７】図９に示す様なアルミ多層配線構造を有す
る従来の半導体装置において、第１層のアルミ配線４と
第２層のアルミ配線７との接続部である接続孔６の安定
性は、デバイスの歩留りや信頼性レベルを左右する重要
な技術的ポイントである。

【０００８】以下、図９に示す従来の半導体装置の製造
フローを、接続孔６の形成方法の部分を主体にして概説
する。

【０００９】なお、多層配線構造としては、前述の様に
、多結晶シリコン配線、高融点金属配線、高融点金属シ
リサイド配線、および、アルミ配線を組み合わせたもの
が、一般的であるが、ここでは簡略化して、図９に示す
ように、第１層の配線４、第２層の配線７が、ともに、
アルミ配線であるアルミ２層配線構造の場合について述
べる。

【００１０】図１０から図１６に、その製造フローを示
す。

【００１１】まず、シリコン半導体基板１の表面に、素
子分離用酸化膜３０１、トランスファー・ゲート電極３
０２、不純物拡散層３０３、ワード線３０４、記憶ノー
ド３０５、キャパシタ絶縁膜３０６、セル・プレート３
０７から構成されたＤＲＡＭ素子（スタック・セル）２
を形成する（図１０）。

【００１２】次に、ＤＲＡＭ素子（スタック・セル）２
の形成されたシリコン半導体基板１上の全面に、第１の
絶縁膜３を堆積した後、写真製版やエッチング法を用い
て所望の部分にコンタクト孔３０８を開孔する。この後
、以下のようにして第１層のアルミ配線４を形成する。

【００１３】最近のサブミクロン・デバイスでは、■コ
ンタクト孔３０８での第１層のアルミ配線４とシリコン
半導体基板１の不純物拡散層３０３との異常反応（アロ
イスパイク）による接合リークを防止し、■第１層のア
ルミ配線４中のシリコンが固相エピタキシャル成長によ
りコンタクト孔３０８に析出することにより発生するコ
ンタクト不良を防止し、■第１層のアルミ配線４の上層
に形成される層間絶縁膜５や保護絶縁膜８の膜応力によ
り配線が断線を起こす「ストレス・マイグレーション」
にたいする耐性を高めるなどの理由から、第１層のアル
ミ配線４として、窒化チタン（ＴｉＮ）やチタン・タン
グステン（ＴｉＷ）などのバリアメタル膜３１０と、Ａ
ｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、などのアルミ合金膜３１
１を組み合わせた構造の配線が用いられる。なお、これ
らの膜は、通常、スパッタ法で堆積される。このように
して堆積された膜を写真製版やエッチング法を用い、第
１層のアルミ配線４としてパターニングする。ここでア
ルミ配線とはこのような多層構造を有するものをも指す
（図１１）。

【００１４】更に、第１層のアルミ配線４上の全面に、
層間絶縁膜５を堆積する。層間絶縁膜５としては、例え
ば、化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐ
ｏｒＤｅｐｏｓｉｔｉｏｎ）により堆積したシリコン酸
化膜３２１と、無機塗布絶縁膜３２２と、ＣＶＤ法によ
り堆積したシリコン酸化膜３２３を、組み合わせた絶縁
膜が用いられる（図１２）。

【００１５】シリコン酸化膜３２１は、通常、シラン（
ＳｉＨ４　）ガスと、酸素Ｏ２　ガス、あるいは、亜酸
化窒素（Ｎ２　Ｏ）ガスを用い、３００〜４５０℃の堆
積温度で熱やプラズマを利用したＣＶＤ法により堆積す
る。 最近は、ステップカバレッジを良いという特徴を持つ、
ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉ
ｌｉｃａｔｅ）等の有機シラン系の材料も用いられる。

【００１６】平坦化のために用いる無機塗布絶縁膜３２
２としては、シラノール（Ｓｉ（ＯＨ）４　）などを主
成分とするものが一般的である。これを、回転塗布後、
４００〜４５０℃の温度でベークし、シリコン酸化膜化
することによりＣＶＤ法で形成したシリコン酸化膜３２
１の表面を平坦化する。

【００１７】ただ、この無機塗布絶縁膜３２２は、吸湿
性が高く、後述する接続孔６やその側壁に露出すると、
ガス放出など悪影響を及ぼすので、接続孔６やその側壁
に露出しないようにフッ素系ガスや、Ａｒガスによるド
ライ・エッチング法によりエッチバックする。

【００１８】その上に、シリコン酸化膜３２１の形成と
同様の方法によりシリコン酸化膜３２３を堆積する。

【００１９】次に写真製版法とエッチング法により、第
１層のアルミ配線４と電気的接続をとる部分の層間絶縁
膜５を除去して接続孔６を開孔する。

【００２０】つまり、写真製版法により接続孔開孔部６
以外の領域をフォトレジスト３２４で覆った後に、例え
ば、フッ酸系溶液による湿式エッチング、ＣＨＦ３　と
Ｏ２　等を主成分ガスとした反応性イオンエッチング法
、を組み合わせたテーパー・エッチング法により、層間
絶縁膜５を選択的に除去し、接続孔６を開孔するのであ
る。

【００２１】なお、フォトレジスト３２４及び、エッチ
ング時に生ずる反応生成物等は、エッチング後に酸素（
Ｏ２　）プラズマや湿式化学処理法を用いて除去する。

【００２２】接続孔６形成工程中に、ＣＨＦ３　等のフ
ッ素系ガスや酸素ガスのプラズマにさらされるため、接
続孔６の第１層のアルミ配線４の最表面には１００オン
グストローム程度のアルミの変質層（フッ化物や酸化物
層で絶縁性を有する）２０１ができている。これを除去
し、安定なコンタクト抵抗を得るために、後述する第２
層のアルミ配線７を堆積するまえに、まず、Ａｒイオン
２０２によるスパッタ・エッチングを行う（図１４）。

【００２３】その後、真空中で連続して、第２層のアル
ミ配線７を形成する。第２層のアルミ配線７の材料とし
ては、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等の
アルミ合金膜が用いられる。これらの膜はスパッタ法で
堆積され、第１層のアルミ配線４と同様に、写真製版や
エッチング法により、配線としてパターニングされる（
図１５）。

【００２４】さらに、接続孔６での第１層のアルミ配線
４と第２層のアルミ配線７の電気的接続を良好にするた
めに、第２層のアルミ配線７形成後、４００〜４５０℃
程度の温度で熱処理をおこなう。

【００２５】最後に、これらの半導体素子や配線を外部
から侵入してくる水分等から保護するために、シリコン
酸化膜やシリコン窒化膜等の保護絶縁膜８を、第２層の
アルミ配線７上に、ＣＶＤ法を用いて堆積する（図１６
）。

【００２６】

【発明が解決しようとする課題】従来のアルミ多層配線
構造は以上のようにして形成されていたので、配線の微
細化に伴い、接続孔６の径も小さくなり、サブミクロン
・レベルの接続孔６では、第１層のアルミ配線４と第２
層のアルミ配線７との電気的接続の安定性、信頼性が悪
化するという問題点があった。

【００２７】前述のように、従来第２層のアルミ配線７
を堆積する前に、Ａｒイオンによるスパッタ・エッチン
グを行っていた。これは、図１７に示すように、接続孔
６の第１層のアルミ配線４の表面に形成されたアルミの
変質層（フッ化物や酸化物）２０１をＡｒイオン２０２
により除去するものであった。

【００２８】たしかに、接続孔６のアスペクト比Ｂ／Ａ
（Ａは接続孔６の径、Ｂは層間絶縁膜５の膜厚）が１以
下と比較的小さい従来のデバイス構造の場合には、図１
７に示すように、Ａｒイオン２０２によりスパッタされ
たアルミのフッ化物や酸化物・粒子２０３が、接続孔６
の外部まで十分に飛散するため、アルミの変質層２０１
を除去し、清浄な表面にすることができた。

【００２９】しかし、アスペクト比が１を超えるサブミ
クロン・レベルの接続孔６では、図１８に示すように、
Ａｒイオン２０２によりスパッタされたアルミのフッ化
物や酸化物の粒子２０３の一部が接続孔６の側壁に妨げ
られ、接続孔６の外部まで飛散できず、接続孔６の内部
に再付着してフッ化物や酸化物の残存粒子２０４が残っ
てしてしまう。

【００３０】そのため、そのまま、真空中で連続して第
２層のアルミ配線７を堆積した場合でも、図１９に示す
ように電気的接続をとるべき接続孔６の第１層のアルミ
配線４と第２層のアルミ配線７の界面２０５に、残存粒
子２０４が存在することになり、前述のフローで示した
ような第２層のアルミ配線７の形成後の４００〜４５０
℃程度の熱処理では、界面２０５における第１層のアル
ミ配線４と第２層のアルミ配線７のミキシングを十分に
行わせることができない。

【００３１】その結果、接続孔６のコンタクト抵抗（以
下、接続孔抵抗と称す。）の増加やオープン不良を引き
起こす。

【００３２】また、上述の４００〜４５０℃の熱処理に
より、初期の接続孔抵抗値は正常となったものでも、界
面２０５のミキシングは十分にはなされていないので、
エレクトロ・マイグレーション耐量や、ストレス・マイ
グレーション耐量などの接続孔６の信頼性が劣化すると
いう問題があった。

【００３３】このような問題は、アスペクト比が益々大
きくなる今後のサブミクロン・デバイス、ハーフミクロ
ンデバイスの接続孔では、さらに深刻となってくるもの
である。

【００３４】アスペクト比だけで言えば、シリコン半導
体基板１と第１層のアルミ配線４とのコンタクト孔３０
８（図１１）や、図示しないアルミ以外の下層配線につ
いても同様のこととがいえるが、フッ酸や他の最適な酸
・アルカリ洗浄を用いることにより、表面に形成された
自然酸化膜や変質層等を選択的に除去することが可能で
ある。

【００３５】これに対し、接続孔６の場合、第２の配線
７が、酸やアルカリの溶液に弱いアルミ配線であるため
、このような強い酸やアルカリ洗浄を用いることができ
ず、スパッタエッチが必要となるのである。

【００３６】この発明は、前記のような問題を解決する
ためになされたもので、下層のアルミ配線と上層のアル
ミ配線との接続部である接続孔において、下層のアルミ
配線と上層のアルミ配線の界面のミキシングを促進し、
成膜時の異物付着による欠陥などのない安定な接続孔抵
抗を得ると共に、接続孔のエレクトロ・マイグレーショ
ン耐量やストレス・マイグレーション耐量などの信頼性
レベルをも向上させ、高品質で高歩留の半導体装置を得
ることを目的としている。

【００３７】

【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上の下層のアルミ配線と、下層のアル
ミ配線と接続孔を介して接するチタン膜及びチタン膜上
に形成したチタン化合物膜並びにチタン化合物膜上に形
成したアルミ配線とからなる上層のアルミ配線とを有す
る。

【００３８】

【作用】チタン膜はフッ素や酸素との結合力が強いので
、下層のアルミ配線の表面にスパッタエッチ時の再付着
によるアルミのフッ化物や酸化物・粒子が残存しても、
これらをチタンのフッ化物や酸化物として取り込み、分
解させ、かつ、下層のアルミ配線と金属間化合物ＴｉＡ
ｌ３　を形成することにより界面を十分に反応させてミ
キシングを行う。

【００３９】チタン化合物膜は、下層のアルミ配線と接
するチタン膜が、チタン化合物膜上のアルミ配線と先に
反応してしまうのを防止し、チタン膜が下層のアルミ配
線と優先的に反応するように作用する。

【００４０】

【実施例】以下、この発明の一実施例を説明する。

【００４１】図１において、１はシリコン半導体基板、
２はシリコン半導体基板１表面に形成されたＤＲＡＭ素
子（スタック・セル）、３はＤＲＡＭ素子（スタック・
セル）２上に堆積された下地絶縁膜、４は下地絶縁膜３
上に形成された第１層のアルミ配線、５は第１層のアル
ミ配線４上に堆積された層間絶縁膜、６は第１層のアル
ミ配線４上に開孔された接続孔、１００は、チタン膜１
０１、チタン膜１０１の上に堆積された窒化チタン膜１
０２、窒化チタン膜１０２の上に堆積されたアルミある
いはアルミ合金膜１０３から成る、層間絶縁膜５上に形
成された第２層のアルミ配線、８は配線を外部環境から
保護するために堆積された保護絶縁膜、２０６はチタン
膜１０１と第１層のアルミ配線４の反応による金属間化
合物（ＴｉＡｌ３　）層である。すなわち従来技術の場
合と同様に、第１層の配線、第２層の配線が、ともにア
ルミ配線である「アルミ２層配線構造」を有した場合で
ある。

【００４２】図１に示す本発明の一実施例の半導体装置
において、第２層のアルミ配線１００の形成方法につい
て説明する。

【００４３】従来技術の場合と同様にして図１３に示す
ように層間絶縁膜５を設けて接続孔６を形成し、アルミ
の変質層２０１を除去して安定な接続孔抵抗を得るため
にＡｒイオン２０２によるスパッタ・エッチングを行う
（図２）。

【００４４】ただ、アスペクト比が１を越えるサブミク
ロン・レベルの接続孔６の場合、Ａｒイオン２０２によ
るスパッタ・エッチングだけでは、前述のように、Ａｒ
イオンによりスパッタされたアルミのフッ化物や酸化物
・粒子の再付着が発生するため、接続孔６の第１層のア
ルミ配線の最表面（界面）２０５には、わずかに残存粒
子２０４が存在する（図３）。

【００４５】そこで、後述する作用で残存粒子２０４を
分解し、下層のアルミ配線４と反応して金属間化合物を
形成するするために、真空中で連続してチタン膜１０１
をスパッタ法により５０〜１５０オングストローム程度
、全面に堆積する（図４）。

【００４６】次に、チタン膜１０１上に、窒化チタン膜
１０２を５００〜１０００オングストローム程度堆積す
る（図５）。堆積方法としては、通常、Ｔｉターゲット
を用い、Ａｒ＋Ｎ２　雰囲気下でスパッタする反応性ス
パッタ法が用いられる。

【００４７】この窒化チタン膜１０２は、接続孔６にお
いて、第１層のアルミ配線４と接するチタン膜１０１が
、後述する第２層のアルミ配線１０３と先に反応してし
まうのを抑制する作用をする。

【００４８】その後、連続して、第２層のアルミ配線と
して、例えば、Ａｌ−Ｓｉ−Ｃｕ膜１０３をスパッタ法
で堆積し（図６）、次に、チタン膜１０１、窒化チタン
膜１０２、及び、Ａｌ−Ｓｉ−Ｃｕ膜１０３からなる３
層構造の第２層のアルミ配線１００を、第１層のアルミ
配線４と同様に、写真製版やエッチング法により、配線
としてパターニングする。

【００４９】さらに、３００〜４５０℃の温度で、１５
〜６０分程度の熱処理をおこない、接続孔６の第１層の
アルミ配線４の界面２０５に存在している残存粒子２０
４をチタン膜１０１の作用により分解し、かつ、第１層
のアルミ配線４とチタン膜１０１を反応させ、金属間化
合物層ＴｉＡｌ３　２０６を形成し、第１層のアルミ配
線４と第２層のアルミ配線１００の界面のミキシングを
促進する（図７）。

【００５０】最後に、これらの半導体素子や配線を外部
から侵入してくる水分等から保護するために、シリコン
酸化膜やシリコン窒化膜等の保護絶縁膜８を、第２層の
アルミ配線１００上に、ＣＶＤ法を用いて堆積する（図
８）。

【００５１】ここで図２０、図２１を用いて前記熱処理
によって生じる効果について説明する。

【００５２】チタン膜１０１は、アルミの変質層２０１
を構成するフッ素や酸素との結合力が強く、３００〜４
５０℃の熱処理で、容易にチタンのフッ化物や酸化物を
形成する。そのため、第２層のアルミ配線１００形成後
、前記条件によって熱処理を行うことにより、図２０に
示すようにチタン膜１０１の下に存在する残存粒子２０
４を、チタンの酸化物やフッ化物として取り込み、分解
する。さらに、図２１に示すように、この熱処理で第１
層のアルミ配線４とチタン膜１０１を反応させ、金属間
化合物ＴｉＡｌ３　層２０６を形成することにより、界
面２０５のミキシングを促進させるという働きも行うの
である。

【００５３】なお、チタン膜１０１の膜厚については、
下記のように最適値が存在する。

【００５４】図２２は界面２０５付近を拡大して示した
図である。通常第１層のアルミ配線４中には１〜２ｗｔ
．％程度シリコン２０７が添加されている。これはシリ
コン不純物拡散層３０３とのコンタクト孔３０８での接
合リーク防止のためであり、第１層のアルミ配線４のバ
リアメタル膜３１０として４００〜２０００μΩ・ｃｍ
程度の比抵抗の高い窒化チタン膜を用いても、シリコン
やアルミに対するバリア性が完全とは言えないからであ
る。

【００５５】ここで第２層のアルミ配線１００の形成後
、３００〜４５０℃の熱処理を行うと、既述のようにチ
タン膜１０１は第１層のアルミ配線４と反応してＴｉＡ
ｌ３等の金属間化合物層２０６を形成するが、同時にシ
リコン２０７とも反応し、ＴｉＳｉ２　２０８をも形成
する。

【００５６】そのため、第２層のアルミ配線１００の下
地膜として用いるチタン膜１０１の膜厚が大きすぎると
、第１層のアルミ配線４中のシリコン２０７の濃度の低
下をまねき、コンタクト部３０８での接合リークが発生
してしまう。

【００５７】一方、チタン膜１０１の膜厚が小さすぎる
と、図２１で示したような、■界面２０５の残存粒子２
０４を分解し、■また界面２０５において金属間化合物
ＴｉＡｌ３　層２０６を形成してミキシングを促進させ
るという作用が十分でなくなる。

【００５８】この様な理由で、チタン膜１０１の膜厚に
は、上限、下限が存在し、実験によれば、５０〜１５０
オングストローム程度が望ましい事がわかっている。

【００５９】次にチタン化合物膜１０２の働きについて
説明する。チタン化合物膜１０２が無い場合には、チタ
ン膜１０１は第１層のアルミ配線４と反応する前に、先
に上層のアルミ配線１０３とその界面で２００〜３００
℃程度の比較的低い温度で、容易に反応し金属間化合物
ＴｉＡｌ３　を形成してしまう。そのため、チタン膜１
０１は界面２０５において残存粒子２０４を十分に分解
したり、下層のアルミ配線４と反応して金属間化合物を
形成する作用を果たさなくなってしまう。

【００６０】これに対し、チタン膜１０１の上に、アル
ミとの反応性が小さいチタン化合物膜１０２を設けると
、チタン膜１０１と第２層のアルミ配線１０３との反応
が抑制されるので、第２層のアルミ配線１０３形成後、
３００〜４５０℃で熱処理する事により、残存粒子２０
４を分解し、かつ界面２０５のミキシングを十分に行う
ことができる。

【００６１】このため、窒化チタン膜１０２としては、
第２層のアルミ配線７との反応性が小さければ良いので
、接続孔抵抗の増加をできるだけ押さえるために１００
〜２００μΩ・ｃｍ程度の比抵抗の小さい窒化チタン膜
を用いる。なおこのような比抵抗を有する窒化チタン膜
を得るための成膜条件では成膜時に付着する異物が低減
する。

【００６２】通常、Ｓｉ基板とのコンタクト部でバリア
メタル膜として用いる窒化チタン膜３１０は、シリコン
やアルミに対するバリア性が必要であるので、４００〜
２０００μΩ・ｃｍ程度の比抵抗の高い膜が用いられる
が、この膜を接続孔６で用いると、接続孔抵抗が従来構
造に比べ、数倍に高くなってしまう。しかし接続孔６で
用いる窒化チタン膜１０２は、前述のように、チタン膜
１０１と第２層のアルミ配線１０３との反応を抑制する
ことが目的であり、アルミに対するバリア性はさほど必
要でない。そこで、１００〜２００μΩ・ｃｍ程度の比
抵抗の小さい膜を用いることができ、結果として、接続
孔抵抗の増加も、５０％以下と実用上、問題のないレベ
ルにすることができる。

【００６３】また、窒化チタン膜１０２の膜厚も、下層
のチタン膜１０１が上層のアルミ配線７と反応するのを
抑制すること、および、接続孔抵抗の増加を実用上、問
題のないレベルに抑えることから、５００〜１０００オ
ングストローム程度とすることが望ましい。

【００６４】なお、前記の実施例では、第２層のアルミ
配線１００中の合金膜１０３とチタン膜１０１の反応を
抑制するために、チタン膜１０１上に窒化チタン膜１０
２を設ける場合をのべたが、同じように両者の相互反応
を抑制する働きをする酸化チタン膜や酸窒化チタン膜な
どの他のチタン化合物膜であっても同様の効果を奏する
。

【００６５】これらの膜は、いずれも実施例と同様に、
反応性スパッタ法により堆積できる。つまり、酸化チタ
ン膜を堆積する場合はＡｒ＋Ｏ２　雰囲気中で、酸窒化
チタン膜を堆積する場合はＡｒ＋Ｏ２　＋Ｎ２　雰囲気
中で、それぞれ、Ｔｉをターゲットとしてスパッタすれ
ば膜堆積できる。

【００６６】また、前記実施例では、アルミ２層配線構
造について述べたが、３層以上のアルミ多層配線構造の
半導体装置に適用しても同様の効果を奏する。

【００６７】また、前記実施例では、半導体基板表面に
ＤＲＡＭ素子が形成された半導体装置に適用した場合を
述べたが、他のアルミ多層配線構造を有する半導体装置
に適用しても同様の効果を奏する。

【００６８】例えば、半導体基板表面にＳＲＡＭ（Ｓｔ
ａｔｉｃ　　ＲａｎｄｏｍＡｃｃｅｓｓ　　Ｍｅｍｏｒ
ｙ）素子を形成したものに、本発明によるアルミ多層配
線構造を適用した実施例を図２３に示す。

【００６９】簡単にその構成の説明を行うと、１はシリ
コン半導体基板、４１０はシリコン半導体基板１表面に
形成されたＳＲＡＭ素子〔ダブルウェル・ＣＭＯＳ（Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ　　Ｍｅｔａｌ　　Ｏｘｉｄ
ｅ　　Ｓｅｍｉ−ｃｏｎｄｕｃｔｏｒ）構造〕、４１１
はＰ形ウェル領域、４１２はＮ形ウェル領域、４１３は
素子分離用酸化膜、４１４はゲート電極、４１５はＮ形
不純物拡散層、４１６はＰ形不純物拡散層、４１７は多
結晶シリコン配線、４１８はコンタクト孔、３はＳＲＡ
Ｍ素子３１０上に堆積された下地絶縁膜、４は下地絶縁
膜３上に形成された第１層のアルミ配線、５は第１層の
アルミ配線４上に堆積された層間絶縁膜、６は第１層の
アルミ配線４上に開孔された接続孔、１００は層間絶縁
膜５上に形成された第２層のアルミ配線、１０１は第２
層のアルミ配線１００の下地膜であり、第１層のアルミ
配線４と接する層であるチタン膜、１０２は第２層のア
ルミ配線１００の下地膜であり、チタン膜１０１の上に
堆積された窒化チタン膜、１０３は窒化チタン膜１０２
の上に堆積されたアルミ、あるいはアルミ合金膜、８は
配線を外部環境から保護するために堆積された保護絶縁
膜、２０６はチタン膜１０１と第１層のアルミ配線４の
反応による金属間化合物（ＴｉＡｌ３　）層である。

【００７０】同様に、シリコン半導体基板１表面に形成
される素子は、ＤＲＡＭ素子やＳＲＡＭ素子以外の他の
素子、例えば、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　　Ｐｒ
ｏｇｒａｍａｂｌｅ　　Ｒｅａｄ　　Ｏｎｌｙ　　Ｍｅ
ｍｏｒｙ）素子、Ｅ２　ＰＲＯＭ（Ｅｌｅｃｔｒｉｃａ
ｌ　　Ｅｒａｓａｂｌｅ　　Ｐｒｏｇｒａｍａｂｌｅ　
　ＲＯＭ）素子、マイクロ・コンピューター回路素子、
ＣＭＯＳ論理回路素子、バイポーラ・トランジスター素
子等、他の構造の素子であってもよい。

【００７１】

【発明の効果】以上のようにこの発明の半導体装置は、
半導体基板上の下層のアルミ配線と、下層のアルミ配線
と接続孔を介して接するチタン膜及びチタン膜上に形成
したチタン化合物膜並びにチタン化合物膜上に形成した
アルミ配線とからなる上層のアルミ配線を有し、チタン
膜はスパッタエッチ時の再付着によるアルミのフッ化物
や酸化物の粒子をチタンのフッ化物や酸化物として取り
込み、分解させ、かつ、下層のアルミ配線と金属間化合
物ＴｉＡｌ３　を形成することにより界面を十分に反応
させてミキシングを行い、チタン化合物膜はこれを支援
するので、サブミクロン・レベルの接続孔においても、
接続孔抵抗が安定となり、また、エレクトロ・マイグレ
ーション耐量やストレス・マイグレーション耐量等の接
続孔の信頼性レベルも向上させて高品質で高歩留の半導
体装置を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体装置を示す断
面図である。

【図２】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図３】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図４】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図５】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図６】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図７】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図８】図１の実施例におけるアルミ２層配線構造の形
成フローを示す図である。

【図９】従来の半導体装置を示す断面図である。

【図１０】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１１】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１２】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１３】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１４】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１５】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１６】従来の半導体装置におけるアルミ２層配線構
造の形成フローを示す図である。

【図１７】従来のアルミ２層配線構造の問題点を示す図
である。

【図１８】従来のアルミ２層配線構造の問題点を示す図
である。

【図１９】従来のアルミ２層配線構造の問題点を示す図
である。

【図２０】本発明におけるチタン膜とチタン化合物の作
用を示す図である。

【図２１】本発明におけるチタン膜とチタン化合物の作
用を示す図である。

【図２２】チタン膜の膜厚の最適値が存在することを示
す図である。

【図２３】この発明の他の実施例による半導体装置を示
す断面図である。

【符号の説明】

１　　シリコン半導体基板 ４　　第１層のアルミ配線 ６　　接続孔 １０１　　チタン膜 １０２　　窒化チタン膜 １０３　　第２層のアルミ配線

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　半導体基板上の下層のアルミ配線と、
   前記下層のアルミ配線と接続孔を介して接するチタン膜
   及び前記チタン膜上に形成したチタン化合物膜並びに前
   記チタン化合物膜上に形成したアルミ配線とからなる上
   層のアルミ配線と、を有することを特徴とする半導体装
   置。