JP2009277683A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009277683A JP2009277683A JP2008124583A JP2008124583A JP2009277683A JP 2009277683 A JP2009277683 A JP 2009277683A JP 2008124583 A JP2008124583 A JP 2008124583A JP 2008124583 A JP2008124583 A JP 2008124583A JP 2009277683 A JP2009277683 A JP 2009277683A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- conductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板10の上方に形成された層間絶縁膜36と、層間絶縁膜36内に形成されたCuより成る配線50と、層間絶縁膜36と配線50の間に形成され、Ti膜42とTa膜44との積層膜より成るバリアメタル膜46とを有し、配線50表面に、TiとSiとを含む界面層54が形成されている。
【選択図】 図1
Description
提案されているCuより成る配線を有する半導体装置の製造方法(その1)について図18乃至図22を用いて説明する。図18乃至図22はCuより成る配線を有する半導体装置の製造方法(その1)を示す工程断面図である。
本発明の第1実施形態による半導体装置及びその製造方法について図1乃至図16を用いて説明する。
まず、本実施形態による半導体装置について図1を用いて説明する。図1は、本実施形態による半導体装置の構造を示す断面図である。
次に、本実施形態による半導体装置の製造方法について図2乃至図11を用いて説明する。図2乃至図11は、本実施形態による半導体装置の製造方法を示す工程断面図である。
次に、本実施形態による半導体装置の製造方法の評価結果について図16を用いて説明する。図16は、本実施形態による半導体装置の製造方法の評価結果を示すグラフである。
本発明の第2実施形態による半導体装置及びその製造方法について図17を用いて説明する。図17は、本実施形態による半導体装置を示す断面図である。なお、第1実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明は上記実施形態に限らず種々の変形が可能である。
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜内に形成されたCuを含む導電体と、
前記絶縁膜と前記導電体の間に形成され、Tiを含む第1の金属膜と、前記第1の金属膜とは異なる第2の金属膜とから成る積層膜とを有し、
前記導電体の表面に、TiとSiとを含む層が形成されている
ことを特徴とする半導体装置。
付記1記載の半導体装置において、
前記積層膜は、前記絶縁膜に形成された配線溝の側面及び底面に形成されており、
前記導電体は、前記積層膜が形成された前記配線構内に埋め込まれた配線であり、
前記TiとSiとを含む層は、前記配線の表面に形成されている
ことを特徴とする半導体装置。
付記1記載の半導体装置において、
前記積層膜は、前記絶縁膜に形成されたコンタクトホールの少なくとも側面、並びに、前記絶縁膜に形成され、前記コンタクトホールの上部に接続された配線溝の側面及び底面に形成されており、
前記導電体は、前記積層膜が形成された前記コンタクトホール内に埋め込まれた導体プラグと、前記積層膜が形成された前記配線溝内に埋め込まれ、前記導体プラグと一体的に形成された配線とを有し、
前記TiとSiとを含む層は、前記配線の表面に形成されている
ことを特徴とする半導体装置。
付記2又は3記載の半導体装置において、
前記絶縁膜上及び前記配線上に形成されたバリア絶縁膜を更に有する
ことを特徴とする半導体装置。
付記1乃至4のいずれかに記載の半導体装置において、
前記第2の金属膜は、Ta、Re、W、Pt、V、Ru及びAuのうちの少なくとも1種を含む
ことを特徴とする半導体装置。
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜内に、Tiを含む第1の金属膜と、前記第1の金属膜とは異なる第2の金属膜とから成る積層膜を介して、Cuを含む導電体を形成する工程と、
前記第1の金属膜に含まれるTiを前記導電体の表面に拡散させて析出させる熱処理と、前記導電体の表面をシリコン含有ガスに晒すシリル化処理とを行うことにより、前記導電体の表面に、TiとSiとを含む層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
付記6記載の半導体装置の製造方法において、
前記導電体を形成する工程は、前記絶縁膜に開口部を形成する工程と;前記開口部内に前記積層膜を形成する工程と;前記積層膜が形成された前記開口部内に、前記導電体を埋め込む工程と;前記開口部内に埋め込まれた前記導電体を平坦化する工程とを有し、
前記TiとSiとを含む層を形成する工程では、平坦化された前記導電体の表面に、前記TiとSiとを含む層を形成する
ことを特徴とする半導体装置の製造方法。
付記7記載の半導体装置の製造方法において、
前記開口部を形成する工程では、前記絶縁膜に、コンタクトホールと、前記コンタクトホールの上部に接続された配線溝とを有する前記開口部を形成し、
前記開口部内に前記積層膜を形成する工程では、前記コンタクトホールの少なくとも側面並びに前記配線溝の側面及び底面に前記積層膜を形成し、
前記導電体を埋め込む工程では、前記積層膜が形成された前記コンタクトホール内及び前記積層膜が形成された前記配線溝内に前記導電体を埋め込む
ことを特徴とする半導体装置の製造方法。
付記7又は8記載の半導体装置の製造方法において、
前記開口部内に前記積層膜を形成する工程は、前記開口部内に前記第1の金属膜を形成する工程と;前記第1の金属膜が形成された前記開口部内に前記第2の金属膜を形成する工程とを有し、
前記第2の金属膜を形成する工程は、前記第2の金属膜を堆積するとともに、前記第1の金属膜の少なくとも一部をエッチングする工程を含む
ことを特徴とする半導体装置の製造方法。
付記6乃至9のいずれかに記載の半導体装置の製造方法において、
前記TiとSiとを含む層を形成する工程における前記熱処理の温度は、256〜450℃である
ことを特徴とする半導体装置の製造方法。
付記6乃至10のいずれかに記載の半導体装置の製造方法において、
前記シリコン含有ガスは、シランガス、ポリシランガス及び有機シランガスのうちの少なくとも1種を含む
ことを特徴とする半導体装置の製造方法。
付記6乃至11のいずれかに記載の半導体装置の製造方法において、
前記第1の金属膜は、少なくとも膜厚が0.5nm以上の部分を有する
ことを特徴とする半導体装置の製造方法。
付記6乃至12のいずれかに記載の半導体装置の製造方法において、
前記TiとSiとを含む層を形成する工程では、前記シリル化処理の前又は後に、前記導電体の表面に対してプラズマ処理を行う
ことを特徴とする半導体装置の製造方法。
12…素子分離領域
14…ゲート絶縁膜
16…ゲート電極
18…ソース/ドレイン拡散層
18a…浅い不純物拡散領域
18b…深い不純物拡散領域
20…サイドウォール絶縁膜
22…金属シリサイド膜
24…トランジスタ
26…絶縁膜
28…絶縁膜
30…コンタクトホール
32…バリアメタル膜
34…導体プラグ
36…層間絶縁膜
38…キャップ膜
40…配線溝
42…Ti膜
44…Ta膜
46…バリアメタル膜
47…シード膜
48…Cu膜
50…配線
52…バリア絶縁膜
54…界面層
56…層間絶縁膜
58…層間絶縁膜
60…キャップ膜
62…コンタクトホール
64…配線溝
66…Ti膜
68…Ta膜
70…バリアメタル膜
71…シード膜
72…Cu膜
74…導体プラグ
76…配線
78…バリア絶縁膜
80…界面層
82…Ti膜
84…TaN膜
86…バリアメタル膜
88…Ti膜
90…TaN膜
92…バリアメタル膜
100…半導体基板
102…層間絶縁膜
104…キャップ膜
106…配線溝
108…バリアメタル膜
110…シード膜
112…Cu膜
114…配線
116…バリア絶縁膜
118…層間絶縁膜
120…層間絶縁膜
122…キャップ膜
124…コンタクトホール
126…配線溝
128…バリアメタル膜
130…シード膜
132…Cu膜
134…導体プラグ
136…配線
138…バリア絶縁膜
140…界面層
Claims (10)
- 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜内に形成されたCuを含む導電体と、
前記絶縁膜と前記導電体の間に形成され、Tiを含む第1の金属膜と、前記第1の金属膜とは異なる第2の金属膜とから成る積層膜とを有し、
前記導電体の表面に、TiとSiとを含む層が形成されている
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記積層膜は、前記絶縁膜に形成された配線溝の側面及び底面に形成されており、
前記導電体は、前記積層膜が形成された前記配線構内に埋め込まれた配線であり、
前記TiとSiとを含む層は、前記配線の表面に形成されている
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記積層膜は、前記絶縁膜に形成されたコンタクトホールの少なくとも側面、並びに、前記絶縁膜に形成され、前記コンタクトホールの上部に接続された配線溝の側面及び底面に形成されており、
前記導電体は、前記積層膜が形成された前記コンタクトホール内に埋め込まれた導体プラグと、前記積層膜が形成された前記配線溝内に埋め込まれ、前記導体プラグと一体的に形成された配線とを有し、
前記TiとSiとを含む層は、前記配線の表面に形成されている
ことを特徴とする半導体装置。 - 請求項1乃至3のいずれか1項に記載の半導体装置において、
前記第2の金属膜は、Ta、Re、W、Pt、V、Ru及びAuのうちの少なくとも1種を含む
ことを特徴とする半導体装置。 - 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜内に、Tiを含む第1の金属膜と、前記第1の金属膜とは異なる第2の金属膜とから成る積層膜を介して、Cuを含む導電体を形成する工程と、
前記第1の金属膜に含まれるTiを前記導電体の表面に拡散させて析出させる熱処理と、前記導電体の表面をシリコン含有ガスに晒すシリル化処理とを行うことにより、前記導電体の表面に、TiとSiとを含む層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記導電体を形成する工程は、前記絶縁膜に開口部を形成する工程と;前記開口部内に前記積層膜を形成する工程と;前記積層膜が形成された前記開口部内に、前記導電体を埋め込む工程と;前記開口部内に埋め込まれた前記導電体を平坦化する工程とを有し、
前記TiとSiとを含む層を形成する工程では、平坦化された前記導電体の表面に、前記TiとSiとを含む層を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記開口部を形成する工程では、前記絶縁膜に、コンタクトホールと、前記コンタクトホールの上部に接続された配線溝とを有する前記開口部を形成し、
前記開口部内に前記積層膜を形成する工程では、前記コンタクトホールの少なくとも側面並びに前記配線溝の側面及び底面に前記積層膜を形成し、
前記導電体を埋め込む工程では、前記積層膜が形成された前記コンタクトホール内及び前記積層膜が形成された前記配線溝内に前記導電体を埋め込む
ことを特徴とする半導体装置の製造方法。 - 請求項6又は7記載の半導体装置の製造方法において、
前記開口部内に前記積層膜を形成する工程は、前記開口部内に前記第1の金属膜を形成する工程と;前記第1の金属膜が形成された前記開口部内に前記第2の金属膜を形成する工程とを有し、
前記第2の金属膜を形成する工程は、前記第2の金属膜を堆積するとともに、前記第1の金属膜の少なくとも一部をエッチングする工程を含む
ことを特徴とする半導体装置の製造方法。 - 請求項5乃至8のいずれか1項に記載の半導体装置の製造方法において、
前記TiとSiとを含む層を形成する工程における前記熱処理の温度は、256〜450℃である
ことを特徴とする半導体装置の製造方法。 - 請求項5乃至9のいずれか1項に記載の半導体装置の製造方法において、
前記シリコン含有ガスは、シランガス、ポリシランガス及び有機シランガスのうちの少なくとも1種を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008124583A JP5380901B2 (ja) | 2008-05-12 | 2008-05-12 | 半導体装置及びその製造方法 |
US12/366,020 US8669177B2 (en) | 2008-05-12 | 2009-02-05 | Semiconductor device and method for manufacturing semiconductor device |
US14/160,951 US9123728B2 (en) | 2008-05-12 | 2014-01-22 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008124583A JP5380901B2 (ja) | 2008-05-12 | 2008-05-12 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009277683A true JP2009277683A (ja) | 2009-11-26 |
JP5380901B2 JP5380901B2 (ja) | 2014-01-08 |
Family
ID=41266208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008124583A Expired - Fee Related JP5380901B2 (ja) | 2008-05-12 | 2008-05-12 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8669177B2 (ja) |
JP (1) | JP5380901B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111104A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社Joled | 薄膜半導体基板の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
CN102332425A (zh) * | 2011-09-23 | 2012-01-25 | 复旦大学 | 一种提升铜互连技术中抗电迁移特性的方法 |
US20150380296A1 (en) * | 2014-06-25 | 2015-12-31 | Lam Research Corporation | Cleaning of carbon-based contaminants in metal interconnects for interconnect capping applications |
US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
US9570291B2 (en) * | 2015-07-14 | 2017-02-14 | GlobalFoundries, Inc. | Semiconductor substrates and methods for processing semiconductor substrates |
US20170170114A1 (en) * | 2015-12-15 | 2017-06-15 | Lam Research Corporation | Multilayer film including a tantalum and titanium alloy as a scalable barrier diffusion layer for copper interconnects |
JP2019140178A (ja) * | 2018-02-07 | 2019-08-22 | 東芝メモリ株式会社 | 半導体装置 |
US10685876B2 (en) * | 2018-09-18 | 2020-06-16 | International Business Machines Corporation | Liner and cap structures for reducing local interconnect vertical resistance without compromising reliability |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04271143A (ja) * | 1991-01-29 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置 |
JPH06204218A (ja) * | 1993-01-05 | 1994-07-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH10242279A (ja) * | 1996-12-24 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004193544A (ja) * | 2002-05-08 | 2004-07-08 | Nec Electronics Corp | 半導体装置、および半導体装置の製造方法 |
JP2004228445A (ja) * | 2003-01-24 | 2004-08-12 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006165115A (ja) * | 2004-12-03 | 2006-06-22 | Toshiba Corp | 半導体装置 |
JP2008047675A (ja) * | 2006-08-15 | 2008-02-28 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4400200C2 (de) | 1993-01-05 | 1997-09-04 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung |
US6605197B1 (en) * | 1997-05-13 | 2003-08-12 | Applied Materials, Inc. | Method of sputtering copper to fill trenches and vias |
US20020048926A1 (en) * | 2000-09-14 | 2002-04-25 | Konecni Anthony J. | Method for forming a self-aligned copper capping diffusion barrier |
JP4535629B2 (ja) | 2001-02-21 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2004292636A (ja) * | 2003-03-27 | 2004-10-21 | Shin Etsu Chem Co Ltd | 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置 |
JP4527948B2 (ja) | 2003-05-23 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR100558009B1 (ko) * | 2004-01-12 | 2006-03-06 | 삼성전자주식회사 | 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자 |
US7396759B1 (en) * | 2004-11-03 | 2008-07-08 | Novellus Systems, Inc. | Protection of Cu damascene interconnects by formation of a self-aligned buffer layer |
JP4473824B2 (ja) | 2005-01-21 | 2010-06-02 | 株式会社東芝 | 半導体装置の製造方法 |
US7351656B2 (en) | 2005-01-21 | 2008-04-01 | Kabushiki Kaihsa Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
US7309653B2 (en) * | 2005-02-24 | 2007-12-18 | International Business Machines Corporation | Method of forming damascene filament wires and the structure so formed |
US20060205204A1 (en) * | 2005-03-14 | 2006-09-14 | Michael Beck | Method of making a semiconductor interconnect with a metal cap |
US8143157B2 (en) * | 2006-11-29 | 2012-03-27 | Nxp B.V. | Fabrication of a diffusion barrier cap on copper containing conductive elements |
US20090051034A1 (en) * | 2007-08-20 | 2009-02-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for the same |
-
2008
- 2008-05-12 JP JP2008124583A patent/JP5380901B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-05 US US12/366,020 patent/US8669177B2/en active Active
-
2014
- 2014-01-22 US US14/160,951 patent/US9123728B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04271143A (ja) * | 1991-01-29 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置 |
JPH06204218A (ja) * | 1993-01-05 | 1994-07-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH10242279A (ja) * | 1996-12-24 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2004193544A (ja) * | 2002-05-08 | 2004-07-08 | Nec Electronics Corp | 半導体装置、および半導体装置の製造方法 |
JP2004228445A (ja) * | 2003-01-24 | 2004-08-12 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006165115A (ja) * | 2004-12-03 | 2006-06-22 | Toshiba Corp | 半導体装置 |
JP2008047675A (ja) * | 2006-08-15 | 2008-02-28 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111104A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社Joled | 薄膜半導体基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140131873A1 (en) | 2014-05-15 |
US8669177B2 (en) | 2014-03-11 |
JP5380901B2 (ja) | 2014-01-08 |
US9123728B2 (en) | 2015-09-01 |
US20090278259A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5380901B2 (ja) | 半導体装置及びその製造方法 | |
TWI235454B (en) | An interconnect structure and method for fabricating the same | |
US7713869B2 (en) | Manufacture method for semiconductor device suitable for forming wirings by damascene method and semiconductor device | |
US7413991B2 (en) | Damascene process at semiconductor substrate level | |
US7612452B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
US8039966B2 (en) | Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects | |
US7524755B2 (en) | Entire encapsulation of Cu interconnects using self-aligned CuSiN film | |
US8072075B2 (en) | CuSiN/SiN diffusion barrier for copper in integrated-circuit devices | |
JP4272191B2 (ja) | 半導体装置の製造方法 | |
TWI400770B (zh) | 積體電路結構及其製作方法 | |
TWI484554B (zh) | Semiconductor device and manufacturing method thereof | |
JP4647184B2 (ja) | 半導体装置の製造方法 | |
CN101515563A (zh) | 覆盖层的制造方法及半导体装置 | |
US20070132100A1 (en) | Semiconductor device and method for fabricating the same | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
JP5141761B2 (ja) | 半導体装置及びその製造方法 | |
JP2009141058A (ja) | 半導体装置およびその製造方法 | |
JP5582727B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20060154465A1 (en) | Method for fabricating interconnection line in semiconductor device | |
US8211794B2 (en) | Properties of metallic copper diffusion barriers through silicon surface treatments | |
US7498262B2 (en) | Method of fabricating a thin film and metal wiring in a semiconductor device | |
US20080157375A1 (en) | Semiconductor device having a metal interconnection and method of fabricating the same | |
US7300862B2 (en) | Method for manufacturing semiconductor device | |
US6875692B1 (en) | Copper electromigration inhibition by copper alloy formation | |
JP4492919B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |