JP2006165115A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006165115A
JP2006165115A JP2004351680A JP2004351680A JP2006165115A JP 2006165115 A JP2006165115 A JP 2006165115A JP 2004351680 A JP2004351680 A JP 2004351680A JP 2004351680 A JP2004351680 A JP 2004351680A JP 2006165115 A JP2006165115 A JP 2006165115A
Authority
JP
Japan
Prior art keywords
copper
wiring
additive
copper wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004351680A
Other languages
English (en)
Inventor
Kazuyuki Azuma
和幸 東
Masaki Yamada
雅基 山田
Noriaki Matsunaga
範昭 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004351680A priority Critical patent/JP2006165115A/ja
Priority to US11/095,567 priority patent/US7422977B2/en
Publication of JP2006165115A publication Critical patent/JP2006165115A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Abstract

【課題】銅ダマシン配線のエレクトロマイグレーション耐性の向上を図る。
【解決手段】本発明の例に関わる多層配線構造を有する半導体集積回路が形成される半導体装置は、銅配線１４と、銅配線１４の上面上に形成される絶縁層１６とを備え、銅配線１４は、銅配線１４と絶縁層１６との密着性を向上させる添加物を含み、その添加物のプロファイルは、銅配線１４の上面から内部に向かうに従い、次第に濃度が減少する勾配を持ち、銅配線１４の上面で最も高い濃度となる。
【選択図】図７

Description

本発明は、ロジックＬＳＩ(Logical Large Scale Integrated Circuit)、ＤＲＡＭ(Dynamic Random Access Memory)、ＳＲＡＭ(Static Random Access Memory)に代表されるメモリＬＳＩ、並びに、バイポーラトランジスタ(Bipolar Transistor)から構成されるＬＳＩなどの半導体装置に関する。
近年、ＬＳＩの配線構造としては、微細化、低抵抗化などの要求から、銅（Ｃｕ）ダマシン配線（ダマシンプロセスにより形成された銅配線）を用いた多層配線構造が主流になってきている。銅配線は、一般的には、アルミ配線に比べて、配線部分のエレクトロマイグレーション耐性（以下、ＥＭ耐性と称する）が優れている。
(1) しかし、例えば、図１７に示すように、銅配線１は、銅の拡散／酸化防止層として銅配線１上に形成されるＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどからなるストッパ（絶縁層）２との密着性が悪い。このため、銅配線１とストッパ２との界面で、矢印に示すように、銅原子が最も移動し易くなり、結局、その界面にボイド３Ａが発生し易く、ＥＭ耐性（寿命）を十分に向上させることができない。
そこで、このような問題を解決するために、例えば、図１８に示すように、銅配線１とストッパ２との間に両者の密着性を向上させるメタル（例えば、Ｃｏ、Ｗ、Ｐなど）４を設けるキャップメタル技術が提案されている。この技術によれば、銅配線１とストッパ２との界面のボイドの発生を抑制でき、銅配線のＥＭ耐性（寿命）を向上させることができる。
しかし、この技術では、例えば、ＣＶＤ法や電解メッキ法などを用いて、銅配線１上に選択的にメタル４を形成しなければならず、その製造方法に関しては、技術的難易度が高くなる、という問題が生じる。
例えば、図１９に示すように、銅配線１上に選択的にメタル４を成長させる方法では、銅配線１上に均一にメタル４を形成することが難しく、ピンホール５が形成されたり、銅配線１上以外の部分にメタル４’が形成されたりする（選択性崩れ）。また、例えば、図２０に示すように、銅配線１上を含む全体にメタル４を形成した後、ＣＭＰにより銅配線１上以外の部分のメタル４を除去する方法では、メタル４の削り過ぎによる銅配線１の露出などの問題が発生する（ＣＭＰ削り過ぎ）。
(2) また、最近では、例えば、図２１に示すように、カバレージ性が良く、薄膜形成が可能なＣＶＤ法により、バリアメタル６を形成することが検討されている。
しかし、ＣＶＤ法により形成したバリアメタル６は、ＰＶＤ法により形成したバリアメタルに比べて、銅配線１に対する密着性が悪い。このため、銅配線１とバリアメタル６との界面で、矢印に示すように、銅原子が移動し易くなり、結局、その界面にボイド３Ｂが発生し易く、ＥＭ耐性（寿命）を十分に向上させることができない。
このように、従来においては、銅配線１とストッパ２との密着性及び銅配線１とバリアメタル６との密着性の悪化によるＥＭ耐性（寿命）の劣化が問題になっているが、この問題をプロセス上の問題なく解決することができない。
(3) また、ＥＭ耐性（寿命）を向上させる他の技術として、銅配線に、ストッパやバリアメタルとの密着性を良くするための添加物（例えば、メタル）を含ませる、というものがある。この技術では、例えば、銅メッキ時の下地となるシード層としてのシード銅にこの添加物を含めておき、銅配線の形成と同時にこれら添加物を銅配線に添加する。
しかし、銅配線の全体に均一に添加物が含まれていると、銅配線の抵抗値が上昇するという新たな問題が発生する。つまり、配線の信頼性（ＥＭ耐性の向上）と信号遅延（配線抵抗の低下）とがトレードオフ関係になってしまい、結果として、高性能かつ高信頼性の多層配線構造を提供することができない。
本発明の目的は、プロセス上の問題や配線抵抗の問題などの新たな問題を発生させることなく、銅配線とストッパとの密着性及び銅配線とバリアメタルとの密着性を向上させることができる半導体装置を提案し、もって、ＬＳＩを構成する配線のＥＭ耐性の向上を図ることにある。
本発明の第１例に関わる多層配線構造を有する半導体集積回路が形成される半導体装置は、銅配線と、前記銅配線の上面上に形成される絶縁層とを備え、前記銅配線は、前記銅配線と前記絶縁層との密着性を向上させる添加物を含み、前記添加物のプロファイルは、前記銅配線の上面から内部に向かうに従い、次第に濃度が減少する勾配を持ち、前記銅配線の上面で最も高い濃度となる。
本発明の第２例に関わる多層配線構造を有する半導体集積回路が形成される半導体装置は、銅配線と、前記銅配線の側面及び下面を覆うバリアメタルと、前記銅配線と前記バリアメタルとの間に形成され、前記銅配線内に固溶する添加物を含む銅固溶材料層と、前記銅配線の上面上に形成される絶縁層とを備え、前記添加物は、前記銅配線の上面、側面及び下面に、その内部よりも多く固溶している。
本発明の例に関わる半導体装置よれば、プロセス上の問題や配線抵抗の問題などの新たな問題を発生させることなく、銅配線とストッパとの密着性及び銅配線とバリアメタルとの密着性を向上させることができる。このため、ＬＳＩを構成する銅配線のＥＭ耐性を格段に向上できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例では、第一に、銅ダマシン配線とその上に形成される銅の拡散／酸化防止層としてのストッパ、例えば、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどとの密着性を向上させるために、銅ダマシン配線を形成した後、この配線に、その上面から、銅に固溶し、かつ、ストッパとの密着性を向上できる添加物、例えば、Ｔｉ（チタン）、Ａｌ（アルミ）、Ｓｉ（シリコン）、Ｃｏ（コバルト）、Ｂ（ボロン）、Ｐ（リン）などを注入する。
注入方法としては、例えば、Ｔｉ、Ａｌ、Ｓｉ、Ｃｏ、Ｂ、Ｐなどの材料からなる銅固溶材料層、又は、これら材料のうちの一つを添加物として含む銅固溶材料層を、銅ダマシン配線上に形成した後、熱処理により、この銅固溶材料層から銅ダマシン配線中に添加物を拡散させる、という方法を採用する。
尚、熱処理後においても、銅配線中に固溶せず、銅固溶材料層として残った部分については、ＲＩＥやＣＭＰなどにより除去する。
これにより、銅ダマシン配線内における添加物のプロファイルは、銅ダマシン配線の上面（ストッパが形成される面）から内部に向かうに従い、次第に濃度が減少する勾配を持ち、かつ、銅ダマシン配線の上面で最も高い濃度となる。
従って、銅ダマシン配線とその上に形成されるストッパとの密着性が格段に向上し、ＥＭ耐性（寿命）も向上することになる。また、添加物の注入方法として、熱処理による拡散を採用すれば、新たな問題を引き起こすことなく、簡単なプロセスでＥＭ耐性（寿命）に優れた銅ダマシン配線を形成できる。
尚、本発明の例に関わる銅ダマシン配線によれば、銅ダマシン配線の上面及びその近傍に固溶した添加物の面内密度が不均一であっても、ＥＭ耐性には影響を与えない。また、例えば、銅ダマシン配線の銅の粒界に添加物が局所的に多く存在するような場合でも、銅原子の移動によるボイドの発生などを効果的に抑制できる。
また、本発明の例では、第二に、銅ダマシン配線とバリアメタルとの密着性を向上させるために、例えば、バリアメタルを形成した後、このバリアメタル上に、銅に固溶し、かつ、バリアメタルとの密着性を向上できる添加物、例えば、Ｔｉ、Ａｌ、Ｓｉ、Ｃｏ、Ｂ、Ｐなどからなる銅固溶材料層、又は、これら添加物のうちの一つを含む銅固溶材料層を形成する。そして、この銅固溶材料層上に、銅ダマシン配線を形成する。
従って、銅ダマシン配線とバリアメタルとの間には、両者の密着性を向上させる銅固溶材料層が存在することになるため、結果として、銅ダマシン配線とバリアメタルとの間に発生するボイドを有効に防止でき、ＥＭ耐性（寿命）を向上できる。
また、例えば、真空中又は不活性ガス中で熱処理を行えば、銅固溶材料層内の添加物が銅ダマシン配線内に拡散し、かつ、銅ダマシン配線の上面（露出した表面）及びその近傍に多量に析出する。つまり、この添加物は、銅ダマシン配線の上面に形成される銅酸化物を還元しながら、そこにとどまるため、銅ダマシン配線の上面及びその近傍における添加物の濃度は、その内部におけるそれよりも高くなる。
従って、銅ダマシン配線とその上に形成されるストッパとの密着性を格段に向上できるため、結果として、両者の間に発生するボイドを有効に防止でき、ＥＭ耐性（寿命）を向上できる。
この場合、添加物の注入をバリアメタル側から行うため、銅固溶材料層を除去するステップが不要であり、プロセスの簡略化も実現できる。
２． 実施の形態
以下、最良と思われる実施の形態について説明する。
(1) 第１実施の形態
図１乃至図６は、第１実施の形態に関わる半導体装置の製造方法を示している。
まず、図１に示すように、例えば、ＰＥＰ(Photo Engraving Process)、ＲＩＥ(Reactive Ion Etching)などの方法を用いて、シリコン基板１１上の絶縁層（例えば、酸化シリコン）１２に配線溝を形成する。
ＣＶＤ法、ＰＶＤ法などの方法を用いて、絶縁層１２上に、配線溝の底面及び側面を覆うバリアメタル１３を形成する。続けて、例えば、スパッタ法により、バリアメタル１３上に、銅メッキ時の下地となるシード層としてのシード銅(seed-Cu)１４’を形成する。この後、例えば、電解メッキ法を用いて、シード銅１４’上に、配線溝を満たすに十分な厚さの銅メッキ層１４を形成する。
尚、銅メッキ工程後において、シード銅１４’は、銅メッキ層１４と一体化し、銅メッキ層１４の一部となる。
次に、図２に示すように、例えば、ＣＭＰ(Chemical Mechanical Polishing)、ＲＩＥなどの方法を用いて、配線溝の外に存在する銅メッキ層１４を除去し、配線溝内のみに銅メッキ層１４を残して、これを銅ダマシン配線とする。この時、配線溝の外に存在するバリアメタル１３についても除去する。
次に、図３に示すように、例えば、スパッタ法を用いて、絶縁層１２上及び銅ダマシン配線１４上に、銅に固溶し、かつ、後述するストッパ（ＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどの絶縁層）との密着性を向上できる添加物、例えば、Ｔｉ（チタン）、Ａｌ（アルミ）、Ｓｉ（シリコン）、Ｃｏ（コバルト）、Ｂ（ボロン）、Ｐ（リン）などからなる銅固溶材料層１５、又は、これら添加物のうちの一つを含む銅固溶材料層１５を形成する。
次に、図４に示すように、熱処理により、銅固溶材料層１５内の添加物を銅ダマシン配線１４内に拡散させる。この熱拡散により、銅固溶材料層１５内の添加物は、銅ダマシン配線１４内に固溶し、そのプロファイルは、銅ダマシン配線１４の上面から内部に向かうに従い、次第に濃度が減少する勾配を持つものとなり、銅ダマシン配線１４の上面で最も高い濃度となる。
尚、添加物の銅ダマシン配線１４内への拡散は、この熱処理プロセスに代えて、例えば、図３に示すスパッタプロセスにおいて、銅固溶材料層１５を形成するときの温度を制御し、銅固溶材料層１５の形成と同時に、銅固溶材料層１５内の添加物を銅ダマシン配線１４内に拡散させるようにしてもよい。
また、このような銅固溶材料層１５の形成時における拡散プロセスと熱処理による拡散プロセスとを組み合せてもよい。
次に、図５に示すように、例えば、ＨＦなどを用いたウェットエッチング、ＣＦガス又はＣｌガスを用いたＲＩＥ、ＣＤＥ(Chemical Dry Etching)や、ＣＭＰなどの方法を用いて、銅ダマシン配線１４内に固溶せず、絶縁層１２上及び銅ダマシン配線１４上に残った銅固溶材料層１５を除去する。
次に、図６に示すように、例えば、ＣＶＤ法を用いて、絶縁層１２上及び銅ダマシン配線１４上に、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどからなるストッパ１６を形成する。ここで、銅ダマシン配線１４の上面及びその近傍には、ストッパ１６との密着性を向上させるための添加物が多量に含まれているため、銅ダマシン配線１４とストッパ１６との密着性は良好なものとなる。
この後、例えば、ＣＶＤ法により、ストッパ１６上に、十分な厚さの絶縁層（例えば、酸化シリコンなど）１７を形成する。
以上、説明したように、第１実施の形態に関わる製造方法によれば、銅ダマシン配線１４上にストッパ１６を形成する前に、予め、銅ダマシン配線１４の上面及びその近傍に、銅ダマシン配線１４とストッパ１６との密着性を向上させるための添加物を多量に固溶させている。従って、簡単なプロセスで、ＥＭ耐性（寿命）に優れた銅ダマシン配線１４を形成できる。
また、第１実施の形態に関わる製造方法により形成された半導体装置に関しては、例えば、図７及び図８に示すように、銅ダマシン配線１４内における添加物のプロファイルは、銅ダマシン配線１４の上面から内部に向かうに従い、次第に濃度が減少する勾配を持ち、かつ、銅ダマシン配線１４の上面で最も高い濃度となる。
つまり、第１実施の形態に関わる製造方法により形成された半導体装置は、銅ダマシン配線１４内における添加物のプロファイルが、ある特定の勾配を持って変化する、という点に関して、図１８に示すようなキャップメタル構造の半導体装置とは異なる特徴を持つことになる。
(2) 第２実施の形態
図９乃至図１２は、第２実施の形態に関わる半導体装置の製造方法を示している。
まず、図９に示すように、例えば、ＰＥＰ、ＲＩＥなどの方法を用いて、シリコン基板１１上の絶縁層（例えば、酸化シリコン）１２に配線溝を形成する。
ＣＶＤ法、ＰＶＤ法などの方法を用いて、絶縁層１２上に、配線溝の底面及び側面を覆うバリアメタル１３を形成する。
この後、例えば、スパッタ法を用いて、バリアメタル１３上に、銅に固溶し、かつ、バリアメタル１３及び後述するストッパ（ＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどの絶縁層）との密着性を向上できる添加物、例えば、Ｔｉ、Ａｌ、Ｓｉ、Ｃｏ、Ｂ、Ｐなどからなる銅固溶材料層１８、又は、これら添加物のうちの一つを含む銅固溶材料層１８を形成する。
続けて、スパッタ法により、銅固溶材料層１８上に、銅メッキ時の下地となるシード層としてのシード銅(seed-Cu)１４’を形成する。そして、例えば、電解メッキ法を用いて、シード銅１４’上に、配線溝を満たすに十分な厚さの銅メッキ層１４を形成する。
尚、銅メッキ工程後において、シード銅１４’は、銅メッキ層１４と一体化し、銅メッキ層１４の一部となる。
次に、図１０に示すように、例えば、ＣＭＰ、ＲＩＥなどの方法を用いて、配線溝の外に存在する銅メッキ層１４を除去し、配線溝内のみに銅メッキ層１４を残して、これを銅ダマシン配線とする。この時、配線溝の外に存在するバリアメタル１３及び銅固溶材料層１８についても除去する。
次に、図１１に示すように、例えば、真空中又は不活性ガス中で熱処理を行い、銅固溶材料層１８内の添加物を、銅ダマシン配線１４内に拡散させ、かつ、銅ダマシン配線１４の上面（露出した表面）及びその近傍に析出させる。
この熱処理では、銅固溶材料層１８内からの添加物（例えば、Ｔｉ）は、銅ダマシン配線１４の上面に形成される銅酸化物を、自らが酸化されることで（例えば、Ｔｉの場合には、ＴｉＯｘになることで）還元するため、その添加物は、酸化物として、銅ダマシン配線１４の上面及びその近傍にとどまる。
従って、銅ダマシン配線１４の上面及びその近傍における添加物の濃度は、その内部におけるそれよりも高くなる。
次に、図１２に示すように、例えば、ＣＶＤ法を用いて、絶縁層１２上及び銅ダマシン配線１４上に、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどからなるストッパ１６を形成する。ここで、銅ダマシン配線１４の上面及びその近傍には、ストッパ１６との密着性を向上させるための添加物が多量に含まれているため、銅ダマシン配線１４とストッパ１６との密着性は良好なものとなる。
この後、例えば、ＣＶＤ法により、ストッパ１６上に、十分な厚さの絶縁層（例えば、酸化シリコンなど）１７を形成する。
以上、説明したように、第２実施の形態に関わる製造方法によれば、バリアメタル１３と銅ダマシン配線１４との間に、両者の密着性を向上させるための銅固溶材料層１８を形成している。従って、バリアメタル１３と銅ダマシン配線１４との密着性を向上でき、ＥＭ耐性（寿命）に優れた銅ダマシン配線１４を提供できる。
また、第２実施の形態に関わる製造方法によれば、銅固溶材料層１８内の添加物は、熱処理により、銅ダマシン配線１４内に拡散し、かつ、その上面及びその近傍に多量に析出する。この添加物は、銅ダマシン配線１４の内部（中心部）には、ほとんど析出せず、その四辺（上面、側面及び下面）に多量に析出するため、配線抵抗の上昇もなく、高性能かつ高信頼性の配線構造を提供できる。
しかも、第２実施の形態によれば、第１実施の形態のように、熱処理後に、残った銅固溶材料層１８を除去する、というプロセスが必要ないため、製造プロセスの大幅な変更がなく、コストの削減にも貢献できる。
尚、第２実施の形態に関わる製造方法により形成された半導体装置に関しては、例えば、図１３及び図１４に示すように、添加物は、銅ダマシン配線１４の四辺（上面、側面及び下面）に、その内部よりも多く固溶する。
第２実施の形態に関わる半導体装置においても、銅ダマシン配線１４内における添加物のプロファイルが、ある特定の勾配を持って変化する、という点に関して、図１８に示すようなキャップメタル構造の半導体装置とは異なる特徴を持つことになる。
３． その他
本発明の例に関わる銅ダマシン配線によれば、銅ダマシン配線の上面及びその近傍に固溶した添加物の面内密度（濃度）が不均一であっても、ＥＭ耐性には影響を与えない。
例えば、図１５に示すように、銅ダマシン配線１４の上面及びその近傍において、添加物の密度が薄い部分（黒点で示す）Ｂが存在していても、ピンホール（図１９）及び削り過ぎ（図２０）のように、添加物が全く存在しなくなるわけではないので、ＥＭ耐性の向上という効果に関しては、全く影響を与えない。
また、例えば、図１６に示すように、銅ダマシン配線１４の銅の粒界（黒線で示す）Ｃに添加物が局所的に多く存在するような場合でも、添加物は、必ず、銅ダマシン配線１４の上面及びその近傍に存在するため、ＥＭ耐性には影響を与えず、銅原子の移動によるボイドの発生などを効果的に抑制できる。
第１及び第２実施の形態では、銅ダマシン配線を例にとって説明したが、本発明の例は、銅配線が、ダマシンプロセス以外の方法、例えば、ＰＥＰとＲＩＥにより形成されるものにも適用できる。
本発明の例は、ロジックＬＳＩ、ＤＲＡＭ、ＳＲＡＭを含むメモリＬＳＩ、バイポーラトランジスタから構成されるＬＳＩなど、様々なＬＳＩに適用可能である。
尚、本発明の例は、上述の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上述の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる形態の構成要素を適宜組み合わせてもよい。
第１実施の形態に関わる製造方法の一工程を示す断面図。 第１実施の形態に関わる製造方法の一工程を示す断面図。 第１実施の形態に関わる製造方法の一工程を示す断面図。 第１実施の形態に関わる製造方法の一工程を示す断面図。 第１実施の形態に関わる製造方法の一工程を示す断面図。 第１実施の形態に関わる製造方法の一工程を示す断面図。 第１実施の形態に関わる配線構造の特徴を示す断面図。 第１実施の形態に関わる配線構造の特徴を示す断面図。 第２実施の形態に関わる製造方法の一工程を示す断面図。 第２実施の形態に関わる製造方法の一工程を示す断面図。 第２実施の形態に関わる製造方法の一工程を示す断面図。 第２実施の形態に関わる製造方法の一工程を示す断面図。 第２実施の形態に関わる配線構造の特徴を示す断面図。 第２実施の形態に関わる配線構造の特徴を示す断面図。 配線表面付近での添加物の密度の不均一性について示す図。 配線表面付近での添加物の密度の不均一性について示す図。 従来の配線構造の例を示す断面図。 従来の配線構造の例を示す断面図。 従来の配線構造の例を示す断面図。 従来の配線構造の例を示す断面図。 従来の配線構造の例を示す断面図。
符号の説明
１，１４： 銅ダマシン配線、 ２，１６： ストッパ（絶縁層）、 ３Ａ，３Ｂ： ボイド、 ４： キャップメタル、 ５： ピンホール、 ６，１３： バリアメタル、 １１： シリコン基板、 １２，１７： 絶縁層、１４’： シード銅、 １５，１８： 銅固溶材料層。

Claims (5)

  1. 多層配線構造を有する半導体集積回路が形成される半導体装置において、銅配線と、前記銅配線の上面上に形成される絶縁層とを具備し、前記銅配線は、前記銅配線と前記絶縁層との密着性を向上させる添加物を含み、前記添加物のプロファイルは、前記銅配線の上面から内部に向かうに従い、次第に濃度が減少する勾配を持ち、前記銅配線の上面で最も高い濃度となることを特徴とする半導体装置。
  2. 多層配線構造を有する半導体集積回路が形成される半導体装置において、銅配線と、前記銅配線の側面及び下面を覆うバリアメタルと、前記銅配線と前記バリアメタルとの間に形成され、前記銅配線内に固溶する添加物を含む銅固溶材料層と、前記銅配線の上面上に形成される絶縁層とを具備し、前記添加物は、前記銅配線の上面、側面及び下面に、その内部よりも多く固溶していることを特徴とする半導体装置。
  3. 前記銅配線の上面における前記添加物の密度は、不均一であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記絶縁層は、前記銅配線を構成する銅の拡散／酸化を防止する機能を持つ材料から構成されることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記添加物は、Ｔｉ、Ａｌ、Ｓｉ、Ｃｏ、Ｂ、及び、Ｐのうちのいずれか１つであることを特徴とする請求項１又は２に記載の半導体装置。
JP2004351680A 2004-12-03 2004-12-03 半導体装置 Pending JP2006165115A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004351680A JP2006165115A (ja) 2004-12-03 2004-12-03 半導体装置
US11/095,567 US7422977B2 (en) 2004-12-03 2005-04-01 Copper adhesion improvement device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004351680A JP2006165115A (ja) 2004-12-03 2004-12-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2006165115A true JP2006165115A (ja) 2006-06-22

Family

ID=36574893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004351680A Pending JP2006165115A (ja) 2004-12-03 2004-12-03 半導体装置

Country Status (2)

Country Link
US (1) US7422977B2 (ja)
JP (1) JP2006165115A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189061A (ja) * 2006-01-13 2007-07-26 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009277683A (ja) * 2008-05-12 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
WO2009153834A1 (ja) * 2008-06-18 2009-12-23 富士通株式会社 半導体装置とその製造方法
JP2010541247A (ja) * 2007-09-27 2010-12-24 ティーイーエル エピオン インコーポレイテッド 半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法
JP2012195488A (ja) * 2011-03-17 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
US9899326B2 (en) 2014-11-19 2018-02-20 Renesas Electronics Corporation Semiconductor device with inhibited electromigration and manufacturing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321935A1 (en) * 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby
DE102009021488A1 (de) * 2009-05-15 2010-12-16 Globalfoundries Dresden Module One Llc & Co. Kg Verbessertes Elektromigrationsverhalten von Kupferleitungen in Metallisierungssystemen von Halbleiterbauelementen durch Legierung von Oberflächen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6284656B1 (en) * 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6066196A (en) * 1998-09-18 2000-05-23 Gelest, Inc. Method for the chemical vapor deposition of copper-based films and copper source precursors for the same
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6528412B1 (en) * 2001-04-30 2003-03-04 Advanced Micro Devices, Inc. Depositing an adhesion skin layer and a conformal seed layer to fill an interconnect opening
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2004319834A (ja) * 2003-04-17 2004-11-11 Renesas Technology Corp 半導体装置およびその製造方法
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
KR100538633B1 (ko) * 2003-11-13 2005-12-22 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
DE102004003863B4 (de) * 2004-01-26 2009-01-29 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
JP5208349B2 (ja) * 2004-09-03 2013-06-12 富士通株式会社 容量素子とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189061A (ja) * 2006-01-13 2007-07-26 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010541247A (ja) * 2007-09-27 2010-12-24 ティーイーエル エピオン インコーポレイテッド 半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法
KR101528383B1 (ko) * 2007-09-27 2015-06-11 텔 에피온 인크 반도체 장치에서 누전 성능을 개선시키고 전자이동을 최소화시키는 방법
JP2009277683A (ja) * 2008-05-12 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
WO2009153834A1 (ja) * 2008-06-18 2009-12-23 富士通株式会社 半導体装置とその製造方法
JP5310721B2 (ja) * 2008-06-18 2013-10-09 富士通株式会社 半導体装置とその製造方法
US8836122B2 (en) 2008-06-18 2014-09-16 Fujitsu Limited Semiconductor device having copper wiring with increased migration resistance
JP2012195488A (ja) * 2011-03-17 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
US9899326B2 (en) 2014-11-19 2018-02-20 Renesas Electronics Corporation Semiconductor device with inhibited electromigration and manufacturing method thereof

Also Published As

Publication number Publication date
US7422977B2 (en) 2008-09-09
US20060121734A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US7422977B2 (en) Copper adhesion improvement device and method
JP2009135139A (ja) 半導体装置及びその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP5089850B2 (ja) 半導体装置
JP2009099585A (ja) 埋め込み配線の形成方法
KR20000012027A (ko) 반도체장치의제조방법
JP2005244031A (ja) 半導体装置およびその製造方法
JP2007180408A (ja) 半導体装置およびその製造方法
JP2007173761A (ja) 半導体素子の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP2009278000A (ja) 半導体装置及び半導体装置の製造方法
KR100778855B1 (ko) 구리 금속 배선의 힐락 방지 방법
JP2005129937A (ja) 低ｋ集積回路相互接続構造
JP2009027048A (ja) 半導体装置の製造方法
JP3939270B2 (ja) 配線構造の形成方法
JP2007081130A (ja) 半導体装置の製造方法
JP5412738B2 (ja) 半導体装置の製造方法
JP2005072238A (ja) 半導体装置の製造方法
TWI771015B (zh) 製造半導體結構的方法及半導體結構
JPH10116906A (ja) 半導体装置の製造方法
JP2004356315A (ja) 半導体装置及びその製造方法
JP4209287B2 (ja) 半導体装置の製造方法
JP4605995B2 (ja) 配線構造の形成方法
TWI717346B (zh) 阻擋層的去除方法和半導體結構的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407