JP4209287B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4209287B2
JP4209287B2 JP2003299611A JP2003299611A JP4209287B2 JP 4209287 B2 JP4209287 B2 JP 4209287B2 JP 2003299611 A JP2003299611 A JP 2003299611A JP 2003299611 A JP2003299611 A JP 2003299611A JP 4209287 B2 JP4209287 B2 JP 4209287B2
Authority
JP
Japan
Prior art keywords
metal layer
insulating film
barrier metal
chemical mechanical
mechanical polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003299611A
Other languages
English (en)
Other versions
JP2005072228A (ja
Inventor
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003299611A priority Critical patent/JP4209287B2/ja
Publication of JP2005072228A publication Critical patent/JP2005072228A/ja
Application granted granted Critical
Publication of JP4209287B2 publication Critical patent/JP4209287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、層間絶縁膜に設けられた金属配線を有する半導体装置およびその製造方法に関する。
半導体集積回路の高集積度化と微細化が進んで行くのに伴って、半導体装置における金属多層配線の技術も開発が進んできている。現在では低抵抗である点とエレクトロマイグレーション耐性が高い点とから、配線金属には銅が主に使われている。
半導体装置における銅の埋め込み配線は、まず層間絶縁膜に下層との接続孔(ビアホール)と配線溝を形成し、その表面に銅の層間絶縁膜中への拡散を防ぐバリアメタル層を形成して、さらにその上に銅を厚く堆積させて接続孔と配線溝とを銅で埋めることで形成する。そして化学機械研磨(CMP:Chemical Mechanical polishing)によって、接続孔と配線溝内の銅は残してその他の部分のバリアメタル層上の銅を除去し、それから再度化学機械研磨を行って露出したバリアメタル層を除去して配線ができあがる。
ここで、銅の除去とバリアメタル層の除去とで別々に化学機械研磨を行うのは、銅とバリアメタル層とでは研磨条件が異なるからである。
これまでは銅の化学機械研磨の工程の後、バリアメタルの化学機械研磨の工程において、層間絶縁膜上に銅残渣が生じていた。この銅残渣が層間絶縁膜中へ拡散していくことにより、配線間のリーク電流が増加し、信頼性寿命の低下が起こる。従来は、絶縁膜上の銅残渣を除去するために、銅の研磨条件でもう一度追加の化学機械研磨を行っていた(例えば、特許文献1参照)。
特開2001−44159号公報
しかしながら、上述の層間絶縁膜上の銅残渣を除去するために追加研磨を行う場合、同時に絶縁膜や配線溝部の銅も研磨されてしまうため、ディッシングおよびエロージョンが発生し、配線抵抗がばらついたり、上層配線を形成するときに窪んだ部分に銅の研磨残りが発生し、歩留まりの低下が生じていた。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、追加の研磨は行わないで、化学機械研磨によって層間絶縁膜上に生じた銅残渣が起因となる信頼性の低下を防止した半導体装置およびその製造方法を提供することにある。
上記課題を解決するために、本発明の半導体装置は、半導体基板上に設けられた層間絶縁膜と、前記層間絶縁膜に設けられた溝と、前記溝に埋め込まれた金属からなる配線とを有する半導体装置であって、前記溝が設けられた部分以外の前記層間絶縁膜上には第1の金属拡散バリア絶縁膜が形成されており、前記第1の金属拡散バリア絶縁膜および前記配線の上には第2の金属拡散バリア絶縁膜が形成されている。
前記金属は、銅、銅合金、銀、銀合金、アルミニウムおよびアルミニウム合金からなる群から選ばれた一つのものである。
本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に第1の金属拡散バリア絶縁膜を形成する工程と、前記層間絶縁膜および前記第1の金属拡散バリア絶縁膜をエッチングして少なくとも配線溝を形成する工程と、前記第1の金属拡散バリア絶縁膜および前記配線溝の表面にバリアメタル層を形成する工程と、前記配線溝を埋め尽くすように、前記バリアメタル層の表面に金属層を形成する工程と、前記配線溝表面以外に形成されている前記バリアメタル層の上の前記金属層を第1の化学機械研磨により除去する工程と、前記第1の化学機械研磨により露出した前記バリアメタル層を第2の化学機械研磨により除去する工程と、前記配線溝内の前記金属層と、前記第2の化学機械研磨により露出した前記第1の金属拡散バリア絶縁膜との表面に第2の金属拡散バリア絶縁膜を形成する工程とを含む。
本発明の別の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして少なくとも配線溝を形成する工程と、前記層間絶縁膜および前記配線溝の表面に第1のバリアメタル層を形成する工程と、前記配線溝を埋め尽くすように、前記第1のバリアメタル層の表面に金属層を形成する工程と、前記配線溝表面以外に形成されている前記第1のバリアメタル層の上の前記金属層を第1の化学機械研磨により除去する工程と、前記金属層と、前記第1の化学機械研磨により露出した前記第1のバリアメタル層との上に第2のバリアメタル層を形成する工程と、第2の化学機械研磨により前記第1のバリアメタル層のうち前記配線溝表面以外に形成されている部分および前記第2のバリアメタル層を除去する工程とを含む。
本発明の他の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして少なくとも配線溝を形成する工程と、前記層間絶縁膜および前記配線溝の表面にバリアメタル層を形成する工程と、前記配線溝を埋め尽くすように、前記バリアメタル層の表面に金属層を形成する工程と、前記配線溝表面以外に形成されている前記バリアメタル層の上の前記金属層を第1の化学機械研磨により除去する工程と、前記配線溝内に存する前記金属層の表面に合金被膜を形成する工程と、前記第1の化学機械研磨により露出した前記バリアメタル層を第2の化学機械研磨により除去する工程とを含む。
本発明のさらに別の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして少なくとも配線溝を形成する工程と、前記層間絶縁膜および前記配線溝の表面に第1のバリアメタル層を形成する工程と、前記配線溝を埋め尽くすように、前記第1のバリアメタル層の表面に金属層を形成する工程と、前記配線溝表面以外に形成されている前記第1のバリアメタル層の上の前記金属層を第1の化学機械研磨により除去する工程と、電気化学的エッチングにより前記配線溝内に存する前記金属層の表面を、前記層間絶縁膜のうち前記配線溝の部分以外の表面よりも低くなるまで除去する工程と、前記金属層と、前記第1の化学機械研磨により露出した前記第1のバリアメタル層との上に第2のバリアメタル層を形成する工程と、第2の化学機械研磨により前記第1のバリアメタル層のうち前記配線溝表面以外に形成されている部分および前記第2のバリアメタル層を除去する工程とを含む。
本発明のさらに他の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして少なくとも配線溝を形成する工程と、前記層間絶縁膜および前記配線溝の表面にバリアメタル層を形成する工程と、前記配線溝を埋め尽くすように、前記バリアメタル層の表面に金属層を形成する工程と、前記配線溝表面以外に形成されている前記バリアメタル層の上の前記金属層を第1の化学機械研磨により除去する工程と、電気化学的エッチングにより前記配線溝内に存する前記金属層の表面を、前記層間絶縁膜のうち前記配線溝の部分以外の表面よりも低くなるまで除去する工程と、前記配線溝内に存する前記金属層の表面に合金被膜を形成する工程と、前記第1の化学機械研磨により露出した前記バリアメタル層を第2の化学機械研磨により除去する工程とを含む。
前記金属は、銅、銅合金、銀、銀合金、アルミニウムおよびアルミニウム合金からなる群から選ばれた一つのものである。
前記合金被膜は、コバルトを含んでいることが好ましい。
化学機械研磨工程において絶縁膜上の金属残渣の発生があっても、この金属残渣を金属拡散バリア絶縁膜で挟み込んでいるので金属残渣がこれ以上拡散することはなく、信頼性の低下を防止できる。また、本発明の他の半導体装置の製造方法では、金属配線表面にバリアメタル層や合金皮膜を形成しておき、化学機械研磨工程において絶縁膜上に金属残渣の発生がないようにしているので、追加研磨を行わなくても半導体装置の信頼性は高く保たれる。
本発明の実施形態を説明する前に、層間絶縁膜上に銅残渣が発生する推定メカニズムとこの銅残渣により信頼性が低下する理由について述べる。
バリアメタル層の化学機械研磨により銅残渣が生じるのは、銅研磨後のバリアメタル研磨工程において、銅がバリアメタルよりも柔らかいために化学機械研磨の応力により銅が機械的に延伸されることが主要な原因となっていると推定している。このことを図に基づいて説明する。
図15は銅の化学機械研磨が終了した半導体装置の模式的な要部断面図である。図15に示された状態に至るまでの工程を説明する。
まず半導体基板101上に低誘電率膜からなる層間絶縁膜102を形成してこの層間絶縁膜102にヴィアホール105と配線溝104とを形成し、さらにこれらの表面にバリアメタル層106設ける。そしてこのバリアメタル層106上にCu層107を形成し、バリアメタル層106のうち配線溝104表面以外に存する部分の上に設けられたCu層107を化学機械研磨により除去して、バリアメタル層106と配線溝104に埋め込まれたCu層107との表面を露出させる。こうしてCu層107の化学機械研磨までが終了する。
次に露出したバリアメタル層106を化学機械研磨により除去する。図16(a)〜(d)は、図15の矢印Aで示された部分を拡大してバリアメタル層106の化学機械研磨の工程を順を追って表した模式的なフロー図である。なお、バリアメタル層106の方がCu層107よりも硬いので、この化学機械研磨は銅の化学機械研磨とは研磨条件が異なっている。
図16(a)および図16(b)に示すように、砥粒130によりバリアメタル層106が研磨されていくが、同時に配線溝104内のCu層107表面も研磨されていく。層間絶縁膜102上のバリアメタル層106が研磨されて除去されても、配線溝104表面のバリアメタル層106の上端106aは層間絶縁膜102表面から少し突出した状態で残る(図16(c))。この部分を砥粒130が研磨して除去しようとすると、このバリアメタル層上端部分106aに大きな応力がかかるため、上端部106aは研磨されるのよりも大きな塊となって欠けて除去されてしまいやすい。そのため、図16(d)に示すように、バリアメタル層106に隣接するCuが砥粒130により延伸されて(引きずられて伸ばされて)層間絶縁膜102上に載ってしまうという現象が生じる。こうして化学機械研磨の終了後に銅の残渣107aが層間絶縁膜102上に残ってしまうと考えられる。
このように、バリアメタル層106の化学機械研磨により層間絶縁膜102上に銅残渣107aが生じると、配線間に印加された電界によって銅が層間絶縁膜102内を拡散していって最終的に配線間のショートを引き起こすため、信頼性の低下に繋がる。
上記の推定メカニズムに基づいて本願発明者は信頼性の低下を防止する方法として以下の方法を考え出した。
1)バリアメタル研磨により金属残渣が生じても、この金属残渣を上下から金属拡散防止バリア絶縁膜により挟みこむようにする。または、2)金属埋め込み配線形成工程において、配線金属の化学機械研磨の工程の後にバリアメタルをもう一度形成して、それからバリアメタルの化学機械研磨を行う。3)配線金属の化学機械研磨後、金属配線表面にのみ硬度の高い合金を選択的に形成し、それからバリアメタルの化学機械研磨を行う。4)配線金属の化学機械研磨の後、配線金属を電気化学的にエッチングして金属表面を層間絶縁膜表面より低くした後、2)又は3)を行う。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
(実施形態1)
実施形態1に係る半導体装置の製造工程を図1、図2および図3に示す。本実施形態では金属配線として銅(Cu)配線を用いている。
図1(a)に示すように、まず半導体基板1上に、低誘電率絶縁材料からなる層間絶縁膜2を形成する。ここで、半導体基板1は、シリコン基板に不純物を導入して多数のトランジスタや他の回路素子を形成した基板、あるいはそのような基板上に1乃至複数の配線層(層間絶縁膜に金属配線を設けたもの)を形成した基板である。また、層間絶縁膜2は、たとえばSiOCをCVD法により700nm堆積させて形成する。
それから図1(b)に示すように、この層間絶縁膜2の上に第1のCu拡散バリア絶縁膜3を形成する。第1のCu拡散バリア絶縁膜3はCuが層間絶縁膜2中に拡散するのを防止するものであり、例えばSiCを80nm堆積させて形成する。
次に図1(c)に示すように、フォトリソグラフィーとエッチングとを行うことにより、第1のCu拡散バリア絶縁膜3と層間絶縁膜2とに配線溝(溝)4を、層間絶縁膜2に接続孔5を形成する。
それから図2(a)に示すように、配線溝4と接続孔5との表面および第1のCu拡散バリア絶縁膜3表面にバリアメタル層6を形成する。バリアメタル層6は、例えばTaN/Taを10nm/5nmの厚みでスパッタによって形成する。バリアメタル層6はCuが層間絶縁膜2の中に拡散していくのを防ぐものであり、導電性を有している。
このバリアメタル層6の上に、図2(b)に示すようにCu層7を形成して接続孔5および配線溝4をCuで埋め尽くし、第1のCu拡散バリア絶縁膜3上のバリアメタル層6表面にもCuを堆積させる。Cu層7の形成は、たとえば、まずスパッタ法によりバリアメタル層6上に銅シードを30nm形成し、次にメッキ法によってその上に銅をたとえば1μm形成して行う。
そして図3(a)に示すように、第1の化学機械研磨(CMP:Chemical Mechanical Polishing)によりバリアメタル層6の表面6aまで銅(Cu層7)を除去する研磨を行う。化学機械研磨はCu層7の表面から半導体基板1に向かってCu層7の表面全体を略均一に削り取っていくものである。従って、ここでいうバリアメタル層6の表面6aとは、配線溝4と接続孔5との表面以外に形成されているバリアメタル層6の表面6aのことであり、別の言葉でいうと、第1のCu拡散バリア絶縁膜3上に形成されているバリアメタル層6の表面6aのことである。ここで第1の化学機械研磨は、銅を研磨する条件での化学機械研磨である。
つぎに図3(b)に示すように、第1の化学機械研磨で露出したバリアメタル層6を第2の化学機械研磨(CMP)により除去する。この時、研磨条件はバリアメタル層を研磨する条件であるが、上述のように配線溝4内のCu層7も表層部分が研磨され、研磨の最後には銅が砥粒により引き延ばされて第1のCu拡散バリア絶縁膜3の上に銅残渣7aとして残る。
それから図3(c)に示すように、Cu層7と、第2の化学機械研磨により露出した第1のCu拡散バリア絶縁膜3との表面に第2のCu拡散バリア絶縁膜8を形成する。第2のCu拡散バリア絶縁膜8としては、たとえばSiC膜を30nmの厚みに形成したものを用いればよい。
こうして、第2の化学機械研磨により生じた銅残渣7aは、SiC膜(Cu拡散バリア絶縁膜3,8)により上下から挟まれる構造となる。このことにより、銅残渣7aがSiC膜中に存在しているが、SiC膜自体が銅の拡散を防止する効果があるため、図4(a)に示すように配線間(2つのCu層7,7間)に電圧が印加されて電界が発生しても、図4(b)に示すように銅残渣7aの周囲はCu拡散バリア絶縁膜3,8に囲まれていて銅が拡散することがない。従って追加研磨をしなくても、信頼性の低下を起こすことが無くなる。
(実施形態2)
実施形態2に係る半導体装置の製造工程を図5、図6および図7に示す。本実施形態でも金属配線として銅(Cu)配線を用いている。
本実施形態では実施形態1と同じように、まず半導体基板1上に、低誘電率絶縁材料からなる層間絶縁膜2を形成する(図1(a))。
次に図5(a)に示すように、フォトリソグラフィーとエッチングを行うことにより、配線溝4と接続孔5とを層間絶縁膜2に形成する。
それから図5(b)に示すように、配線溝4と接続孔5との表面および層間絶縁膜2の表面に第1のバリアメタル層16を形成する。第1のバリアメタル層16の構成や厚みは実施形態1のバリアメタル層6と同じである。
そしてこの第1のバリアメタル層16の上に、図5(c)に示すようにCu層7を形成して接続孔5および配線溝4をCuで埋め尽くし、層間絶縁膜2上の第1のバリアメタル層16の上にもCu層7を設ける。このCu層7の形成方法は実施形態1と同じ方法である。
次に、図6(a)に示すように第1の化学機械研磨(CMP)により第1のバリアメタル層16の表面16aまで銅を除去する研磨を行う。化学機械研磨はCu層7の表面から半導体基板1に向かって面全体を略均一に削り取っていくものである。従って、ここでいう第1のバリアメタル層16の表面16aとは、配線溝4と接続孔5との表面以外に形成されている第1のバリアメタル層16の表面16aのことである。ここで第1の化学機械研磨は、銅を研磨する条件での化学機械研磨である。
この次に、図6(b)に示すように第1の化学機械研磨により露出した第1のバリアメタル層16の表面16aとCu層7の表面とに第2のバリアメタル層11を形成する。第2のバリアメタル層11は、例えばスパッタ法によってTaN膜を10nmの厚みで設けて形成する。
さらに、図7(a)に示すように第1および第2のバリアメタル層16,11を第2の化学機械研磨(CMP)によって除去を行う。この時、研磨条件はバリアメタルを研磨する条件である。
第2の化学機械研磨を図14に基づいてさらに説明をする。
図14(a)は、第2のバリアメタル層11を形成した後の配線溝4近傍の拡大模式図である。第1の化学機械研磨が終了した時点でCu層7と第1のバリアメタル層16との境界部分の表面は、Cu層7が他の部分よりもより研磨が行われて微小なV溝が形成される。第2のバリアメタル層11はこのV溝にも形成されて、この部分の第2のバリアメタル層11が第1のバリアメタル層16のエッジ部分を補強する。このため、第2の化学機械研磨を行って第1のバリアメタル層16を除去する際に、第1のバリアメタル層16のエッジの欠けが防止され、Cuが層間絶縁膜2上に延ばされて銅残渣が生じてしまうことが防止される。従って、信頼性が低下することがない。また、第1と第2のバリアメタル層16,11を同時に第2の化学機械研磨で除去するため、第2のバリアメタル層11がない場合に比べてCu層7の研磨時間が短縮される。
このようにして第2の化学機械研磨を行った後、図7(b)に示すように第2の化学機械研磨により露出した層間絶縁膜2とCu層7との上にCu拡散バリア絶縁膜13を形成する。Cu拡散バリア絶縁膜13には30nm厚みのSiC膜などを用いればよい。
本実施形態では、第1の化学機械研磨により第1のバリアメタル層16を除去した後に第2のバリアメタル層11を設けて、それから第2の化学機械研磨を行うことで、層間絶縁膜2の上に銅残渣が生じることが防止され、半導体装置の信頼性低下を防止できる。
(実施形態3)
実施形態3は、第1の化学機械研磨が終了するところまでは実施形態2と同じであるので、それ以降の工程を中心に図8および図9に基づいて説明する。
図8(a)は第1のバリアメタル層16が露出するまで第1の化学機械研磨を行った状態を示しており、図6(a)と同じ状態である。
それから、図8(b)に示すように露出しているCu層7表面を電気化学的にエッチングして、層間絶縁膜2の表面のうち配線溝4の部分以外における表面よりもCu層7表面を低くさせる。
ここで層間絶縁膜2の表面よりも低くするというのは、半導体基板1表面からの距離がCu層7表面の方が層間絶縁膜2表面よりも小さいということである。
次に、図8(c)に示すようにエッチングしたCu層7表面および第1の化学機械研磨で露出した第1のバリアメタル層16の表面16aに第2のバリアメタル層11を形成する。
それから、図9(a)に示すように第1および第2のバリアメタル層16,11を第2の化学機械研磨(CMP)によって除去を行う。この時、研磨条件はバリアメタルを研磨する条件である。なお、第2のバリアメタル層11のうちCu層7の表面に形成されている部分は、除去されずに残ったままである。
第2の化学機械研磨の後、図9(b)に示すように第2の化学機械研磨により露出した層間絶縁膜2とCu層7表面上の第2のバリアメタル層11との上にCu拡散バリア絶縁膜13を形成する。
本実施形態では、第2のバリアメタル層11を形成する前にCu層7表面を電気化学的にエッチングしてCu層7表面を層間絶縁膜2表面よりも低くすることで、Cu層7表面に第2のバリアメタル層11が存する状態(残った状態)で第2の化学機械研磨が終了するので、実施形態2に比べてさらに銅のはみ出しを有効に防止することが可能となり、信頼性を高く保持できる。
(実施形態4)
実施形態4に係る半導体装置の製造工程を図10、図11に示す。本実施形態でも金属配線として銅(Cu)配線を用いている。
本実施形態では実施形態1と同じように、まず半導体基板1上に、低誘電率絶縁材料からなる層間絶縁膜2を形成する(図1(a))。
次に、フォトリソグラフィーとエッチングを行うことにより、配線溝4と接続孔5とを層間絶縁膜2に形成して、配線溝4と接続孔5との表面にバリアメタル層6を形成する(図5(b)。バリアメタル層6の構成や厚みは実施形態1のバリアメタル層6と同じである。
そしてこのバリアメタル層6の上に、図10(a)に示すようにCu層7を形成して接続孔5および配線溝4をCuで埋め尽くす。このCu層7の形成方法は実施形態1と同じ方法である。
次に、図10(b)に示すように第1の化学機械研磨(CMP)によりバリアメタル層6の表面6aまで銅を除去する。化学機械研磨はCu層7の表面から半導体基板1に向かって面全体を略均一に削り取っていくものであるので、ここでいうバリアメタル層6の表面6aとは、配線溝4と接続孔5との表面以外に形成されているバリアメタル層6の表面6aのことである。ここで、第1の化学機械研磨は銅を研磨する条件での化学機械研磨である。
それから、図11(a)に示すように、たとえば無電解メッキによりCoWP合金を配線溝4部の露出したCu層7表面に形成して合金皮膜17とする。
そして、図11(b)に示すように第1の化学機械研磨によって露出したバリアメタル層6の表面6aを第2の化学機械研磨により除去する。この時、合金皮膜17は少なくとも一部が除去されずに残る。図には示していないが、さらにその上に、Cu拡散バリア絶縁膜として、たとえばSiC膜を30nm形成する。
本実施形態では、第2の化学機械研磨を行う前に露出したCu層7表面を銅より硬いCoWP合金の合金皮膜17で被覆することで、バリアメタル層6研磨中にCu層7の表面が合金皮膜17により保護され、銅の延伸による層間絶縁膜2上への銅のはみ出しを防止することが出来るため、層間絶縁膜2上に銅残渣が生じることを防止することができる。従って半導体装置の信頼性の低下を防止できる。
(実施形態5)
実施形態5は、第1の化学機械研磨が終了するところまでは実施形態4と同じであるので、それ以降の工程を中心に図12および図13に基づいて説明する。
図12(a)は、バリアメタル層6の上にCu層7を形成して配線溝4および接続孔5をCuで埋め込んだ状態を示しており、図10(a)に示している状態と同じ状態である。
次に、図12(b)に示すようにバリアメタル層6が露出するまで第1の化学機械研磨によってCuの除去を行う。この状態は、図10(b)と同じ状態である。
それから、図12(c)に示すように配線溝4内の露出しているCu層7表面を電気化学的にエッチングして、層間絶縁膜2の表面のうち配線溝4の部分以外の表面よりもCu層7表面を低くさせる。
そして、図13(a)に示すように、露出した配線溝4部のCu層7表面にたとえば無電解メッキによりCoWP合金を形成して合金皮膜17とする。
次に、図13(b)に示すように第1の化学機械研磨によって露出したバリアメタル層6の表面6aを第2の化学機械研磨により除去する。合金皮膜17の表面はバリアメタル層6の表面6aよりも低いので、この第2の化学機械研磨の工程では、合金皮膜17に対する研磨はほとんど、或いは全く行われない。図には示していないが、さらにその上に、Cu拡散バリア絶縁膜として、たとえばSiC膜を30nm形成する。
本実施形態では、合金皮膜17を形成する前にCu層7表面を電気化学的にエッチングし、Cu層7表面を層間絶縁膜2表面より低くすることで、実施形態4よりもさらに銅の層間絶縁膜2上へのはみ出しを有効に防止することが可能となって信頼性低下を確実に防止できると供に、合金皮膜17形成時に、合金皮膜17と層間絶縁膜2の表面を面一にして段差をなくすことが可能となる。
(その他の実施形態)
これまで説明した実施形態は本発明の例示に過ぎず、本発明はこれらの実施形態に限定されない。例えば、金属配線としては、Cuだけではなく銅合金、銀、銀合金、アルミニウム又はアルミニウム合金を配線金属として用いることができる。いずれの金属の場合もCuの場合と同様にバリアメタル層よりも軟らかく、バリアメタル層の化学機械研磨の際に砥粒により引き延ばされてしまうので、本願発明の方法を適用することにより信頼性の低下を防止することができる。
Cu層(金属層)の表面に形成する合金被膜は、CoWP合金に限定されずCoを含有する他の合金やWを含む合金などCuよりも硬い合金であればよい。
また、層間絶縁膜やバリアメタル層、Cu拡散バリア絶縁膜などの構成物質も各膜や層の機能を果たすものであれば特に限定されない。これらの製法も特に限定されない。
さらに、別の工程が途中に入っていても構わないし、接続孔がなく配線溝のみであっても構わない。
以上説明したように、本発明は金属配線を有する半導体装置およびその製造方法について有用であり、半導体装置の金属配線部における信頼性の低下を防止できるという点で産業上の利用可能性が高い。
実施形態1に係る製造工程の前半の一部を示すフロー図である。 実施形態1に係る製造工程の中盤の一部を示すフロー図である。 実施形態1に係る製造工程の後半の一部を示すフロー図である。 実施形態1に係る半導体装置を示す模式図である。 実施形態2に係る製造工程の前半の一部を示すフロー図である。 実施形態2に係る製造工程の中盤の一部を示すフロー図である。 実施形態2に係る製造工程の後半の一部を示すフロー図である。 実施形態3に係る製造工程の前半の一部を示すフロー図である。 実施形態3に係る製造工程の後半の一部を示すフロー図である。 実施形態4に係る製造工程の前半の一部を示すフロー図である。 実施形態4に係る製造工程の後半の一部を示すフロー図である。 実施形態5に係る製造工程の前半の一部を示すフロー図である。 実施形態5に係る製造工程の後半の一部を示すフロー図である。 実施形態2の第1のバリアメタル層のエッジ保護を示す拡大模式図である。 銅の化学機械研磨が終了した半導体装置の模式的な要部断面図である。 層間絶縁膜上に銅残渣が生じるプロセスを示すフロー図である。
符号の説明
1 半導体基板
2 層間絶縁膜
3 第1のCu拡散バリア絶縁膜
4 配線溝(溝)
5 接続孔
6 バリアメタル層
6a バリアメタル層表面
7 Cu層
8 第2のCu拡散バリア絶縁膜
11 第2のバリアメタル層
13 Cu拡散バリア絶縁膜
16 第1のバリアメタル層
16a 第1バリアメタル層表面

Claims (3)

  1. 半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜をエッチングして少なくとも配線溝を形成する工程と、
    前記層間絶縁膜および前記配線溝の表面にバリアメタル層を形成する工程と、
    前記配線溝を埋め尽くすように、前記バリアメタル層の表面に金属層を形成する工程と、
    前記配線溝表面以外に形成されている前記バリアメタル層の上の前記金属層を第1の化学機械研磨により除去する工程と、
    電気化学的エッチングにより前記配線溝内に存する前記金属層の表面を、前記層間絶縁膜のうち前記配線溝の部分以外の表面よりも低くなるまで除去する工程と、
    前記配線溝内に存する前記金属層の表面に合金被膜を形成する工程と、
    前記第1の化学機械研磨により露出した前記バリアメタル層を第2の化学機械研磨により除去する工程と
    を含み、
    前記合金被膜が銅より硬い材料の膜であることを特徴とする半導体装置の製造方法。
  2. 前記金属は、銅、銅合金、銀、銀合金、アルミニウムおよびアルミニウム合金からなる群から選ばれた一つである、請求項に記載された半導体装置の製造方法。
  3. 前記合金被膜は、コバルトを含む、請求項に記載の半導体装置の製造方法。
JP2003299611A 2003-08-25 2003-08-25 半導体装置の製造方法 Expired - Fee Related JP4209287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003299611A JP4209287B2 (ja) 2003-08-25 2003-08-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003299611A JP4209287B2 (ja) 2003-08-25 2003-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005072228A JP2005072228A (ja) 2005-03-17
JP4209287B2 true JP4209287B2 (ja) 2009-01-14

Family

ID=34404769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003299611A Expired - Fee Related JP4209287B2 (ja) 2003-08-25 2003-08-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4209287B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
JP6379764B2 (ja) * 2014-07-10 2018-08-29 日立化成株式会社 研磨液及び研磨方法

Also Published As

Publication number Publication date
JP2005072228A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
KR20080059278A (ko) 전도성 캐핑 층을 포함하는 구리-베이스 금속화 층을형성하는 기술
JP2009004665A (ja) 半導体装置の製造方法
JP2012514319A (ja) 特別に先細りされた遷移ビアを備えた半導体デバイスのメタライゼーションシステム
KR20110003562A (ko) 반도체 디바이스들 내에 비아를 패터닝하는 동안 금속 캡층의 부식을 줄이는 방법
JP2005244031A (ja) 半導体装置およびその製造方法
KR100739975B1 (ko) 반도체 소자의 제조 방법
JP4209287B2 (ja) 半導体装置の製造方法
US8673768B2 (en) Fabrication method for improving surface planarity after tungsten chemical mechanical polishing
JP2005197740A (ja) 半導体素子の銅配線の形成方法
KR20080047541A (ko) 반도체 장치 상에 캐핑 레이어를 형성하는 방법
JP3623491B2 (ja) 半導体装置及びその製造方法
JP2006165115A (ja) 半導体装置
JP2009027048A (ja) 半導体装置の製造方法
JP2007081284A (ja) 半導体装置およびその製造方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
JP5412738B2 (ja) 半導体装置の製造方法
KR100207474B1 (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및그 제조방법
KR100720526B1 (ko) 반도체소자의 금속배선 형성방법
JP2007134567A (ja) 半導体装置及びその製造方法
JP2006093402A (ja) 半導体装置の製造方法
KR100602100B1 (ko) 반도체 소자의 배선 형성 방법
US20020081840A1 (en) Method of manufacturing a semiconductor device including dual-damascene process
KR20000043052A (ko) 반도체 소자의 금속 배선 형성 방법
JP2007188911A (ja) 半導体装置と半導体装置の製造方法
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees