JP2006093402A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006093402A JP2006093402A JP2004276925A JP2004276925A JP2006093402A JP 2006093402 A JP2006093402 A JP 2006093402A JP 2004276925 A JP2004276925 A JP 2004276925A JP 2004276925 A JP2004276925 A JP 2004276925A JP 2006093402 A JP2006093402 A JP 2006093402A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor device
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 半導体装置の製造方法に関し、ウェーハ周辺のエッジリンスやＣＭＰ法に依る研磨を行っても、多層配線構造に於ける構成材料の剥離に起因する異物の発生が抑制されて、高品質の半導体装置を高い歩留りで製造することができ、併せて、ビアホールや配線溝を形成するエッチングを行った場合、Ｃｕ層に損傷が発生しないようにする。
【解決手段】 多層配線を形成する工程を含む半導体装置の製造方法であって、第１の低誘電層３と第２の絶縁層４とに形成した第１の配線溝を埋めるＣｕからなる第１の配線７Ａは、そのウェーハ周辺側端縁がハードマスクを兼ねる第１の低誘電層３のウェーハ周辺領域側端縁を越えるように形成し、その後、第１の配線７Ａを保護する為に形成する第１のブロック層８が第１の低誘電層３と接触することがないようにし、以下、絶縁層を介して上記低誘電層以下の積層及び加工の工程を繰り返して多層配線を形成する。
【選択図】 図１８
【解決手段】 多層配線を形成する工程を含む半導体装置の製造方法であって、第１の低誘電層３と第２の絶縁層４とに形成した第１の配線溝を埋めるＣｕからなる第１の配線７Ａは、そのウェーハ周辺側端縁がハードマスクを兼ねる第１の低誘電層３のウェーハ周辺領域側端縁を越えるように形成し、その後、第１の配線７Ａを保護する為に形成する第１のブロック層８が第１の低誘電層３と接触することがないようにし、以下、絶縁層を介して上記低誘電層以下の積層及び加工の工程を繰り返して多層配線を形成する。
【選択図】 図１８
Description
本発明は、ハードマスクを兼ねた絶縁膜として低誘電膜を用い、且つ、配線としてＣｕ配線を用いる半導体装置を製造するのに好適な方法に関する。
近年の高集積化された半導体装置に於いては、集積度の向上、低消費電力化、動作速度の高速化などの要求から、配線にはＣｕを、また、層間絶縁膜には主として低誘電（ｌｏｗ−ｋ）材料（例えばＳｉＬＫ）を用いることが多くなり、その作製技術には、主としてデュアル（Ｄｕａｌ）ダマシン法及びダブルハードマスク法が採り入れられている。
然しながら、デュアルダマシン法及びダブルハードマスク法を適用してＣｕ配線を形成する場合、それに随伴して種々な問題を生ずることが明らかになりつつある。
図１９乃至図２６は一般的な半導体装置を作製する工程の従来例１を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
図１９参照
（１）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、Ｓｉ基板１上にＳｉＯ2 からなる第１の絶縁層２を形成する。
（１）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、Ｓｉ基板１上にＳｉＯ2 からなる第１の絶縁層２を形成する。
（２）
スピンコート法及びベーキング法を適用することに依り、第１の絶縁層２上にＳｉＬＫからなる第１の低誘電層３を形成する（例えば、特許文献１又は特許文献２を参照。）。
スピンコート法及びベーキング法を適用することに依り、第１の絶縁層２上にＳｉＬＫからなる第１の低誘電層３を形成する（例えば、特許文献１又は特許文献２を参照。）。
（３）
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第１の低誘電層３のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第１の低誘電層３のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
（４）
ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる第２の絶縁層４を形成する。
ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる第２の絶縁層４を形成する。
（５）
ＣＶＤ法を適用することに依り、第２の絶縁層４上にＳｉ3 Ｎ4 からなる第１のハードマスク層５を形成する。
ＣＶＤ法を適用することに依り、第２の絶縁層４上にＳｉ3 Ｎ4 からなる第１のハードマスク層５を形成する。
（６）
レジストプロセスを適用することに依り、第１の配線溝を形成する際のマスクとなる第１のレジスト層６を形成する。
レジストプロセスを適用することに依り、第１の配線溝を形成する際のマスクとなる第１のレジスト層６を形成する。
図２０参照
（７）
第１の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。この工程に依って、第１の配線溝形成領域６Ａに於いては第１の配線溝パターンが形成され、そして、周辺領域６Ｂに於いてはレジスト層６が全て除去される。
（７）
第１の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。この工程に依って、第１の配線溝形成領域６Ａに於いては第１の配線溝パターンが形成され、そして、周辺領域６Ｂに於いてはレジスト層６が全て除去される。
図２１参照
（８）
第１のレジスト層６をマスクとして第１のハードマスク層５のエッチングを行って第１の配線溝パターンの開口を形成する。
（８）
第１のレジスト層６をマスクとして第１のハードマスク層５のエッチングを行って第１の配線溝パターンの開口を形成する。
図２２参照
（９）
第１のレジスト層６を除去してから、第１のハードマスク層５をマスクとして第２の絶縁層４のエッチングを行って前記開口と同じパターンの第１の配線溝４Ａを形成する。
（９）
第１のレジスト層６を除去してから、第１のハードマスク層５をマスクとして第２の絶縁層４のエッチングを行って前記開口と同じパターンの第１の配線溝４Ａを形成する。
この場合のエッチングは、第１の配線溝形成領域６Ａに於いて、第１の低誘電層３が存在する部分では自動停止するのであるが、第１の低誘電層３が存在しない部分、及び、周辺領域６Ｂではエッチングが自動停止せず、第２の絶縁層４と共に第１の絶縁層２もエッチングされてＳｉ基板１が表出される。
図２３参照
（１０）
引き続き、第１のハードマスク層５をマスクとして第１の低誘電層３のエッチングを行って第１の配線溝４Ａを延伸し、その後、第１のハードマスク層５を除去する。
（１０）
引き続き、第１のハードマスク層５をマスクとして第１の低誘電層３のエッチングを行って第１の配線溝４Ａを延伸し、その後、第１のハードマスク層５を除去する。
図２４参照
（１１）
メッキ法を適用することに依り、第１の配線溝４Ａを充分に埋める第１のＣｕ層７を形成する。尚、第１のＣｕ層７の下地にはバリアメタル層が存在しているのであるが図では省略してあり、この省略は以下の説明に於いても同じである。
（１１）
メッキ法を適用することに依り、第１の配線溝４Ａを充分に埋める第１のＣｕ層７を形成する。尚、第１のＣｕ層７の下地にはバリアメタル層が存在しているのであるが図では省略してあり、この省略は以下の説明に於いても同じである。
（１２）
第１のＣｕ層７に周辺エッチングを施して除去する。図には、第１のＣｕ層７で埋められていない第１の配線溝４Ａが見られ、これは、周辺エッチングで第１の配線溝４Ａを埋めた第１のＣｕ層７が除去されてしまったことを示している。従って、第１のＣｕ層７の周辺領域側端縁は、最外周に位置する第１の配線溝４Ａよりも内側に在ることが理解できよう。
第１のＣｕ層７に周辺エッチングを施して除去する。図には、第１のＣｕ層７で埋められていない第１の配線溝４Ａが見られ、これは、周辺エッチングで第１の配線溝４Ａを埋めた第１のＣｕ層７が除去されてしまったことを示している。従って、第１のＣｕ層７の周辺領域側端縁は、最外周に位置する第１の配線溝４Ａよりも内側に在ることが理解できよう。
図２５参照
（１３）
化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用することに依り、第１のＣｕ層７の研磨を行って、第１の配線７Ａを形成する。この場合の研磨は、配線間ショートを防ぐ為、第２の絶縁層４内に達する程度に実施する。尚、ＣＭＰ法の特質として、平面研磨を行うと、ウェーハ周辺では図示されているように斜め研磨される。
（１３）
化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用することに依り、第１のＣｕ層７の研磨を行って、第１の配線７Ａを形成する。この場合の研磨は、配線間ショートを防ぐ為、第２の絶縁層４内に達する程度に実施する。尚、ＣＭＰ法の特質として、平面研磨を行うと、ウェーハ周辺では図示されているように斜め研磨される。
ここで留意すべきことは、
（ａ）ＣＭＰ法で研磨を行った場合、研磨分布を生ずること、
（ｂ）ウェーハ周辺では、第１のＣｕ層７が存在しない状態で研磨が行われること、 の二つであり、（ａ）については、特にウェーハ周辺での研磨制御が困難であり、また、（ｂ）については、ＣＭＰが、ＣｕとＳｉＯ2 との研磨速度の差を利用して制御されるのであるから、図２４に見られるように、第１のＣｕ層７の周辺領域側端縁が最外周の第１の配線溝４Ａよりも内側に位置している場合には研磨制御が不可能であり、その結果、ウェーハ周辺では、第２の絶縁層４と第１の低誘電層３とが研磨され、低誘電層３の一部が表出されてしまう。
（ａ）ＣＭＰ法で研磨を行った場合、研磨分布を生ずること、
（ｂ）ウェーハ周辺では、第１のＣｕ層７が存在しない状態で研磨が行われること、 の二つであり、（ａ）については、特にウェーハ周辺での研磨制御が困難であり、また、（ｂ）については、ＣＭＰが、ＣｕとＳｉＯ2 との研磨速度の差を利用して制御されるのであるから、図２４に見られるように、第１のＣｕ層７の周辺領域側端縁が最外周の第１の配線溝４Ａよりも内側に位置している場合には研磨制御が不可能であり、その結果、ウェーハ周辺では、第２の絶縁層４と第１の低誘電層３とが研磨され、低誘電層３の一部が表出されてしまう。
図２６参照
（１４）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第１のブロック層８を形成する。ここで留意しなければならないことは、第１のブロック層８を構成するＳｉ3 Ｎ4 と第１の低誘電層３との密着性が良くない為、第１のブロック層８が部分的に剥離してしまい、これが飛散して異物（ごみ）となることである。
（１４）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第１のブロック層８を形成する。ここで留意しなければならないことは、第１のブロック層８を構成するＳｉ3 Ｎ4 と第１の低誘電層３との密着性が良くない為、第１のブロック層８が部分的に剥離してしまい、これが飛散して異物（ごみ）となることである。
図２７乃至図４０は一般的な半導体装置を作製する工程の従来例２を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、従来例２は従来例１の問題点を改善したとされる方法に相当する。
図２７参照
（１）
Ｓｉ基板１上に第１の絶縁層２、第１の低誘電層３、第２の絶縁層４、第１のハードマスク層５、第１のレジスト層６を形成して図示の積層構造を得る工程は、前記従来例１に於ける図１９について説明した工程と同じであるので詳細な説明は省略する。
（１）
Ｓｉ基板１上に第１の絶縁層２、第１の低誘電層３、第２の絶縁層４、第１のハードマスク層５、第１のレジスト層６を形成して図示の積層構造を得る工程は、前記従来例１に於ける図１９について説明した工程と同じであるので詳細な説明は省略する。
図２８参照
（２）
第１の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。この工程に依って、第１の配線溝形成領域６Ａに於いては第１の配線溝パターンが形成され、そして、周辺領域６Ｂに於いては第１のレジスト層６が全て除去される。
（２）
第１の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。この工程に依って、第１の配線溝形成領域６Ａに於いては第１の配線溝パターンが形成され、そして、周辺領域６Ｂに於いては第１のレジスト層６が全て除去される。
図２９参照
（３） 第１のレジスト層６をマスクとして第１のハードマスク層５のエッチングを行って第１の配線溝パターンの開口を形成する。
（３） 第１のレジスト層６をマスクとして第１のハードマスク層５のエッチングを行って第１の配線溝パターンの開口を形成する。
図３０参照
（４）
第１のレジスト層６を除去してから、第１のハードマスク層５をマスクとして第２の絶縁層４のエッチングを行って前記開口と同じパターンの第１の配線溝４Ａを形成する。
（４）
第１のレジスト層６を除去してから、第１のハードマスク層５をマスクとして第２の絶縁層４のエッチングを行って前記開口と同じパターンの第１の配線溝４Ａを形成する。
この場合のエッチングは、第１の配線溝形成領域６Ａに於いて、第１の低誘電層３が存在する部分では自動停止するのであるが、第１の低誘電層３が存在しない部分、及び、周辺領域６Ｂではエッチングが自動停止せず、第２の絶縁層４と共に第１の絶縁層２もエッチングされてＳｉ基板１が表出される。
図３１参照
（５）
引き続き、第１のハードマスク層５をマスクとして第１の低誘電層３のエッチングを行って第１の配線溝４Ａを延伸し、その後、第１のハードマスク層５を除去する。
（５）
引き続き、第１のハードマスク層５をマスクとして第１の低誘電層３のエッチングを行って第１の配線溝４Ａを延伸し、その後、第１のハードマスク層５を除去する。
図３２参照
（６）
メッキ法を適用することに依り、第１の配線溝４Ａを充分に埋める第１のＣｕ層７を形成する。
（６）
メッキ法を適用することに依り、第１の配線溝４Ａを充分に埋める第１のＣｕ層７を形成する。
（７）
第１のＣｕ層７の周辺エッチングを行うのであるが、そのエッチングは、第１のＣｕ層７の周辺領域側端縁が最外周に在る第１の配線溝４Ａより内側にあって、且つ、第１の低誘電層３の周辺領域側端縁よりも外側に位置するように実施される。図には、第１のＣｕ層７で埋められていない第１の配線溝４Ａが見られ、これは、周辺エッチングで第１の配線溝４Ａを埋めた第１のＣｕ層７が除去されたことを示している。
第１のＣｕ層７の周辺エッチングを行うのであるが、そのエッチングは、第１のＣｕ層７の周辺領域側端縁が最外周に在る第１の配線溝４Ａより内側にあって、且つ、第１の低誘電層３の周辺領域側端縁よりも外側に位置するように実施される。図には、第１のＣｕ層７で埋められていない第１の配線溝４Ａが見られ、これは、周辺エッチングで第１の配線溝４Ａを埋めた第１のＣｕ層７が除去されたことを示している。
図３３参照
（８）
ＣＭＰ法を適用することに依り、第１のＣｕ層７の研磨を行って第１の配線７Ａを形成する。尚、この場合の研磨は、配線間ショートを防ぐ為、第２の絶縁層４内に達する程度に実施する。
（８）
ＣＭＰ法を適用することに依り、第１のＣｕ層７の研磨を行って第１の配線７Ａを形成する。尚、この場合の研磨は、配線間ショートを防ぐ為、第２の絶縁層４内に達する程度に実施する。
前記工程（７）で説明したように、第１のＣｕ層７は、その周辺領域側端縁が第１の低誘電層３の周辺領域側端縁を越えるように形成してあることから、第１のＣｕ層７の研磨を行う場合に研磨制御することが可能となり、第１の低誘電層３の周辺領域側端縁が表出されることはない。
図３４参照
（９）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第１のブロック層８を形成する。この場合、第１のブロック層８を構成するＳｉ3 Ｎ4 とは密着性が低い第１の低誘電層３は表出されていないことから、従来例１で説明したような第１のブロック層８の部分的な剥離は発生しない。
（９）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第１のブロック層８を形成する。この場合、第１のブロック層８を構成するＳｉ3 Ｎ4 とは密着性が低い第１の低誘電層３は表出されていないことから、従来例１で説明したような第１のブロック層８の部分的な剥離は発生しない。
（１０）
引き続きＣＶＤ法を適用することに依り、第１のブロック層８上にＳｉＯ2 からなる第３の絶縁層９を形成する。
引き続きＣＶＤ法を適用することに依り、第１のブロック層８上にＳｉＯ2 からなる第３の絶縁層９を形成する。
（１１）
スピンコート法を適用することに依り、第３の絶縁層９上にＳｉＬＫからなる第２の低誘電層１０を形成する。
スピンコート法を適用することに依り、第３の絶縁層９上にＳｉＬＫからなる第２の低誘電層１０を形成する。
（１２）
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第２の低誘電層１０のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第２の低誘電層１０のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
（１３）
ＣＶＤ法を適用することに依り、第２の低誘電層１０上を含む全面にＳｉＯ2 からなる第４の絶縁層１１を形成する。
ＣＶＤ法を適用することに依り、第２の低誘電層１０上を含む全面にＳｉＯ2 からなる第４の絶縁層１１を形成する。
（１４）
引き続きＣＶＤ法を適用することに依り、第４の絶縁層１１上にＳｉ3 Ｎ4 からなる第２のハードマスク層１２を形成する。
引き続きＣＶＤ法を適用することに依り、第４の絶縁層１１上にＳｉ3 Ｎ4 からなる第２のハードマスク層１２を形成する。
（１５）
レジストプロセスを適用することに依り、第２のハードマスク層１２上に第２の配線溝を形成する際のマスクとなる第２のレジスト層１３を形成する。
レジストプロセスを適用することに依り、第２のハードマスク層１２上に第２の配線溝を形成する際のマスクとなる第２のレジスト層１３を形成する。
図３５参照
（１６）
第２の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。この工程に依って、第２の配線溝形成領域１３Ａに於いては第２の配線溝パターンが形成され、そして、周辺領域１３Ｂでは第２のレジスト層１３が全て除去される。
（１６）
第２の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。この工程に依って、第２の配線溝形成領域１３Ａに於いては第２の配線溝パターンが形成され、そして、周辺領域１３Ｂでは第２のレジスト層１３が全て除去される。
図３６参照
（１７）
第２のレジスト層１３をマスクとして第２のハードマスク層１２のエッチングを行って第２の配線溝パターンの開口を形成する。
（１７）
第２のレジスト層１３をマスクとして第２のハードマスク層１２のエッチングを行って第２の配線溝パターンの開口を形成する。
図３７参照
（１８）
第２のレジスト層１３を除去し、前記工程（１７）でパターニングされた第２のハードマスク層１２を表出させる。
（１８）
第２のレジスト層１３を除去し、前記工程（１７）でパターニングされた第２のハードマスク層１２を表出させる。
図３８参照
（１９）
レジストプロセスを適用することに依り、第２のハードマスク層１２上を含む全面に第１のビアホールを形成する為の第３のレジスト層１４を形成する。
（１９）
レジストプロセスを適用することに依り、第２のハードマスク層１２上を含む全面に第１のビアホールを形成する為の第３のレジスト層１４を形成する。
（２０）
第１のビアホールパターンを形成する為の露光を行い、次いで、現像処理を行って、ビアホール形成用開口を形成する。尚、この場合、周辺露光は行わない。
第１のビアホールパターンを形成する為の露光を行い、次いで、現像処理を行って、ビアホール形成用開口を形成する。尚、この場合、周辺露光は行わない。
図３９参照
（２１）
第３のレジスト層１４をマスクとして第４の絶縁層１１及び第２の低誘電層１０のエッチングを行って第１のビアホール形成用開口を形成する。尚、第２の低誘電層１０をエッチングする際、レジスト層１４を除去する。
（２１）
第３のレジスト層１４をマスクとして第４の絶縁層１１及び第２の低誘電層１０のエッチングを行って第１のビアホール形成用開口を形成する。尚、第２の低誘電層１０をエッチングする際、レジスト層１４を除去する。
このエッチングに於いて、第２の低誘電層１０が形成されている領域では、第４の絶縁層１１をエッチングした際、第１のビアホール形成用開口は第２の低誘電層１０の表面で自動停止するが、第２の低誘電層１０が形成されていない領域では、第４の絶縁層１１と第３の絶縁層９とがエッチングされて第１のブロック層８の表面で自動停止する。
図４０参照
（２２）
第２のハードマスク層１２をマスクとして第４の絶縁層１１のエッチングを行って第２の配線溝１１Ａを形成する。この時、第２の低誘電層１０が形成されている領域では、第１のビアホール形成用開口の底に表出されている第３の絶縁層９がエッチングされて第１のビアホール形成用開口が延伸され、また、第２の低誘電層１０が形成されていない領域では、第４の絶縁層１１と第３の絶縁層９とがエッチングされるので、第２の配線溝１１Ａは第１のブロック層８の表面に達する。
（２２）
第２のハードマスク層１２をマスクとして第４の絶縁層１１のエッチングを行って第２の配線溝１１Ａを形成する。この時、第２の低誘電層１０が形成されている領域では、第１のビアホール形成用開口の底に表出されている第３の絶縁層９がエッチングされて第１のビアホール形成用開口が延伸され、また、第２の低誘電層１０が形成されていない領域では、第４の絶縁層１１と第３の絶縁層９とがエッチングされるので、第２の配線溝１１Ａは第１のブロック層８の表面に達する。
この後、第２のハードマスク層１２、第２の低誘電層１０、第１のブロック層８のエッチングを行うのであるが、この時、第２の低誘電層１０が形成されていない領域では、第２の配線溝１１Ａが深くなって、第１の配線７Ａが広範囲に表出され、且つ、前記エッチング処理の影響で第１の配線７Ａにボイドやふくれを生じ、第１のブロック層８、第３の絶縁層９、第４の絶縁層１１の積層体が剥離して異物となる。
特開平１１−３３３３５５号公報
特開２００３−１７４０８４号公報
本発明では、ウェーハ周辺のエッジリンスを行ったり、或いは、ＣＭＰ法に依る研磨を行っても、多層配線構造に於ける構成材料の剥離に起因する異物の発生が充分に抑制されて、高品質の半導体装置を高い歩留りで製造することができるように、併せて、ビアホールや配線溝を形成するエッチングを行った場合、Ｃｕ膜に損傷が発生しないようにする。
本発明に依る半導体装置の製造方法に於いては、デュアルダマシン法並びに多重ハードマスク法を適用して多層配線を形成する工程が含まれる半導体装置の製造方法に於いて、半導体基板上に第１の絶縁層、第１の低誘電層、第２の絶縁層、第１のハードマスク層を順に形成する工程と、次いで、第１のハードマスク層に第１の配線溝パターンの開口を形成してから第２の絶縁層及び第１の低誘電層に前記開口と同パターンの第１の配線溝を形成する工程と、次いで、第１の配線溝を埋め且つウェーハの周辺領域側端縁が第１の低誘電層のウェーハ周辺領域側端縁を越えてウェーハ外周方向に延在するＣｕからなる第１の配線を形成する工程と、次いで、第１の配線上を含めた全面に第１のブロック層を形成する工程と、次いで、第３の絶縁層、第２の低誘電層、第４の絶縁層、第２のハードマスク層を順に形成する工程と、次いで、第２のハードマスク層に第２の配線溝パターンの開口を形成してから第４の絶縁層及び第２の低誘電層に前記開口と同パターンの第２の配線溝を形成する工程と、次いで、第３の絶縁膜及び第１のブロック層を貫通するビアホールを形成する工程と、次いで、第２の配線溝を埋め且つウェーハの周辺領域側端縁が第２の低誘電層のウェーハ周辺領域側端縁を越えてウェーハ外周方向に延在するＣｕからなる第２の配線及び前記ビアホールを埋め第２の配線と第１の配線とを結ぶ同じＣｕからなるコンタクトプラグを形成する工程と、次いで、第２の配線上を含めた全面に第２のブロック層を形成する工程とが含まれてなることを特徴とする。
前記手段を採ることに依り、ウエーハ周辺からの異物発生は激減するので、高品質の半導体装置を高い歩留りで製造することが可能である。
図１乃至図１８は本発明に於ける一実施例を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、図１９乃至図４０に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。以下、これ等の図を参照しつつ説明する。
図１参照
（１）
ＣＶＤ法を適用することに依ってＳｉ基板１上にＳｉＯ2 からなる第１の絶縁層２を形成し、スピンコート法を適用することに依って第１の絶縁層２上にＳｉＬＫからなる第１の低誘電層３を形成し、ＣＶＤ法を適用することに依って第１の低誘電層３上にＳｉＯ2 からなる第２の絶縁層４を形成し、ＣＶＤ法を適用することに依って第２の絶縁層４上にＳｉ3 Ｎ4 からなる第１のハードマスク層５を形成し、レジストプロセスを適用することに依って第１のハードマスク層５上に第１のレジスト層６を形成する。
（１）
ＣＶＤ法を適用することに依ってＳｉ基板１上にＳｉＯ2 からなる第１の絶縁層２を形成し、スピンコート法を適用することに依って第１の絶縁層２上にＳｉＬＫからなる第１の低誘電層３を形成し、ＣＶＤ法を適用することに依って第１の低誘電層３上にＳｉＯ2 からなる第２の絶縁層４を形成し、ＣＶＤ法を適用することに依って第２の絶縁層４上にＳｉ3 Ｎ4 からなる第１のハードマスク層５を形成し、レジストプロセスを適用することに依って第１のハードマスク層５上に第１のレジスト層６を形成する。
（２）
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第１の低誘電層３のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第１の低誘電層３のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
図２参照
（３） 第１のレジスト層６に対し、第１の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。
（３） 第１のレジスト層６に対し、第１の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行う。
この工程を経ることで、第１の配線溝形成領域６Ａでは第１の配線溝パターンが形成され、そして、周辺領域６Ｂではレジスト層６が全て除去される。
この際、周辺領域６Ｂの端縁は、第１の低誘電層３の周辺側端縁よりもウェーハ内側に位置する構成とする。この構成は、第１の配線を形成する場合には必須でないが、第２の配線を形成する場合には必須となる。
図３参照
（４）
第１のレジスト層６をマスクとして第１のハードマスク層５のエッチングを行って第１の配線溝パターンの開口を形成する。
（４）
第１のレジスト層６をマスクとして第１のハードマスク層５のエッチングを行って第１の配線溝パターンの開口を形成する。
図４参照
（５）
第１のレジスト層６を除去してから、第１のハードマスク層５をマスクとして第２の絶縁層４のエッチングを行って第１の配線溝４Ａを形成する。この工程を経ると周辺領域６Ｂに表出されていた第２の絶縁層４及びその下地になっていた第１の絶縁層２は除去されてＳｉ基板１が表出される。
（５）
第１のレジスト層６を除去してから、第１のハードマスク層５をマスクとして第２の絶縁層４のエッチングを行って第１の配線溝４Ａを形成する。この工程を経ると周辺領域６Ｂに表出されていた第２の絶縁層４及びその下地になっていた第１の絶縁層２は除去されてＳｉ基板１が表出される。
図５参照
（６） 第１のハードマスク層５をマスクとして第１の低誘電層３のエッチングを行って第１の配線溝４Ａを延伸する。その後、第１のハードマスク層５をエッチングして除去する。
（６） 第１のハードマスク層５をマスクとして第１の低誘電層３のエッチングを行って第１の配線溝４Ａを延伸する。その後、第１のハードマスク層５をエッチングして除去する。
図６参照
（７）
メッキ法を適用することに依り、第１のＣｕ層７を形成する。この場合、第１のＣｕ層７の周辺領域側端縁は、最外周に位置する第１の配線溝４Ａよりもウェーハの内側で且つ第１の低誘電層３の周辺領域側端縁よりも外側に位置するように形成する。
（７）
メッキ法を適用することに依り、第１のＣｕ層７を形成する。この場合、第１のＣｕ層７の周辺領域側端縁は、最外周に位置する第１の配線溝４Ａよりもウェーハの内側で且つ第１の低誘電層３の周辺領域側端縁よりも外側に位置するように形成する。
図７参照
（８）
ＣＭＰ法を適用することに依り、第１のＣｕ層７の研磨を行って第１の配線７Ａを形成する。尚、この場合の研磨は、配線間のショートを防ぐ為、第２の絶縁層４内に達する程度まで実施する。
（８）
ＣＭＰ法を適用することに依り、第１のＣｕ層７の研磨を行って第１の配線７Ａを形成する。尚、この場合の研磨は、配線間のショートを防ぐ為、第２の絶縁層４内に達する程度まで実施する。
図６に於いて説明したように、第１のＣｕ層７の周辺領域側端縁は第１の低誘電層３の周辺領域側端縁よりも外側に位置している為、第１のＣｕ層７の研磨については、ＣＭＰの研磨制御が可能であって、第１の低誘電層３の周辺領域側端縁は第１の配線７Ａで保護され、当該研磨に依って表出されることはない。
図８参照
（９）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第１のブロック層８を形成し、次いで、ＣＶＤ法を適用することに依り、第１のブロック層８上にＳｉＯ2 からなる第３の絶縁層９を形成し、次いで、スピンコート法を適用することに依り、第３の絶縁層９上にＳｉＬＫからなる第２の低誘電層１０を形成する。
（９）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第１のブロック層８を形成し、次いで、ＣＶＤ法を適用することに依り、第１のブロック層８上にＳｉＯ2 からなる第３の絶縁層９を形成し、次いで、スピンコート法を適用することに依り、第３の絶縁層９上にＳｉＬＫからなる第２の低誘電層１０を形成する。
（１０）
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第１の低誘電層３のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
エッジリンス法を適用することに依り、ウェーハの周辺のみをリンスすることで第１の低誘電層３のウェーハ周辺領域側端縁は図示されているようにウェーハ外周から内側に後退した状態となる。
図９参照
（１１）
ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる第４の絶縁層１１を形成し、次いで、ＣＶＤ法を適用することに依り、第４の絶縁膜１１上にＳｉ3 Ｎ4 からなる第２のハードマスク層１２を形成し、スピンコート法を適用することに依り、第２のハードマスク層１２上に第２のレジスト層１３を形成する。
（１１）
ＣＶＤ法を適用することに依り、全面にＳｉＯ2 からなる第４の絶縁層１１を形成し、次いで、ＣＶＤ法を適用することに依り、第４の絶縁膜１１上にＳｉ3 Ｎ4 からなる第２のハードマスク層１２を形成し、スピンコート法を適用することに依り、第２のハードマスク層１２上に第２のレジスト層１３を形成する。
図１０参照
（１２）
第２のレジスト層１３に対し、第２の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行って第２のレジスト層１３のパターニングをする。
（１２）
第２のレジスト層１３に対し、第２の配線溝パターンを形成する為の露光及び周辺露光を行い、次いで、現像処理を行って第２のレジスト層１３のパターニングをする。
この工程を経ることで、第２の配線溝形成領域１３Ａでは第２の配線溝パターンが形成され、そして、周辺領域１３Ｂではレジスト層１３が全て除去される。
この際、周辺領域１３Ｂの端縁は、第２の低誘電層１０の周辺側端縁よりもウェーハ内側に位置する構成とする。
図１１参照
（１３）
第２のレジスト層１３をマスクとして第２のハードマスク層１２のエッチングを行って第２の配線溝パターンの開口を形成する。
（１３）
第２のレジスト層１３をマスクとして第２のハードマスク層１２のエッチングを行って第２の配線溝パターンの開口を形成する。
図１２参照
（１４）
第２のレジスト層１３を除去し、前記工程（１２）でパターニングされた第２のハードマスク層１２を表出させる。
（１４）
第２のレジスト層１３を除去し、前記工程（１２）でパターニングされた第２のハードマスク層１２を表出させる。
（１５）
スピンコート法を適用することに依り、第２のハードマスク層１２上を含む全面に第１のビアホールを形成する為の第３のレジスト層１４を形成する。
スピンコート法を適用することに依り、第２のハードマスク層１２上を含む全面に第１のビアホールを形成する為の第３のレジスト層１４を形成する。
図１３参照
（１６）
第３のレジスト層１４に対し、第１のビアホールを形成する為の露光を行い、次いで、現像を行って、第１のビアホール形成用パターンを形成する。尚、この場合、周辺露光は行わない。
（１６）
第３のレジスト層１４に対し、第１のビアホールを形成する為の露光を行い、次いで、現像を行って、第１のビアホール形成用パターンを形成する。尚、この場合、周辺露光は行わない。
図１４参照
（１７）
第３のレジスト層１４をマスクとして第４の絶縁層１１及び第２の低誘電層１０のエッチングを行って第１のビアホール形成用開口を形成する。尚、第２の低誘電層１０をエッチングする際、第３のレジスト層１４を除去する。
（１７）
第３のレジスト層１４をマスクとして第４の絶縁層１１及び第２の低誘電層１０のエッチングを行って第１のビアホール形成用開口を形成する。尚、第２の低誘電層１０をエッチングする際、第３のレジスト層１４を除去する。
このエッチングに於いて、第２の低誘電層１０が形成されている領域では、第４の絶縁層１１がエッチングされた際、第２の低誘電層１０の表面で自動停止するのであるが、第２の低誘電層１０が形成されていない領域では、第４の絶縁層１１と共に第３の絶縁層９もエッチングされて第１のブロック層８の表面で自動停止することになる。
図１５参照
（１８）
第２のハードマスク層１２をマスクとして第４の絶縁層１１のエッチングを行って第２の配線溝１１Ａを形成する。この時、第２の低誘電層１０が存在する領域では、第１のビアホール形成用開口の底に表出されている第３の絶縁層９もエッチングされて第１のビアホール９Ａが形成され、また、第２の低誘電層１０が存在しない領域では、直接積層状態に在る第４の絶縁層１１と第３の絶縁層９とがエッチングされる。
（１８）
第２のハードマスク層１２をマスクとして第４の絶縁層１１のエッチングを行って第２の配線溝１１Ａを形成する。この時、第２の低誘電層１０が存在する領域では、第１のビアホール形成用開口の底に表出されている第３の絶縁層９もエッチングされて第１のビアホール９Ａが形成され、また、第２の低誘電層１０が存在しない領域では、直接積層状態に在る第４の絶縁層１１と第３の絶縁層９とがエッチングされる。
（１９）
第２のハードマスク層１２の除去、第１のビアホール９Ａ内の底に表出されている第１のブロック層８のエッチング、第２の低誘電層１０のエッチングを行う。この工程を経ることで、第２の配線溝１１Ａの延伸、及び、第１のビアホール９Ａの延伸、周辺領域に於ける第１のブロック層８の除去が行われる。
第２のハードマスク層１２の除去、第１のビアホール９Ａ内の底に表出されている第１のブロック層８のエッチング、第２の低誘電層１０のエッチングを行う。この工程を経ることで、第２の配線溝１１Ａの延伸、及び、第１のビアホール９Ａの延伸、周辺領域に於ける第１のブロック層８の除去が行われる。
この場合、第１の配線７Ａの周辺領域側端縁は第２の低誘電層１０で覆われている為、図４０について説明したような広範囲の表出はなく、従って、第１の配線７Ａにボイドやふくれを生ずることはない。
図１６参照
（２０）
メッキ法を適用することに依り、第２のＣｕ層１５を形成する。この場合、第２のＣｕ層１５の周辺領域側端縁は、最外周に位置する第２の配線溝１１Ａよりもウェーハの外周側で且つ第２の低誘電層１０の周辺領域側端縁よりも外側に位置するように形成する。
（２０）
メッキ法を適用することに依り、第２のＣｕ層１５を形成する。この場合、第２のＣｕ層１５の周辺領域側端縁は、最外周に位置する第２の配線溝１１Ａよりもウェーハの外周側で且つ第２の低誘電層１０の周辺領域側端縁よりも外側に位置するように形成する。
図１７参照
（２１）
ＣＭＰ法を適用することに依り、第２のＣｕ層１５の研磨を行って第２の配線１５Ａ及び第１のビアコンタクト１５Ｂを形成する。尚、この場合の研磨は、配線間のショートを防ぐ為、第４の絶縁層１１内に達する程度まで実施する。
（２１）
ＣＭＰ法を適用することに依り、第２のＣｕ層１５の研磨を行って第２の配線１５Ａ及び第１のビアコンタクト１５Ｂを形成する。尚、この場合の研磨は、配線間のショートを防ぐ為、第４の絶縁層１１内に達する程度まで実施する。
ところで、前記工程（２０）で説明したように、第２のＣｕ層１５に於ける周辺領域側端縁は、第２の低誘電層１０の周辺領域側端縁よりも外周に位置するように形成してあることから、第２のＣｕ層１５に上記の研磨を施しても、第２の低誘電層１０の周辺領域側端縁が表出されることはない。
図１８参照
（２２）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第２のブロック層１６を形成する。この場合、勿論、Ｓｉ3 Ｎ4 との密着性が低い材料からなる層は表出されていないので、第２のブロック層１６の局所的な剥離は発生せず、従って、異物（ごみ）も現れない。
（２２）
ＣＶＤ法を適用することに依り、全面にＳｉ3 Ｎ4 からなる第２のブロック層１６を形成する。この場合、勿論、Ｓｉ3 Ｎ4 との密着性が低い材料からなる層は表出されていないので、第２のブロック層１６の局所的な剥離は発生せず、従って、異物（ごみ）も現れない。
１ Ｓｉ基板
２ 第１の絶縁層
３ 第１の低誘電層
４ 第２の絶縁層
４Ａ 第１の配線溝
５ 第１のハードマスク層
６ 第１のレジスト層
６Ａ 第１の配線溝形成領域
６Ｂ 周辺領域
７ 第１のＣｕ層
７Ａ 第１の配線
８ 第１のブロック層
９ 第３の絶縁層
１０ 第２の低誘電層
１１ 第４の絶縁層
１１Ａ 第２の配線溝
１２ 第２のハードマスク層
１３ 第２のレジスト層
１３Ａ 第２の配線溝形成領域
１３Ｂ 周辺領域
１４ 第３のレジスト層
１５ 第２のＣｕ層
１５Ａ 第２の配線
１６ 第２のブロック層
２ 第１の絶縁層
３ 第１の低誘電層
４ 第２の絶縁層
４Ａ 第１の配線溝
５ 第１のハードマスク層
６ 第１のレジスト層
６Ａ 第１の配線溝形成領域
６Ｂ 周辺領域
７ 第１のＣｕ層
７Ａ 第１の配線
８ 第１のブロック層
９ 第３の絶縁層
１０ 第２の低誘電層
１１ 第４の絶縁層
１１Ａ 第２の配線溝
１２ 第２のハードマスク層
１３ 第２のレジスト層
１３Ａ 第２の配線溝形成領域
１３Ｂ 周辺領域
１４ 第３のレジスト層
１５ 第２のＣｕ層
１５Ａ 第２の配線
１６ 第２のブロック層
Claims (3)
- デュアルダマシン法並びに多重ハードマスク法を適用して多層配線を形成する工程が含まれる半導体装置の製造方法に於いて、
半導体基板上に第１の絶縁層、第１の低誘電層、第２の絶縁層、第１のハードマスク層を順に形成する工程と、
次いで、第１のハードマスク層に第１の配線溝パターンの開口を形成してから第２の絶縁層及び第１の低誘電層に前記開口と同パターンの第１の配線溝を形成する工程と、
次いで、第１の配線溝を埋め且つウェーハ周辺領域側端縁が第１の低誘電層のウェーハ周辺領域側端縁を越えてウェーハ外周方向に延在するＣｕからなる第１の配線を形成する工程と、
次いで、第１の配線上を含めた全面に第１のブロック層を形成する工程と、
次いで、第３の絶縁層、第２の低誘電層、第４の絶縁層、第２のハードマスク層を順に形成する工程と、
次いで、第２のハードマスク層に第２の配線溝パターンの開口を形成してから第４の絶縁層及び第２の低誘電層に前記開口と同パターンの第２の配線溝を形成する工程と、
次いで、第３の絶縁膜及び第１のブロック層を貫通するビアホールを形成する工程と、 次いで、第２の配線溝を埋め且つウェーハ周辺領域側端縁が第２の低誘電層のウェーハ周辺領域側端縁を越えてウェーハ外周方向に延在するＣｕからなる第２の配線及び前記ビアホールを埋め第２の配線と第１の配線とを結ぶ同じＣｕからなるコンタクトプラグを形成する工程と、
次いで、第２の配線上を含めた全面に第２のブロック層を形成する工程と
が含まれてなることを特徴とする半導体装置の製造方法。 - 第２のブロック層上に、絶縁層を介し、低誘電層、絶縁層、ハードマスク層の形成から始まる請求項１記載の工程を繰り返し、Ｃｕからなる配線を多層化する工程
が含まれてなることを特徴とする請求項１記載の半導体装置の製造方法。 - 第２の低誘電層はそのウェーハ周辺領域側端縁が第１のＣｕ層からなる第１の配線に於けるウェーハの周辺領域側端縁を越えてウェーハ外周方向に延在して形成されること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004276925A JP2006093402A (ja) | 2004-09-24 | 2004-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004276925A JP2006093402A (ja) | 2004-09-24 | 2004-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006093402A true JP2006093402A (ja) | 2006-04-06 |
Family
ID=36234079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004276925A Pending JP2006093402A (ja) | 2004-09-24 | 2004-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006093402A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007107176A1 (en) * | 2006-03-17 | 2007-09-27 | Freescale Semiconductor, Inc. | Method of reducing risk of delamination of a layer of a semiconductor device |
| TWI406361B (zh) * | 2006-05-17 | 2013-08-21 | Ibm | 於互連應用中形成可靠介層接觸之結構及方法 |
| US8669190B2 (en) | 2011-02-09 | 2014-03-11 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device and semiconductor wafer |
| US20150270301A1 (en) * | 2011-02-09 | 2015-09-24 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method |
-
2004
- 2004-09-24 JP JP2004276925A patent/JP2006093402A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007107176A1 (en) * | 2006-03-17 | 2007-09-27 | Freescale Semiconductor, Inc. | Method of reducing risk of delamination of a layer of a semiconductor device |
| TWI406361B (zh) * | 2006-05-17 | 2013-08-21 | Ibm | 於互連應用中形成可靠介層接觸之結構及方法 |
| US8669190B2 (en) | 2011-02-09 | 2014-03-11 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device and semiconductor wafer |
| US20150270301A1 (en) * | 2011-02-09 | 2015-09-24 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method |
| US9647021B2 (en) * | 2011-02-09 | 2017-05-09 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017150146A1 (ja) | 半導体装置及びその製造方法 | |
| JP2008294335A (ja) | 半導体装置の製造方法 | |
| JP5220361B2 (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| JP2006339584A (ja) | 半導体装置およびその製造方法 | |
| JP2007059434A (ja) | 半導体装置の製造方法 | |
| JP2007208170A (ja) | 半導体装置及びその製造方法 | |
| JP2008060498A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100460771B1 (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| JP5201326B2 (ja) | 多層配線の製造方法 | |
| JP2000332018A (ja) | 半導体装置及びその製造方法 | |
| JP2006147923A (ja) | 半導体装置及びその製造方法 | |
| KR20080060949A (ko) | 반도체 소자의 금속 배선 및 이의 제조 방법 | |
| JP2006093402A (ja) | 半導体装置の製造方法 | |
| KR100459723B1 (ko) | 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법 | |
| KR100852844B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| JP2010016236A (ja) | 半導体装置の製造方法 | |
| JP2010040772A (ja) | 半導体装置の製造方法 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5125743B2 (ja) | 半導体装置の製造方法 | |
| JP2005109138A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |