KR100720526B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100720526B1
KR100720526B1 KR1020050132680A KR20050132680A KR100720526B1 KR 100720526 B1 KR100720526 B1 KR 100720526B1 KR 1020050132680 A KR1020050132680 A KR 1020050132680A KR 20050132680 A KR20050132680 A KR 20050132680A KR 100720526 B1 KR100720526 B1 KR 100720526B1
Authority
KR
South Korea
Prior art keywords
forming
copper
layer
seed layer
reflectance
Prior art date
Application number
KR1020050132680A
Other languages
English (en)
Inventor
주성중
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132680A priority Critical patent/KR100720526B1/ko
Application granted granted Critical
Publication of KR100720526B1 publication Critical patent/KR100720526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 본 발명은 소정의 소자가 형성된 기판상에 절연막을 형성한 후 다마신패턴을 형성하는 단계와, 상기 다마신패턴을 포함한 기판 전면에 구리시드층을 형성하는 단계와, 상기 구리시드층의 반사율을 측정하는 단계와, 상기 반사율이 측정된 구리시드층 상에 구리금속층을 형성하는 단계를 포함한다.
구리시드층, 반사율

Description

반도체소자의 금속배선 형성방법{Method for forming a metal line in semiconductor device}
도 1 내지 도 3은 본 발명에 따른 반도체소자의 금속배선 형성방법을 순차적으로 도시한 공정단면도들
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12: 하부금속배선
14: 층간절연막 16: 비아홀 및 트렌치
18: 구리시드층 20: 상부금속배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자가 점점 고집적화됨에 따라 알루미늄배선에서 구리배선을 이용하는 공정으로 바뀌게 되었다. 하지만 구리배선은 금속물질의 특성상 공기중에 노출되면 구리가 산화되고, 이로 인해 EM(Electro Migration, 이하 EM)이나 SM(Stress Migration, 이하 SM)에 큰 문제가 발생된다.
여기서 EM은 금속배선 내의 전류밀도를 증가시키기 때문에 생기는 불량이다. 배선폭의 미세화에 의해서 소자의 고속 동작때문에 배선내의 전류 밀도는 높아진다.
한편, SM은 배선에 잡아당기는 기계적 응력이 가해져 생기는 크리프 파괴 모드이다. 이 응력은 배선을 보호하기 위한 절연막과 금속 배선과의 열팽창계수의 차가 생성원인이며, 배선폭의 미세화에 따라 크게 되는 경향이 있다.
따라서, 구리를 배선공정에 사용할 경우 공기중에 노출됨으로써 발생되는 구리산화도를 방지할 수 있는 기술이 요구되고 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 구리금속배선 형성 공정시 구리산화도를 방지할 수 있도록 하는 반도체 소자의 금속배선 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 소자가 형성된 기판상에 절연막을 형성한 후 다마신패턴을 형성하는 단계와, 상기 다마신패턴을 포함한 기판 전면에 구리시드층을 형성하는 단계와, 상기 구리시드층의 반사율을 측정하는 단계와, 상기 반사율이 측정된 구리시드층 상에 구리금속층을 형성하는 단계를 포함한다.
상기 구리시드층의 반사율을 측정하는 단계에서 0~ 120% 정도의 반사율이 측 정되면, 세정공정을 수행하는 단계를 더 포함하고, 상기 세정공정은 H2가스와 플라즈마를 이용하여 수행된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 '상'에 있다고 언급되어 지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
도 1 내지 도 3은 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 순차적으로 도시한 공정 단면도들이다.
먼저, 도 1에 도시된 바와 같이, 소정의 소자가 형성된 기판(10)상에 구리와 같은 금속물질로 이루어진 하부금속배선(12)을 형성하고, 상기 하부금속배선(12)이 형성된 결과물 상에 ALD(Atomic layer deposition)법으로 형성한 층간절연막(14)을 형성한다.
이어, 층간절연막(14)에 싱글 다마신 공정 또는 듀얼 다마신 공정으로 층간 절연막(14)의 일부분을 식각하여 비아 콘택홀 및 트랜치로 이루어진 다마신 패턴(damascene pattern: 16)을 형성한다.
상기 기판(10)은 반도체 기판에 형성되는 접합부이거나 전극 또는 배선으로 사용되는 도전성 패턴을 포함한다. 비아 콘택홀은 기판(10)과 배선을 연결시켜주는 부분이고, 트랜치는 배선이 형성될 부분이다.
도 2에 도시된 바와 같이, 상기 듀얼 다마신 패턴(16)이 형성된 결과물 상에 구리 시드층(18)을 형성한다. 이어서, 상기 구리시드층의 반사율(reflectivity)을 측정하여, 구리시드층의 산화정도를 측정한다.
상기 증착된 구리시드층의 산화정도에 따라 구리층 형성공정의 진행여부를 판단하게 된다.
다시 말해, 상기 구리시드층의 반사율을 측정하여, 120%이상의 반사율이 측정되면, 구리층 형성공정을 수행하고, 0~ 120%정도의 반사율이 측정되면, 세정공정을 수행하여 구리시드층의 산화정도를 낮춘 후 구리층 형성공정을 수행한다.
상기 구리시드층의 산화정도를 낮추기 위한 세정공정은 H2가스와 플라즈마를 이용하여 수행된다.
도 3에 도시된 바와 같이, 상기 반사율이 측정된 구리시드층 상에 ECP(Electro Chemical Plating) 등의 방법을 통해 구리층을 형성한다. 이어서, 구리층을 화학기계적 연마(CMP)법으로 층간절연막이 노출될 때까지 연마하여 다마신 패턴(16)에만 구리층(20)을 남겨 금속 배선을 형성한다.
따라서, 증착된 구리시드층의 반사율을 측정한 후 구리층 형성공정을 수행함 으로써, 구리산화도를 낮추어 금속배선의 EM(Electro Migration, 이하 EM) 및 SM(Stress Migration, 이하 SM)특성을 향상시키게 되고, 구리산화도가 낮아진 구리시드층에 구리층이 형성되면, 보이드(void)가 제거된 구리층이 형성된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 증착된 구리시드층의 반사율을 측정한 후 구리층 형성공정을 수행함으로써, 구리산화도를 낮추어 금속배선의 EM(Electro Migration, 이하 EM) 및 SM(Stress Migration, 이하 SM)특성을 향상시키는 효과가 있다.

Claims (3)

  1. 소정의 소자가 형성된 기판상에 절연막을 형성한 후 다마신패턴을 형성하는 단계와,
    상기 다마신패턴을 포함한 기판 전면에 구리시드층을 형성하는 단계와,
    상기 구리시드층의 반사율을 측정하는 단계와,
    상기 반사율이 측정된 구리시드층 상에 구리금속층을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1 항에 있어서,
    상기 구리시드층의 반사율을 측정하는 단계 이후에
    세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제2 항에 있어서, 상기 세정공정은
    H2가스와 플라즈마를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020050132680A 2005-12-28 2005-12-28 반도체소자의 금속배선 형성방법 KR100720526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132680A KR100720526B1 (ko) 2005-12-28 2005-12-28 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132680A KR100720526B1 (ko) 2005-12-28 2005-12-28 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR100720526B1 true KR100720526B1 (ko) 2007-05-22

Family

ID=38277844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132680A KR100720526B1 (ko) 2005-12-28 2005-12-28 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100720526B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159978A1 (ko) * 2017-03-03 2018-09-07 (주)잉크테크 미세 회로 형성방법 및 에칭액 조성물

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079973A (ko) 1998-10-01 2001-08-22 조셉 제이. 스위니 유전상수가 낮은 반사 방지막으로 사용되는 규소 탄화물및 그 증착방법
KR20050077860A (ko) 2004-01-28 2005-08-04 삼성전자주식회사 반도체 장치의 구리 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079973A (ko) 1998-10-01 2001-08-22 조셉 제이. 스위니 유전상수가 낮은 반사 방지막으로 사용되는 규소 탄화물및 그 증착방법
KR20050077860A (ko) 2004-01-28 2005-08-04 삼성전자주식회사 반도체 장치의 구리 배선 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159978A1 (ko) * 2017-03-03 2018-09-07 (주)잉크테크 미세 회로 형성방법 및 에칭액 조성물
CN110521289A (zh) * 2017-03-03 2019-11-29 印可得株式会社 微电路形成方法及蚀刻液组合物
US11089691B2 (en) 2017-03-03 2021-08-10 Inktec Co., Ltd. Microcircuit forming method and etching fluid composition
TWI751293B (zh) * 2017-03-03 2022-01-01 南韓商印可得股份有限公司 微電路形成方法
CN110521289B (zh) * 2017-03-03 2022-11-18 印可得株式会社 微电路形成方法及蚀刻液组合物

Similar Documents

Publication Publication Date Title
US10816729B2 (en) Hybrid photonic and electronic integrated circuits
JP2003017496A (ja) 半導体装置及びその製造方法
US20170110369A1 (en) Electronic device and method for producing same
JP2006019325A (ja) 半導体装置及びその製造方法
US6489240B1 (en) Method for forming copper interconnects
JP2005244031A (ja) 半導体装置およびその製造方法
JP4082236B2 (ja) 半導体装置及びその製造方法
JP4854938B2 (ja) 半導体装置およびその製造方法
KR100720526B1 (ko) 반도체소자의 금속배선 형성방법
JP2006100698A (ja) 半導体装置の製造方法
JP2008071980A (ja) 半導体装置の製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2006147923A (ja) 半導体装置及びその製造方法
JP4278481B2 (ja) 半導体装置の製造方法
JP4525534B2 (ja) 半導体装置の製造方法
JP4209287B2 (ja) 半導体装置の製造方法
JP2007081130A (ja) 半導体装置の製造方法
US20010048162A1 (en) Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof
KR100563785B1 (ko) 반도체 장치의 구리 배선 형성 방법
JP5125743B2 (ja) 半導体装置の製造方法
JP2007188911A (ja) 半導体装置と半導体装置の製造方法
JPS6113375B2 (ko)
JP2012253121A (ja) 半導体装置の製造方法
JP5239156B2 (ja) 配線形成方法及び半導体装置
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee