JP5239156B2 - 配線形成方法及び半導体装置 - Google Patents
配線形成方法及び半導体装置 Download PDFInfo
- Publication number
- JP5239156B2 JP5239156B2 JP2006342289A JP2006342289A JP5239156B2 JP 5239156 B2 JP5239156 B2 JP 5239156B2 JP 2006342289 A JP2006342289 A JP 2006342289A JP 2006342289 A JP2006342289 A JP 2006342289A JP 5239156 B2 JP5239156 B2 JP 5239156B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- wiring
- film
- embedded
- polishing accelerator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
このCuは従来のAl配線とは異なり、ドライエッチングによる加工が困難であることから、絶縁膜に溝やビアホールを形成し、そこへCuを埋め込むダマシン法や、配線層とビアを一体に形成するデュアルダマシン法が開発されている(例えば、特許文献1参照)。
この場合の層間絶縁材料にはLow−k材料等を使用する。
以後はこれを必要な層数分繰り返すことによって多層構造を形成する。
図14は、CMP法の概念的構成説明図であり、CMPは一般的に、研磨パッド101と呼ばれる研磨布上にスラリー102を供給しながら、研磨ヘッド103に固着した研磨対象となるウェーハ104を研磨パッド101に押し付けながら研磨する手法である。
a.研磨パッド
b.スラリー
c.研磨される膜
の3つの観点からアプローチできる。
なお、現在、酸化剤105は安定性・運用の観点から、H2O2が主流である。
CMPのメカニズムは、ケミカルとメカニカルに分類でき、ケミカルメカニズムはスラリー102を構成する酸化剤105で配線材料のCu106を酸化し、酸化により形成されたCu酸化物107をスラリー102を構成する成分で化学的に溶解させる方法である。
一方、メカニカルメカニズムは、Cu106を酸化し、酸化により形成されたCu酸化物107を研磨パッド101とCu106との摺動摩擦によって物理的に削り取る方法である。
どちらのメカニズムでも、Cu酸化物107を作るという要素が不可欠であり、この酸化量を増やすことが研磨レートの向上に繋がる。
なお、図における符号1は、シリコンウェーハ等の基板である。
図1参照
上記の課題を解決するために、本発明は、化学的機械的に研磨して埋込配線7を形成する配線形成方法において、研磨されるCuまたはCuを主成分とするCu合金からなるCu系導電材料3に含有させない場合に比べて研磨速度を向上させる効果をもたらす研磨促進剤を含有させることを特徴とする配線形成方法であって、Cu系導電材料に含有させる研磨促進剤がFe,Pt,Ti,チオ硫酸塩、或いは、過硫酸塩のいずれかであり、前記Cu系導電材料を凹部に埋め込む際に、凹部の内、幅或いは直径が相対的に小さな幅細凹部の埋め込みが終わった後に、Cu系導電材料に前記研磨促進剤を添加して未だ埋め込みが終わらない幅細凹部より幅或いは直径が相対的に大きな幅太凹部を埋め込むことを特徴とすることを特徴とする。
特に、研磨促進剤としては白金のようなストレス・マイグレーション耐性の高い材料を用いることが望ましい。
また、含有量としては、無機系研磨促進剤の場合には30000ppm(3重量%)以下、有機系研磨促進剤の場合には1000ppm(0.1重量%)以下の範囲が望ましい。
なお、無機系研磨促進剤は、合金スパッタなどで制御可能であるが、有機系研磨促進剤は不純物として膜に取り込ませる成膜方法が主流となるため、高濃度の添加が困難である。
図2参照
図2は、めっき工程の説明図であり、シリコンウェーハ11上にSiO2膜12及びTa膜13を介して、めっき浴14中において例えば、めっき電流は10mA/cm2 の条件の電解めっき法によってCuめっきを行って、2μmの膜厚の研磨促進剤16を含んだCu膜15を形成する。
Cu:40g/L
H2SO4:10g/L
Clイオン:60ppm
の組成液を基準液とし、この基準液に表2に示す硫黄化合物を3000ppm、平均分子量2000のポリエチレングリコールを300ppm添加したものを使用した。
次いで、H2O2:6重量%、クエン酸:3重量%の研磨液17中に試料を浸漬して単位時間当たりのCu溶解量を段差計測で測定した。
図4は、各試料の測定結果の説明図であり、硫黄化合物を含む方がCu溶解レートは高く、また、チオ硫酸ナトリウム(Na2S2O3)、メルカプトプロパンスルホン酸ナトリウム(Na+−O3S−CH2CH2CH2−SH)、ジスルフィドプロパン酸ナトリウム、或いは、ドデシルベンゼンスルホン酸ナトリウムを含んだ膜のCu溶解レートが高くなることが分かる。
図5参照
図5は、段差解消効果を検証するための試料の概念的構成図であり、シリコン基板21に幅細配線用トレンチ22が密集した領域と幅太配線用トレンチ23を形成したのち、上述の条件で研磨促進剤16を含んだCu膜15を成膜し、上述のH2O2:6重量%、クエン酸:3重量%の研磨液17を用いてCMP法で研磨したものである。
図6は、上述の試料A、試料E及び試料Fの研磨促進剤を添加した試料の段差解消の能力の説明図で、研磨力の評価は、研磨量に対する段差の減り方という形で示しており、研磨量=0は、初期状態を意味している。
図から明らかなように、試料Fの段差解消能力は高く、図4に示すCu溶解レートと傾向が一致している。
図7は、試料A,試料E及び試料FのCu膜の硫黄濃度分布図であり、ここでは、SIMS(二次イオン質量分析法)による分析結果をしめしており、A<E<Fの順に硫黄濃度が高い。
したがって、Cu膜15に含まれる研磨促進剤、即ち、不純物が高いほど段差解消効果が高いことが推測される。
図8参照
図8は、上述の試料A、試料E及び試料Fの研磨促進剤を添加した3.0μm幅の埋込配線層の200℃の温度下における504時間の通電試験によるストレス・マイグレーション耐性を示したものであり、不純物濃度の高い試料Fの配線の故障率が低いことが分かる。
図9参照
図9は、Cu膜中にFe,Pt,Mn,Tiからなる金属不純物を添加した場合のCu溶解レートの説明図であり、ここではCu膜をスパッタ法で成膜するとともに、添加量を3重量%として評価した。
図から明らかなように、無添加時に比べ、Cu溶解レートが上昇していることが分かる。
図10参照
図10は、段差解消効果を説明するための試料の概念的構成図であり、シリコン基板21に幅細配線用トレンチ22が密集した領域と幅太配線用トレンチ23を形成したのち、上述の条件でまず、幅細配線用トレンチ22が完全に埋め込まれるまで研磨促進剤26が無添加のめっき浴を用いてCu膜24を成膜する。
但し、Cu膜24には研磨促進剤26が含まれても良く、この場合はCu膜24の研磨促進剤26の含有量が、Cu膜25の研磨促進剤26の含有量より少なければ良い。
また、Cu膜24及びCu膜25を成膜するには、必ずしも研磨促進剤26が無添加のめっき浴と、研磨促進剤26を添加した別のめっき浴を用いて行う必要はなく、研磨促進剤26を添加しためっき浴にて、電界めっきの電流密度を制御して、Cu膜24における研磨促進剤26の含有量をCu膜25における研磨促進剤26の含有量よりも少なくする工程を用いても良い。
なお、一般に、電界めっきの電流密度を下げると、Cu膜中に取り込まれるめっき液中の不純物濃度が多くなる傾向にあることが知られている。
最初の工程は、図示を省略するが、まず、p型シリコン基板に素子分離絶縁膜を形成したのち、ゲート絶縁膜を介してゲート電極を設け、このゲート電極をマスクとしてn型不純物を導入することによってn型エクステンション領域を形成し、次いで、サイドウォールを形成したのち、再び、n型不純物を導入することによって、n型ソース・ドレイン領域を形成する。
次いで、全面にCoを堆積させたのち、熱処理することによってCoシリサイド電極を形成し、次いで、未反応のCoを除去したのち全面にSiO2膜61及びBPSG膜62を堆積させたのち、表面平坦化を行いSiOCNからなるキャップ層63を形成する。
このCMP工程において、Cu層71中に研磨促進剤となるチオ硫酸ナトリウムが含まれているので研磨速度が大きくなり、短時間でストッパーとなるキャップ層68の位置で研磨が停止する。
次いで、再び、プラズマCVD法を用いて厚さが、例えば、50nmのSiOCNからなるエッチングストッパー膜73、厚さが、例えば、400nmのSiOCからなる第2層間絶縁膜74、厚さが、例えば、50nmのSiOCNからなるキャップ膜75を順次堆積させる。
次いで、再び、チオ硫酸ナトリウムを添加しためっき浴中で電解めっきを行うことにより、ビアホール76及び埋込配線用溝77,78をCu層80で埋め込む。
なお、このCMP工程においても第2Cu埋込配線82,83中に研磨促進剤となるチオ硫酸ナトリウムが含まれているので研磨速度が大きくなり、短時間でストッパーとなるキャップ層75で研磨が停止する。
再び、図1参照
(付記1) 化学的機械的に研磨して埋込配線7を形成する配線形成方法において、研磨されるCuまたはCuを主成分とするCu合金からなるCu系導電材料3に含有させない場合に比べて研磨速度を向上させる効果をもたらす研磨促進剤を含有させることを特徴とする配線形成方法であって、Cu系導電材料に含有させる研磨促進剤がFe,Pt,Ti,チオ硫酸塩、或いは、過硫酸塩のいずれかであり、前記Cu系導電材料を凹部に埋め込む際に、凹部の内、幅或いは直径が相対的に小さな幅細凹部の埋め込みが終わった後に、Cu系導電材料に前記研磨促進剤を添加して未だ埋め込みが終わらない幅細凹部より幅或いは直径が相対的に大きな幅太凹部を埋め込むことを特徴とする配線形成方法。
(付記2) 上記研磨剤6が、少なくとも過酸化水素を含んでいることを特徴とする付記1に記載の配線形成方法。
(付記3) 上記Cu系導電材料3に添加する研磨促進剤が、1種類以上であることを特徴とする付記1記載の配線形成方法。
(付記4) 上記Cu系導電材料3を、物理的気相堆積法、化学的気相堆積法、電解めっき方法、或いは、無電界めっき方法の少なくとも1つの堆積方法を用いて堆積することを特徴とする付記1乃至付記3のいずれか1に記載の配線形成方法。
(付記5) 上記幅細凹部の幅或いは直径が、0.4μm以下であることを特徴とする付記1乃至付記4のいずれか1に記載の配線形成方法。
(付記6) 絶縁膜と、前記絶縁膜に形成された第一の幅を有する第一配線溝と、前記第一配線溝に埋め込まれた第一導電層と、前記絶縁膜に形成され、前記第一の幅よりも広い第二の幅を有する第二配線溝と、前記第二配線溝に埋め込まれた第二導電層とを有し、前記第二導電層に含まれるFe,Pt,Ti,チオ硫酸塩、或いは、過硫酸塩のいずれかからなる研磨促進剤の濃度が、前記第一導電層に含まれる前記研磨促進剤の濃度よりも高いことを特徴とする半導体装置。
2 凹部
3 Cu系導電材料
4 研磨速度を向上させる効果をもたらす物質
5 研磨布
6 研磨剤
7 埋込配線
8 オーバープレート
9 アンダープレート
11 シリコンウェーハ
12 SiO2膜
13 Ta膜
14 めっき浴
15,24,25 Cu膜
16 研磨促進剤
17 研磨液
21 シリコン基板
22 幅細配線用トレンチ
23 幅太配線用トレンチ
26,47 研磨促進剤
27,28 埋込配線
61 SiO 2 膜
62 BPSG膜
63 キャップ層
64 バリア膜
65 Wプラグ
66 エッチングストッパー膜
67 第1層間絶縁膜
68 キャップ層
69 埋込配線用溝
70 バリア膜
71,80,90,93 Cu層
72 第1Cu埋込配線
73 エッチングストッパー膜
74 第2層間絶縁膜
75 キャップ膜
76 ビアホール
77,78 埋込配線用溝
79 バリア膜
81 Cuビア
82,83 第2Cu埋込配線
84 拡散防止膜
101 研磨パッド
102 スラリー
103 研磨ヘッド
104 ウェーハ
105 酸化剤
106 Cu
107 Cu酸化物
Claims (3)
- 化学的機械的に研磨して埋込配線を形成する配線形成方法において、研磨されるCuまたはCuを主成分とするCu合金からなるCu系導電材料に含有させない場合に比べて研磨速度を向上させる効果をもたらす研磨促進剤を含有させることを特徴とする配線形成方法であって、Cu系導電材料に含有させる研磨促進剤がFe,Pt,Ti,チオ硫酸塩、或いは、過硫酸塩のいずれかであり、前記Cu系導電材料を凹部に埋め込む際に、前記凹部の内、幅或いは直径が相対的に小さな幅細凹部の埋め込みが終わった後に、前記Cu系導電材料に前記研磨促進剤を添加して未だ埋め込みが終わらない前記幅細凹部より幅或いは直径が相対的に大きな幅太凹部を埋め込むことを特徴とする配線形成方法。
- 前記研磨剤が、少なくとも過酸化水素を含んでいることを特徴とする請求項1に記載の配線形成方法。
- 絶縁膜と、前記絶縁膜に形成された第一の幅を有する第一配線溝と、前記第一配線溝に埋め込まれた第一導電層と、前記絶縁膜に形成され、前記第一の幅よりも広い第二の幅を有する第二配線溝と、前記第二配線溝に埋め込まれた第二導電層とを有し、前記第二導電層に含まれるFe,Pt,Ti,チオ硫酸塩、或いは、過硫酸塩のいずれかからなる研磨促進剤の濃度が、前記第一導電層に含まれる前記研磨促進剤の濃度よりも高いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342289A JP5239156B2 (ja) | 2006-12-20 | 2006-12-20 | 配線形成方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342289A JP5239156B2 (ja) | 2006-12-20 | 2006-12-20 | 配線形成方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153569A JP2008153569A (ja) | 2008-07-03 |
JP5239156B2 true JP5239156B2 (ja) | 2013-07-17 |
Family
ID=39655391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342289A Expired - Fee Related JP5239156B2 (ja) | 2006-12-20 | 2006-12-20 | 配線形成方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5239156B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106736936A (zh) * | 2016-12-02 | 2017-05-31 | 浙江工业大学 | 一种基于施加脉冲磁场的铁电材料减薄加工方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6461225B1 (en) * | 2000-04-11 | 2002-10-08 | Agere Systems Guardian Corp. | Local area alloying for preventing dishing of copper during chemical-mechanical polishing (CMP) |
KR100366631B1 (ko) * | 2000-09-27 | 2003-01-09 | 삼성전자 주식회사 | 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 |
JP2002170882A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 配線構造の製造方法 |
JP2003273044A (ja) * | 2002-03-18 | 2003-09-26 | Matsumura Sekiyu Kenkyusho:Kk | 化学的機械研磨用組成物及びこれを用いた銅配線基板の製造方法 |
US6911393B2 (en) * | 2002-12-02 | 2005-06-28 | Arkema Inc. | Composition and method for copper chemical mechanical planarization |
JP2005038999A (ja) * | 2003-07-18 | 2005-02-10 | Sony Corp | 半導体装置の製造方法 |
US20060071338A1 (en) * | 2004-09-30 | 2006-04-06 | International Business Machines Corporation | Homogeneous Copper Interconnects for BEOL |
JP2006294922A (ja) * | 2005-04-12 | 2006-10-26 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2006
- 2006-12-20 JP JP2006342289A patent/JP5239156B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106736936A (zh) * | 2016-12-02 | 2017-05-31 | 浙江工业大学 | 一种基于施加脉冲磁场的铁电材料减薄加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008153569A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4963349B2 (ja) | 半導体装置の製造方法 | |
TWI290736B (en) | Semiconductor device and method for production thereof | |
TWI240297B (en) | Method of forming a raised contact for a substrate | |
US8314494B2 (en) | Metal cap layer of increased electrode potential for copper-based metal regions in semiconductor devices | |
TWI298510B (en) | Semiconductor device and method for manufacturing same | |
KR20100038576A (ko) | 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20090045519A1 (en) | Semiconductor Device and Method of Producing the Same | |
JP2005251991A (ja) | 半導体装置およびその製造方法 | |
Krishnan et al. | Copper chemical mechanical planarization (Cu CMP) challenges in 22 nm back-end-of-line (BEOL) and beyond | |
JP2006179948A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010225682A (ja) | 半導体装置およびその製造方法 | |
US9659869B2 (en) | Forming barrier walls, capping, or alloys /compounds within metal lines | |
JP3949652B2 (ja) | 半導体装置の製造方法 | |
JP2005244031A (ja) | 半導体装置およびその製造方法 | |
JP5239156B2 (ja) | 配線形成方法及び半導体装置 | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
JP2008021807A (ja) | 半導体配線の製造方法 | |
JP2006054251A (ja) | 半導体装置の製造方法 | |
KR101076927B1 (ko) | 반도체 소자의 구리 배선 구조 및 그 형성방법 | |
WO2009153834A1 (ja) | 半導体装置とその製造方法 | |
JP2009141199A (ja) | 半導体装置及びその製造方法 | |
JP2005072238A (ja) | 半導体装置の製造方法 | |
JP2010003906A (ja) | 半導体装置及びその製造方法 | |
JP5412738B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |