JP2010225682A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010225682A
JP2010225682A JP2009068960A JP2009068960A JP2010225682A JP 2010225682 A JP2010225682 A JP 2010225682A JP 2009068960 A JP2009068960 A JP 2009068960A JP 2009068960 A JP2009068960 A JP 2009068960A JP 2010225682 A JP2010225682 A JP 2010225682A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
region
metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009068960A
Other languages
English (en)
Inventor
Hideyuki Tomizawa
英之 富澤
Noriaki Matsunaga
範昭 松永
Tadayoshi Watabe
忠兆 渡部
Shiro Mishima
志朗 三島
Masako Kodera
雅子 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009068960A priority Critical patent/JP2010225682A/ja
Priority to US12/726,604 priority patent/US8614510B2/en
Publication of JP2010225682A publication Critical patent/JP2010225682A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】配線間リーク電流の増加を抑制できる配線構造を備えた半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置は、半導体基板１と、半導体基板１上に設けられ、シリコン、酸素、炭素および水素を含む、配線溝５が形成された絶縁膜３,４と、配線溝５内に設けられた金属配線８と、金属配線８の上面に選択的に形成されたメタルキャップ１０とを具備してなり、絶縁膜４は、その表面を含む第１の領域と、第１の領域下の第２の領域とを備えており、前記第１の領域の炭素濃度は前記表面から深くなるに従って減少し、前記第２の領域内の炭素濃度は、前記第１の領域との界面から一定距離の深さまでは深くなるに従って減少し、前記一定の距離減を越えると深くなるに従って増加し、前記表面における炭素濃度を超えることを特徴とする。
【選択図】 図２

Description

本発明は、半導体装置およびその製造方法に関する。
近年、ＬＳＩの配線として、Ａｌ配線よりも電気抵抗の小さいＣｕ配線が使用されている。一方、配線間絶縁膜としては、シリコン酸化膜よりも比誘電率の小さい、ｌｏｗ−ｋ膜と呼ばれる絶縁膜が使用されている。
ＣｕはＡｌに比べて拡散係数が大きく、拡散防止膜なしには配線材料としては使用できない。Ｃｕ配線の側面および底面に対しては、Ｔａ膜等の導電性の拡散防止膜が使用されている。
一方、Ｃｕ配線の上面に対しては、従来よりシリコン窒化膜等の絶縁性の拡散防止膜が使用されている。
しかし、Cu配線と絶縁性の拡散防止膜との密着性が悪いため、配線の微細化とともにElectromigration（EM）耐性が劣化することが顕著となってきた。そのため、EM耐性向上の目的としてメタルキャップが使用されている（特許文献１，２）。
メタルキャップはめっき法を用いて形成している。めっき法を用いる理由は、Ｃｕ配線の上面にメタルキャップを選択的に形成することが可能となるからである。
しかし、従来のめっき法を用いたメタルキャップの形成方法は、めっきの選択性がくずれており、配線間絶縁膜の上面にもメタルキャップの金属材料が析出する。この析出した金属材料（金属残渣）はリークパスとなるため、ある一定以上の電圧が配線間に印加されると、配線間リーク電流が増加する。
特開２００７−１５７９５９号公報 特開２００７−１０３８５０号公報
本発明の目的は、配線間リーク電流の増加を抑制できる配線構造を備えた半導体装置およびその製造方法を提供することにある。
本発明の一態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、シリコン、酸素、炭素および水素を含む、配線溝が形成された絶縁膜と、前記配線溝内に設けられた金属配線と、前記金属配線の上面に選択的に形成されたメタルキャップとを具備してなり、前記絶縁膜は、その表面を含む第１の領域と、前記第１の領域下の第２の領域とを備えており、前記第１の領域内の炭素濃度は前記表面から深くなるに従って減少し、前記第２の領域内の炭素濃度は、前記第１の領域との界面から一定距離の深さまでは深くなるに従って減少し、前記一定の距離減を越えると深くなるに従って増加し、前記表面における炭素濃度を超えることを特徴とする。
本発明の一態様による半導体装置の製造方法は、半導体基板上にシリコン、酸素、炭素および水素を含む絶縁膜を形成する工程と、前記絶縁膜に配線溝を形成する工程と、前記配線溝を埋め込むように前記絶縁膜上に金属配線となる金属膜を形成する工程と、前記配線溝の外の前記金属膜を除去し、前記配線溝内に前記金属配線を形成する工程と、前記金属配線を形成する工程の後に、前記絶縁膜の表面に対して疎水化処理を行う工程と、前記疎水化処理を行う工程の後に、めっきにより前記金属配線の上面にキャップメタルを選択的に形成する工程とを含むことを特徴する。
本発明によれば、配線間リーク電流の増加を抑制できる配線構造を備えた半導体装置およびその製造方法を実現できるようになる。
第１の実施形態に係る半導体装置の製造方法を説明するための断面図。 図１に続く第１の実施形態に係る半導体装置の製造方法を説明するための断面図。 ダメージ層上に生じたＣｏ残渣（金属残渣）を示す断面図。 ダメージ層およびキャップ絶縁膜のＣ濃度プロファイルを示す図。 実施形態および比較例のＣ濃度プロファイルを示す図。
以下、図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
図１および図２は、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
図１（ａ）に示すように、Ｓｉ基板１上に層間絶縁膜２を形成する。Ｓｉ基板の表面には図示しないトランジスタ等の素子が形成されている。層間絶縁膜２上に、配線を形成するための第１の絶縁膜（以下、バルク絶縁膜という。）３、配線を形成するための第２の絶縁膜（以下、キャップ絶縁膜という。）４を順次形成する。
バルク絶縁膜３はＳｉＯＣ系の絶縁膜である。キャップ絶縁膜４はｌｏｗ−ｋ膜と呼ばれる低誘電率絶縁膜である。この低誘電率絶縁膜は、例えば、比誘電率ｋが２．５未満の絶縁膜である。ｌｏｗ−ｋ膜は、塗布法で形成する場合、一般には、有機絶縁膜となる。
ここでは、配線間絶縁膜として、バルク絶縁膜３とキャップ絶縁膜４との多層絶縁膜を用いたが、バルク絶縁膜３のみの単層絶縁膜またはキャップ絶縁膜４のみの単層絶縁膜であっても構わない。
図１（ｂ）に示すように、レジストパターン（不図示）をマスクに用い、ＲＩＥ（Reactive Ion Etching）プロセスにより、キャップ絶縁膜４、バルク絶縁膜３をエッチングすることにより、配線溝５を形成する。
図１（ｃ）に示すように、配線溝５の内面（側面および底面）を被覆するように、バリアメタル膜６を全面に形成する。バリアメタル膜６は、例えば、Ｔａ系の膜もしくはＴｉ系の膜である。バリアメタル膜６上に、Ｃｕシード膜７を形成する。バリアメタル膜６およびＣｕシード膜７は、例えば、スパッタプロセスにより形成する。
図１（ｄ）に示すように、配線溝５を埋め込むように、めっき法によりＣｕ配線となるＣｕ膜８を全面に形成する。図３の工程で形成したＣｕシード膜７は、本工程（Ｃｕめっき工程）において、Ｃｕ膜８と区別されなくなるので、図１（ｄ）以降においては、これらの二つ膜をまとめて一つのＣｕ膜８として図示する。
図２（ａ）に示すように、ＣＭＰプロセスにより、配線溝５の外部のＣｕ膜８およびバリアメタル膜６を除去するとともに、表面（キャップ絶縁膜４、Ｃｕ膜８およびバリアメタル膜６の露出上面）を平坦化する。このようにして図１（ｄ）の工程で全面に形成されたＣｕ膜８は、配線溝５内に埋め込まれたＣｕ配線８（ダマシン配線）となる。また、このときのＣＭＰプロセス、特にＣＭＰプロセスの後処理工程（純水リンス工程やＩＰＡ乾燥工程等のＯＨ基を含む物質を用いた工程）により、キャップ絶縁膜４の表面にはダメージを受けた領域（表面領域）９が形成される。この表面領域９はキャップ絶縁膜のダメージ層となる。そこで、本実施形態では、従来は行われていないダメージ層を修復するための処理を行う。
図２（ｂ）に示すように、表面領域９に対してウエット系の修復処理を行う。この修復処理は、例えば、ＤＡＭＳ（diacetoxymethylsilane：ジアセトキシメチルシラン）を含む溶液を用いた、表面領域９に対しての疎水化処理である。疎水化処理を行う理由は、以下に述べる、本発明者等が見出した知見に基づく。
図２（ａ）の工程において、ＣＭＰプロセスにより、キャップ絶縁膜（ＳｉＯＣ系絶縁膜）４の表面にもともと存在するＳｉ−ＣＨ3 結合が切れ、キャップ絶縁膜４の表面はＳｉ−ＯＨ基で終端する。その結果、ＣＭＰプロセス後には、キャップ絶縁膜４の表面は親水化される。この表面の親水化された領域が表面領域９（ダメージ層）である。
このような表面領域９（親水性領域）が残った状態で、メタルキャップとしてのＣｏ膜をめっき法により形成すると、めっき溶液中のＣｏと表面領域９のＯＨ基とが反応する。この反応によりＣｏ（ＯＨ）2 が形成され、表面領域９上にＣｏが成長するため、図３に示すように、表面領域９上にＣｏ残渣（金属残渣）１０’が生じる。このＣｏ残渣１０’がリークパスとなって、配線間リーク電流が増加する。
そこで、本実施形態では、表面領域９に対して疎水化処理を行い、その表面を疎水性（Ｓｉ−ＣＨ3 結合）に改質するという、ダメージ層の回復処理を行う。図２（ｂ）において、９’は疎水化処理後の表面領域（ダメージ回復層）を示している。なお、表面領域９の全体を疎水性にしても構わない。
図２（ｃ）に示すように、修復処理（疎水化処理）を行った後、めっき法により、Ｃｕ配線８上にＣｏを含有するメタルキャップ１０を形成する。このようにして形成されたメタルキャップ１０は、Ｃｕ配線８上に選択的に形成されており、めっきの選択性はくずれていない。メタルキャップ１０は、Ｃｕ配線８と次工程で形成するバリア絶縁膜１１との界面にＣｕ原子が流れることを防止し、ＥＭ耐性を高める役割がある。Ｃｕ原子の流れの原因は、デバイス使用時にＣｕ配線８に電圧（電界）が与えられ、Ｃｕ配線８に電流が流れることにある。
図２（ｄ）に示すように、メタルキャップ１０の形成後は、Ｃｕ拡散防止機能を有するバリア絶縁膜１１を形成する等の周知の工程が続く。
図４は、図２（ｂ）の破線で囲まれた領域のＣ濃度プロファイルを示す図である。
領域９1 は、疎水化処理の対象となった表面領域のうち実際に疎水化された領域（第１の領域）を示している。領域９2 は、疎水化処理の対象となった表面領域のうち実際には疎水化されなかった領域（第２の領域）を示している。
図４から、第１の領域９1 、第２の領域９2 およびキャップ絶縁膜４はＣ濃度が異なることが分かる。第１の領域９1 内の炭素濃度はその表面（キャップ絶縁膜４の表面）から深くなるに従って低くなり、第２の領域９2 内の炭素濃度は、第１の領域９1 との界面から一定距離の深さまでは深くなるに従って低くなり、前記一定の距離減を越えると深くなるに従って高くなって（前記一定距離で最小（極小）となる。）、最終的には、前記表面における第１の領域９1 の炭素濃度を超える。
上記の如きのＣ濃度プロファイルとなる理由は、ＣＭＰプロセスによりＳｉ−ＣＨ3 結合が切れて一旦下がったＣ濃度が、疎水化処理によりＳｉ−ＣＨ3 結合が形成されてＣ濃度が増加したからだと考えられる。
図５は、疎水処理有り（実施形態）のＣ濃度プロファイル、疎水処理なし（比較例）のＣ濃度プロファイルを示す図である。
深さの定義は表面領域9からキャップ絶縁膜4に向かう方向であり、深さ０ｎｍは領域９の表面になる。図５において、深さ０−５ｎｍの領域が図４の領域９1 に対応し、深さ5−１５ｎｍの領域が図４の領域９2 に対応し、１５ｎｍ以降がキャップ絶縁膜4に対応する。
図５より、疎水化処理無しの場合、領域９2 に相当する深さ１５ｎｍから５ｎｍにおいては、C濃度が減少するが、疎水化処理有りの場合、同領域ではC濃度の減少量が少ないことが分かる。0から５ｎｍの分析精度のためC濃度を正確には確定できないが、一般的にＣＭＰプロセスダメージによりC濃度が減少することから破線で示すような分布になると考えられ、疎水化処理を行わないと表面近傍でC濃度が低くなり、疎水化処理を行うと表面近傍でC濃度が高くなると考えられる。５ｎｍの深さでC濃度を比較すると、疎水化処理を行うと15%ほどC濃度が高くなる。
このように本実施形態では、ＣＭＰプロセスにより形成された表面領域９（Ｃ濃度の低下領域）は疎水化処理によりＣ濃度が増加するので、ｌｏｗ−ｋ膜であるキャップ絶縁膜４を用いたことによる効果（配線間容量の低減）が得られる。
なお、本実施形態では、Ｃｕ配線上に選択的に形成するメタルキャップとして、Ｃｏを含有するメタルキャップを例にあげて説明したが、ルテニウム（Ｒｕ）もしくはタングステン（Ｗ）などの金属材料を含有するメタルキャップ、または、Ｃｏ、Ｒｕ、Ｗのうちの二つ以上を含む合金を含有するメタルキャップを用いても構わない。Ｃｏ、Ｒｕ、Ｗのうちの二つ以上を含む合金としては、例えば、ＣｏＷＰ（コバルト・タングステン・リン）合金もしくはＣｏＷＢ（コバルト・タングステン・ボロン）合金がある。
（第２の実施形態）
本実施形態が第１の実施形態と異なる点は、表面領域９に対してウエット系の修復処理（疎水化処理）を行う工程の前または後の工程で、Ｓｉ−ＯＨ基の発生の原因となる、キャップ絶縁膜４や表面領域９中の水分（ＯＨ基）を、除去するための加熱処理を行うことにある。
上記加熱処理は、例えば、１５０℃以上４００℃以下の温度範囲で行う。このような温度範囲であれば、特に問題なく、水分を効果的に除去できる。
本実施形態によれば、Ｃｏ残渣（金属残渣）の発生をより効果的に抑制できるようになる。その他、第１の実施形態と同様の効果が得られる。
（第３の実施形態）
第１の実施形態では、Ｓｉ−ＯＨ（親水基）を化学的にＳｉ−ＣＨ3 （疎水基）に置き換えたが、本実施形態では、表面領域９の表面に疎水性物質、例えばポリアリレンを含む溶液を含浸させることにより、表面領域９の表面を疎水化することにある。表面領域９は、キャップ絶縁膜４に比べて密度が低いので、疎水性物質の含浸による疎水化は容易に行える。本実施形態でも第１の実施形態と同様の効果が得られる。
なお、Ｓｉ−ＯＨを化学的にＳｉ−ＣＨ3 に置き換えずに表面領域９の表面を疎水化するための他の方法としては、表面領域９の表面をＣを含む疎水性物質、例えば有機絶縁膜でコーティングする方法がある。この方法でも、第１の実施形態と同様の効果が得られる。
また、本実施形態においても第２の実施形態と同様に水分を除去するための加熱処理を同じ温度範囲で行っても構わない。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
１…Ｓｉ基板、２…層間絶縁膜、３…バルク絶縁膜、４…キャップ絶縁膜、５…配線溝、６…バリアメタル膜、７…Ｃｕシード膜、８…Ｃｕ膜（Ｃｕ配線）、９…表面領域（親水性）、９’…表面領域（疎水性）、９1 …第１の領域、９2 …第２の領域、１０…メタルキャップ、１０’…金属残渣、１１…バリア絶縁膜。

Claims (5)

  1. 半導体基板上にシリコン、酸素、炭素および水素を含む絶縁膜を形成する工程と、
    前記絶縁膜に配線溝を形成する工程と、
    前記配線溝を埋め込むように前記絶縁膜上に金属配線となる金属膜を形成する工程と、
    前記配線溝の外の前記金属膜を除去し、前記配線溝内に前記金属配線を形成する工程と、
    前記金属配線を形成する工程の後に、前記絶縁膜の表面に対して疎水化処理を行う工程と、
    前記疎水化処理を行う工程の後に、めっきにより前記金属配線の上面にキャップメタルを選択的に形成する工程と
    を含むことを特徴する半導体装置の製造方法。
  2. 前記疎水化処理は、前記絶縁膜の表面の親水基を化学的に疎水基に置換するウエット系の疎水化処理、前記絶縁膜の表面に疎水性物質を含浸させる疎水化処理、または、前記絶縁膜の表面を疎水性物質でコーティングする疎水化処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記疎水化処理を行う工程の前または後に、前記絶縁膜中の水分を除去するための加熱処理を行う工程をさらに含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 半導体基板と、
    前記半導体基板上に設けられ、シリコン、酸素、炭素および水素を含む、配線溝が形成された絶縁膜と、
    前記配線溝内に設けられた金属配線と、
    前記金属配線の上面に選択的に形成されたメタルキャップとを具備してなり、
    前記絶縁膜は、その表面を含む第１の領域と、前記第１の領域下の第２の領域とを備えており、前記第１の領域内の炭素濃度は前記表面から深くなるに従って減少し、前記第２の領域内の炭素濃度は、前記第１の領域との界面から一定距離の深さまでは深くなるに従って減少し、前記一定の距離減を越えると深くなるに従って増加し、前記表面における炭素濃度を超えることを特徴とする半導体装置。
  5. 前記金属配線の金属材料は銅であり、前記キャップメタルの材料はコバルト、ルテニウムもしくはタングステンまたはこれらの金属のうちの二つ以上を含む合金であり、前記絶縁膜はシリコン酸化膜よりも比誘電率が低いことを特徴とする請求項１に記載の半導体装置。
JP2009068960A 2009-03-19 2009-03-19 半導体装置およびその製造方法 Pending JP2010225682A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009068960A JP2010225682A (ja) 2009-03-19 2009-03-19 半導体装置およびその製造方法
US12/726,604 US8614510B2 (en) 2009-03-19 2010-03-18 Semiconductor device including a metal wiring with a metal cap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009068960A JP2010225682A (ja) 2009-03-19 2009-03-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010225682A true JP2010225682A (ja) 2010-10-07

Family

ID=42736811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009068960A Pending JP2010225682A (ja) 2009-03-19 2009-03-19 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8614510B2 (ja)
JP (1) JP2010225682A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019531604A (ja) * 2016-10-02 2019-10-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059176B2 (en) * 2012-04-20 2015-06-16 International Business Machines Corporation Copper interconnect with CVD liner and metallic cap
WO2014189671A1 (en) * 2013-05-24 2014-11-27 Applied Materials, Inc. Cobalt selectivity improvement in selective cobalt process sequence
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
KR102321209B1 (ko) 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11417566B2 (en) * 2018-07-31 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device structure with interconnect structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2005056945A (ja) * 2003-08-08 2005-03-03 Hitachi Ltd 半導体装置の製造方法
JP2006198552A (ja) * 2005-01-21 2006-08-03 Jsr Corp 表面疎水化方法、ならびに半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
JP5060037B2 (ja) 2005-10-07 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007157959A (ja) 2005-12-05 2007-06-21 Sony Corp 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2005056945A (ja) * 2003-08-08 2005-03-03 Hitachi Ltd 半導体装置の製造方法
JP2006198552A (ja) * 2005-01-21 2006-08-03 Jsr Corp 表面疎水化方法、ならびに半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019531604A (ja) * 2016-10-02 2019-10-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
JP6998945B2 (ja) 2016-10-02 2022-01-18 アプライド マテリアルズ インコーポレイテッド ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
US11373903B2 (en) 2016-10-02 2022-06-28 Applied Materials, Inc. Doped selective metal caps to improve copper electromigration with ruthenium liner

Also Published As

Publication number Publication date
US20100237501A1 (en) 2010-09-23
US8614510B2 (en) 2013-12-24

Similar Documents

Publication Publication Date Title
US9355955B2 (en) Semiconductor device
JP2009094378A (ja) 半導体装置及びその製造方法
JP5193542B2 (ja) 半導体装置の製造方法
US9349636B2 (en) Interconnect wires including relatively low resistivity cores
JP2005094014A (ja) 相互接続構造内での低抵抗バイア・コンタクトの形成
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
JP2010225682A (ja) 半導体装置およびその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
JP2007115980A (ja) 半導体装置及びその製造方法
JP4619747B2 (ja) 半導体装置の製造方法
JP2006216809A (ja) 半導体装置及びその製造方法
JP2007220744A (ja) 半導体装置およびその製造方法
US8390135B2 (en) Semiconductor device
JP5823359B2 (ja) 半導体装置の製造方法
JP2009283569A (ja) 半導体装置
KR20120018350A (ko) 표면 합금화에 의한 반도체 디바이스의 금속화 시스템 내의 구리 라인들의 전자이동 성능 향상
JP2008263097A (ja) 半導体装置及び半導体装置の製造方法
JP2010245235A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
CN106298637B (zh) 半导体结构的形成方法
JP4492919B2 (ja) 半導体装置の製造方法
JP2009141199A (ja) 半導体装置及びその製造方法
KR20040111084A (ko) 반도체 장치의 제조 방법
JP2006319116A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140116