JP5060037B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5060037B2
JP5060037B2 JP2005294913A JP2005294913A JP5060037B2 JP 5060037 B2 JP5060037 B2 JP 5060037B2 JP 2005294913 A JP2005294913 A JP 2005294913A JP 2005294913 A JP2005294913 A JP 2005294913A JP 5060037 B2 JP5060037 B2 JP 5060037B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
film
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005294913A
Other languages
English (en)
Other versions
JP2007103850A (ja
Inventor
尚由 川原
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005294913A priority Critical patent/JP5060037B2/ja
Priority to US11/543,947 priority patent/US7485566B2/en
Priority to CN200610142120A priority patent/CN100583412C/zh
Publication of JP2007103850A publication Critical patent/JP2007103850A/ja
Application granted granted Critical
Publication of JP5060037B2 publication Critical patent/JP5060037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
６５ｎｍノード世代以降の半導体装置においては、微細化および高速化に伴い、銅（Ｃｕ）配線の採用とともに、層間絶縁膜に多孔質構造を有する絶縁膜を用いる検討が活発化している。
特許文献１には、バリアメタルやＣｕ等の配線材料が層間絶縁膜へ拡散するのを防ぐ半導体装置の製造方法が開示されている。当該製造方法は、絶縁性の材料からなる薄膜を形成する工程と、薄膜に孔を開口する工程と、薄膜を希ガスのプラズマの雰囲気にさらす工程と、孔に導電性材料を堆積する工程とを含む。これにより、バリアメタルや配線材料の層間絶縁膜への確実かつ容易に防ぐことができると記載されている。
特許文献２には、金属触媒を用いた置換めっき法により、銅配線の表面にコバルトを含む層を形成する技術が開示されている。
特許文献３には、デュアルダマシン構造のような半導体の相互接続構造内に存在する銅配線または銅バリアに対する無機バリア膜の接着性を増大するために、Ｈ２、Ｎ２、ＮＨ３、および希ガス、ならびにこれらの混合物から選択される還元プラズマ処理工程を用いる技術が開示されている。
特開２００５−７９１１６号公報 特開２００２−４３３１５号公報 特開２０００−２００８３２号公報
ところで、本発明者等は、多孔質の層間絶縁膜に形成された銅配線の表面にめっき液を用いて選択的に金属膜を形成しようとすると、めっき液が多孔質の層間絶縁膜表面から内部に染み込んでしまうという課題を見出した。
図１１は、層間絶縁膜として多孔質絶縁膜（ＳｉＯＣ膜）を用い、多孔質絶縁膜表面が露出した状態で、選択めっき法によりキャップメタル膜を形成した後の半導体装置のＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）断面図である。
ここでは、下地絶縁膜２２６上にエッチングストッパ膜２２５および多孔質絶縁膜２２２が設けられている。下地絶縁膜２２６はＳｉＯＣ膜、エッチングストッパ膜２２５はＳｉＣＮ膜、多孔質絶縁膜２２２はＳｉＯＣ膜により構成される。多孔質絶縁膜２２２には、バリアメタル膜２２４および銅膜２２１が形成されている。銅膜表面には、キャップメタル２２０（厚さ約数ｎｍ）が形成されている。キャップメタル２２０は、コバルトタングステンリン（ＣｏＷＰ）により構成される。
ここで、多孔質絶縁膜２２２上部には、多孔質絶縁膜２２２とはコントラストの異なる層２２３（厚さ約１〜２ｎｍ）が形成されている。以上のような構成の半導体装置について、エネルギー分散型蛍光Ｘ線回折（ＥＤＸ）により層２２３の元素分析を行った結果、Ｃｏ等が検出された。選択めっき法により多孔質絶縁膜２２２表面にめっき液を作用させた際に、多孔質絶縁膜２２２表面にめっき液に含まれる金属が染み込んだ結果、層２２３が形成されたと考えられる。このように、本発明者らは、多孔質の層間絶縁膜を用いた場合、選択めっき法によりキャップメタルを形成する際に、Ｃｕ配線表面だけでなく、層間絶縁膜にもめっき液が染み込み、金属層が形成されてしまうことを見出した。めっき液が層間絶縁膜中に染み込むと、隣接配線間での絶縁性やＴＤＤＢ（Time Dependent Dielectric Breakdown）等の信頼性が悪化してしまう。
本発明によれば、
基板上に、多孔質構造からなる絶縁膜を形成する工程と、
前記絶縁膜に配線形成用の凹部を形成する工程と、
前記絶縁膜上全面に、前記凹部内を埋め込むように金属層を形成する工程と、
前記凹部外部の余剰金属層を除去して配線を形成する工程と、
前記絶縁膜を改質して、当該絶縁膜の表面に改質層を形成する工程と、
前記改質層を形成する工程の後に、めっき液を用いて前記配線上に選択的に金属膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、多孔質構造からなる絶縁膜の表面に改質層を形成した後に、めっき液を用いた金属膜の形成を行う。そのため、多孔質構造の絶縁膜にめっき液が染み込むのを防ぐことができる。これにより、隣接配線間での絶縁性やＴＤＤＢ等の信頼性を高めることができる。
本発明において、めっき液を用いて金属膜を形成する工程の前に改質層を形成している。そのため、改質層は、多孔質の絶縁膜中にめっき液が浸透するのを防ぐという目的に適した膜厚とすることができる。これにより、改質層の膜厚を必要以上に厚くする必要がなく、半導体装置の比誘電率を低く保つこともできる。
ここで、多孔質の絶縁膜表面に改質層を形成する方法としては、プラズマ処理を用いることができる。たとえば絶縁膜が炭素を含む材料により構成されている場合、プラズマ処理を行うと、絶縁膜表面のＣＨ３基又はＣが欠乏する。そのため、絶縁膜の膜組成はＳｉＯ２に近いものとなる。同時に、絶縁膜表面の体積収縮も伴い、膜表面の空孔径が縮小または塞がれることになる。これにより、絶縁膜表面に高密度化された改質層が形成される。
本発明によれば、半導体装置の信頼性を高めることができる。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置を形成する手順を示すフローチャートである。
本実施の形態において、まず、半導体基板上に多孔質構造からなる絶縁膜（以下単に多孔質絶縁膜ともいう）を形成する（Ｓ１０２）。つづいて、多孔質絶縁膜上にハードマスクを形成する（Ｓ１０４）。次いで、ハードマスクおよび多孔質絶縁膜に配線形成用の凹部を形成する（Ｓ１０６）。その後、配線形成用の凹部内に金属層を形成する（Ｓ１０８）。つづいて、凹部外の余剰金属層を化学機械研磨により除去する（Ｓ１１０）。これにより配線が形成される。また、本実施の形態において、このときハードマスクも除去する。これにより、多孔質絶縁膜表面が露出される。次いで、プラズマ処理により多孔質絶縁膜表面に改質層を形成する（Ｓ１１２）。その後、選択めっき法により配線の表面に金属膜を形成する（Ｓ１１４）。
多孔質絶縁膜は、層間絶縁膜として従来用いられてきたＳｉＯ２膜や、通常（非多孔質）の低誘電率膜に比べて機械的強度が弱い。このため、層間絶縁膜として多孔質絶縁膜を用いた場合、ＣＭＰ（Chemical Mechanical Polishing）工程で多孔質絶縁膜も削られてしまい、配線抵抗の増大およびばらつきが発生するという課題があった。
ＣＭＰ工程における層間絶縁膜の損傷を防ぐために、層間絶縁膜上に、層間絶縁膜よりも強度の強いＳｉＯ２等の表面保護膜（以下、ハードマスク）を形成することがある。これにより、ＣＭＰ耐性を高くすることができる。一方、このようなハードマスクは、たとえばＳｉＯ２膜等により構成され、比誘電率が高い。そのため、多孔質絶縁膜の表面にハードマスクを積層すると、半導体装置の実効的な比誘電率（寄生容量）が増加してしまう。
このように比誘電率が増加するのを防ぐために、たとえば銅膜表面をＣＭＰで除去する際に、ハードマスクも除去することが考えられる。しかし、ハードマスクを除去すると、多孔質絶縁膜が表面に露出し、上述したように、キャップメタル形成時に選択めっき用の金属材料が多孔質絶縁膜中に染み込んでしまうという新たな課題が生じる。
本実施の形態において、半導体装置の製造工程において、多孔質絶縁膜をハードマスクで保護するとともに、ＣＭＰ工程でハードマスクを除去し、その後に多孔質絶縁膜表面に改質層を形成する。改質層は、多孔質絶縁膜よりも膜密度が高くなるように形成することができる。このようにして多孔質絶縁膜表面を保護した状態で、選択めっきによりキャップメタルを形成する。
多孔質絶縁膜表面は、そのままだと、空孔が露出した状態であるため、金属材料が染み込み得る。しかしながら、多孔質絶縁膜表面に改質層を形成することにより、多孔質絶縁膜表面において、空孔径が縮小または塞がれた状態となる。これにより、選択めっき用の金属材料が絶縁膜中に染み込むのを防ぐことができる。このように、改質層を形成することにより、選択めっき法における銅配線上へのキャップメタル膜形成の選択性が大幅に向上することになる。また、改質層は、キャップメタル膜の染み込みを防ぐために最適な膜厚等となるように形成することができる。これにより、必要以上に改質層を厚くすることがなく、絶縁膜の比誘電率の上昇を抑えることができる。
以上のように、本実施の形態における、半導体装置の製造工程において、半導体装置の機械的強度や耐薬品性を高めるとともに、半導体装置の実効誘電率を低くすることができる。
図２から図５は、図１に対応して実施される工程を示す工程断面図である。本実施の形態において、多層配線をデュアルダマシンプロセスで形成する例を説明する。
まず、トランジスタ等の素子が形成された半導体基板（不図示）上に第１の絶縁膜１００、第１のエッチングストッパ膜１０１および第２の絶縁膜１０２をこの順で形成する。つづいて、既知のダマシンプロセスにより、第１のバリアメタル１０３および下層銅配線１０４を形成する（図２（ａ））。
次に、図２（ｂ）に示すように、第１の絶縁膜１０２上に銅拡散防止膜１０５を形成する。その後、銅拡散防止膜１０５上に第１の層間絶縁膜１０６を形成する。ここで、第１の層間絶縁膜１０６は、多孔質絶縁膜により構成することができる。第１の層間絶縁膜１０６は、後述する第２の層間絶縁膜１０８と同様の材料により構成することができる。
つづいて、第１の層間絶縁膜１０６上に、第２のエッチングストッパ膜１０７および第２の層間絶縁膜１０８を形成する。銅拡散防止膜１０５は、ＳｉＣＮ、ＳＩＣ、ＳｉＯＣまたはこれらの積層膜により構成することができる。また、第２のエッチングストッパ膜１０７は、ＳｉＯ２、ＳｉＣＮ、ＳＩＣ、ＳｉＯＣまたはこれらの積層膜により構成することができる。
第２の層間絶縁膜１０８は、多孔質絶縁膜により構成することができる。第２の層間絶縁膜１０８は、たとえば比誘電率が２．５以下の低誘電率膜とすることができる。第２の層間絶縁膜１０８は、たとえば、ＳｉＯＣ（ＳｉＯＣＨ）、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＨＳＱ）、または有機ポリシロキサン等の多孔質絶縁膜により構成することができる。本実施の形態において、多孔質絶縁膜とは、その比誘電率が、同じ材料により構成された膜本来の比誘電率よりも低くなるように構成された膜とすることができる。
次いで、図２（ｃ）に示すように、第２の層間絶縁膜１０８上に第２の層間絶縁膜１０８の表面保護用のハードマスク１０９を形成する。ハードマスク１０９は、たとえば、ＳｉＯ２、ＳｉＯＣ（ＳｉＯＣＨ）、ＳｉＣ、ＳｉＣＮ、ＳｉＮにより構成することができる。ハードマスク１０９としては、たとえば、弾性率が１０ＧＰａ程度以上の機械的強度を有する膜を用いることができる。これにより、多孔質絶縁膜である第２の層間絶縁膜１０８を良好に保護することができる。
つづいて、図３（ａ）に示すように、既知のリソグラフィ技術およびエッチング技術により、ハードマスク１０９、第２の層間絶縁膜１０８、第２のエッチングストッパ膜１０７および第１の層間絶縁膜１０６にビアホールを形成する。次いで、既知のリソグラフィ技術およびエッチング技術により、ハードマスク１０９、第２の層間絶縁膜１０８および第２のエッチングストッパ膜１０７に配線溝を形成する（図３（ｂ））。このとき、銅拡散防止膜１０５もエッチング除去され、下層銅配線１０４表面が露出する。なお、ここでは、ビアが最初に形成されるビアファースト法を例として示したが、デュアルダマシンプロセスはこの工程に限定されるものではなく、トレンチファーストやハードマスクプロセス等を適用することもできる。
次に、図３（ｃ）に示すように、配線溝とビアホールを同時に埋め込むように、第２のバリアメタル１１０を形成する。第２のバリアメタル１１０は、たとえばＴａ／ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、またはＴａＳｉＮ等とすることができる。つづいて、配線溝とビアホールを埋め込むように銅膜１１１を形成する。
その後、ＣＭＰ法により、配線溝外部の余剰の銅膜１１１および第２のバリアメタル１１０を除去する。本実施の形態において、このときＣＭＰ法により、ハードマスク１０９も除去する。これにより、図４（ａ）に示すように、第１の上層銅配線１１２ａ、第２の上層銅配線１１２ｂおよび第３の上層銅配線１１２ｃが形成される。ここで、ハードマスク１０９が除去されているため、第２の層間絶縁膜１０８の表面が露出する。
次に、図４（ｂ）に示すように、第２の層間絶縁膜１０８表面にプラズマ照射１１３を行う。プラズマ処理は、たとえばＨｅ、アルゴン、窒素、アンモニア、水素等を用いて行うことができる。これにより、第２の層間絶縁膜１０８表面が改質され、改質層１１４が形成される（図４（ｃ））。本実施の形態において、プラズマ照射１１３は、改質層１１４の膜密度が第２の層間絶縁膜１０８の膜密度よりも高くなるように行うことができる。
ここで、改質層１１４を形成するためには、適切なプラズマ照射条件を選択する必要がある。たとえば、プラズマ照射条件が弱すぎると、第２の層間絶縁膜１０８にプラズマ照射の作用を及ぼすことができず、選択めっき法における金属材料の染み込みを防ぐために充分な改質層１１４を形成することができない。また、プラズマ照射条件が強すぎると、改質層１１４の膜厚が厚く形成されてしまう。改質層１１４が厚くなると、半導体装置の実効誘電率が増大したり、膜収縮が顕著になり、第２の層間絶縁膜１０８の膜厚が薄くなったりする。そのため、プラズマ処理は、選択めっき法における金属材料の染み込みを防ぐために充分な改質層１１４を形成するとともに、半導体装置の実効誘電率の増大や膜収縮が許容される範囲内で行うことが好ましい。
このような条件として、たとえば、アンモニアプラズマを用いた場合、圧力０．５ｍＴｏｒｒ〜５０Ｔｏｒｒ、出力０．１〜５００Ｗ、温度１５０〜４５０℃、時間５秒〜３００秒とすることができる。一例として、アンモニアプラズマを用い、圧力５Ｔｏｒｒ、出力２００Ｗ、温度３５０℃、時間３０秒で改質層１１４を形成することができる。このようにして形成した改質層１１４を含む半導体装置の断面を電子線顕微鏡写真で確認したところ、第２の層間絶縁膜１０８の表面の膜密度が高くなっていることが確認できた。
本実施の形態において、選択めっき法を行う直前に、選択めっき法で用いる金属材料が第２の層間絶縁膜１０８に染み込むのを防ぐ目的で改質層１１４を形成する。そのため、改質層１１４の膜厚を、この目的にあわせて適切に選択することができ、改質層１１４の膜厚が必要以上に厚く形成されるのを防ぐことができる。これにより、半導体装置実効誘電率の増大等を防ぐことができる。
また、このようにプラズマ照射で改質層１１４を形成することにより、改質層１１４を均一性よく形成することができる。また、第２の層間絶縁膜１０８の表面を選択的に高密度化することができ、第２の層間絶縁膜１０８の比誘電率を低く保ちつつ、めっき液の材料が第２の層間絶縁膜１０８に染み込むのを防ぐことができる。
つづいて、図５に示すように、めっき液を用いた選択めっき法により、第１の上層銅配線１１２ａ、第２の上層銅配線１１２ｂおよび第３の上層銅配線１１２ｃ表面に第１のキャップメタル膜１１５ａ、第２のキャップメタル膜１１５ｂおよび第３のキャップメタル膜１１５ｃをそれぞれ形成する。ここで、めっき液は、コバルト、ニッケルまたは銀を含むことができる。キャップメタル膜１１５ａ、１１５ｂおよび１１５ｃは、コバルト、ニッケルまたは銀のうち少なくとも一つを含む材料により構成することができる。キャップメタル膜１１５ａ、１１５ｂおよび１１５ｃは、たとえば、ＣｏＷＰやＣｏＷＢとすることができる。
本実施の形態における半導体装置の製造方法によれば、層間絶縁膜を多孔質絶縁膜により構成した場合でも、めっき液を用いた選択めっき法を行う前に、多孔質絶縁膜表面に改質層が形成されるので、めっき液が多孔質絶縁膜に染み込むのを抑制することができる。これにより、絶縁膜への金属液の染込みが抑制され、配線間の絶縁性等の悪化を防止することができる。また、配線溝を形成する際や、ＣＭＰ法により配線材料を除去する際には、層間絶縁膜表面にハードマスクが形成されている。そのため、層間絶縁膜表面を保護することができる。また、ＣＭＰ法において、ハードマスクを除去するため、配線構造を低誘電率化することができる。
本実施の形態における半導体装置の製造方法によれば、隣接配線間での絶縁性、信頼性に優れた多層配線を有する半導体装置を提供することができる。
（第２の実施の形態）
本実施の形態においても、第１の実施の形態で図１を参照したのと同様の手順で半導体装置を形成する。本実施の形態において、多層配線をシングルダマシンプロセスで形成する点で、第１の実施の形態で説明したのと異なる。
図６から図９は、本実施の形態における半導体装置の製造方法を示す工程断面図である。
本実施の形態においても、第１の実施の形態において、図２（ａ）を参照して説明したのと同様の手順で、半導体基板（不図示）上に形成された第１の絶縁膜１００、第１のエッチングストッパ膜１０１および第２の絶縁膜１０２に、既知のダマシンプロセスにより、第１バリアメタル１０３および下層銅配線１０４を形成する（図６（ａ））。
次いで、図６（ｂ）に示すように、第１の絶縁膜１０２上に銅拡散防止膜１０５および第３の層間絶縁膜１１６を形成する。
この後、既知のフォトリソグラフィー法およびエッチング技術により、第３の層間絶縁膜１１６および銅拡散防止膜１０５にビアホールを形成する（図６（ｃ））。その後、ビアホールを埋め込むようにバリアメタル１１７を形成する。つづいて、ビアホールを埋め込むように銅膜を形成する。その後、ＣＭＰ法によりビアホール外部に露出した余剰の銅膜およびバリアメタル１１７を除去する。これにより、図６（ｄ）に示すような、銅ビア１１８が形成される。
次いで、図７（ａ）に示すように、第３の層間絶縁膜１１６上に、銅拡散防止膜１１９、第４の層間絶縁膜１２８およびハードマスク１２９をこの順で形成する。その後、図７（ｂ）に示すように、通常のリソグラフィ技術およびエッチング技術により、ハードマスク１２９、第４の層間絶縁膜１２８および銅拡散防止膜１１９に配線溝を形成する。
次いで、図７（ｃ）に示すように、配線溝を埋め込むように、バリアメタル膜１３０および銅膜１３１を形成する。
つづいて、ＣＭＰ法により、配線溝外部に露出した余剰の銅膜１３１およびバリアメタル膜１３０を除去する。本実施の形態において、このときＣＭＰ法により、ハードマスク１２９も除去する。これにより、図８（ａ）に示すように、第４の上層銅配線１３２ａ、第５の上層銅配線１３２ｂおよび第６の上層銅配線１３２ｃが形成される。ここで、ハードマスク１２９が除去されているため、第４の層間絶縁膜１２８の表面が露出している。
次に、図８（ｂ）に示すように、第４の層間絶縁膜１２８表面にプラズマ照射１１３を行う。本実施の形態においても、プラズマ処理は、たとえばＨｅ、アルゴン、窒素、アンモニア、水素等を用いて行うことができる。これにより、第４の層間絶縁膜１２８表面が改質され、改質層１３４が形成される（図８（ｃ））。本実施の形態において、プラズマ照射は、改質層１３４の膜密度が第４の層間絶縁膜１２８の膜密度よりも高くなるように行うことができる。
本実施の形態においても、第４の層間絶縁膜１２８を過度にプラズマに晒すと、改質層１３４が厚く形成されてしまう。改質層１３４が厚くなると、半導体装置の実効誘電率が増大したり、膜収縮が顕著になり、第４の層間絶縁膜１２８の膜厚が薄くなったりする。そのため、プラズマ処理は、半導体装置の実効誘電率の増大や膜収縮が許容される範囲内で行うことが好ましい。
つづいて、図９に示すように、めっき液を用いた選択めっき法により、第４の上層銅配線１３２ａ、第５の上層銅配線１３２ｂおよび第６の上層銅配線１３２ｃ表面に第４のキャップメタル膜１３５ａ、第５のキャップメタル膜１３５ｂおよび第６のキャップメタル膜１３５ｃをそれぞれ形成する。めっき液は、第１の実施の形態で説明したのと同様のものを用いることができる。キャップメタル膜１３５ａ、１３５ｂおよび１３５ｃは、たとえば、ＣｏＷＰとすることができる。
本実施の形態においても、めっき液でキャップメタル膜を形成する際に、第４の層間絶縁膜１２８表面に改質層１３４が形成されているため、第４の層間絶縁膜１２８中へのめっき液の染みこみを抑制することができる。これにより、第１の実施の形態における半導体装置の製造方法と同様な効果が得られる。
（第３の実施の形態）
本実施の形態において、ハードマスク１０９をエッチングにより除去する点で、第１の実施の形態で説明したのと異なる。
本実施の形態においても、第１の実施の形態において、図２（ａ）〜図２（ｃ）および図３（ａ）を参照して説明したのと同様の手順により、図１０（ａ）に示した構成の構造体を形成する。第１の実施の形態では詳細に説明しなかったが、ビアホールおよび配線溝は、それぞれ、ビアホール形成用の開口が形成されたレジスト膜および配線溝形成用の開口が形成されたレジスト膜を用いて形成することができる。ビアホールは、ハードマスク１０９上にビアホールを形成するためのレジスト膜を形成し、そのレジスト膜をマスクとして、ハードマスク１０９、第２の層間絶縁膜１０８、第２のエッチングストッパ膜１０７および第１の層間絶縁膜１０６を選択的にエッチングすることにより形成される。ビアホール形成後、レジスト膜はアッシングにより除去される。
また、配線溝は、ハードマスク１０９上に、配線溝を形成するためのレジスト膜を形成し、そのレジスト膜をマスクとして、ハードマスク１０９、第２の層間絶縁膜１０８および第２のエッチングストッパ膜１０７を選択的にエッチングすることにより形成される。配線溝形成後、レジスト膜はアッシングにより除去される。その後、ビアホール底部に露出する銅拡散防止膜１０５をエッチングにより除去する。本実施の形態において、このとき、エッチング条件を調整することにより第２の層間絶縁膜１０８上のハードマスク１０９も除去する（図１０（ｂ））。この後、配線溝内に第２のバリアメタル１１０および銅膜１１１を埋め込む（図１０（ｃ））。
その後の処理は、第１の実施の形態で図３（ｃ）、図４（ａ）〜図４（ｃ）および図５を参照して説明したのと同様に行うことができる。
ハードマスク１０９は、ＣＭＰ時に第２の層間絶縁膜１０８を保護するだけでなく、それ以外の工程においても、第２の層間絶縁膜１０８を保護する機能を有する。たとえば、第２の層間絶縁膜１０８にビアホールや配線溝を形成するためのレジスト膜を第２の層間絶縁膜１０８上に形成する際のレジスト耐性を保つ機能を有する。また、レジスト膜等を除去する際のアッシング耐性を高める機能も有する。本実施の形態に示したように、第２の層間絶縁膜１０８上にレジスト膜を形成する際に、第２の層間絶縁膜１０８とレジスト膜との間にハードマスク１０９を設けておくことにより、第２の層間絶縁膜１０８へのレジスト耐性やアッシング耐性を高めることができる。
その後、ハードマスク１０９を除去するので、半導体装置の比誘電率を低く保つこともできる。さらに、本実施の形態においても、キャップメタル膜形成前には、第２の層間絶縁膜１０８表面に改質層１１４を形成するので、第２の層間絶縁膜１０８内にめっき液の材料が染み込むのを防ぐことができ、半導体装置の信頼性を高めることもできる。
なお、第２の実施の形態で説明したシングルダマシンプロセスにおいても、ハードマスク１２９をエッチングにより除去するようにすることもできる。
以上、本発明を実施の形態に基づいて説明した。この実施の形態は例示であり、種々の変形例が可能であること、またそうした変形例も本発明の範囲であることは当業者に理解されるところである。
以上の実施の形態において、多孔質の層間絶縁膜上にハードマスクを形成し、それを除去する形態を示したが、本発明は、多孔質の層間絶縁膜上にハードマスクを形成しない構成に適用することもできる。このような場合も、多孔質の層間絶縁膜表面が露出したままめっき液を用いた選択めっき法を行うと、層間絶縁膜中にめっき液の材料が染み込む。本発明によれば、そのような材料の染み込みを防ぐことができる。
以上の実施の形態においては、上層銅配線表面にキャップメタル膜を形成する例を示したが、下層銅配線表面にキャップメタル膜を形成することもできる。たとえば、第１の実施の形態において、第１の絶縁膜１０２上に銅拡散防止膜１０５を形成するかわりに、下層銅配線１０４表面にキャップメタル膜を形成することができる。この場合、下層銅配線が形成される下層層間絶縁膜表面に改質層を形成することができる。
本発明の実施の形態における半導体装置を形成する手順を示すフローチャートである。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 多孔質絶縁膜を用いた銅配線の断面図である。
符号の説明
１００ 第１の絶縁膜
１０１ 第１のエッチングストッパ膜
１０２ 第２の絶縁膜
１０３ 第１のバリアメタル
１０４ 下層銅配線
１０５ 銅拡散防止膜
１０６ 第１の層間絶縁膜
１０７ 第２のエッチングストッパ膜
１０８ 第２の層間絶縁膜
１０９ ハードマスク
１１０ 第２のバリアメタル
１１１ 銅膜
１１２ａ 第１の上層銅配線
１１２ｂ 第２の上層銅配線
１１２ｃ 第３の上層銅配線
１１３ プラズマ照射
１１４ 改質層
１１５ａ 第１のキャップメタル膜
１１５ｂ 第２のキャップメタル膜
１１５ｃ 第３のキャップメタル膜
１１６ 第３の層間絶縁膜
１１７ バリアメタル
１１８ 銅ビア
１１９ 銅拡散防止膜
１２８ 第４の層間絶縁膜
１２９ ハードマスク
１３２ａ 第４の上層銅配線
１３２ｂ 第５の上層銅配線
１３２ｃ 第６の上層銅配線
１３４ 改質層
１３５ａ 第４のキャップメタル膜
１３５ｂ 第５のキャップメタル膜
１３５ｃ 第６のキャップメタル膜
１４０ レジスト膜

Claims (11)

  1. 基板上に、多孔質構造からなる絶縁膜を形成する工程と、
    前記絶縁膜に配線形成用の凹部を形成する工程と、
    前記絶縁膜上全面に、前記凹部内を埋め込むように金属層を形成する工程と、
    前記凹部外部の余剰金属層を除去して配線を形成する工程と、
    前記絶縁膜を改質して、当該絶縁膜の表面に改質層を形成する工程と、
    前記改質層を形成する工程の後に、めっき液を用いて前記配線上に選択的に金属膜を形成する工程と、
    を含み、
    前記改質層を形成する工程において、前記絶縁膜の表面にプラズマ照射を施すことにより、前記改質層を形成する半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記絶縁膜中に前記めっき液が染みこんでしまうことを防止するため、前記改質層を形成する工程が行われる半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記プラズマ照射は、ヘリウム、アルゴン、窒素、アンモニアおよび水素からなる群から選択されたいずれかの雰囲気内で行う半導体装置の製造方法。
  4. 請求項１から３いずれかに記載の半導体装置の製造方法において、
    前記改質層を形成する工程において、前記改質層の膜密度が、前記絶縁膜よりも高くなるように前記改質層を形成する半導体装置の製造方法。
  5. 請求項１から４いずれかに記載の半導体装置の製造方法において、
    少なくとも前記配線を形成する工程の前に、前記絶縁膜に接するよう前記絶縁膜上に、当該絶縁膜よりも膜密度の高い保護絶縁膜を形成する工程と、
    前記改質層を形成する工程の前に、前記保護絶縁膜を除去する工程と、
    をさらに含む半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記配線を形成する工程において、前記余剰金属層を除去した後に前記保護絶縁膜を除去する工程を行う半導体装置の製造方法。
  7. 請求項５または６に記載の半導体装置の製造方法において、
    前記配線を形成する工程において、化学機械研磨により前記余剰金属層を除去するとともに、引き続き化学機械研磨により前記保護絶縁膜を除去する工程を行う半導体装置の製造方法。
  8. 請求項５から７いずれかに記載の半導体装置の製造方法において、
    前記改質層を形成する工程において、前記改質層が前記保護絶縁膜よりも比誘電率が低くなるように、前記改質層を形成する半導体装置の製造方法。
  9. 請求項１から８いずれかに記載の半導体装置の製造方法において、
    前記配線を形成する工程において、化学機械研磨により、前記凹部外部の余剰金属層を除去する半導体装置の製造方法。
  10. 請求項１から９いずれかに記載の半導体装置の製造方法において、
    前記金属膜を形成する工程において、前記めっき液は、コバルト、ニッケルまたは銀を含む半導体装置の製造方法。
  11. 請求項１から１０いずれかに記載の半導体装置の製造方法において、
    前記絶縁膜は、炭素を含む材料により構成された半導体装置の製造方法。
JP2005294913A 2005-10-07 2005-10-07 半導体装置の製造方法 Expired - Fee Related JP5060037B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005294913A JP5060037B2 (ja) 2005-10-07 2005-10-07 半導体装置の製造方法
US11/543,947 US7485566B2 (en) 2005-10-07 2006-10-06 Method of manufacturing semiconductor device
CN200610142120A CN100583412C (zh) 2005-10-07 2006-10-08 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294913A JP5060037B2 (ja) 2005-10-07 2005-10-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007103850A JP2007103850A (ja) 2007-04-19
JP5060037B2 true JP5060037B2 (ja) 2012-10-31

Family

ID=37911489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294913A Expired - Fee Related JP5060037B2 (ja) 2005-10-07 2005-10-07 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7485566B2 (ja)
JP (1) JP5060037B2 (ja)
CN (1) CN100583412C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7504287B2 (en) * 2007-03-22 2009-03-17 Advanced Micro Devices, Inc. Methods for fabricating an integrated circuit
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010225682A (ja) 2009-03-19 2010-10-07 Toshiba Corp 半導体装置およびその製造方法
JP5671220B2 (ja) * 2009-08-25 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8796150B2 (en) 2011-01-24 2014-08-05 International Business Machines Corporation Bilayer trench first hardmask structure and process for reduced defectivity
CN102760685B (zh) * 2011-04-27 2015-01-21 中芯国际集成电路制造(上海)有限公司 铜互连线的刻蚀后处理方法
US9058983B2 (en) 2013-06-17 2015-06-16 International Business Machines Corporation In-situ hardmask generation
CN110112095A (zh) * 2019-04-25 2019-08-09 中国科学院上海微系统与信息技术研究所 一种集成结构的制备方法以及由此得到的铜互连线与介质层集成结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255217B1 (en) 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
JP2002043315A (ja) 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP2003031580A (ja) * 2001-07-18 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2003100746A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 半導体装置の製造方法
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
JP2003273216A (ja) * 2002-03-18 2003-09-26 Sony Corp 半導体装置およびその製造方法
JP2003332422A (ja) * 2002-05-13 2003-11-21 Sony Corp 半導体装置およびその製造方法
JP2005056945A (ja) * 2003-08-08 2005-03-03 Hitachi Ltd 半導体装置の製造方法
JP2005079116A (ja) 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4606006B2 (ja) * 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005194598A (ja) * 2004-01-09 2005-07-21 Semiconductor Leading Edge Technologies Inc めっき方法、基板形成方法及び基板
JP2005217373A (ja) * 2004-02-02 2005-08-11 Tokyo Electron Ltd 表面処理方法
JP4854938B2 (ja) * 2004-07-06 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060040490A1 (en) * 2004-08-18 2006-02-23 Jei-Ming Chen Method of fabricating silicon carbide-capped copper damascene interconnect
KR20070063499A (ko) * 2004-10-26 2007-06-19 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP2006147653A (ja) * 2004-11-16 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
US7253105B2 (en) 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric

Also Published As

Publication number Publication date
JP2007103850A (ja) 2007-04-19
US20070082476A1 (en) 2007-04-12
US7485566B2 (en) 2009-02-03
CN100583412C (zh) 2010-01-20
CN1945808A (zh) 2007-04-11

Similar Documents

Publication Publication Date Title
JP5060037B2 (ja) 半導体装置の製造方法
US6905958B2 (en) Protecting metal conductors with sacrificial organic monolayers
US8232201B2 (en) Schemes for forming barrier layers for copper in interconnect structures
JP4741965B2 (ja) 半導体装置およびその製造方法
US8349730B2 (en) Transitional interface between metal and dielectric in interconnect structures
US20080185722A1 (en) Formation process of interconnect structures with air-gaps and sidewall spacers
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
JP2003332418A (ja) 半導体装置及びその製造方法
US20060261483A1 (en) Semiconductor device and method for manufacturing the same
US20100090342A1 (en) Metal Line Formation Through Silicon/Germanium Soaking
US6737744B2 (en) Semiconductor device including porous insulating material and manufacturing method therefor
US7602061B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20070080463A1 (en) Semiconductor device and method of fabricating the same
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
JP2004235548A (ja) 半導体装置およびその製造方法
JP2009182000A (ja) 半導体装置およびその製造方法
US20040061236A1 (en) Semiconductor device provided with a dielectric film including porous structure and manufacturing method thereof
JP5613272B2 (ja) 半導体装置
JP2009164471A (ja) 高信頼性銅配線及びその製造方法
JP5358950B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006196642A (ja) 半導体装置およびその製造方法
JP2006253666A (ja) 半導体装置およびその製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
JP2009026866A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees