JP2005217373A - 表面処理方法 - Google Patents

表面処理方法 Download PDF

Info

Publication number
JP2005217373A
JP2005217373A JP2004025848A JP2004025848A JP2005217373A JP 2005217373 A JP2005217373 A JP 2005217373A JP 2004025848 A JP2004025848 A JP 2004025848A JP 2004025848 A JP2004025848 A JP 2004025848A JP 2005217373 A JP2005217373 A JP 2005217373A
Authority
JP
Japan
Prior art keywords
gas
film
plasma
surface treatment
treatment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004025848A
Other languages
English (en)
Inventor
Yoshiji Tanaka
義嗣 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004025848A priority Critical patent/JP2005217373A/ja
Publication of JP2005217373A publication Critical patent/JP2005217373A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 多孔質層間絶縁膜に形成した配線溝やビアホールなどの凹部表面を介した、層間絶縁膜中への金属原子の拡散を抑制する。
【解決手段】 多孔質層間絶縁膜中に形成した凹部の表面をプラズマ処理し、局所的に密度が増大した変成領域を形成する。
【選択図】 図6

Description

本発明は一般に半導体装置に係り、特に低誘電率膜の表面処理技術に関する。
今日の半導体集積回路装置では、基板上に形成された多数の素子を接続するのに、層間絶縁膜中に配線パターンを埋設した配線層を積層した多層配線構造を使うことが多い。
このような多層配線構造では、特に低抵抗のCuを配線パターンとして使う技術として、低誘電率層間絶縁膜(いわゆるlow-K層間絶縁膜)中にあらかじめ所望の配線パターンあるいはビアプラグに対応した配線溝あるいはビアホールなどの凹部を形成しておき、かかる凹部をCu層で充填した後、層間絶縁膜表面の余分なCu層をCMP(化学機械研磨)法により除去するダマシン法、あるいはデュアルダマシン法が使われている。
このような多層配線構造においては、素子の微細化および集積密度の向上に伴って顕著に現れる配線間の寄生容量による信号遅延を最小し、また消費電力を低減すべく、前記の低抵抗Cu配線層の使用に合わせて、低誘電率層間絶縁膜(いわゆるlow-K層間絶縁膜)の使用が必須であり、層間絶縁膜として、SiOC膜(炭素ドープシリコン酸化膜)などの低誘電率材料が一般的に使用されている。これら従来層間絶縁膜として使われている低誘電率材料は、もっとも誘電率が低いもので、2.8〜2.9程度の比誘電率を有している。
図1(A)〜図2(D)は、従来の典型的なダマシン法による配線層の形成工程を示す図である。
図1(A)を参照するに、シリコン基板(図示せず)上に形成されたSiO2膜111上にはSiCなどのバリア膜112を介して低誘電率SiOC層間絶縁膜113が形成され、図1(B)の工程において前記層間絶縁膜113中に配線溝やビアホールなどの凹部113A,113Bが形成される。
さらに図2(C)の工程において前記図1(B)の構造上に前記凹部底面および側壁面を覆うようにバリアメタル膜114を形成し、図2(D)の工程において前記凹部113A,113BをCu膜で充填した後(図示せず)、前記層間絶縁膜113上の余分なCu膜および前記層間絶縁膜上面のバリアメタル膜114をCMP法で研磨・除去し、図2(D)に示すように前記凹部113A,113BがCu配線パターンあるいはCuプラグなどの導電パターン115A,115Bで充填された構造が得られる。
特開2002−75983号公報 特開2003−133305号公報 特開平8−46047号公報 特開平11−31683号公報 特開2000−294550号公報 特開2002−203810号公報 Li, C.Y., et al., ADMETA 2003, Asian Section, pp.20 - 21
ところで、このような低誘電率材料は一般に低密度材料でもあり、特にダマシン法あるいはデュアルダマシン法によりCu配線パターンあるいはCuコンタクトプラグを形成する場合には、Cu原子の低密度層間絶縁膜中への拡散を抑制するために、配線溝あるいはコンタクトホールの側壁面に、図2(C)に示したように、典型的にはTaやTi,あるいはTaNやTiNなどの導電性窒化物よりなるバリアメタル膜114を形成することが一般的に行われている。
一方、半導体装置の微細化の進行に伴って層間絶縁膜の比誘電率をさらに低減させ、比誘電率が2.5以下のいわゆるポーラス膜を使う場合には、このようなバリアメタル膜を形成していても、バリアメタル膜あるいは配線層中の金属原子の層間絶縁膜中への拡散を抑制することが困難になることが知られている。例えば非特許文献1を参照。
すなわち、比誘電率が2.5以下の低誘電率膜を前記層間絶縁膜13に使った場合、層間絶縁膜13の表面、例えば前記凹部13A,13Bの表面不規則性が増大し、バリアメタル膜14のカバレッジが微視的に見た場合に不良になり、その結果、図3に示すように、前記導電パターン15,15BからCu原子が前記層間絶縁膜13中に拡散してしまう問題点が生じる。
また、図2(C)の工程においてバリア膜14を従来のスパッタリング法のかわりにステップカバレッジの良好なCVD法やALD法で形成することもできるが、このような場合には、前記バリア膜14のステップカバレッジは確かに改善されるものの、バリア膜堆積時に原料ガスが層間絶縁膜13中に侵入し、バリア膜を構成する金属原子が前記層間絶縁膜13中に拡散してしまう問題が生じてしまう。このようにバリア膜114を構成するTaやTiなどの金属元素がSiOC層間絶縁膜113中に拡散すると、層間絶縁膜113の比誘電率が増大してしまう。
このような金属原子の拡散を抑制するために前記非特許文献1は、前記凹部13A,13Bの表面にSiCやSiCNなどのライナー膜を形成する技術を提案している。
しかし、凹部13A,13Bの表面にこのようなライナー膜を形成した場合、配線パターンやビアプラグを形成する前記導電パターンのサイズ(クリティカルディメンジョン)が変化してしまい、所望の設計ルールでの半導体装置の製造が困難になってしまう。また、このようなライナー膜を形成する場合、CVD法によりSiC膜あるいはSiCN膜を形成することが行われるが、ポーラス状であるためステップカバレッジが不十分であり、金属元素の層間絶縁膜中への拡散が充分に抑制できない可能性がある。
そこで、本発明は上記の課題を解決した、新規で有用な表面処理方法を提供することを概括的課題とする。
本発明のより具体的な課題は、比誘電率が2.5以下のSiOC層間絶縁膜において、前記SiOC層間絶縁膜中に形成された凹部表面における金属拡散を、層間絶縁膜の比誘電率を増大させることなく、効果的に抑制できる表面処理方法を提供することにある。
本発明は上記の課題を、
請求項1に記載したように、
炭素ドープシリコン酸化膜表面に凹部を形成する工程と、
前記凹部の表面部分の密度を増大させる工程と
を含むことを特徴とする表面処理方法により、または
請求項2に記載したように、
前記炭素ドープシリコン酸化膜はポーラス膜であることを特徴とする請求項1記載の表面処理方法により、または
請求項3に記載したように、
前記ポーラス膜は、2.5以下の比誘電率を有することを特徴とする請求項2記載の表面処理方法により、または
請求項4に記載したように、
前記表面部分は、前記炭素ドープシリコン酸化膜のうち、前記凹部の表面から測った距離が約50nm以内の領域であることを特徴とする請求項1〜3のうち、いずれか一項記載の表面処理方法により、または
請求項5に記載したように、
前記密度を増大させる工程は、前記前記炭素ドープシリコン酸化膜表面に非酸化性ガスのプラズマを照射する工程を含むことを特徴とする請求項1〜4のうち、いずれか一項記載の表面処理方法により、または
請求項6に記載したように、
前記非酸化性ガスは、水素原子と窒素原子を含むガスであることを特徴とする請求項5記載の表面処理方法により、または
請求項7に記載したように、
前記水素原子と窒素原子を含むガスは、水素ガス、窒素ガス、アンモニアガス、ヒドラ人系ガスを少なくとも一つ含むガスであることを特徴とする請求項6記載の表面処理方法により、または
請求項8に記載したように、
前記非酸化性ガスは、還元ガスを含むガスであることを特徴とする請求項5〜7のうち、いずれか一項記載の表面処理方法により、または
請求項9に記載したように、
前記窒素ガスに対する前記還元ガスの流量比は1以下であることを特徴とする請求項8記載の表面処理方法により、または
請求項10に記載したように、
前記プラズマを照射する工程は、プラズマ処理装置に窒素ガスと水素ガスとを、希ガスと共に供給し、プラズマを励起する工程を含むことを特徴とする請求項5〜9のうち、いずれか一項記載の表面処理方法により、または
請求項11に記載したように、
前記プラズマを励起する工程は、前記窒素ガスと前記水素ガスとを3:1の流量比で供給することにより実行されることを特徴とする請求項10記載の表面処理方法により、または
請求項12に記載したように、
前記プラズマは、容量平行平板型プラズマ発生装置、誘導結合型プラズマ発生装置およびラジアルラインスロットアンテナマイクロ波プラズマ発生装置のいずれかを使って発生されることを特徴とする請求項5〜11のうち、いずれか一項記載の表面処理方法により、解決する。
本発明によれば、凹部を形成された炭素ドープシリコン酸化膜において、前記凹部表面部分の密度を局所的に増大させることにより、膜組成を変化させることなく、また膜全体の比誘電率を実質的に変化させることなく、前記凹部表面に形成された導電膜からの金属原子の層間絶縁膜中への拡散を抑制することが可能になる。
[第1実施例]
図4は、本発明で使われるプラズマ処理装置1の構成を示す。
図4を参照するに、前記プラズマ処理装置1は、電極板が上下平行に対向し、一方にプラズマ形成用電源が接続された容量結合型平行平板プラズマ処理装置として構成されている。
前記プラズマ処理装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。前記チャンバー2内の底部にはセラミックなどの絶縁板3を介して、被処理体、例えば半導体ウエハ(以下「ウエハ」という)Wを載置するための略円柱状のサセプタ支持台4が設けられており、さらにこのサセプタ支持台4の上には、下部電極を構成するサセプタ5が設けられている。このサセプタ5にはハイパスフィルター(HPF)6が接続されている。
前記サセプタ支持台4の内部には、冷媒室7が設けられており、この冷媒室7には、例えば液体窒素などの冷媒が冷媒導入管8を介して導入されて循環し、その冷熱が前記サセプタ5を介して前記ウエハWに対して伝熱され、これによりウエハWの処理面が所望の温度に制御される。
前記サセプタ5は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在されており、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、例えばクーロン力によってウエハWを静電吸着する。
前記絶縁板3、サセプタ支持台4、サセプタ5、さらには前記静電チャック11には、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5の冷熱がウエハWに伝達されウエハWが所定の温度に維持されるようになっている。
前記サセプタ5の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15はシリコンなどの導電性材料からなっており、このためエッチングの均一性を向上させる。
前記サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ5との対向面を構成し、多数の吐出孔23を有する、例えばシリコン、SiCまたはアモルファスカーボンからなる電極板24と、この電極24を支持する導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる電極支持体25とによって構成されている。なお、サセプタ5と上部電極21とは、例えば10〜60mm程度離間している。また、電極板24として、上記材料の中でもスカベンジングが可能なシリコンを用いることが好ましい。
前記上部電極21における電極支持体25の中央にはガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28、並びにマスフローコントローラ29を介して、処理ガス供給源30が接続されている。処理ガス供給源30から、プラズマ処理、例えばエッチングのための処理ガスが供給される。
前記チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁にはゲートバルブ32が設けられており、このゲートバルブ32を開にした状態でウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
前記上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が介在されている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、13.3〜150MHzの範囲の周波数を有しており、このように高い周波数を印加することによりチャンバー2内に好ましい解離状態でかつ高密度のプラズマを形成することができ、従来より低圧条件下のプラズマ処理が可能となる。この第1の高周波電源40の周波数は、13.3〜80MHzが好ましく、典型的には図示した13.3MHzまたはその近傍の条件が採用される。
下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が介在されている。この第2の高周波電源50は1〜4MHzの範囲の周波数を有しており、このような範囲の周波数を印加することにより、被処理体であるウエハWに対し、組成変化を生じることなく、またイオンスパッタなど物理的なダメージを与えることなく適切なイオンおよびラジカル処理を与えることができる。特にラジカル処理を行うのが好ましい。第2の高周波電源50の周波数は1〜3MHzの範囲が好ましく、典型的には図示した2MHzまたはその近傍の条件が採用される。
図5(A)〜図7(E)は、図4のプラズマ処理装置を使って行われる、本発明の第1実施例による表面処理方法を示す。
図5(A)を参照するに、シリコン基板(図示せず)上に形成されたSiO2膜71上にはSiCなどのバリア膜72を介して膜密度が1.2g/cm3程度で比誘電率が2.5の低誘電率SiOC膜73(いわゆるポーラスSiO膜)が、例えばプラズマCVD法により形成されており、図5(B)の工程においてC48やSF6ガスでプラズマ生成し、前記SiOC膜73をエッチングすることにより、前記SiOC膜73中に配線溝やビアホールなどの凹部73A,73Bが形成される。
次に図6(C)の工程において図5(B)の構造を前記図4のプラズマ処理装置1のチャンバー2中に導入し、さらに前記チャンバー2中に前記処理ガス供給源30より窒素ガスと水素ガスとを例えば3:1の流量比で供給し(N2:H2=3:1)、10〜100mTorrの圧力下、0℃〜室温の基板温度において、前記高周波源より前記上部電極21に周波数が13.56MHzの高周波を500Wの電力で供給することにより、前記チャンバー2中、前記上部電極21と、前記下部電極5上に保持された被処理基板Wとの間の空間に、プラズマを発生させる。
同時に前記被処理基板Wには前記下部電極5を介して、前記第2の高周波源50から周波数が2MHzの高周波が印加され、その結果、図5(B)の構造を担持した前記被処理基板Wの表面にはプラズマが作用する。
図6(C)のプラズマ処理の結果、前記SiOC膜73に形成された凹部73A,73Bの厚さが0.05μm以下の表面部分に、局所的に密度が増大した変成領域73aが形成される。この変性領域73aの厚さは、前記低誘電率膜73全体の比誘電率が増加しない程度にとどめるのが好ましい。
さらに図7(D)の工程において前記図6(C)の構造上に前記凹部底面および側壁面を覆うようにTaよりなるバリアメタル膜74をCVD法あるいはALD法により形成し、さらにCuシード層(図示せず)をPVD法あるいはCVD法により形成した後、図7(E)の工程において、前記Cuシード層で覆われた凹部73A,73Bを、例えばめっき法によりCu膜を形成することで充填し(図示せず)、この後、前記SiOC膜73上の余分なCu膜および前記SiOC膜73上面のバリアメタル膜74をCMP法で研磨・除去し、図7(E)に示すように前記凹部73A,73BがCu配線パターンあるいはCuプラグなどの導電パターン75A,75Bで充填された構造が得られる。ここで前記バリアメタル膜74としては、TaNやWNなどの導電性窒化膜が使われる。
本発明においては、図6(C)のプラズマ処理工程による変成領域73aの形成の結果、前記バリアメタル膜74の形成時あるいは導電パターン75A,75Bの形成時に、これらの形成に使われるCVD原料ガスがSiOC膜73中に侵入することがなく、バリアメタル膜74あるいは導電パターン75A,75Bから金属原子が前記SiOC膜73中に拡散することがなく、したがってかかる金属原子の拡散による比誘電率の増大が効果的に回避される。
図8は、図7(E)の構造に対応した、実際の構造の断面TEM写真を示す図である。
図8を参照するに、Cuパターン75とTaバリアメタル膜74を積層した導電パターンが形成された凹部の表面部分には、前記凹部から約0.05μm以下の領域に、やや暗く見える密度増大部が形成されているのがわかる。
図9は、図8の試料について、図7(E)に示した点1および点2におけるEDX(energy-dispersion X-ray)分析の結果を示す。このEDX分析では、それぞれの点から放射されるSiの特性X線の相対強度およびSi,O,Cの組成比を求めている。このうち前記特性X線強度は前記SiOC膜73の、当該分析点における密度に対応している。前記分析点1は先に説明した変成領域73a中に含まれているのに対し、分析点2は前記変成領域73aの外側に位置している。
図9を参照するに、分析点2においては前記SiOC膜73が比誘電率2.5の低誘電率膜であることを反映して、前記表面部分に対応する分析点1においては、Si特性X線強度が前記分析点2におけるよりも40%程度増大しており、分析点1、したがって図8において前記凹部に沿ってやや暗く見えている表面部分において、前記SiOC膜73の密度が局所的に増大していることがわかる。
このEDX分析では、分析点1と分析点2でCの組成比の変動は誤差範囲(10%)以内であり、したがって、前記SiOC膜73では、分析点1と分析点2とで実質的な組成差は生じていないものと考えられる。
すなわち、本実施例においては低誘電率SiOC膜73の組成を実質的に変化させることなく、前記凹部73A,73Bの表面部分に密度の増大した変成領域73aを局所的に形成することが可能となる。
なお本発明の発明者は、図6(C)のプラズマ処理工程を、プラズマ処理装置1に窒素ガスと水素ガスを供給する代わりに酸素ガスを供給して行う実験をも行ったが、図6(C)の工程において酸素ガスを使った場合には、凹部73A,73Bの表面が非常に不規則になり、バリアメタル膜74からのSiOC膜73中への金属原子の拡散を抑制することはできなかった。これは酸素ガス供給に伴い形成される酸素ラジカルの作用により、SiOC膜73からCが脱離した結果によるものと考えられる。
このことから、図6(C)の工程において、窒素原子と水素原子を含むガスとして窒素ガスと水素ガスの混合ガス、あるいは少なくとも非酸化性の還元ガスを使うことが重要であると思われる。このようなガスとしては、例えば、アンモニアガスや、モノメチルヒドラジンなどのヒドラジン系ガスを挙げることができる。これらのガスは、窒素ガスおよび水素ガスと混合して用いても、同様の効果を奏する。
図10は、このようにして得られた前記図7(E)に対応する図8の試料について求めた、線間容量値の測定結果を示す。ただし図10中には、図6(C)のプラズマ処理工程を窒素ガスと水素ガスを供給しながら行った場合(○で示す)を示している。
図10を参照するに、横軸はF(ファラッド)であらわした線間容量値を、縦軸は累積度数を示しているが、プラズマ処理工程を窒素ガスと水素ガスを供給しながら行った場合、線間容量値はほぼ全ての素子で5×10-12Fと、ほぼ同じ結果であった。すなわち、このような水素原子と窒素原子を含むガスでプラズマ処理を行った場合、前記凹部73A,73B表面部分において局所的な密度増加に伴う比誘電率の局所的な増加があっても、膜73全体としては、多層配線構造の電気特性を劣化させるような比誘電率の増大は生じないことがわかる。
本発明においては、図6(C)のプラズマ処理工程において平行平板型のプラズマ処理装置を使ったが、同様な効果はSPA(slot plate antenna)型プラズマ処理装置あるいはICP(誘導結合型)プラズマ処理装置を使うことによっても得られる。
図11は、SPA型プラズマ処理装置60の概略的構成を示す。
図11を参照するに、マイクロ波プラズマ基板処理装置60は被処理基Wを保持する基板保持台62が形成された処理容器61を有し、処理容器61は排気ポート61Aにおいて排気される。
前記処理容器61上には前記基板保持台62上の被処理基板Wに対応して開口部が形成されており、前記開口部は、アルミナ等の低損失セラミック及び石英の誘電体よりなるカバープレート63により気密に塞がれている。さらに前記処理容器61には、前記カバープレート13の下において処理ガスを導入するためのガス導入路64が形成されている。
前記カバープレート63はマイクロ波窓を形成し、前記カバープレート63の外側には、ラジアルラインスロットアンテナあるいはホーンアンテナ等のマイクロ波アンテナ65が形成されている。
動作時には、前記処理容器61内部の処理空間は前記排気ポート61Aを介して排気することにより所定の処理圧に設定され、前記処理ガス導入路64からアルゴンやKr等の不活性ガスと共に酸化ガスや窒化ガスが導入される。
図12は、前記ラジアルラインスロットアンテナ65の開口面の構成を示す図である。
図11,12を参照するに、前記ラジアルラインスロットアンテナ65は同軸導波管などを介して外部のマイクロ波原に接続された平坦なディスク状のアンテナ本体65Aを含み、前記アンテナ本体65Aの開口部には、図13に示す多数のスロット65aおよびこれに直交する多数のスロット65bを形成された導体(Cu,Ti金属材などの)からなる放射板65Cが設けられている。前記アンテナ本体65Aと前記放射板65Cとの間には、厚さが一定の誘電体板よりなる遅相板65Bが挿入されている。
図11のプラズマ処理装置60では、前記アンテナ65から周波数が数GHzのマイクロ波を導入することにより、前記処理容器61中において被処理基板Wの表面に高密度マイクロ波プラズマが励起される。プラズマをマイクロ波により励起することにより、図11の基板処理装置60ではプラズマの電子温度が低く、被処理基板Wや処理容器61内壁の損傷が回避できる。また、形成されたラジカルは被処理基板Wの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合が抑制され、効率的で非常に一様なプラズマ基板処理が、低温において可能になる。
すなわち本発明においては、図11,12のプラズマ処理装置60を図4のプラズマ処理装置1の代わりに使うことが可能である。
SPA型プラズマ処理装置については、例えば特許文献5を参照。またICP型プラズマ処理装置については、特許文献6を参照。

[第2実施例]
図13(A)〜図14(H)は、本発明の第2実施例による多層配線構造の形成工程を示す。
図13(A)を参照するに、MOSトランジスタ等、図示しない半導体素子が形成されたシリコン基板210は、CVD−SiOなどの層間絶縁膜211により覆われており、前記層間絶縁膜211上には配線パターン212Aが形成されている。前記配線パターン212Aは、前記層間絶縁膜211上に形成された次の層間絶縁膜212B中に埋め込まれており、前記配線パターン212A及び層間絶縁膜212Bよりなる配線層212は、SiC等よりなるエッチングストッパ膜223により覆われている。
前記エッチングストッパ膜223は、さらに比誘電率が2.5以下のポーラス膜よりなる低誘電率層間絶縁膜214に覆われ、前記ポーラス層間絶縁膜214上には、SiC等よりなる、さらに別のエッチングストッパ膜225が形成されている。
さらに前記エッチングストッパ膜225上には、比誘電率が2.5以下のポーラス膜よりなる次の低誘電率層間絶縁膜226が形成され、、前記ポーラス層間絶縁膜226上には、SiC等よりなる、さらに別のエッチングストッパ膜227が形成されている。
図13(A)の工程では、前記エッチングストッパ膜227上に、さらに形成しようとしている多層配線構造中のビアホールに対応する領域を露出するレジスト開口部218Aを有するレジストパターン218が形成されている。
次に図13(B)の工程において、前記レジストパターン218をマスクに、前記SiC膜227をドライエッチングし、前記SiC膜227中に前記レジスト開口部218Aに対応した開口部を形成する。さらに、前記レジストパターン218を除去し、前記SiC膜227の下にあるポーラス膜よりなる層間絶縁膜226をドライエッチングし、前記レジスト開口部218Aに対応した開口部226Aを形成する。
次に図13(C)の工程において、図13(B)の構造上にレジスト膜219を新たに塗布し、その後、図13(D)の工程において、前記レジスト膜219をフォトリソグラフィー工程によりパターニングし、前記多層配線構造中に形成したい配線溝に対応したレジスト開口部219Aを形成する。前記レジスト開口部219Aを形成した結果、前記SiC膜227及び前記ポーラス層間絶縁膜226中に形成された開口部226Aが露出する。また、前記開口部226Aの底において、前記SiC膜225が露出する。
続いて、図13(E)の工程において前記レジスト膜219をマスクに、前記レジスト開口部219Aにおいて露出された前記SiC膜227をドライエッチングして除去する。かかるドライエッチングを行うことにより、前記開口部226Aの底部において露出されたSiC膜25も同時に除去され、前記ポーラス層間絶縁膜224が露出される。
さらに、図13(E)の工程では、このようにして得られた構造に対してドライエッチングを行い、前記ポーラス層間絶縁膜226中に、前記レジスト開口部219Aに対応した、すなわち形成したい配線溝に対応した開口部226Bを形成する。但し、前記開口部226Bは前記開口部226Aを含むように形成される。前記開口部226Bの形成と同時に、前記ポーラス層間絶縁膜224中には、前記開口部226Aに対応した、すなわち形成したいコンタクトホールに対応した開口部224Aが形成される。
さらに、図14(F)の工程において、前記層間絶縁膜226上のSiC膜227、前記開口部226Bにおいて露出しているSiC膜225、さらに前記開口部224Aにおいて露出しているSiC膜223が、ドライエッチングにより除去される。
本実施例では図14(F)の工程に引き続き、図14(G)の工程において前記図14(F)の構造を図1の容量結合平行平板型プラズマ処理装置1あるいは図11のSPA型プラズマ処理装置60、あるいは図示は省略するが公知の誘導結合型プラズマ処理装置などのプラズマ処理装置中に導入し、露出されたポーラス層間絶縁膜224,226の表面を窒素原子と水素原子を含むプラズマにより処理し、前記膜224,226の表面に、先に図6(C)で説明した変性領域73aと同様な変性領域Mを形成する。
次に図14(H)の工程において、図14(H)の構造上にPVD法あるいはCVD法により、TaやTaNあるいはWNなどの導電性窒化膜をバリアメタル膜220Aとして堆積し、さらに図示は省略するがPCD法あるいはCVD法により前記バリアメタル膜220A上に薄いCuシード層を形成する。さらに前記Cuシード層上に、Cu層を例えば電解めっき法により堆積し、層間絶縁膜226上の余計なCu層およびバリアメタル膜220Aを化学機械研磨法により除去することにより、図14(H)に示す、前記配線溝およびビアホールをCuパターン220が充填した構造が得られる。
本実施例においても、図14(H)のバリアメタル膜220Aを形成する際に、前記多孔質層間絶縁膜224および226の表面に局所的に緻密な変性領域Mが形成されているため、バリアメタル膜220Aを構成する金属元素が層間絶縁膜中に侵入するのが抑制される。またその際、前記変性領域Mは多層配線構造全体の比誘電率に影響を与えることはなく、かかる多層配線構造を有する半導体装置は高速で動作することができる。
(A),(B)は、従来のダマシン法による多層配線構造の形成工程を示す図(その1)である。 (C),(D)は、従来のダマシン法による多層配線構造の形成工程を示す図(その2)である。 従来の問題点を説明する図である。 本発明で使われるプラズマ処理装置の構成を示す図である。 (A),(B)は、本発明の第1実施例による多層配線構造の形成工程を示す図(その1)である。 (C)は、本発明の第1実施例による多層配線構造の形成工程を示す図(その2)である。 (D),(E)は、本発明の第1実施例による多層配線構造の形成工程を示す図(その3)である。 本発明により形成された多層配線構造の試料を示す図である。 プラズマ処理に伴う層間絶縁膜の局所的な密度変化を示す図である。 図8の試料について求めた線間容量特性を示す図である。 SPA型プラズマ処理装置の構成を示す図である。 SPA型プラズマ処理装置の構成を示す別の図である。 (A)〜(E)は、デュアルダマシン法を使った本発明の第2実施例による多層配線構造の形成工程を示す図(その1)である。 (F)〜(H)は、デュアルダマシン法を使った本発明の第2実施例による多層配線構造の形成工程を示す図(その2)である。
符号の説明
71 SiO2
72,223,225,227 SiCバリア膜
73 SiOC層間絶縁膜
73A,73B 凹部
73a,M 変成領域
74 バリアメタル膜
75A,75B Cu膜
210 基板
211 層間絶縁膜
212 配線層
212A 配線パターン
220 Cuパターン
220A バリアメタル膜
224,226 多孔質低誘電率層間絶縁膜
224A ビアホール
226B 配線溝

Claims (12)

  1. 炭素ドープシリコン酸化膜表面に凹部を形成する工程と、
    前記凹部の表面部分の密度を増大させる工程と
    を含むことを特徴とする表面処理方法。
  2. 前記炭素ドープシリコン酸化膜はポーラス膜であることを特徴とする請求項1記載の表面処理方法。
  3. 前記ポーラス膜は、2.5以下の比誘電率を有することを特徴とする請求項2記載の表面処理方法。
  4. 前記表面部分は、前記炭素ドープシリコン酸化膜のうち、前記凹部の表面から測った距離が約50nm以内の領域であることを特徴とする請求項1〜3のうち、いずれか一項記載の表面処理方法。
  5. 前記密度を増大させる工程は、前記前記炭素ドープシリコン酸化膜表面に非酸化性ガスのプラズマを照射する工程を含むことを特徴とする請求項1〜4のうち、いずれか一項記載の表面処理方法。
  6. 前記非酸化性ガスは、水素原子と窒素原子を含むガスであることを特徴とする請求項5記載の表面処理方法。
  7. 前記水素原子と窒素原子を含むガスは、水素ガス、窒素ガス、アンモニアガス、ヒドラ人系ガスを少なくとも一つ含むガスであることを特徴とする請求項6記載の表面処理方法。
  8. 前記非酸化性ガスは、還元ガスを含むガスであることを特徴とする請求項5〜7のうち、いずれか一項記載の表面処理方法。
  9. 前記窒素ガスに対する前記還元ガスの流量比は1以下であることを特徴とする請求項8記載の表面処理方法。
  10. 前記プラズマを照射する工程は、プラズマ処理装置に窒素ガスと水素ガスとを、希ガスと共に供給し、プラズマを励起する工程を含むことを特徴とする請求項5〜9のうち、いずれか一項記載の表面処理方法。
  11. 前記プラズマを励起する工程は、前記窒素ガスと前記水素ガスとを3:1の流量比で供給することにより実行されることを特徴とする請求項10記載の表面処理方法。
  12. 前記プラズマは、容量平行平板型プラズマ発生装置、誘導結合型プラズマ発生装置およびラジアルラインスロットアンテナマイクロ波プラズマ発生装置のいずれかを使って発生されることを特徴とする請求項5〜11のうち、いずれか一項記載の表面処理方法。
JP2004025848A 2004-02-02 2004-02-02 表面処理方法 Pending JP2005217373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004025848A JP2005217373A (ja) 2004-02-02 2004-02-02 表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004025848A JP2005217373A (ja) 2004-02-02 2004-02-02 表面処理方法

Publications (1)

Publication Number Publication Date
JP2005217373A true JP2005217373A (ja) 2005-08-11

Family

ID=34908101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004025848A Pending JP2005217373A (ja) 2004-02-02 2004-02-02 表面処理方法

Country Status (1)

Country Link
JP (1) JP2005217373A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103850A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置の製造方法
WO2014014907A1 (en) * 2012-07-16 2014-01-23 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103850A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置の製造方法
WO2014014907A1 (en) * 2012-07-16 2014-01-23 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
US7807579B2 (en) Hydrogen ashing enhanced with water vapor and diluent gas
US8383519B2 (en) Etching method and recording medium
JP2024102093A (ja) 間隙充填堆積プロセス
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR101739613B1 (ko) Cu 배선의 형성 방법
JP4413556B2 (ja) 成膜方法、半導体装置の製造方法
TWI710654B (zh) Cu配線之製造方法
JP2008262996A (ja) 半導体装置の製造方法及び半導体装置
US20050079725A1 (en) Selective oxygen-free etching process for barrier materials
KR20140020203A (ko) Cu 배선의 형성 방법 및 기억매체
JP2002009058A (ja) エッチング方法
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
TW200805498A (en) Semiconductor device and manufacturing method therefor
US20050199586A1 (en) Resist removal method and semiconductor device manufactured by using the same
JP2006073612A (ja) レジスト除去方法
JP2005217373A (ja) 表面処理方法
JP2015115531A (ja) 半導体装置の製造方法
WO2013125647A1 (ja) 半導体装置の製造方法及び半導体装置
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
KR20190015132A (ko) 피처리체를 처리하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070112

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A521 Written amendment

Effective date: 20090413

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602