JP4754374B2 - プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents
プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Download PDFInfo
- Publication number
- JP4754374B2 JP4754374B2 JP2006072826A JP2006072826A JP4754374B2 JP 4754374 B2 JP4754374 B2 JP 4754374B2 JP 2006072826 A JP2006072826 A JP 2006072826A JP 2006072826 A JP2006072826 A JP 2006072826A JP 4754374 B2 JP4754374 B2 JP 4754374B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- interlayer insulating
- insulating film
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001020 plasma etching Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 32
- 238000005530 etching Methods 0.000 claims description 105
- 239000011229 interlayer Substances 0.000 claims description 34
- 238000012545 processing Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 71
- 235000012431 wafers Nutrition 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、基板または基板上に形成された層間絶縁膜等の膜にトレンチを形成するためのプラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体に関する。
半導体デバイスにおいては、微細化による配線間隔の減少が、配線間に大きな容量を発生させ、信号の伝播速度を低下させることにより動作速度の遅延を招く。この問題を解決するため、近時、層間絶縁膜として比誘電率の低い絶縁材料（Ｌｏｗ−ｋ材料）が用いられ、配線材料として、低抵抗かつ高いエレクトロマイグレーション耐性を有する銅（Ｃｕ）が注目されており、銅の溝配線や接続孔の形成には、デュアルダマシン法が多用されている。
デュアルダマシン法により銅の多層配線を形成する場合には、下層の銅配線上にエッチングストップ膜を成膜し、その上に層間絶縁膜としてＬｏｗ−ｋ膜を形成し、その上にメタルハードマスク層、反射防止膜（ＢＡＲＣ）、フォトレジスト膜を成膜した後、Ｌｏｗ−ｋ膜をエッチングしてビアを形成し、次いでトレンチのエッチングを行った後、エッチングストップ膜をエッチングしてビアを貫通させ、その後Ｃｕの埋め込み配線層を形成している。
一方、近時、パワーＭＯＳＦＥＴを集積化したパワーＩＣにおいて、高集積化を図るため、シリコン基板（半導体ウエハ）にトレンチを形成し、そのトレンチ内に拡張ドレイン領域を配置したトレンチ横型パワーＭＯＳＦＥＴが提案されている。このトレンチ横型パワーＭＯＳＦＥＴは、耐圧に必要な拡張ドレイン領域をトレンチの深さで制御摺ることができるため、従来のシリコン基板表面に拡張ドレイン領域が配置されたパワーＭＯＳＦＥＴよりも単位面積当たりのオン抵抗を小さくすることができるという利点がある。
上記Ｌｏｗ−ｋ膜に形成されるトレンチは配線の厚さに直接影響を与えるものであり、また、拡張ドレイン領域用にシリコン基板に形成されるトレンチは耐圧に直接影響を及ぼすものであるため、いずれもエッチングの均一性が極めて重要である。しかしながら、これらのトレンチを形成する際には、異種の膜でエッチングを停止させることができないため、エッチング深さにばらつきが生じやすく、トレンチをエッチングする際の半導体ウエハ面内でのエッチングレートの均一化制御が重要となる。
従来、プラズマエッチングは、容量結合型平行平板プラズマエッチング装置が主流である。容量結合型平行平板プラズマエッチング装置は、チャンバ内に一対の平行平板電極（上部および下部電極）を配置し、処理ガスをチャンバ内に導入するとともに、電極の一方に高周波を印加して電極間に高周波電界を形成し、この高周波電界により処理ガスのプラズマを形成して半導体ウエハの所定の層に対してプラズマエッチングを施す。
具体的には、上部電極にプラズマ形成用の高周波を印加してプラズマを形成し、下部電極にイオン引き込み用の高周波を印加することにより、適切なプラズマ状態を形成するプラズマエッチング装置が知られている（例えば特許文献１）。
このような容量結合型平行平板プラズマエッチング装置によりＣＦ４のような負性ガスを用いてエッチングする際には、通常、半導体ウエハの中央部のプラズマ密度が低下する傾向にあり、中央部においてエッチングレートが低下する傾向にある。このため、チャンバ内の圧力や高周波電源からの印加パワー等のパラメータを制御することによりエッチングレート制御してエッチングの面内均一性を図っている。
しかしながら、既存のパラメータによりエッチングの均一性を制御する場合、中心部のエッチングレートを低下させることができたとしても、他の部分のエッチングレートも同時に変化するため、Ｗ型やＭ型のエッチングレート分布となってしまい、トレンチエッチングで要求されている程度のエッチングの均一性を得ることが困難である。また、トレンチのエッチングに際し、より低パワーのエッチングが指向されているが、低パワープロセスにおいてはこのような既存のパラメータ制御でエッチングレートの制御自体が困難である。
特開２０００−１７３９９３号公報
本発明はかかる事情に鑑みてなされたものであって、高周波パワーに拘わらず、基板に直接または基板上に形成された膜に対して面内均一性良くトレンチのエッチングを行うことができるプラズマエッチング方法を提供することを目的とする。
また、このようなプラズマエッチング方法を実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。
また、このようなプラズマエッチング方法を実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。
上記課題を解決するため、本発明は、基板上に形成されたＳｉＣＯ系のＬｏｗ−ｋ膜である層間絶縁膜にトレンチおよびビアを一括形成するためのプラズマエッチング方法であって、前記層間絶縁膜上にトレンチエッチング用のメタルハードマスク層を形成し、前記メタルハードマスク層が形成された前記層間絶縁膜上にパーシャルビアエッチング用のエッチングマスクを形成し、前記層間絶縁膜の途中までエッチングして前記層間絶縁膜にパーシャルビアを形成し、前記エッチングマスクを除去する工程と、上部電極および下部電極が上下に対向して設けられた処理容器内に、前記パーシャルビアが形成された層間絶縁膜を持つ基板を収容し、この基板を、上面にシリコンからなる導電性のフォーカスリングが配置されている下部電極上に配置させる工程と、前記処理容器内にエッチングのためのフロロカーボンガスを導入する工程と、前記上部電極に高周波電力を印加してプラズマを生成する工程と、前記上部電極に、−４００〜−１５００Ｖの範囲の負の直流電圧を印加し、前記下部電極にイオン引き込み用の高周波電力を印加して、前記パーシャルビアが形成された層間絶縁膜にトレンチおよびビアを一括形成する工程とを有することを特徴とするプラズマエッチング方法を提供する。
この場合に、さらに、テスト用の被処理体について、予め、所望のエッチングの面内均一性が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加する工程を実施するようにしてもよい。
本発明はまた、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、上記プラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体を提供する。
本発明によれば、基板または基板上に形成された層間絶縁膜等の膜にトレンチを形成する際に、第１電極および第２電極のいずれかに高周波電力を印加してプラズマを生成するとともに、いずれかの電極に直流電圧を印加するので、直流電圧によってもプラズマが形成され、これによりプラズマ密度を高めてエッチングレートを上昇させる機能が発揮される。この場合に、高周波パワーに拘わらず、プラズマ拡散のために、比較的中心部のプラズマ密度を上昇させることができ、エッチングガスが負性ガスの場合にプラズマ密度が低くなりやすい中心部のエッチングレートを上昇させて均一なエッチングが行えるようにすることができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図１は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
図１は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている（ＭＦＣの代わりにＦＣＮでもよい）。そして、処理ガス供給源６６から、エッチングのための処理ガスがガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極３４には、整合器４６および給電棒４４を介して、第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、１０ＭＨｚ以上の周波数、例えば６０ＭＨｚの高周波電力を出力する。整合器４６は、第１の高周波電源４８の内部（または出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されている時に第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。整合器４６の出力端子は給電棒４４の上端に接続されている。
一方、上記上部電極３４には、第１の高周波電源４８の他、可変直流電源５０が電気的に接続されている。可変直流電源５０はバイポーラ電源であってもよい。具体的には、この可変直流電源５０は、上記整合器４６および給電棒４４を介して上部電極３４に接続されており、オン・オフスイッチ５２により給電のオン・オフが可能となっている。可変直流電源５０の極性および電流・電圧ならびにオン・オフスイッチ５２のオン・オフはコントローラ５１により制御されるようになっている。
整合器４６は、図２に示すように、第１の高周波電源４８の給電ライン４９から分岐して設けられた第１の可変コンデンサ５４と、給電ライン４９のその分岐点の下流側に設けられた第２の可変コンデンサ５６を有しており、これらにより上記機能を発揮する。また、整合器４６には、直流電圧電流（以下、単に直流電圧という）が上部電極３４に有効に供給可能なように、第１の高周波電源４８からの高周波（例えば６０ＭＨｚ）および後述する第２の高周波電源からの高周波（例えば２ＭＨｚ）をトラップするフィルタ５８が設けられている。すなわち、可変直流電源５０からの直流電流がフィルタ５８を介して給電ライン４９に接続される。このフィルタ５８はコイル５９とコンデンサ６０とで構成されており、これらにより第１の高周波電源４８からの高周波および後述する第２の高周波電源からの高周波がトラップされる。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられており、この円筒状接地導体１０ａの天壁部分は筒状の絶縁部材４４ａにより上部給電棒４４から電気的に絶縁されている。
下部電極であるサセプタ１６には、整合器８８を介して第２の高周波電源９０が電気的に接続されている。この第２の高周波電源９０から下部電極サセプタ１６に高周波電力が供給されることにより、半導体ウエハＷ側にイオンが引き込まれる。第２の高周波電源９０は、３００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、例えば２ＭＨｚの高周波電力を出力する。整合器８８は第２の高周波電源９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第２の高周波電源９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極３４には、第１の高周波電源４８からの高周波（例えば６０ＭＨｚ）は通さずに第２の高周波電源９０からの高周波（例えば２ＭＨｚ）をグランドへ通すためのローパスフィルタ（ＬＰＦ）９２が電気的に接続されている。このローパスフィルタ（ＬＰＦ）９２は、好適にはＬＲフィルタまたはＬＣフィルタで構成されるが、１本の導線だけでも第１の高周波電源４８からの高周波（６０ＭＨｚ）に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、下部電極であるサセプタ１６には、第１の高周波電源４８からの高周波（６０ＭＨｚ）をグランドに通すためのハイパスフィルタ（ＨＰＦ）９４が電気的に接続されている。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さ部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより異常放電防止効果を発揮する。
プラズマ処理装置の各構成部は、制御部（全体制御装置）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに、制御部９５には、プラズマ処理装置で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマ処理装置での所望の処理が行われる。
次に、このように構成されるプラズマエッチング装置により実施される、本発明の一実施形態に係るプラズマエッチング方法について説明する。
ここでは、被処理体である半導体ウエハＷとして、図３に示すように、Ｓｉ基板１０１の上に、銅配線層１０２、エッチングストップ膜１０３、層間絶縁膜１０４、トレンチエッチング用にパターニングされたメタルハードマスク層１０５、反射防止膜（ＢＡＲＣ）１０６、フォトレジスト膜１０７を順次形成し、フォトレジスト膜１０７をエッチングマスクとしてＢＡＲＣ１０６および層間絶縁膜１０４の途中までエッチングしてパーシャルビア１０８を形成したものを用いる。そして、図３の状態からフォトレジスト膜１０７およびＢＡＲＣ１０６をエッチング除去して図４の状態とし、メタルハードマスク層１０５をエッチングマスクとしてトレンチのエッチングを行う。すなわち、いわゆるデュアルダマシン手法によるビアおよびトレンチの一括形成を示している。
ここでは、被処理体である半導体ウエハＷとして、図３に示すように、Ｓｉ基板１０１の上に、銅配線層１０２、エッチングストップ膜１０３、層間絶縁膜１０４、トレンチエッチング用にパターニングされたメタルハードマスク層１０５、反射防止膜（ＢＡＲＣ）１０６、フォトレジスト膜１０７を順次形成し、フォトレジスト膜１０７をエッチングマスクとしてＢＡＲＣ１０６および層間絶縁膜１０４の途中までエッチングしてパーシャルビア１０８を形成したものを用いる。そして、図３の状態からフォトレジスト膜１０７およびＢＡＲＣ１０６をエッチング除去して図４の状態とし、メタルハードマスク層１０５をエッチングマスクとしてトレンチのエッチングを行う。すなわち、いわゆるデュアルダマシン手法によるビアおよびトレンチの一括形成を示している。
エッチングストップ膜１０３はＳｉＣＮ等のＳｉＣ系材料で構成され、その厚さは、２０〜１００ｎｍ程度である。また、本実施形態のトレンチエッチングの対象である層間絶縁膜１０４としては、ＳｉＣＯ系膜等のＬｏｗ−ｋ膜を適用することができる。もちろん、ＳｉＯ２等の従来から用いられている材料で構成することもできる。層間絶縁膜１０４の厚さは２５０〜３４０ｎｍ程度である。メタルハードマスク層１０５を構成する材料としてはＴｉＮが例示され、その厚さは１５〜４５ｎｍ程度である。反射防止膜（ＢＡＲＣ）１０６は、有機系が主流であり、厚さは２０〜１００ｎｍ程度である。フォトレジスト膜１０７としては、ＡｒＦレジストが例示され、厚さは１００〜４００ｎｍ程度である。
トレンチのエッチングにおいては、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介して上記構造を有する半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６から層間絶縁膜１０４をエッチングするための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば２．７〜４０Ｐａの範囲内の設定値とする。また、サセプタ温度は２０〜５０℃程度、例えば４０℃とし、ウエハ温度は２０〜１００℃程度、例えば６０℃程度とする。
Ｌｏｗ−ｋ膜からなる層間絶縁膜１０４をエッチングするための処理ガスとしては、従来用いられている種々のものを採用することができ、例えば、フロロカーボンガス（ＣｘＦｙ）を含むガスを挙げることができる。典型的にはＣＦ４ガス単ガスや、これにＡｒガス、Ｈｅガス等を添加したものが用いられ、さらには、Ｃ４Ｆ８ガスまたはＣ５Ｆ８ガスにＡｒガス、Ｏ２ガスを添加したものも用いることができる。
このようにチャンバ１０内にエッチングガスを導入した状態で、第１の高周波電源４８からプラズマ生成用の高周波電力を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって、メタルハードマスク層１０５をエッチングマスクとして半導体ウエハＷの層間絶縁膜１０４にトレンチエッチングを施す。
この際に、上部電極３４には高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給するので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。また、このようにプラズマが形成される際に、上部電極３４に可変直流電源５０から所定の極性および大きさの直流電圧を印加するのでプラズマエッチングレートを制御することができる。これにより、面内均一性良くトレンチエッチングを行うことができる。
このようなエッチングにより、図５に示すように、層間絶縁膜１０４にトレンチ１０９が形成され、それと同時にパーシャルビア１０８の部分もエッチングされてエッチングストップ膜１０３に達するビア１０８′が形成される。
その後、所定の条件でエッチングストップ膜１０３をエッチングしてビア１０８′を貫通させる。そして、定法に従って、ビア１０８′およびトレンチ１０９に銅等の金属の埋め込みを行う。
次に、このような直流電圧印加によるエッチングレートの制御について説明する。
上部電極３４に直流電圧を印加することにより、高周波電力ばかりでなく印加した直流電圧によってもプラズマが形成されるので、これによりプラズマ密度を高めてエッチングレートを上昇させる機能が発揮される。これは、上部電極３４に負の直流電圧を印加すると、電子が上部電極に入り難くなり電子の消滅が抑制されることと、イオンが上部電極に加速されて入ると電子が電極から出ることができ、その電子がプラズマ電位と印加電圧値の差で高速に加速され中性ガスを電離（プラズマ化）することで、電子密度（プラズマ密度）が増加するからである。
上部電極３４に直流電圧を印加することにより、高周波電力ばかりでなく印加した直流電圧によってもプラズマが形成されるので、これによりプラズマ密度を高めてエッチングレートを上昇させる機能が発揮される。これは、上部電極３４に負の直流電圧を印加すると、電子が上部電極に入り難くなり電子の消滅が抑制されることと、イオンが上部電極に加速されて入ると電子が電極から出ることができ、その電子がプラズマ電位と印加電圧値の差で高速に加速され中性ガスを電離（プラズマ化）することで、電子密度（プラズマ密度）が増加するからである。
さらにまた、プラズマが形成された場合に、上部電極３４に可変直流電源５０から直流電圧を印加すると、プラズマ拡散のために、比較的中心部のプラズマ密度を上昇させることができる。特に、チャンバ１０内の圧力が比較的高くかつ使用するエッチングガスが負性ガスの場合には、チャンバ１０内の中心部のプラズマ密度が低くなる傾向が強いが、このように上部電極３４に直流電圧を印加することにより、中心部のプラズマ密度を上昇させるようにすることができ、この直流電圧の電圧値を制御することにより、エッチングレートを制御して均一なエッチングが行えるようにすることができる。
特に、このようなトレンチエッチングの場合には、その深さの面内均一性が非常に重要であるにもかかわらず、その性質上エッチングストップ膜等を設けてその深さを制御することができず、エッチング処理自体に極めて高い面内均一性が求められているが、このように印加する直流電圧を制御することにより所望のエッチング均一性を得ることができるのである。
このような作用を有効に発揮させるためには、上部電極３４に印加する直流電圧は−４００〜−１５００Ｖの範囲が好ましい。
本実施形態のプラズマエッチング方法を行う際には、最初にテスト用の半導体ウエハについて、図１のプラズマエッチング装置により所定の条件でトレンチエッチングを行った後、プラズマエッチング装置から半導体ウエハを取り出して検査装置により検査し、予め、層間絶縁膜をエッチングしてトレンチを形成する際にエッチングの均一性が得られる直流電圧値を求めておき、その際に把握された直流電圧値を上部電極に印加しながらエッチングを行うようにすれば、迅速に適正な条件でエッチング処理を行うことができる。このようなテスト用のウエハとしては、ロットの最初の１枚または２枚以上のウエハを用いることもできる。
次に、実際に本発明の方法における効果を確認した結果について説明する。まず、シリコン基板上にＳｉＯ２膜を成膜し、そのブランケットエッチングを行った。その際のエッチング条件は以下の通りとした。
圧力 ：１３．３Ｐａ（１００ｍＴｏｒｒ）
ＲＦパワー（上部６０ＭＨｚ／下部２ＭＨｚ）
：３００／３００Ｗ
直流電圧 ：−５００Ｖ、−６００Ｖ、−６５０Ｖ
処理ガス
Ｃ４Ｆ８ガス：３０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＦ４ガス：４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス ：９０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス ：７５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス ： ５ｍＬ／ｍｉｎ（ｓｃｃｍ）
時間 ：６０ｓｅｃ
温度 サセプタ：６０℃
ウエハ ：５０℃
ＲＦパワー（上部６０ＭＨｚ／下部２ＭＨｚ）
：３００／３００Ｗ
直流電圧 ：−５００Ｖ、−６００Ｖ、−６５０Ｖ
処理ガス
Ｃ４Ｆ８ガス：３０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＦ４ガス：４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス ：９０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス ：７５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス ： ５ｍＬ／ｍｉｎ（ｓｃｃｍ）
時間 ：６０ｓｅｃ
温度 サセプタ：６０℃
ウエハ ：５０℃
エッチング後、残膜量からエッチングレートの分布を求めた結果、図６に示すような結果になった。すなわち、直流電圧が−５００Ｖの場合にはまだセンターよりもエッジ部分のほうがエッチングレートが高い傾向にあるのに対し、−６００Ｖでほぼエッチングレートが面内で均一になり、逆に−６５０Ｖになるとセンターのほうがエッチングレートが高い傾向となった。このことから、上部電極に直流電圧を印加し、その電圧を制御することによりすることによりエッチングレートを制御することができ、均一なエッチングを行えることが確認された。そして、図６から明らかなように、直流電圧が−６００Ｖのときが最もエッチングレートの均一性が良好であった。なお、実際のエッチングの均一性は、エッチング対象膜の厚さ分布にも依存するから、必ずしもエッチングレートが均一な条件が均一なエッチングを行える条件とは限らない。
次に、同じブランケットエッチングを条件を変えて行った。このときの条件を以下に示す。
圧力 ：８．０Ｐａ（６０ｍＴｏｒｒ）
ＲＦパワー（上部６０ＭＨｚ／下部２ＭＨｚ）
：３００／１５０Ｗ
直流電圧 ：−５００Ｖ、−６００Ｖ、−７００Ｖ
処理ガス
Ｃ４Ｆ８ガス：１０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＦ４ガス：１１２ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス ：１５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス ： ６ｍＬ／ｍｉｎ（ｓｃｃｍ）
時間 ：６０ｓｅｃ
温度 サセプタ：６０℃
ウエハ ：４０℃
ＲＦパワー（上部６０ＭＨｚ／下部２ＭＨｚ）
：３００／１５０Ｗ
直流電圧 ：−５００Ｖ、−６００Ｖ、−７００Ｖ
処理ガス
Ｃ４Ｆ８ガス：１０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＦ４ガス：１１２ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス ：１５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス ： ６ｍＬ／ｍｉｎ（ｓｃｃｍ）
時間 ：６０ｓｅｃ
温度 サセプタ：６０℃
ウエハ ：４０℃
エッチング後、残膜量からエッチングレートの分布を求めた結果、図７に示すように、図６と同様の傾向を示した。すなわち、直流電圧が−５００Ｖの場合にはセンターよりもエッジ部分のほうがエッチングレートが高い傾向にあるのに対し、−６００Ｖになるとセンターのエッチレートが上昇して均一性が良好となり、逆に−７００Ｖになるとセンターのほうがエッチングレートが高い傾向となった。このことから、条件を変えても同様の傾向を示すことが確認された。
次に、実際に、上記図３に示すようにフォトレジスト膜１０７をエッチングマスクとしてＢＡＲＣ１０６および層間絶縁膜１０４のエッチングを行ってパーシャルビア１０８を形成した後、ＢＡＲＣ１０６およびフォトレジスト膜１０７をアッシング除去して図４の状態とし、トレンチエッチングを行った。条件は以下の通りとした。
圧力 ：１３．３Ｐａ（１００ｍＴｏｒｒ）
ＲＦパワー（上部６０ＭＨｚ／下部２ＭＨｚ）
：３００／３００Ｗ
直流電圧 ：−５００Ｖ
処理ガス
Ｃ４Ｆ８ガス：３０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＦ４ガス：４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス ：９０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス ：７５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス ： ５ｍＬ／ｍｉｎ（ｓｃｃｍ）
時間 ：１００ｓｅｃ
温度 サセプタ：４０℃
ウエハ ：６０℃
ＲＦパワー（上部６０ＭＨｚ／下部２ＭＨｚ）
：３００／３００Ｗ
直流電圧 ：−５００Ｖ
処理ガス
Ｃ４Ｆ８ガス：３０ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＣＦ４ガス：４０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス ：９０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス ：７５０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス ： ５ｍＬ／ｍｉｎ（ｓｃｃｍ）
時間 ：１００ｓｅｃ
温度 サセプタ：４０℃
ウエハ ：６０℃
エッチング後、半導体ウエハの図８に示す９点について走査型電子顕微鏡（ＳＥＭ）写真からトレンチの深さを求めた。その結果、各点のトレンチ深さは以下の通りであった。
Ｎｏ．１：２７２ｎｍ
Ｎｏ．２：２６４ｎｍ
Ｎｏ．３：２６４ｎｍ
Ｎｏ．４：２７２ｎｍ
Ｎｏ．５：２７６ｎｍ
Ｎｏ．６：２７２ｎｍ
Ｎｏ．７：２５６ｎｍ
Ｎｏ．８：２７４ｎｍ
Ｎｏ．９：２６６ｎｍ
このようにトレンチエッチングの深さのばらつきのレンジが２０ｎｍであり、従来７０〜９０ｎｍであったのが著しく改善された。
Ｎｏ．１：２７２ｎｍ
Ｎｏ．２：２６４ｎｍ
Ｎｏ．３：２６４ｎｍ
Ｎｏ．４：２７２ｎｍ
Ｎｏ．５：２７６ｎｍ
Ｎｏ．６：２７２ｎｍ
Ｎｏ．７：２５６ｎｍ
Ｎｏ．８：２７４ｎｍ
Ｎｏ．９：２６６ｎｍ
このようにトレンチエッチングの深さのばらつきのレンジが２０ｎｍであり、従来７０〜９０ｎｍであったのが著しく改善された。
以上のことから、半導体ウエハにプラズマエッチングによりトレンチを形成する際に、上部電極３４に直流電圧を印加し、その電圧値を制御することにより、エッチングレートを面内で均一にすることができ、トレンチのエッチング深さの面内均一性を高めることができることが確認された。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、デュアルダマシン構造の例を示したが、通常のダマシン構造であっても実現可能である。また、層間絶縁膜にトレンチを形成した場合について示したが、層間絶縁膜に限らず他の膜にトレンチを形成する場合にも適用可能である。さらに、基板上の膜にトレンチを形成する場合に限らず、基板自体にトレンチを形成する場合にも適用可能である。
また、本発明が適用される装置についても図１のものに限定されるものではなく、以下に示す種々のものを用いることができる。例えば、図９に示すように、下部電極であるサセプタ１６に第１の高周波電源４８′からプラズマ生成用の例えば６０ＭＨｚの高周波電力を印加するとともに、第２の高周波電源９０′からイオン引き込み用の例えば２ＭＨｚの高周波電力を印加する下部２周波印加タイプのプラズマエッチング装置を適用することもできる。図示のように上部電極２３４に可変直流電源１６６を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
また、この場合に、図１０に示すように、直流電源１６８を下部電極であるサセプタ１６に接続して、サセプタ１６に直流電圧を印加するようにしてもよい。
さらに、図１１に示すように、上部電極２３４′をチャンバ１０を介して接地するようにし、下部電極であるサセプタ１６に高周波電源１７０を接続し、この高周波電源１７０からプラズマ形成用の例えば１３．５６ＭＨｚの高周波電力を印加するタイプのプラズマエッチング装置であっても適用することができ、この場合には、図示のように下部電極であるサセプタ１６に可変直流電源１７２を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
さらにまた、図１２に示すように、図１１と同様の上部電極２３４′をチャンバ１０を介して接地するようにし、下部電極であるサセプタ１６に高周波電源１７０を接続し、この高周波電源１７０からプラズマ形成用の高周波電力を印加するタイプのエッチング装置において、可変直流電源１７４を上部電極２３４′に印加するようにしてもよい。
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４４…給電棒
４６，８８…整合器
４８…第１の高周波電源
５０…可変直流電源
５１…コントローラ
５２…オン・オフスイッチ
６６…処理ガス供給源
８４…排気装置
９０…第２の高周波電源
９１…ＧＮＤブロック
１０１…Ｓｉ基板
１０２…銅配線層
１０３…エッチングストップ膜
１０４…層間絶縁膜
１０５…メタルハードマスク層
１０６…反射防止膜
１０７…フォトレジスト膜
１０８…パーシャルビア
１０８′…ビア
１０９…トレンチ
Ｗ…半導体ウエハ（基板）
１６…サセプタ（下部電極）
３４…上部電極
４４…給電棒
４６，８８…整合器
４８…第１の高周波電源
５０…可変直流電源
５１…コントローラ
５２…オン・オフスイッチ
６６…処理ガス供給源
８４…排気装置
９０…第２の高周波電源
９１…ＧＮＤブロック
１０１…Ｓｉ基板
１０２…銅配線層
１０３…エッチングストップ膜
１０４…層間絶縁膜
１０５…メタルハードマスク層
１０６…反射防止膜
１０７…フォトレジスト膜
１０８…パーシャルビア
１０８′…ビア
１０９…トレンチ
Ｗ…半導体ウエハ（基板）
Claims (7)
- 基板上に形成されたＳｉＣＯ系のＬｏｗ−ｋ膜である層間絶縁膜にトレンチおよびビアを一括形成するためのプラズマエッチング方法であって、
前記層間絶縁膜上にトレンチエッチング用のメタルハードマスク層を形成し、前記メタルハードマスク層が形成された前記層間絶縁膜上にパーシャルビアエッチング用のエッチングマスクを形成し、前記層間絶縁膜の途中までエッチングして前記層間絶縁膜にパーシャルビアを形成し、前記エッチングマスクを除去する工程と、
上部電極および下部電極が上下に対向して設けられた処理容器内に、前記パーシャルビアが形成された層間絶縁膜を持つ基板を収容し、この基板を、上面にシリコンからなる導電性のフォーカスリングが配置されている下部電極上に配置させる工程と、
前記処理容器内にエッチングのためのフロロカーボンガスを導入する工程と、
前記上部電極に高周波電力を印加してプラズマを生成する工程と、
前記下部電極にイオン引き込み用の高周波電力を印加し、前記上部電極に、可変直流電源から−４００〜−１５００Ｖの範囲の負の直流電圧を印加して、前記パーシャルビアが形成された層間絶縁膜にトレンチおよびビアを一括形成する工程と
を有することを特徴とするプラズマエッチング方法。 - 前記メタルハードマスク層は、ＴｉＮであることを特徴とする請求項１に記載のプラズマエッチング方法。
- 前記層間絶縁膜の下にはエッチングストップ膜が形成されており、
前記トレンチは前記層間絶縁膜の途中まで形成され、前記ビアは前記エッチングストップ膜に達するまで形成されることを特徴とする請求項１又は請求項２に記載のプラズマエッチング方法。 - テスト用の被処理体について、予め、所望のエッチングの面内均一性が得られるような直流電圧値を求めておき、その際の直流電圧値を前記上部電極に印加して前記所定の直流電圧を印加する工程を実施することを特徴とする請求項１から請求項３のいずれか１項に記載のプラズマエッチング方法。
- 前記テスト用の被処理体は、基板上にＳｉＯ ２ 膜を成膜したものであることを特徴とする請求項４に記載のプラズマエッチング方法。
- 前記可変直流電源は、前記上部電極に印加される高周波電力からの高周波、及び前記下部電極に印加される高周波電力からの高周波をトラップするフィルタを介して、前記上部電極に印加される高周波電力の給電ラインに接続され、
前記上部電極に印加される−４００〜−１５００Ｖの範囲の負の直流電圧の電圧値を制御することにより、前記パーシャルビアが形成された層間絶縁膜にトレンチおよびビアを一括形成する際のエッチングレートを、基板面内で均一にすることを特徴とする請求項１から請求項５のいずれか１項に記載のプラズマエッチング方法。 - コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項１から請求項６のいずれか１項に記載のプラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006072826A JP4754374B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
| KR1020070023951A KR100876010B1 (ko) | 2006-03-16 | 2007-03-12 | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 |
| US11/686,746 US20070218681A1 (en) | 2006-03-16 | 2007-03-15 | Plasma etching method and computer-readable storage medium |
| TW096108980A TWI405259B (zh) | 2006-03-16 | 2007-03-15 | A plasma etch method and a computer readable memory medium |
| CNA2007100883809A CN101038861A (zh) | 2006-03-16 | 2007-03-16 | 等离子体蚀刻方法及计算机可读取的存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006072826A JP4754374B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007250874A JP2007250874A (ja) | 2007-09-27 |
| JP4754374B2 true JP4754374B2 (ja) | 2011-08-24 |
Family
ID=38594840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006072826A Expired - Fee Related JP4754374B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4754374B2 (ja) |
| KR (1) | KR100876010B1 (ja) |
| CN (1) | CN101038861A (ja) |
| TW (1) | TWI405259B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5192209B2 (ja) | 2006-10-06 | 2013-05-08 | 東京エレクトロン株式会社 | プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 |
| KR101240818B1 (ko) * | 2007-09-28 | 2013-03-11 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 플라즈마 처리 장치 |
| JP5371238B2 (ja) * | 2007-12-20 | 2013-12-18 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| JP5226296B2 (ja) * | 2007-12-27 | 2013-07-03 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2009188257A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体 |
| KR101124770B1 (ko) * | 2008-03-31 | 2012-03-23 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리장치 및 플라즈마 처리방법 및 컴퓨터 판독이 가능한 기억 매체 |
| JP5213496B2 (ja) * | 2008-03-31 | 2013-06-19 | 東京エレクトロン株式会社 | プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体 |
| JP5319150B2 (ja) | 2008-03-31 | 2013-10-16 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 |
| JP2011176161A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi High-Technologies Corp | プラズマ処理装置及び処理方法 |
| JP5702968B2 (ja) * | 2010-08-11 | 2015-04-15 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ制御方法 |
| KR101913891B1 (ko) | 2011-09-27 | 2018-10-31 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 |
| WO2014049915A1 (ja) * | 2012-09-26 | 2014-04-03 | シャープ株式会社 | 基板処理装置および基板処理方法、半導体装置の製造方法 |
| CN111304655A (zh) * | 2020-03-16 | 2020-06-19 | 福建华佳彩有限公司 | 一种蚀刻设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109328A (ja) * | 1988-10-18 | 1990-04-23 | Nec Corp | ドライエッチング方法およびそ装置 |
| JP4831853B2 (ja) * | 1999-05-11 | 2011-12-07 | 東京エレクトロン株式会社 | 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法 |
| JP4681217B2 (ja) * | 2003-08-28 | 2011-05-11 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
| US7740737B2 (en) * | 2004-06-21 | 2010-06-22 | Tokyo Electron Limited | Plasma processing apparatus and method |
-
2006
- 2006-03-16 JP JP2006072826A patent/JP4754374B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-12 KR KR1020070023951A patent/KR100876010B1/ko active IP Right Grant
- 2007-03-15 TW TW096108980A patent/TWI405259B/zh not_active IP Right Cessation
- 2007-03-16 CN CNA2007100883809A patent/CN101038861A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101038861A (zh) | 2007-09-19 |
| KR100876010B1 (ko) | 2008-12-24 |
| JP2007250874A (ja) | 2007-09-27 |
| KR20070094476A (ko) | 2007-09-20 |
| TW200741858A (en) | 2007-11-01 |
| TWI405259B (zh) | 2013-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4754374B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
| JP5642001B2 (ja) | プラズマエッチング方法 | |
| TWI436419B (zh) | A plasma etch method and a computer readable memory medium | |
| US8609547B2 (en) | Plasma etching method and computer-readable storage medium | |
| JP2003234331A (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| JP2008028022A (ja) | プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 | |
| JP2008078515A (ja) | プラズマ処理方法 | |
| JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
| WO2014057799A1 (ja) | プラズマエッチング方法 | |
| JP2008198659A (ja) | プラズマエッチング方法 | |
| TWI527113B (zh) | A plasma etch method, a plasma etch apparatus, and a memory medium | |
| US20070218681A1 (en) | Plasma etching method and computer-readable storage medium | |
| JP2011049360A (ja) | プラズマエッチング方法 | |
| JP4827567B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
| TWI633601B (zh) | Method of etching a copper layer | |
| KR102435643B1 (ko) | 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층 | |
| JP5011782B2 (ja) | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 | |
| US20080014755A1 (en) | Plasma etching method and computer-readable storage medium | |
| JP2007227529A (ja) | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| US20070218699A1 (en) | Plasma etching method and computer-readable storage medium | |
| WO2003081656A1 (fr) | Procede de gravure par plasma | |
| JP2023018631A (ja) | エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置 | |
| JP2007251034A (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4754374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |