JP4754374B2 - プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents

プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP4754374B2
JP4754374B2 JP2006072826A JP2006072826A JP4754374B2 JP 4754374 B2 JP4754374 B2 JP 4754374B2 JP 2006072826 A JP2006072826 A JP 2006072826A JP 2006072826 A JP2006072826 A JP 2006072826A JP 4754374 B2 JP4754374 B2 JP 4754374B2
Authority
JP
Japan
Prior art keywords
etching
plasma
interlayer insulating
insulating film
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006072826A
Other languages
English (en)
Other versions
JP2007250874A (ja
Inventor
亮一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006072826A priority Critical patent/JP4754374B2/ja
Priority to KR1020070023951A priority patent/KR100876010B1/ko
Priority to US11/686,746 priority patent/US20070218681A1/en
Priority to TW096108980A priority patent/TWI405259B/zh
Priority to CNA2007100883809A priority patent/CN101038861A/zh
Publication of JP2007250874A publication Critical patent/JP2007250874A/ja
Application granted granted Critical
Publication of JP4754374B2 publication Critical patent/JP4754374B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板または基板上に形成された層間絶縁膜等の膜にトレンチを形成するためのプラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体に関する。
半導体デバイスにおいては、微細化による配線間隔の減少が、配線間に大きな容量を発生させ、信号の伝播速度を低下させることにより動作速度の遅延を招く。この問題を解決するため、近時、層間絶縁膜として比誘電率の低い絶縁材料(Low−k材料)が用いられ、配線材料として、低抵抗かつ高いエレクトロマイグレーション耐性を有する銅(Cu)が注目されており、銅の溝配線や接続孔の形成には、デュアルダマシン法が多用されている。
デュアルダマシン法により銅の多層配線を形成する場合には、下層の銅配線上にエッチングストップ膜を成膜し、その上に層間絶縁膜としてLow−k膜を形成し、その上にメタルハードマスク層、反射防止膜(BARC)、フォトレジスト膜を成膜した後、Low−k膜をエッチングしてビアを形成し、次いでトレンチのエッチングを行った後、エッチングストップ膜をエッチングしてビアを貫通させ、その後Cuの埋め込み配線層を形成している。
一方、近時、パワーMOSFETを集積化したパワーICにおいて、高集積化を図るため、シリコン基板(半導体ウエハ)にトレンチを形成し、そのトレンチ内に拡張ドレイン領域を配置したトレンチ横型パワーMOSFETが提案されている。このトレンチ横型パワーMOSFETは、耐圧に必要な拡張ドレイン領域をトレンチの深さで制御摺ることができるため、従来のシリコン基板表面に拡張ドレイン領域が配置されたパワーMOSFETよりも単位面積当たりのオン抵抗を小さくすることができるという利点がある。
上記Low−k膜に形成されるトレンチは配線の厚さに直接影響を与えるものであり、また、拡張ドレイン領域用にシリコン基板に形成されるトレンチは耐圧に直接影響を及ぼすものであるため、いずれもエッチングの均一性が極めて重要である。しかしながら、これらのトレンチを形成する際には、異種の膜でエッチングを停止させることができないため、エッチング深さにばらつきが生じやすく、トレンチをエッチングする際の半導体ウエハ面内でのエッチングレートの均一化制御が重要となる。
従来、プラズマエッチングは、容量結合型平行平板プラズマエッチング装置が主流である。容量結合型平行平板プラズマエッチング装置は、チャンバ内に一対の平行平板電極(上部および下部電極)を配置し、処理ガスをチャンバ内に導入するとともに、電極の一方に高周波を印加して電極間に高周波電界を形成し、この高周波電界により処理ガスのプラズマを形成して半導体ウエハの所定の層に対してプラズマエッチングを施す。
具体的には、上部電極にプラズマ形成用の高周波を印加してプラズマを形成し、下部電極にイオン引き込み用の高周波を印加することにより、適切なプラズマ状態を形成するプラズマエッチング装置が知られている(例えば特許文献1)。
このような容量結合型平行平板プラズマエッチング装置によりCFのような負性ガスを用いてエッチングする際には、通常、半導体ウエハの中央部のプラズマ密度が低下する傾向にあり、中央部においてエッチングレートが低下する傾向にある。このため、チャンバ内の圧力や高周波電源からの印加パワー等のパラメータを制御することによりエッチングレート制御してエッチングの面内均一性を図っている。
しかしながら、既存のパラメータによりエッチングの均一性を制御する場合、中心部のエッチングレートを低下させることができたとしても、他の部分のエッチングレートも同時に変化するため、W型やM型のエッチングレート分布となってしまい、トレンチエッチングで要求されている程度のエッチングの均一性を得ることが困難である。また、トレンチのエッチングに際し、より低パワーのエッチングが指向されているが、低パワープロセスにおいてはこのような既存のパラメータ制御でエッチングレートの制御自体が困難である。
特開2000−173993号公報
本発明はかかる事情に鑑みてなされたものであって、高周波パワーに拘わらず、基板に直接または基板上に形成された膜に対して面内均一性良くトレンチのエッチングを行うことができるプラズマエッチング方法を提供することを目的とする。
また、このようなプラズマエッチング方法を実行させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体を提供することを目的とする。
上記課題を解決するため、本発明は、基板上に形成されたSiCO系のLow−k膜である層間絶縁膜にトレンチおよびビア一括形成するためのプラズマエッチング方法であって、前記層間絶縁膜上にトレンチエッチング用のメタルハードマスク層を形成し、前記メタルハードマスク層が形成された前記層間絶縁膜上にパーシャルビアエッチング用のエッチングマスクを形成し、前記層間絶縁膜の途中までエッチングして前記層間絶縁膜にパーシャルビアを形成し、前記エッチングマスクを除去する工程と、上部電極および下部電極が上下に対向して設けられた処理容器内に、前記パーシャルビアが形成された層間絶縁膜を持つ基板を収容し、この基板を、上面にシリコンからなる導電性のフォーカスリングが配置されている下部電極上に配置させる工程と、前記処理容器内にエッチングのためのフロロカーボンガスを導入する工程と、前記上部電極に高周波電力を印加してプラズマを生成する工程と、前記上部電極、−400〜−1500Vの範囲の負の直流電圧を印加し、前記下部電極にイオン引き込み用の高周波電力を印加して、前記パーシャルビアが形成された層間絶縁膜にトレンチおよびビアを一括形成する工程とを有することを特徴とするプラズマエッチング方法を提供する。
この場合にさらに、テスト用の被処理体について、予め、所望のエッチングの面内均一性が得られるような直流電圧値を求めておき、その際の直流電圧値を前記いずれかの電極に印加して前記所定の直流電圧を印加する工程を実施するようにしてもよい
本発明はまた、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、上記プラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体を提供する。
本発明によれば、基板または基板上に形成された層間絶縁膜等の膜にトレンチを形成する際に、第1電極および第2電極のいずれかに高周波電力を印加してプラズマを生成するとともに、いずれかの電極に直流電圧を印加するので、直流電圧によってもプラズマが形成され、これによりプラズマ密度を高めてエッチングレートを上昇させる機能が発揮される。この場合に、高周波パワーに拘わらず、プラズマ拡散のために、比較的中心部のプラズマ密度を上昇させることができ、エッチングガスが負性ガスの場合にプラズマ密度が低くなりやすい中心部のエッチングレートを上昇させて均一なエッチングが行えるようにすることができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図1は、本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ(処理容器)10を有している。このチャンバ10は保安接地されている。
チャンバ10の底部には、セラミックス等からなる絶縁板12を介して円柱状のサセプタ支持台14が配置され、このサセプタ支持台14の上に例えばアルミニウムからなるサセプタ16が設けられている。サセプタ16は下部電極を構成し、その上に被処理基板である半導体ウエハWが載置される。
サセプタ16の上面には、半導体ウエハWを静電力で吸着保持する静電チャック18が設けられている。この静電チャック18は、導電膜からなる電極20を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極20には直流電源22が電気的に接続されている。そして、直流電源22からの直流電圧により生じたクーロン力等の静電力により半導体ウエハWが静電チャック18に吸着保持される。
静電チャック18(半導体ウエハW)の周囲でサセプタ16の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング(補正リング)24が配置されている。サセプタ16およびサセプタ支持台14の側面には、例えば石英からなる円筒状の内壁部材26が設けられている。
サセプタ支持台14の内部には、例えば円周上に冷媒室28が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管30a,30bを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハWの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばHeガスがガス供給ライン32を介して静電チャック18の上面と半導体ウエハWの裏面との間に供給される。
下部電極であるサセプタ16の上方には、サセプタ16と対向するように平行に上部電極34が設けられている。そして、上部および下部電極34,16間の空間がプラズマ生成空間となる。上部電極34は、下部電極であるサセプタ16上の半導体ウエハWと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極34は、絶縁性遮蔽部材42を介して、チャンバ10の上部に支持されており、サセプタ16との対向面を構成しかつ多数の吐出孔37を有する電極板36と、この電極板36を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体38とによって構成されている。電極板36は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板36はシリコンやSiCで構成されるのが好ましい。電極支持体38の内部には、ガス拡散室40が設けられ、このガス拡散室40からはガス吐出孔37に連通する多数のガス通流孔41が下方に延びている。
電極支持体38にはガス拡散室40へ処理ガスを導くガス導入口62が形成されており、このガス導入口62にはガス供給管64が接続され、ガス供給管64には処理ガス供給源66が接続されている。ガス供給管64には、上流側から順にマスフローコントローラ(MFC)68および開閉バルブ70が設けられている(MFCの代わりにFCNでもよい)。そして、処理ガス供給源66から、エッチングのための処理ガスがガス供給管64からガス拡散室40に至り、ガス通流孔41およびガス吐出孔37を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極34は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極34には、整合器46および給電棒44を介して、第1の高周波電源48が電気的に接続されている。第1の高周波電源48は、10MHz以上の周波数、例えば60MHzの高周波電力を出力する。整合器46は、第1の高周波電源48の内部(または出力)インピーダンスに負荷インピーダンスを整合させるもので、チャンバ10内にプラズマが生成されている時に第1の高周波電源48の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。整合器46の出力端子は給電棒44の上端に接続されている。
一方、上記上部電極34には、第1の高周波電源48の他、可変直流電源50が電気的に接続されている。可変直流電源50はバイポーラ電源であってもよい。具体的には、この可変直流電源50は、上記整合器46および給電棒44を介して上部電極34に接続されており、オン・オフスイッチ52により給電のオン・オフが可能となっている。可変直流電源50の極性および電流・電圧ならびにオン・オフスイッチ52のオン・オフはコントローラ51により制御されるようになっている。
整合器46は、図2に示すように、第1の高周波電源48の給電ライン49から分岐して設けられた第1の可変コンデンサ54と、給電ライン49のその分岐点の下流側に設けられた第2の可変コンデンサ56を有しており、これらにより上記機能を発揮する。また、整合器46には、直流電圧電流(以下、単に直流電圧という)が上部電極34に有効に供給可能なように、第1の高周波電源48からの高周波(例えば60MHz)および後述する第2の高周波電源からの高周波(例えば2MHz)をトラップするフィルタ58が設けられている。すなわち、可変直流電源50からの直流電流がフィルタ58を介して給電ライン49に接続される。このフィルタ58はコイル59とコンデンサ60とで構成されており、これらにより第1の高周波電源48からの高周波および後述する第2の高周波電源からの高周波がトラップされる。
チャンバ10の側壁から上部電極34の高さ位置よりも上方に延びるように円筒状の接地導体10aが設けられており、この円筒状接地導体10aの天壁部分は筒状の絶縁部材44aにより上部給電棒44から電気的に絶縁されている。
下部電極であるサセプタ16には、整合器88を介して第2の高周波電源90が電気的に接続されている。この第2の高周波電源90から下部電極サセプタ16に高周波電力が供給されることにより、半導体ウエハW側にイオンが引き込まれる。第2の高周波電源90は、300kHz〜13.56MHzの範囲内の周波数、例えば2MHzの高周波電力を出力する。整合器88は第2の高周波電源90の内部(または出力)インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ10内にプラズマが生成されている時に第2の高周波電源90の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極34には、第1の高周波電源48からの高周波(例えば60MHz)は通さずに第2の高周波電源90からの高周波(例えば2MHz)をグランドへ通すためのローパスフィルタ(LPF)92が電気的に接続されている。このローパスフィルタ(LPF)92は、好適にはLRフィルタまたはLCフィルタで構成されるが、1本の導線だけでも第1の高周波電源48からの高周波(60MHz)に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、下部電極であるサセプタ16には、第1の高周波電源48からの高周波(60MHz)をグランドに通すためのハイパスフィルタ(HPF)94が電気的に接続されている。
チャンバ10の底部には排気口80が設けられ、この排気口80に排気管82を介して排気装置84が接続されている。排気装置84は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ10内を所望の真空度まで減圧可能となっている。また、チャンバ10の側壁には半導体ウエハWの搬入出口85が設けられており、この搬入出口85はゲートバルブ86により開閉可能となっている。また、チャンバ10の内壁に沿ってチャンバ10にエッチング副生物(デポ)が付着することを防止するためのデポシールド11が着脱自在に設けられている。すなわち、デポシールド11がチャンバ壁を構成している。また、デポシールド11は、内壁部材26の外周にも設けられている。チャンバ10の底部のチャンバ壁側のデポシールド11と内壁部材26側のデポシールド11との間には排気プレート83が設けられている。デポシールド11および排気プレート83としては、アルミニウム材にY等のセラミックスを被覆したものを好適に用いることができる。
デポシールド11のチャンバ内壁を構成する部分のウエハWとほぼ同じ高さ部分には、グランドにDC的に接続された導電性部材(GNDブロック)91が設けられており、これにより異常放電防止効果を発揮する。
プラズマ処理装置の各構成部は、制御部(全体制御装置)95に接続されて制御される構成となっている。また、制御部95には、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース96が接続されている。
さらに、制御部95には、プラズマ処理装置で実行される各種処理を制御部95の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部97が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、CDROM、DVD等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部97の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース96からの指示等にて任意のレシピを記憶部97から呼び出して制御部95に実行させることで、制御部95の制御下で、プラズマ処理装置での所望の処理が行われる。
次に、このように構成されるプラズマエッチング装置により実施される、本発明の一実施形態に係るプラズマエッチング方法について説明する。
ここでは、被処理体である半導体ウエハWとして、図3に示すように、Si基板101の上に、銅配線層102、エッチングストップ膜103、層間絶縁膜104、トレンチエッチング用にパターニングされたメタルハードマスク層105、反射防止膜(BARC)106、フォトレジスト膜107を順次形成し、フォトレジスト膜107をエッチングマスクとしてBARC106および層間絶縁膜104の途中までエッチングしてパーシャルビア108を形成したものを用いる。そして、図3の状態からフォトレジスト膜107およびBARC106をエッチング除去して図4の状態とし、メタルハードマスク層105をエッチングマスクとしてトレンチのエッチングを行う。すなわち、いわゆるデュアルダマシン手法によるビアおよびトレンチの一括形成を示している。
エッチングストップ膜103はSiCN等のSiC系材料で構成され、その厚さは、20〜100nm程度である。また、本実施形態のトレンチエッチングの対象である層間絶縁膜104としては、SiCO系膜等のLow−k膜を適用することができる。もちろん、SiO等の従来から用いられている材料で構成することもできる。層間絶縁膜104の厚さは250〜340nm程度である。メタルハードマスク層105を構成する材料としてはTiNが例示され、その厚さは15〜45nm程度である。反射防止膜(BARC)106は、有機系が主流であり、厚さは20〜100nm程度である。フォトレジスト膜107としては、ArFレジストが例示され、厚さは100〜400nm程度である。
トレンチのエッチングにおいては、まず、ゲートバルブ86を開状態とし、搬入出口85を介して上記構造を有する半導体ウエハWをチャンバ10内に搬入し、サセプタ16上に載置する。そして、処理ガス供給源66から層間絶縁膜104をエッチングするための処理ガスを所定の流量でガス拡散室40へ供給し、ガス通流孔41およびガス吐出孔37を介してチャンバ10内へ供給しつつ、排気装置84によりチャンバ10内を排気し、その中の圧力を例えば2.7〜40Paの範囲内の設定値とする。また、サセプタ温度は20〜50℃程度、例えば40℃とし、ウエハ温度は20〜100℃程度、例えば60℃程度とする。
Low−k膜からなる層間絶縁膜104をエッチングするための処理ガスとしては、従来用いられている種々のものを採用することができ、例えば、フロロカーボンガス(C)を含むガスを挙げることができる。典型的にはCFガス単ガスや、これにArガス、Heガス等を添加したものが用いられ、さらには、CガスまたはCガスにArガス、Oガスを添加したものも用いることができる。
このようにチャンバ10内にエッチングガスを導入した状態で、第1の高周波電源48からプラズマ生成用の高周波電力を所定のパワーで上部電極34に印加するとともに、第2の高周波電源90よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ16に印加する。そして、可変直流電源50から所定の直流電圧を上部電極34に印加する。さらに、静電チャック18のための直流電源22から直流電圧を静電チャック18の電極20に印加して、半導体ウエハWをサセプタ16に固定する。
上部電極34の電極板36に形成されたガス吐出孔37から吐出された処理ガスは、高周波電力により生じた上部電極34と下部電極であるサセプタ16間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって、メタルハードマスク層105をエッチングマスクとして半導体ウエハWの層間絶縁膜104にトレンチエッチングを施す。
この際に、上部電極34には高い周波数領域(例えば、10MHz以上)の高周波電力を供給するので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。また、このようにプラズマが形成される際に、上部電極34に可変直流電源50から所定の極性および大きさの直流電圧を印加するのでプラズマエッチングレートを制御することができる。これにより、面内均一性良くトレンチエッチングを行うことができる。
このようなエッチングにより、図5に示すように、層間絶縁膜104にトレンチ109が形成され、それと同時にパーシャルビア108の部分もエッチングされてエッチングストップ膜103に達するビア108′が形成される。
その後、所定の条件でエッチングストップ膜103をエッチングしてビア108′を貫通させる。そして、定法に従って、ビア108′およびトレンチ109に銅等の金属の埋め込みを行う。
次に、このような直流電圧印加によるエッチングレートの制御について説明する。
上部電極34に直流電圧を印加することにより、高周波電力ばかりでなく印加した直流電圧によってもプラズマが形成されるので、これによりプラズマ密度を高めてエッチングレートを上昇させる機能が発揮される。これは、上部電極34に負の直流電圧を印加すると、電子が上部電極に入り難くなり電子の消滅が抑制されることと、イオンが上部電極に加速されて入ると電子が電極から出ることができ、その電子がプラズマ電位と印加電圧値の差で高速に加速され中性ガスを電離(プラズマ化)することで、電子密度(プラズマ密度)が増加するからである。
さらにまた、プラズマが形成された場合に、上部電極34に可変直流電源50から直流電圧を印加すると、プラズマ拡散のために、比較的中心部のプラズマ密度を上昇させることができる。特に、チャンバ10内の圧力が比較的高くかつ使用するエッチングガスが負性ガスの場合には、チャンバ10内の中心部のプラズマ密度が低くなる傾向が強いが、このように上部電極34に直流電圧を印加することにより、中心部のプラズマ密度を上昇させるようにすることができ、この直流電圧の電圧値を制御することにより、エッチングレートを制御して均一なエッチングが行えるようにすることができる。
特に、このようなトレンチエッチングの場合には、その深さの面内均一性が非常に重要であるにもかかわらず、その性質上エッチングストップ膜等を設けてその深さを制御することができず、エッチング処理自体に極めて高い面内均一性が求められているが、このように印加する直流電圧を制御することにより所望のエッチング均一性を得ることができるのである。
このような作用を有効に発揮させるためには、上部電極34に印加する直流電圧は−400〜−1500Vの範囲が好ましい。
本実施形態のプラズマエッチング方法を行う際には、最初にテスト用の半導体ウエハについて、図1のプラズマエッチング装置により所定の条件でトレンチエッチングを行った後、プラズマエッチング装置から半導体ウエハを取り出して検査装置により検査し、予め、層間絶縁膜をエッチングしてトレンチを形成する際にエッチングの均一性が得られる直流電圧値を求めておき、その際に把握された直流電圧値を上部電極に印加しながらエッチングを行うようにすれば、迅速に適正な条件でエッチング処理を行うことができる。このようなテスト用のウエハとしては、ロットの最初の1枚または2枚以上のウエハを用いることもできる。
次に、実際に本発明の方法における効果を確認した結果について説明する。まず、シリコン基板上にSiO膜を成膜し、そのブランケットエッチングを行った。その際のエッチング条件は以下の通りとした。
圧力 :13.3Pa(100mTorr)
RFパワー(上部60MHz/下部2MHz)
:300/300W
直流電圧 :−500V、−600V、−650V
処理ガス
ガス:30mL/min(sccm)
CFガス:40mL/min(sccm)
ガス :90mL/min(sccm)
Arガス :750mL/min(sccm)
ガス : 5mL/min(sccm)
時間 :60sec
温度 サセプタ:60℃
ウエハ :50℃
エッチング後、残膜量からエッチングレートの分布を求めた結果、図6に示すような結果になった。すなわち、直流電圧が−500Vの場合にはまだセンターよりもエッジ部分のほうがエッチングレートが高い傾向にあるのに対し、−600Vでほぼエッチングレートが面内で均一になり、逆に−650Vになるとセンターのほうがエッチングレートが高い傾向となった。このことから、上部電極に直流電圧を印加し、その電圧を制御することによりすることによりエッチングレートを制御することができ、均一なエッチングを行えることが確認された。そして、図6から明らかなように、直流電圧が−600Vのときが最もエッチングレートの均一性が良好であった。なお、実際のエッチングの均一性は、エッチング対象膜の厚さ分布にも依存するから、必ずしもエッチングレートが均一な条件が均一なエッチングを行える条件とは限らない。
次に、同じブランケットエッチングを条件を変えて行った。このときの条件を以下に示す。
圧力 :8.0Pa(60mTorr)
RFパワー(上部60MHz/下部2MHz)
:300/150W
直流電圧 :−500V、−600V、−700V
処理ガス
ガス:10mL/min(sccm)
CFガス:112mL/min(sccm)
Arガス :150mL/min(sccm)
ガス : 6mL/min(sccm)
時間 :60sec
温度 サセプタ:60℃
ウエハ :40℃
エッチング後、残膜量からエッチングレートの分布を求めた結果、図7に示すように、図6と同様の傾向を示した。すなわち、直流電圧が−500Vの場合にはセンターよりもエッジ部分のほうがエッチングレートが高い傾向にあるのに対し、−600Vになるとセンターのエッチレートが上昇して均一性が良好となり、逆に−700Vになるとセンターのほうがエッチングレートが高い傾向となった。このことから、条件を変えても同様の傾向を示すことが確認された。
次に、実際に、上記図3に示すようにフォトレジスト膜107をエッチングマスクとしてBARC106および層間絶縁膜104のエッチングを行ってパーシャルビア108を形成した後、BARC106およびフォトレジスト膜107をアッシング除去して図4の状態とし、トレンチエッチングを行った。条件は以下の通りとした。
圧力 :13.3Pa(100mTorr)
RFパワー(上部60MHz/下部2MHz)
:300/300W
直流電圧 :−500V
処理ガス
ガス:30mL/min(sccm)
CFガス:40mL/min(sccm)
ガス :90mL/min(sccm)
Arガス :750mL/min(sccm)
ガス : 5mL/min(sccm)
時間 :100sec
温度 サセプタ:40℃
ウエハ :60℃
エッチング後、半導体ウエハの図8に示す9点について走査型電子顕微鏡(SEM)写真からトレンチの深さを求めた。その結果、各点のトレンチ深さは以下の通りであった。
No.1:272nm
No.2:264nm
No.3:264nm
No.4:272nm
No.5:276nm
No.6:272nm
No.7:256nm
No.8:274nm
No.9:266nm
このようにトレンチエッチングの深さのばらつきのレンジが20nmであり、従来70〜90nmであったのが著しく改善された。
以上のことから、半導体ウエハにプラズマエッチングによりトレンチを形成する際に、上部電極34に直流電圧を印加し、その電圧値を制御することにより、エッチングレートを面内で均一にすることができ、トレンチのエッチング深さの面内均一性を高めることができることが確認された。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、デュアルダマシン構造の例を示したが、通常のダマシン構造であっても実現可能である。また、層間絶縁膜にトレンチを形成した場合について示したが、層間絶縁膜に限らず他の膜にトレンチを形成する場合にも適用可能である。さらに、基板上の膜にトレンチを形成する場合に限らず、基板自体にトレンチを形成する場合にも適用可能である。
また、本発明が適用される装置についても図1のものに限定されるものではなく、以下に示す種々のものを用いることができる。例えば、図9に示すように、下部電極であるサセプタ16に第1の高周波電源48′からプラズマ生成用の例えば60MHzの高周波電力を印加するとともに、第2の高周波電源90′からイオン引き込み用の例えば2MHzの高周波電力を印加する下部2周波印加タイプのプラズマエッチング装置を適用することもできる。図示のように上部電極234に可変直流電源166を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
また、この場合に、図10に示すように、直流電源168を下部電極であるサセプタ16に接続して、サセプタ16に直流電圧を印加するようにしてもよい。
さらに、図11に示すように、上部電極234′をチャンバ10を介して接地するようにし、下部電極であるサセプタ16に高周波電源170を接続し、この高周波電源170からプラズマ形成用の例えば13.56MHzの高周波電力を印加するタイプのプラズマエッチング装置であっても適用することができ、この場合には、図示のように下部電極であるサセプタ16に可変直流電源172を接続して所定の直流電圧を印加することにより、上記実施形態と同様の効果を得ることができる。
さらにまた、図12に示すように、図11と同様の上部電極234′をチャンバ10を介して接地するようにし、下部電極であるサセプタ16に高周波電源170を接続し、この高周波電源170からプラズマ形成用の高周波電力を印加するタイプのエッチング装置において、可変直流電源174を上部電極234′に印加するようにしてもよい。
本発明の実施に用いられるプラズマエッチング装置の一例を示す概略断面図。 図1のプラズマエッチング装置において第1の高周波電源に接続された整合器の構造を示す図。 本発明の一実施形態の実施に用いられる半導体ウエハWにエッチングによりパーシャルビアを形成した状態を示す断面図。 図3のパーシャルビアを形成した状態からBARCおよびフォトレジスト膜をアッシングして、トレンチエッチング可能な状態にされた半導体ウエハの構造を示す図。 本実施形態により層間絶縁膜をエッチングしてトレンチを形成した状態を示す模式図。 印加する直流電圧を変化させた場合の酸化膜のエッチングレートの面内分布の一例を示す図。 印加する直流電圧を変化させた場合の酸化膜のエッチングレートの面内分布の他の例を示す図。 実際にトレンチエッチングを行った後にトレンチの深さを測定した半導体ウエハ上の位置を示す図。 本発明の実施に適用が可能な他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに他のタイプのプラズマエッチング装置の例を示す断面図。 本発明の実施に適用が可能なさらにまた他のタイプのプラズマエッチング装置の例を示す概略図。 本発明の実施に適用が可能なさらに別のタイプのプラズマエッチング装置の例を示す断面図。
符号の説明
10…チャンバ(処理容器)
16…サセプタ(下部電極)
34…上部電極
44…給電棒
46,88…整合器
48…第1の高周波電源
50…可変直流電源
51…コントローラ
52…オン・オフスイッチ
66…処理ガス供給源
84…排気装置
90…第2の高周波電源
91…GNDブロック
101…Si基板
102…銅配線層
103…エッチングストップ膜
104…層間絶縁膜
105…メタルハードマスク層
106…反射防止膜
107…フォトレジスト膜
108…パーシャルビア
108′…ビア
109…トレンチ
W…半導体ウエハ(基板)

Claims (7)

  1. 板上に形成されたSiCO系のLow−k膜である層間絶縁膜にトレンチおよびビア一括形成するためのプラズマエッチング方法であって、
    前記層間絶縁膜上にトレンチエッチング用のメタルハードマスク層を形成し、前記メタルハードマスク層が形成された前記層間絶縁膜上にパーシャルビアエッチング用のエッチングマスクを形成し、前記層間絶縁膜の途中までエッチングして前記層間絶縁膜にパーシャルビアを形成し、前記エッチングマスクを除去する工程と、
    上部電極および下部電極が上下に対向して設けられた処理容器内に、前記パーシャルビアが形成された層間絶縁膜を持つ基板を収容し、この基板を、上面にシリコンからなる導電性のフォーカスリングが配置されている下部電極上に配置させる工程と、
    前記処理容器内にエッチングのためのフロロカーボンガスを導入する工程と、
    前記上部電極に高周波電力を印加してプラズマを生成する工程と、
    前記下部電極にイオン引き込み用の高周波電力を印加し、前記上部電極、可変直流電源から−400〜−1500Vの範囲の負の直流電圧を印加して、前記パーシャルビアが形成された層間絶縁膜にトレンチおよびビアを一括形成する工程と
    を有することを特徴とするプラズマエッチング方法。
  2. 前記メタルハードマスク層は、TiNであることを特徴とする請求項1に記載のプラズマエッチング方法。
  3. 前記層間絶縁膜の下にはエッチングストップ膜が形成されており、
    前記トレンチは前記層間絶縁膜の途中まで形成され、前記ビアは前記エッチングストップ膜に達するまで形成されることを特徴とする請求項1又は請求項2に記載のプラズマエッチング方法。
  4. テスト用の被処理体について、予め、所望のエッチングの面内均一性が得られるような直流電圧値を求めておき、その際の直流電圧値を前記上部電極に印加して前記所定の直流電圧を印加する工程を実施することを特徴とする請求項1から請求項3のいずれか1項に記載のプラズマエッチング方法。
  5. 前記テスト用の被処理体は、基板上にSiO 膜を成膜したものであることを特徴とする請求項4に記載のプラズマエッチング方法。
  6. 前記可変直流電源は、前記上部電極に印加される高周波電力からの高周波、及び前記下部電極に印加される高周波電力からの高周波をトラップするフィルタを介して、前記上部電極に印加される高周波電力の給電ラインに接続され、
    前記上部電極に印加される−400〜−1500Vの範囲の負の直流電圧の電圧値を制御することにより、前記パーシャルビアが形成された層間絶縁膜にトレンチおよびビアを一括形成する際のエッチングレートを、基板面内で均一にすることを特徴とする請求項1から請求項5のいずれか1項に記載のプラズマエッチング方法。
  7. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、請求項1から請求項6のいずれか1項に記載のプラズマエッチング方法が行われるように、コンピュータにプラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2006072826A 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Expired - Fee Related JP4754374B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006072826A JP4754374B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR1020070023951A KR100876010B1 (ko) 2006-03-16 2007-03-12 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US11/686,746 US20070218681A1 (en) 2006-03-16 2007-03-15 Plasma etching method and computer-readable storage medium
TW096108980A TWI405259B (zh) 2006-03-16 2007-03-15 A plasma etch method and a computer readable memory medium
CNA2007100883809A CN101038861A (zh) 2006-03-16 2007-03-16 等离子体蚀刻方法及计算机可读取的存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006072826A JP4754374B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2007250874A JP2007250874A (ja) 2007-09-27
JP4754374B2 true JP4754374B2 (ja) 2011-08-24

Family

ID=38594840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072826A Expired - Fee Related JP4754374B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Country Status (4)

Country Link
JP (1) JP4754374B2 (ja)
KR (1) KR100876010B1 (ja)
CN (1) CN101038861A (ja)
TW (1) TWI405259B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192209B2 (ja) 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR101240818B1 (ko) * 2007-09-28 2013-03-11 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5371238B2 (ja) * 2007-12-20 2013-12-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
KR101124770B1 (ko) * 2008-03-31 2012-03-23 도쿄엘렉트론가부시키가이샤 플라즈마 처리장치 및 플라즈마 처리방법 및 컴퓨터 판독이 가능한 기억 매체
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5319150B2 (ja) 2008-03-31 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP2011176161A (ja) * 2010-02-25 2011-09-08 Hitachi High-Technologies Corp プラズマ処理装置及び処理方法
JP5702968B2 (ja) * 2010-08-11 2015-04-15 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ制御方法
KR101913891B1 (ko) 2011-09-27 2018-10-31 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
WO2014049915A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 基板処理装置および基板処理方法、半導体装置の製造方法
CN111304655A (zh) * 2020-03-16 2020-06-19 福建华佳彩有限公司 一种蚀刻设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109328A (ja) * 1988-10-18 1990-04-23 Nec Corp ドライエッチング方法およびそ装置
JP4831853B2 (ja) * 1999-05-11 2011-12-07 東京エレクトロン株式会社 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法
JP4681217B2 (ja) * 2003-08-28 2011-05-11 株式会社アルバック 層間絶縁膜のドライエッチング方法
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method

Also Published As

Publication number Publication date
CN101038861A (zh) 2007-09-19
KR100876010B1 (ko) 2008-12-24
JP2007250874A (ja) 2007-09-27
KR20070094476A (ko) 2007-09-20
TW200741858A (en) 2007-11-01
TWI405259B (zh) 2013-08-11

Similar Documents

Publication Publication Date Title
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5642001B2 (ja) プラズマエッチング方法
TWI436419B (zh) A plasma etch method and a computer readable memory medium
US8609547B2 (en) Plasma etching method and computer-readable storage medium
JP2003234331A (ja) プラズマエッチング方法およびプラズマエッチング装置
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2008078515A (ja) プラズマ処理方法
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
WO2014057799A1 (ja) プラズマエッチング方法
JP2008198659A (ja) プラズマエッチング方法
TWI527113B (zh) A plasma etch method, a plasma etch apparatus, and a memory medium
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
JP2011049360A (ja) プラズマエッチング方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TWI633601B (zh) Method of etching a copper layer
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
JP4577328B2 (ja) 半導体装置の製造方法
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
WO2003081656A1 (fr) Procede de gravure par plasma
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
JP2007251034A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees