KR100876010B1 - 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 - Google Patents
플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 Download PDFInfo
- Publication number
- KR100876010B1 KR100876010B1 KR1020070023951A KR20070023951A KR100876010B1 KR 100876010 B1 KR100876010 B1 KR 100876010B1 KR 1020070023951 A KR1020070023951 A KR 1020070023951A KR 20070023951 A KR20070023951 A KR 20070023951A KR 100876010 B1 KR100876010 B1 KR 100876010B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma etching
- etching
- electrode
- trench
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000001020 plasma etching Methods 0.000 title claims abstract description 47
- 238000003860 storage Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 14
- 239000007789 gas Substances 0.000 description 69
- 235000012431 wafers Nutrition 0.000 description 32
- 239000004065 semiconductor Substances 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000002826 coolant Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
고주파 전력에 관계없이, 기판에 직접 또는 기판상에 형성된 막에 대해 면내균일성 좋게 트렌치의 에칭을 실행할 수 있는 플라즈마 에칭 방법을 제공한다. 기판 또는 기판상에 형성된 층간 절연막 등의 막에 트렌치를 형성함에 있어서, 제 1 전극 및 제 2 전극이 상하에 대향하여 마련된 처리용기내에, 트렌치가 형성되어야 할 기판을 배치시키고, 처리용기내에 에칭을 위한 처리 가스를 도입하여, 제 1 전극 및 제 2 전극중 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성시키고, 어느 하나의 전극에 직류 전압을 인가하여 플라즈마 에칭에 의해 트렌치를 형성한다.
Description
도 1은 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일예를 나타내는 개략 단면도,
도 2는 도 1의 플라즈마 에칭 장치에 있어서 제 1 고주파 전원에 접속된 정합기의 구조를 나타내는 도면,
도 3은 본 발명의 일실시예의 실시에 이용되는 반도체 웨이퍼(W)에 에칭에 의해 부분 비어(via)를 형성한 상태를 나타내는 단면도,
도 4는 도 3의 부분 비어를 형성한 상태로부터 BARC 및 포토 레지스트막을 애싱하고, 트렌치 에칭 가능한 상태로 된 반도체 웨이퍼의 구조를 나타내는 도면,
도 5는 본 실시예에 의해 층간 절연막을 에칭하여 트렌치를 형성한 상태를 나타내는 모식도,
도 6은 인가하는 직류 전압을 변화시킨 경우의 산화막의 에칭레이트의 면내 분포의 일례를 나타내는 도면,
도 7은 인가하는 직류 전압을 변화시킨 경우의 산화막의 에칭레이트의 면내 분포의 다른 예를 나타내는 도면,
도 8은 실제로 트렌치 에칭을 실행한 후에 트렌치의 깊이를 측정한 반도체 웨이퍼상의 위치를 나타내는 도면,
도 9는 본 발명의 실시에 적용이 가능한 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 개략도,
도 10은 본 발명의 실시에 적용이 가능한 또 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 단면도,
도 11은 본 발명의 실시에 적용이 가능한 또 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 개략도, 그리고
도 12는 본 발명의 실시에 적용이 가능한 또 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 단면도이다.
도면의 주요부분에 대한 부호의 설명
10…챔버(처리용기)
16…서셉터(하부 전극)
34…상부 전극
44…급전봉
46, 88…정합기
48…제 1 고주파 전원
50…가변직류 전원
51…콘트롤러
52…온·오프 스위치
66…처리 가스 공급원
84…배기 장치
90…제 2 고주파 전원
91…GND 블럭
101…Si 기판
102…동 배선층
103…에칭정지막
104…층간절연막
105…메탈 하드 마스크층
106…반사방지막
107…포토 레지스트막
108…부분 비어(via)
108'…비어(via)
109…트렌치
W…반도체 웨이퍼(기판)
본 발명은 기판 또는 기판상에 형성된 층간 절연막 등의 막에 트렌치를 형성하기 위한 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체에 관한 것이다.
반도체 디바이스에 있어서는 미세화에 의한 배선 간격의 감소가 배선간에 큰 용량을 발생시키고, 신호의 전파속도를 저하시키는 것에 의해 동작속도의 지연을 초래한다. 이 문제를 해결하기 위해, 최근, 층간절연막으로서 비유전률이 낮은 절연재료(Low-k 재료)가 이용되고, 배선재료로서, 저저항이고 또한 높은 일렉트로마이그레이션(전자이동) 내성을 갖는 동(Cu)이 주목받고 있으며, 동의 홈 배선이나 접속 구멍의 형성에는 듀얼 대머신(dual damascene)법이 다용되고 있다.
듀얼 대머신법에 의해 동의 다층 배선을 형성하는 경우에는 하층의 동 배선상에 에칭정지막을 성막하고, 그 위에 층간절연막으로서 Low-k 막을 형성하며, 그 위에 메탈 하드 마스크층, 반사방지막(BARC), 포토 레지스트막을 성막한 후, Low-k 막을 에칭하여 비어(via)를 형성하고, 다음에 트렌치의 에칭을 실행한 후, 에칭정지막을 에칭하여 비어를 관통시키고, 그 후 Cu의 배립 배선층을 형성하고 있다.
한편, 근래 파워 MOSFET를 집적화한 파워 IC에 있어서, 고집적화를 도모하기 위해, 실리콘 기판(반도체 웨이퍼)에 트렌치를 형성하고, 그 트렌치내에 확장 드레인 영역을 배치한 트렌치 횡형 파워 MOSFET가 제안되어 있다. 이 트렌치 횡형 파워 MOSFET는 내압에 필요한 확장 드레인 영역을 트렌치의 깊이로 제어할 수 있기 때문에, 종래의 실리콘 기판 표면에 확장 드레인 영역이 배치된 파워 MOSFET보다 단위면적당의 온 저항을 작게 할 수 있다는 이점이 있다.
상기 Low-k 막에 형성되는 트렌치는 배선의 두께에 직접 영향을 주는 것이 고, 또 확장 드레인 영역용에 실리콘 기판에 형성되는 트렌치는 내압에 직접 영향을 주는 것이기 때문에, 모두 에칭의 균일성이 극히 중요하다. 그러나, 이들 트렌치를 형성할 때에는 이종의 막으로 에칭을 정지시킬 수 없기 때문에, 에칭깊이에 격차가 발생하기 쉬워, 트렌치를 에칭할 때의 반도체 웨이퍼면내에서의 에칭레이트의 균일화 제어가 중요하게 된다.
종래, 플라즈마 에칭은 용량 결합형 평행평판 플라즈마 에칭 장치가 주류이다. 용량 결합형 평행평판 플라즈마 에칭 장치는 챔버내에 한쌍의 평행평판 전극(상부 및 하부 전극)을 배치하고, 처리 가스를 챔버내에 도입함과 동시에, 전극의 한쪽에 고주파를 인가하여 전극간에 고주파전계를 형성하며, 이 고주파전계에 의해 처리 가스의 플라즈마를 형성하여 반도체 웨이퍼의 소정의 층에 대해 플라즈마 에칭을 실시한다.
구체적으로는 상부 전극에 플라즈마 형성용의 고주파를 인가하여 플라즈마를 형성하고, 하부 전극에 이온 인입용의 고주파를 인가하는 것에 의해, 적절한 플라즈마 상태를 형성하는 플라즈마 에칭 장치가 알려져 있다(예를 들면 특허문헌 1).
이러한 용량 결합형 평행평판 플라즈마 에칭 장치에 의해 CF4와 같은 부성(負性) 가스를 이용하여 에칭할 때에는 통상, 반도체 웨이퍼의 중앙부의 플라즈마밀도가 저하하는 경향이 있으며, 중앙부에 있어서 에칭레이트가 저하하는 경향이 있다. 이 때문에, 챔버내의 압력이나 고주파 전원으로부터의 인가 전력 등의 파라미터를 제어하는 것에 의해 에칭레이트를 제어하여 에칭의 면내균일성을 도모하고 있다.
그러나, 기존의 파라미터에 의해 에칭의 균일성을 제어하는 경우, 중심부의 에칭레이트를 저하시킬 수 있다고 해도, 다른 부분의 에칭레이트도 동시에 변화하기 때문에, W형이나 M형의 에칭레이트 분포로 되어 버려, 트렌치 에칭에서 요구되고 있는 정도의 에칭의 균일성을 얻기 어렵다. 또한, 트렌치의 에칭시에, 더욱 저전력의 에칭이 지향되어 있지만, 저전력 프로세스에 있어서는 이러한 기존의 파라미터 제어로 에칭레이트의 제어 자체가 곤란하다.
(특허문헌 1) 일본 특허공개공보 제2000-173993호
본 발명은 이러한 사정을 감안해서 이루어진 것으로서, 고주파 전력에 관계없이, 기판에 직접 또는 기판상에 형성된 막에 대해 면내균일성 좋게 트렌치의 에칭을 실행할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
또한, 이러한 플라즈마 에칭 방법을 실행시키는 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 기판 또는 기판상에 형성된 막에 트렌치를 형성하기 위한 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하에 대향하여 마련된 처리용기내에, 트렌치가 형성되어야 할 기판을 배치시키는 공 정과, 상기 처리용기내에 에칭을 위한 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극 중의 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과, 상기 어느 하나의 전극에 직류 전압을 인가하는 공정을 갖는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
이 경우에, 상기 직류 전압은 -400∼-1500 V의 범위인 것이 바람직하다. 또한, 상기 트렌치는 기판상에 형성된 층간절연막에 형성되는 것이어도 좋으며, 상기 트렌치는 상기 층간 절연막에 비어(via)를 형성한 후에 형성되는 것으로도 좋다. 또한, 테스트용의 피처리체에 대해, 미리 원하는 에칭의 면내균일성이 얻어지는 바와 같은 직류 전압값을 구해 두고, 그 때의 직류전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하도록 해도 좋다. 또한, 상기 제 1 전극은 상부 전극 이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되도록 해도 좋다. 이 경우에, 상기 제 2 전극에는 이온 인입용의 고주파 전력을 인가하도록 해도 좋다.
본 발명은 또, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은 실행시에, 상기 플라즈마 에칭 방법이 실행되도록, 컴퓨터로 하여금 플라즈마 처리 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체를 제공한다.
(실시예)
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다.
도 1은 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일예를 나타내는 개략 단면도이다.
이 플라즈마 에칭 장치는 용량 결합형 평행평판 플라즈마 에칭 장치로서 구성되어 있고, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지는 대략 원통형상의 챔버(처리용기)(10)를 갖고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 바닥부에는 세라믹스 등으로 이루어지는 절연판(12)을 거쳐서 원주형상의 서셉터 지지대(14)가 배치되고, 이 서셉터 지지대(14)의 위에 예를 들면 알루미늄으로 이루어지는 서셉터(16)가 마련되어 있다. 서셉터(16)는 하부 전극을 구성하며, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 탑재된다.
서셉터(16)의 상면에는 반도체 웨이퍼(W)를 정전력으로 흡착유지하는 정전척(18)이 마련되어 있다. 이 정전척(18)은 도전막으로 이루어지는 전극(20)을 한쌍의 절연층 또는 절연시트로 사이에 끼운 구조를 갖는 것이고, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 반도체 웨이퍼(W)가 정전척(18)에 흡착 유지된다.
정전척(18)(반도체 웨이퍼(W))의 주위에서 서셉터(16)의 상면에는 에칭의 균일성을 향상시키기 위해 예를 들면 실리콘으로 이루어지는 도전성의 포커스링(보정링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는 예를 들 면 석영으로 이루어지는 원통형상의 내벽부재(26)가 마련되어 있다.
서셉터 지지대(14)의 내부에는 예를 들면 원주상에 냉매실(28)이 마련되어 있다. 이 냉매실에는 외부에 마련된 도시하지 않은 칠러(chiller)유닛으로부터 배관(30a, 30b)을 거쳐서 소정 온도의 냉매, 예를 들면 냉각수가 순환 공급되어, 냉매의 온도에 의해서 서셉터상의 반도체 웨이퍼(W)의 처리온도를 제어할 수 있다.
또한, 도시하지 않은 전열(傳熱) 가스 공급 기구로부터의 전열(傳熱) 가스, 예를 들면 He 가스가 가스 공급라인(32)을 거쳐서 정전척(18)의 상면과 반도체 웨이퍼(W)의 이면의 사이에 공급된다.
하부 전극인 서셉터(16)의 위에는 서셉터(16)와 대향하도록 평행하게 상부 전극(34)이 마련되어 있다. 그리고, 상부 및 하부 전극(34, 16)간의 공간이 플라즈마 생성공간으로 된다. 상부 전극(34)은 하부 전극인 서셉터(16)상의 반도체 웨이퍼(W)와 대향하여 플라즈마 생성공간과 접하는 면, 즉 대향면을 형성한다.
이 상부 전극(34)은 절연성 차폐부재(42)를 거쳐서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 토출 구멍(37)을 갖는 전극판(36)과, 이 전극판(36)을 착탈자유롭게 지지하고, 도전성재료, 예를 들면 표면이 양극산화 처리된 알루미늄으로 이루어지는 수냉 구조의 전극지지체(38)에 의해서 구성되어 있다. 전극판(36)은 줄열(Joule's heat)이 적은 저저항의 도전체 또는 반도체가 바람직하고, 또한, 후술하는 바와 같이 레지스트를 강화하는 관점에서는 실리콘 함유물질이 바람직하다. 이러한 관점에서, 전극판(36)은 실리콘이나 SiC로 구성되는 것이 바람직하다. 전극지지체(38)의 내부에는 가스확산실(40)이 마련되며, 이 가스확산실(40)로부터는 가스토출 구멍(37)에 연통하는 다수의 가스통류 구멍(41)이 아래쪽으로 연장되어 있다.
전극지지체(38)에는 가스확산실(40)로 처리 가스를 보내는 가스도입구(62)가 형성되어 있고, 이 가스도입구(62)에는 가스 공급관(64)이 접속되며, 가스 공급관(64)에는 처리 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는 상류측에서 순서대로 매스플로우 컨트롤러(MFC)(68) 및 개폐밸브(70)가 마련되어 있다(MFC 대신에 FCN이라도 좋다). 그리고, 처리 가스 공급원(66)으로부터 에칭을 위한 처리 가스가 가스 공급관(64)으로부터 가스확산실(40)에 도달하고, 가스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 샤워형상으로 플라즈마 생성공간에 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워헤드로서 기능한다.
상부 전극(34)에는 정합기(46) 및 급전봉(44)을 거쳐서, 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은 10 ㎒ 이상의 주파수, 예를 들면 60 ㎒의 고주파 전력을 출력한다. 정합기(46)는 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로서, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다. 정합기(46)의 출력 단자는 급전봉(44)의 상단에 접속되어 있다.
한편, 상기 상부 전극(34)에는 제 1 고주파 전원(48) 이외에, 가변직류 전원(50)이 전기적으로 접속되어 있다. 가변직류 전원(50)은 바이폴라 전원이어도 좋다. 구체적으로는 이 가변직류 전원(50)은 상기 정합기(46) 및 급전봉(44)을 거 쳐서 상부 전극(34)에 접속되어 있고, 온·오프 스위치(52)에 의해 급전의 온·오프가 가능하게 되어 있다. 가변직류 전원(50)의 극성 및 전류· 전압과 온·오프 스위치(52)의 온·오프는 콘트롤러(51)에 의해 제어되도록 되어 있다.
정합기(46)는 도 2에 나타내는 바와 같이, 제 1 고주파 전원(48)의 급전라인(49)으로부터 분기하여 마련된 제 1 가변 콘덴서(54)와, 급전라인(49)의 그 분기점의 하류측에 마련된 제 2 가변 콘덴서(56)를 갖고 있으며, 이들에 의해 상기 기능을 발휘한다. 또한, 정합기(46)에는 직류 전압 전류(이하, 직류 전압이라 함)가 상부 전극(34)에 유효하게 공급 가능하도록, 제 1 고주파 전원(48)으로부터의 고주파(예를 들면 60 ㎒) 및 후술하는 제 2 고주파 전원으로부터의 고주파(예를 들면 2 ㎒)를 트랩하는 필터(58)가 마련되어 있다. 즉, 가변직류 전원(50)부터의 직류 전류가 필터(58)를 거쳐서 급전라인(49)에 접속된다. 이 필터(58)는 코일(59)과 콘덴서(60)와로 구성되어 있고, 이들에 의해 제 1 고주파 전원(48)으로부터의 고주파 및 후술하는 제 2 고주파 전원으로부터의 고주파가 트랩된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다도 위쪽으로 연장하도록 원통형상의 접지도체(10a)가 마련되고 있으며, 이 원통형상 접지도체(10a)의 천정벽 부분은 통형상의 절연부재(44a)에 의해 상부급전봉(44)으로부터 전기적으로 절연되어 있다.
하부 전극인 서셉터(16)에는 정합기(88)를 거쳐서 제 2 고주파 전원(90)이 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극 서셉터(16)에 고주파 전력이 공급되는 것에 의해, 반도체 웨이퍼(W)측에 이온이 인입된 다. 제 2 고주파 전원(90)은 300 ㎑∼13.56 ㎒의 범위내의 주파수, 예를 들면 2 ㎒의 고주파 전력을 출력한다. 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로서, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 2 고주파 전원(90)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다.
상부 전극(34)에는 제 1 고주파 전원(48)으로부터의 고주파(예를 들면 60 ㎒)는 통과되지 않고 제 2 고주파 전원(90)으로부터의 고주파(예를 들면 2 ㎒)를 그라운드에 통과시키기 위한 로우패스필터(LPF)(92)가 전기적으로 접속되어 있다. 이 로우패스필터(LPF)(92)는 바람직하게는 LR 필터 또는 LC 필터로 구성되지만, 1개의 도선만으로도 제 1 고주파 전원(48)으로부터의 고주파(60 ㎒)에 대해서는 충분히 큰 리액턴스를 부여할 수 있으므로, 그것으로 끝낼 수 있다. 한편, 하부 전극인 서셉터(16)에는 제 1 고주파 전원(48)으로부터의 고주파(60 ㎒)를 그라운드에 통과시키기 위한 하이패스필터(HPF)(94)가 전기적으로 접속되어 있다.
챔버(10)의 바닥부에는 배기구(80)가 마련되고, 이 배기구(80)에 배기관(82)을 거쳐서 배기 장치(84)가 접속되어 있다. 배기 장치(84)는 터보분자 펌프 등의 진공 펌프를 갖고 있으며, 챔버(10)내를 원하는 진공도까지 감압 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반입출구(85)가 마련되어 있으며, 이 반입출구(85)는 게이트밸브(86)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭부산물(퇴적물)이 부착되는 것을 방지하기 위한 퇴적물쉴드(11)가 착탈자유롭게 마련되어 있다. 즉, 퇴적물쉴드(11)가 챔버 벽을 구성하고 있다. 또한, 퇴적물쉴드(11)는 내벽부재(26)의 외주에도 마련되어 있다. 챔버(10)의 바닥부의 챔버벽측의 퇴적물쉴드(11)와 내벽부재(26)측의 퇴적물쉴드(11)의 사이에는 배기 플레이트(83)가 마련되어 있다. 바람직하게는, 퇴적물쉴드(11) 및 배기 플레이트(83)로서는 알루미늄재에 Y2O3 등의 세라믹스를 피복한 것을 이용할 수 있다.
퇴적물쉴드(11)의 챔버 내벽을 구성하는 부분의 웨이퍼(W)와 대략 동일한 높이 부분에는 그라운드에 직류적으로 접속된 도전성부재(GND 블럭)(91)가 마련되어 있고, 이것에 의해 이상방전 방지 효과를 발휘한다.
플라즈마 처리 장치의 각 구성부는 제어부(전체 제어 장치)(95)에 접속되어 제어되는 구성으로 되어 있다. 또한, 제어부(95)에는 공정 관리자가 플라즈마 처리 장치를 관리하기 위해 커맨드의 입력조작 등을 하는 키보드나, 플라즈마 처리 장치의 가동상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(96)가 접속되어 있다.
또한, 제어부(95)에는 플라즈마 처리 장치에서 실행되는 각종 처리를 제어부(95)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 플라즈마 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(97)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 휴대가능한 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태에서 기억부(97)의 소정위치에 세트하도록 되어 있어도 좋다.
그리고, 필요에 따라서, 사용자 인터페이스(96)로부터의 지시 등으로 임의의 레시피를 기억부(97)로부터 호출하여 제어부(95)에 실행시킴으로써, 제어부(95)의 제어하에서 플라즈마 처리 장치에서의 원하는 처리가 실행된다.
다음에, 이와 같이 구성되는 플라즈마 에칭 장치에 의해 실시되는 본 발명의 일실시예에 관한 플라즈마 에칭 방법에 대해서 설명한다.
여기서는 피처리체인 반도체 웨이퍼(W)로서, 도 3에 나타내는 바와 같이, Si 기판(101)의 위에, 동(구리)배선층(102), 에칭정지막(103), 층간 절연막(104), 트렌치 에칭용으로 패터닝된 메탈 하드 마스크층(105), 반사방지막(BARC)(106), 포토 레지스트막(107)을 순차 형성하고, 포토 레지스트막(107)을 에칭 마스크로 해서 BARC(106) 및 층간절연막(104)의 도중까지 에칭하여 부분 비어(108)를 형성한 것을 이용한다. 그리고, 도 3의 상태로부터 포토 레지스트막(107) 및 BARC(106)를 에칭제거하여 도 4의 상태로 하고, 메탈 하드 마스크층(105)을 에칭 마스크로서 트렌치의 에칭을 실행한다. 즉, 소위 듀얼 대머신 방법에 의한 비어 및 트렌치의 일괄형성을 나타내고 있다.
에칭정지막(103)은 SiCN 등의 SiC계 재료로 구성되고, 그 두께는 20∼100 ㎚ 정도이다. 또한, 본 실시예의 트렌치 에칭의 대상인 층간 절연막(104)으로서는 SiCO계 막 등의 Low-k 막을 적용할 수 있다. 물론, SiO2 등의 종래부터 이용되고 있는 재료로 구성할 수도 있다. 층간절연막(104)의 두께는 250∼340 ㎚ 정도이다. 메탈 하드 마스크층(105)을 구성하는 재료로서는 TiN이 예시되고, 그 두께는 15∼ 45 ㎚ 정도이다. 반사방지막(BARC)(106)은 유기계가 주류이며, 두께는 20∼100 ㎚ 정도이다. 포토 레지스트막(107)으로서는 ArF 레지스트가 예시되며, 두께는 100∼400 ㎚ 정도이다.
트렌치의 에칭에 있어서는 우선, 게이트밸브(86)를 열린 상태로 하고, 반입출구(85)를 거쳐서 상기 구조를 갖는 반도체 웨이퍼(W)를 챔버(10)내에 반입하고, 서셉터(16)상에 탑재한다. 그리고, 처리 가스 공급원(66)으로부터 층간절연막(104)을 에칭하기 위한 처리가스를 소정의 유량으로 가스확산실(40)에 공급하고, 가스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 챔버(10)내에 공급하면서, 배기 장치(84)에 의해 챔버(10)내를 배기하고, 그 중의 압력을 예를 들면 2.7∼40 Pa의 범위내의 설정값으로 한다. 또한, 서셉터 온도는 20∼50 ℃정도, 예를 들면 40 ℃로 하여, 웨이퍼온도는 20∼100 ℃정도, 예를 들면 60 ℃ 정도로 한다.
Low-k 막으로 이루어지는 층간절연막(104)을 에칭하기 위한 처리 가스로서는 종래 이용되고 있는 여러 가지의 것을 채용할 수 있으며, 예를 들면, 플루오르화탄소가스(CxFy)를 포함하는 가스를 들 수 있다. 전형적으로는 CF4가스 단(單)가스나, 이것에 Ar가스, He가스 등을 첨가한 것이 이용되며, 더 나아가서는 C4F8 가스 또는 C5F8가스에 Ar가스, O2가스를 첨가한 것도 이용할 수 있다.
이와 같이 챔버(10)내에 에칭가스를 도입한 상태에서, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 전력으로 상부 전극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온 인입용의 고주파를 소정의 전력 으로 하부 전극인 서셉터(16)에 인가한다. 그리고, 가변직류 전원(50)으로부터 소정의 직류 전압을 상부 전극(34)에 인가한다. 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류 전압을 정전척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정시킨다.
상부 전극(34)의 전극판(36)에 형성된 가스토출 구멍(37)으로부터 토출된 처리 가스는 고주파 전력에 의해 생긴 상부 전극(34)과 하부 전극인 서셉터(16)간의 글로 방전중으로 플라즈마화하고, 이 플라즈마에서 생성되는 래디컬이나 이온에 의해서, 메탈 하드 마스크층(105)을 에칭 마스크로 해서 반도체 웨이퍼(W)의 층간절연막(104)에 트렌치 에칭을 실시한다.
이 때에, 상부 전극(34)에는 높은 주파수 영역(예를 들면, 10 ㎒ 이상)의 고주파 전력을 공급하므로, 플라즈마를 바람직한 상태로 고밀도화할 수 있고, 더욱 저압의 조건하에서도 고밀도 플라즈마를 형성할 수 있다. 또한, 이와 같이 플라즈마가 형성될 때에, 상부 전극(34)에 가변직류 전원(50)으로부터 소정의 극성 및 크기의 직류 전압을 인가하므로 플라즈마 에칭 레이트를 제어할 수 있다. 이것에 의해, 면내 균일성 좋게 트렌치 에칭을 실행할 수 있다.
이러한 에칭에 의해, 도 5에 나타내는 바와 같이 층간절연막(104)에 트렌치(109)가 형성되고, 그것과 동시에 부분 비어(108)의 부분도 에칭되어 에칭정지막(103)에 도달하는 비어(108')가 형성된다.
그 후, 소정의 조건으로 에칭정지막(103)을 에칭하여 비어(108')를 관통시킨다. 그리고, 정법(定法)에 따라서, 비어(108') 및 트렌치(109)에 동 등의 금속의 매립을 실행한다.
다음에, 이러한 직류전압 인가에 의한 에칭레이트의 제어에 대해서 설명한다.
상부 전극(34)에 직류 전압을 인가하는 것에 의해, 고주파 전력 뿐만아니라 인가한 직류 전압에 의해서도 플라즈마가 형성되므로, 이것에 의해 플라즈마 밀도를 높여 에칭레이트를 상승시키는 기능이 발휘된다. 이것은 상부 전극(34)에 부의 직류 전압을 인가하면, 전자가 상부 전극에 들어가기 어렵게 되어 전자의 소멸이 억제되는 것과, 이온이 상부 전극에 가속되어 들어 가면 전자가 전극으로부터 나갈 수 있고, 그 전자가 플라즈마 전위와 인가 전압값의 차로 고속으로 가속되어 중성 가스를 전리(플라즈마화)함으로써, 전자밀도(플라즈마 밀도)가 증가하기 때문이다.
또한, 플라즈마가 형성된 경우에, 상부 전극(34)에 가변직류 전원(50)으로부터 직류 전압을 인가하면, 플라즈마 확산을 위해, 비교적 중심부의 플라즈마 밀도를 상승시킬 수 있다. 특히, 챔버(10)내의 압력이 비교적 높고 또한 사용하는 에칭 가스가 부성 가스인 경우에는 챔버(10)내의 중심부의 플라즈마 밀도가 낮아지는 경향이 강하지만, 이와 같이 상부 전극(34)에 직류 전압을 인가하는 것에 의해, 중심부의 플라즈마 밀도를 상승시키도록 할 수 있고, 이 직류 전압의 전압값을 제어하는 것에 의해, 에칭레이트를 제어하여 균일한 에칭을 실행할 수 있도록 할 수 있다.
특히, 이러한 트렌치 에칭의 경우에는 그 깊이의 면내균일성이 매우 중요함에도 불구하고, 그 성질상 에칭정지막 등을 마련하여 그 깊이를 제어할 수 없고, 에칭 처리 자체에 극히 높은 면내균일성이 요구되어 있지만, 이와 같이 인가하는 직류 전압을 제어하는 것에 의해 원하는 에칭균일성을 얻을 수 있는 것이다.
이러한 작용을 유효하게 발휘시키기 위해서는 상부 전극(34)에 인가하는 직류 전압은 -400∼-1500 V의 범위가 바람직하다.
본 실시예의 플라즈마 에칭 방법을 실행할 때에는 최초에 테스트용의 반도체 웨이퍼에 대해, 도 1의 플라즈마 에칭 장치에 의해 소정의 조건으로 트렌치 에칭을 실행한 후, 플라즈마 에칭 장치로부터 반도체 웨이퍼를 꺼내어 검사 장치에 의해 검사하고, 미리, 층간절연막을 에칭하여 트렌치를 형성할 때에 에칭의 균일성이 얻어지는 직류 전압값을 구해 두고, 그 때에 파악된 직류 전압값을 상부 전극에 인가하면서 에칭을 실행하도록 하면, 신속하게 적정한 조건으로 에칭 처리를 실행할 수 있다. 이러한 테스트용의 웨이퍼로서는 로트의 최초의 1개 또는 2개 이상의 웨이퍼를 이용할 수도 있다.
다음에, 실제로 본 발명의 방법에 있어서의 효과를 확인한 결과에 대해서 설명한다. 우선, 실리콘 기판상에 SiO2막을 성막하고, 그 블랭킷 에칭을 실행하였다. 그 때의 에칭 조건은 다음과 같았다.
압력 : 13.3 Pa(100 mTorr)
F 전력(상부 60 ㎒/ 하부 2 ㎒) : 300/300 W
직류 전압 : -500 V, -600 V, -650 V
처리 가스
C4F8 가스 : 30 mL/min(sccm)
CF4 가스 : 40 mL/min(sccm)
N2 가스 : 90 mL/min(sccm)
Ar 가스 : 750 mL/min(sccm)
O2 가스 : 5mL/min(sccm)
시간 : 60 sec
온도 서셉터: 60 ℃
웨이퍼: 50 ℃
에칭후, 잔여 막량으로부터 에칭레이트의 분포를 구한 결과, 도 6에 나타내는 바와 같은 결과가 되었다. 즉, 직류 전압이 -500 V인 경우에는 아직 센터(center)보다 에지(edge) 부분 쪽이 에칭레이트가 높은 경향에 있는데 반해, -600 V에서 대략 에칭레이트가 면내에서 균일하게 되고, 반대로 -650 V로 되면 센터 쪽이 에칭레이트가 높은 경향으로 되었다. 이것으로부터, 상부 전극에 직류 전압을 인가하고, 그 전압을 제어하는 것에 의해 에칭레이트를 제어할 수 있어, 균일한 에칭을 실행할 수 있는 것이 확인되었다. 그리고, 도 6으로부터 명확한 바와 같이, 직류 전압이 -600 V일 때가 가장 에칭레이트의 균일성이 양호하였다. 또, 실제의 에칭의 균일성은 에칭 대상막의 두께 분포에도 의존하기 때문에, 반드시 에칭레이트가 균일한 조건이 균일한 에칭을 실행할 수 있는 조건이라고는 할 수 없 다.
다음에, 동일한 블랭킷 에칭을 조건을 바꾸어서 실행하였다. 이 때의 조건을 다음에 나타낸다.
압력 : 8.0 Pa(60 mTorr)
RF 전력 (상부 60 ㎒/하부 2 ㎒) : 300/150 W
직류 전압 : -500 V, -600 V, -700 V
처리 가스
C4F8 가스 : 10 mL/min(sccm)
CF4 가스 : 112 mL/min(sccm)
Ar 가스 : 150 mL/min(sccm)
O2 가스 : 6 mL/min(sccm)
시간 : 60 sec
온도 서셉터 : 60 ℃
웨이퍼 : 40 ℃
에칭후, 잔여 막량으로부터 에칭레이트의 분포를 구한 결과, 도 7에 나타내는 바와 같이 도 6과 마찬가지의 경향을 나타내었다. 즉, 직류 전압이 -500 V인 경우에는 센터보다 에지 부분쪽이 에칭레이트가 높은 경향에 있는 데 반해, -600 V가 되면 센터의 에칭레이트가 상승하여 균일성이 양호하게 되고, 반대로 -700 V가 되면 센터쪽이 에칭레이트가 높은 경향이 되었다. 이것으로부터, 조건을 바꾸어도 마찬가지의 경향을 나타내는 것이 확인되었다.
다음에, 실제로 상기 도 3에 나타내는 바와 같이 포토 레지스트막(107)을 에칭 마스크로 해서 BARC(106) 및 층간 절연막(104)의 에칭을 실행하여 부분 비어(108)를 형성한 후, BARC(106) 및 포토 레지스트막(107)을 애싱 제거하여 도 4의 상태로 하여, 트렌치 에칭을 실행하였다. 조건은 이하와 같았다.
압력 : 13.3 Pa(100 mTorr)
RF 전력(상부 60 ㎒/ 하부2 ㎒) : 300/300 W
직류 전압 : -500 V
처리가스
C4F4 가스: 30 mL/min(sccm)
CF4 가스: 40 mL/min(sccm)
N2 가스: 90 mL/min(sccm)
Ar 가스: 750 mL/min(sccm)
O2 가스: 5 mL/min(sccm)
시간 : 100 sec
온도 서셉터 : 40 ℃
웨이퍼: 60 ℃
에칭후, 반도체 웨이퍼의 도 8에 나타내는 9점에 대해여 주사형 전자현미경(SEM) 사진으로부터 트렌치의 깊이를 구하였다. 그 결과, 각 점의 트렌치깊이는 이하와 같았다.
No.1 : 272㎚
No.2 : 264㎚
No.3 : 264㎚
No.4 : 272㎚
No.5 : 276㎚
No.6 : 272㎚
No.7 : 256㎚
No.8 : 274㎚
No.9 : 266㎚
이와 같이 트렌치 에칭의 깊이의 편차의 범위가 20 ㎚이며, 종래 70∼90 ㎚이던 것이 현저히 개선되었다.
이상의 것으로부터, 반도체 웨이퍼에 플라즈마 에칭에 의해 트렌치를 형성할 때에, 상부 전극(34)에 직류 전압을 인가하고, 그 전압값을 제어하는 것에 의해, 에칭레이트를 면내에서 균일하게 할 수 있으며, 트렌치의 에칭깊이의 면내균일성을 높일 수 있는 것이 확인되었다.
또, 본 발명은 상기 실시예에 한정되는 것은 아니며 여러가지 변형 가능하 다. 예를 들면, 상기 실시예에서는 듀얼 대머신 구조의 예를 들었지만, 통상의 대머신 구조라도 실현 가능하다. 또한, 층간 절연막에 트렌치를 형성한 경우에 대해서 나타내었지만, 층간 절연막에 한정되지 않으며 다른 막에 트렌치를 형성하는 경우에도 적용 가능하다. 또한, 기판상의 막에 트렌치를 형성하는 경우에 한정되지 않으며, 기판 자체에 트렌치를 형성하는 경우에도 적용 가능하다.
또한, 본 발명이 적용되는 장치에 대해서도 도 1의 것에 한정되는 것이 아니며, 이하에 나타내는 각종의 것을 이용할 수 있다. 예를 들면, 도 9에 나타내는 바와 같이 하부 전극인 서셉터(16)에 제 1 고주파 전원(48')으로부터 플라즈마 생성용의 예를 들면 60 ㎒의 고주파 전력을 인가함과 동시에, 제 2 고주파 전원(90')으로부터 이온 인입용의 예를 들면 2 ㎒의 고주파 전력을 인가하는 하부 2주파 인가 타입의 플라즈마 에칭 장치를 적용할 수도 있다. 도시한 바와 같이 상부 전극(234)에 가변직류 전원(166)을 접속하여 소정의 직류전압을 인가하는 것에 의해, 상기 실시예와 마찬가지의 효과를 얻을 수 있다.
또한, 이 경우에, 도 10에 나타내는 바와 같이 직류 전원(168)을 하부 전극인 서셉터(16)에 접속하여, 서셉터(16)에 직류전압을 인가하도록 해도 좋다.
또한, 도 11에 나타내는 바와 같이 상부 전극(234')을 챔버(10)를 거쳐서 접지하도록 하고, 하부 전극인 서셉터(16)에 고주파 전원(170)을 접속하고, 이 고주파 전원(170)으로부터 플라즈마 형성용의 예를 들면 13.56 ㎒의 고주파 전력을 인가하는 타입의 플라즈마 에칭 장치라도 적용할 수 있으며, 이 경우에는 도시한 바와 같이 하부 전극인 서셉터(16)에 가변직류 전원(172)을 접속하고 소정의 직류 전 압을 인가하는 것에 의해, 상기 실시예와 마찬가지의 효과를 얻을 수 있다.
또한, 도 12에 나타내는 바와 같이 도 11과 마찬가지의 상부 전극(234')을 챔버(10)를 거쳐서 접지하도록 하고, 하부 전극인 서셉터(16)에 고주파 전원(170)을 접속하고, 이 고주파 전원(170)으로부터 플라즈마 형성용의 고주파 전력을 인가하는 타입의 에칭 장치에 있어서, 가변직류 전원(174)을 상부 전극(234')에 인가하도록 해도 좋다.
본 발명에 의하면, 기판 또는 기판상에 형성된 층간 절연막 등의 막에 트렌치를 형성할 때에, 제 1 전극 및 제 2 전극중의 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성함과 동시에, 어느 하나의 전극에 직류 전압을 인가하므로, 직류 전압에 의해서도 플라즈마가 형성되며, 이것에 의해 플라즈마 밀도를 높여 에칭레이트를 상승시키는 기능이 발휘된다. 이 경우에, 고주파전력에 관계없이, 플라즈마 확산을 위해, 비교적 중심부의 플라즈마밀도를 상승시킬 수 있어, 에칭 가스가 부성 가스인 경우에 플라즈마 밀도가 낮게 되기 쉬운 중심부의 에칭레이트를 상승시켜 균일한 에칭을 실행할 수 있도록 할 수 있다.
Claims (17)
- 기판 또는 기판상에 형성된 막에 트렌치를 형성하기 위한 플라즈마 에칭 방법에 있어서,제 1 전극 및 제 2 전극이 각각 상하에 대향하여 마련된 처리용기내에 트렌치가 형성되어야 할 기판을 배치시키는 공정과,상기 처리용기내에 에칭을 위한 처리 가스를 도입하는 공정과,상기 제 1 전극에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과,상기 제 1 전극에 직류 전압을 인가하는 공정을 포함하는플라즈마 에칭 방법.
- 제 1 항에 있어서,상기 직류 전압은 -400∼-1500 V의 범위인플라즈마 에칭 방법.
- 제 1 항에 있어서,상기 트렌치는 기판상에 형성된 층간 절연막에 형성되는플라즈마 에칭 방법.
- 제 2 항에 있어서,상기 트렌치는 기판상에 형성된 층간 절연막에 형성되는플라즈마 에칭 방법.
- 제 3 항에 있어서,상기 트렌치는 상기 층간절연막에 비어(via)를 형성한 후에 형성되는플라즈마 에칭 방법.
- 제 4 항에 있어서,상기 트렌치는 상기 층간절연막에 비어(via)를 형성한 후에 형성되는플라즈마 에칭 방법.
- 제 1 항에 있어서,테스트용의 피처리체에 대해 미리 원하는 에칭의 면내균일성이 얻어지는 직 류 전압값을 구해 두고, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하는플라즈마 에칭 방법.
- 제 2 항에 있어서,테스트용의 피처리체에 대해 미리 원하는 에칭의 면내균일성이 얻어지는 직류 전압값을 구해 두고, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하는플라즈마 에칭 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는플라즈마 에칭 방법.
- 제 2 항에 있어서,상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는플라즈마 에칭 방법.
- 제 7 항에 있어서,상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는플라즈마 에칭 방법.
- 제 8 항에 있어서,상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는플라즈마 에칭 방법.
- 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,상기 제어 프로그램은, 실행시에, 제 1 항 내지 제 8 항 및 제 13 항 내지 제 16 항 중의 어느 한항에 기재된 플라즈마 에칭 방법이 실행되도록 컴퓨터로 하여금 플라즈마 처리 장치를 제어시키는컴퓨터 판독 가능한 기억 매체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006072826A JP4754374B2 (ja) | 2006-03-16 | 2006-03-16 | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 |
| JPJP-P-2006-00072826 | 2006-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070094476A KR20070094476A (ko) | 2007-09-20 |
| KR100876010B1 true KR100876010B1 (ko) | 2008-12-24 |
Family
ID=38594840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070023951A KR100876010B1 (ko) | 2006-03-16 | 2007-03-12 | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4754374B2 (ko) |
| KR (1) | KR100876010B1 (ko) |
| CN (1) | CN101038861A (ko) |
| TW (1) | TWI405259B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5192209B2 (ja) | 2006-10-06 | 2013-05-08 | 東京エレクトロン株式会社 | プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 |
| KR101240818B1 (ko) * | 2007-09-28 | 2013-03-11 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 플라즈마 처리 장치 |
| JP5371238B2 (ja) * | 2007-12-20 | 2013-12-18 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| JP5226296B2 (ja) * | 2007-12-27 | 2013-07-03 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2009188257A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体 |
| JP5319150B2 (ja) | 2008-03-31 | 2013-10-16 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 |
| JP5213496B2 (ja) * | 2008-03-31 | 2013-06-19 | 東京エレクトロン株式会社 | プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体 |
| KR101124770B1 (ko) * | 2008-03-31 | 2012-03-23 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리장치 및 플라즈마 처리방법 및 컴퓨터 판독이 가능한 기억 매체 |
| JP2011176161A (ja) * | 2010-02-25 | 2011-09-08 | Hitachi High-Technologies Corp | プラズマ処理装置及び処理方法 |
| JP5702968B2 (ja) * | 2010-08-11 | 2015-04-15 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ制御方法 |
| KR101913891B1 (ko) | 2011-09-27 | 2018-10-31 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 |
| WO2014049915A1 (ja) * | 2012-09-26 | 2014-04-03 | シャープ株式会社 | 基板処理装置および基板処理方法、半導体装置の製造方法 |
| CN111304655A (zh) * | 2020-03-16 | 2020-06-19 | 福建华佳彩有限公司 | 一种蚀刻设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109328A (ja) * | 1988-10-18 | 1990-04-23 | Nec Corp | ドライエッチング方法およびそ装置 |
| JP4831853B2 (ja) * | 1999-05-11 | 2011-12-07 | 東京エレクトロン株式会社 | 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法 |
| JP4681217B2 (ja) * | 2003-08-28 | 2011-05-11 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
| US7740737B2 (en) * | 2004-06-21 | 2010-06-22 | Tokyo Electron Limited | Plasma processing apparatus and method |
-
2006
- 2006-03-16 JP JP2006072826A patent/JP4754374B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-12 KR KR1020070023951A patent/KR100876010B1/ko active IP Right Grant
- 2007-03-15 TW TW096108980A patent/TWI405259B/zh not_active IP Right Cessation
- 2007-03-16 CN CNA2007100883809A patent/CN101038861A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI405259B (zh) | 2013-08-11 |
| CN101038861A (zh) | 2007-09-19 |
| KR20070094476A (ko) | 2007-09-20 |
| JP4754374B2 (ja) | 2011-08-24 |
| TW200741858A (en) | 2007-11-01 |
| JP2007250874A (ja) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100876010B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| KR101154559B1 (ko) | 플라즈마 에칭 장치 및 플라즈마 에칭 방법 | |
| KR100810773B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| US20110201208A1 (en) | Plasma etching method and plasma etching apparatus | |
| TW201729284A (zh) | 蝕刻方法 | |
| US8609547B2 (en) | Plasma etching method and computer-readable storage medium | |
| TWI436419B (zh) | A plasma etch method and a computer readable memory medium | |
| TWI611454B (zh) | 電漿蝕刻方法 | |
| KR101737021B1 (ko) | 플라즈마 처리 방법 및 기억 매체 | |
| KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| WO2014057799A1 (ja) | プラズマエッチング方法 | |
| US10950458B2 (en) | Etching method | |
| US20070218681A1 (en) | Plasma etching method and computer-readable storage medium | |
| JP2011049360A (ja) | プラズマエッチング方法 | |
| US20090029557A1 (en) | Plasma etching method, plasma etching apparatus and storage medium | |
| US9803286B2 (en) | Method for etching copper layer | |
| KR102435643B1 (ko) | 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층 | |
| KR100886274B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| US20080014755A1 (en) | Plasma etching method and computer-readable storage medium | |
| TWI497586B (zh) | Plasma etching method | |
| US20070218699A1 (en) | Plasma etching method and computer-readable storage medium | |
| WO2003081656A1 (fr) | Procede de gravure par plasma | |
| JP2023018631A (ja) | エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141127 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161122 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 12 |