TWI436419B - A plasma etch method and a computer readable memory medium - Google Patents

A plasma etch method and a computer readable memory medium Download PDF

Info

Publication number
TWI436419B
TWI436419B TW096125250A TW96125250A TWI436419B TW I436419 B TWI436419 B TW I436419B TW 096125250 A TW096125250 A TW 096125250A TW 96125250 A TW96125250 A TW 96125250A TW I436419 B TWI436419 B TW I436419B
Authority
TW
Taiwan
Prior art keywords
gas
plasma
etching
processing
lower electrode
Prior art date
Application number
TW096125250A
Other languages
English (en)
Other versions
TW200818312A (en
Inventor
Nobuhiro Wada
Hikoichiro Sasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200818312A publication Critical patent/TW200818312A/zh
Application granted granted Critical
Publication of TWI436419B publication Critical patent/TWI436419B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

電漿蝕刻方法及電腦可讀取的記憶媒體
本發明是有關氧化膜的電漿蝕刻、例如適於高長寬比接觸(High Aspect Ratio Contact；HARC)製程的電漿蝕刻方法及記憶執行如此電漿蝕刻方法的控制程式之電腦可讀取的記憶媒體。
在半導體裝置的製造製程中，對被處理基板亦即半導體晶圓，藉由光刻技術(photolithography)工程來形成光阻劑圖案，以此作為光罩來進行蝕刻。
近年來隨著半導體裝置的微細化日益漸進，蝕刻亦被要求微細加工，例如在高長寬比接觸(HARC)製程中，形成於氧化膜的孔(hole)或溝(trench)的長寬比漸變大，因此在氧化膜的蝕刻中會被要求極大的選擇比及極良好的開口性。
對於如此的要求，在專利文獻1中是使用對向設置上部電極及下部電極的平行平板型的電漿蝕刻裝置，在下部電極載置半導體晶圓，使用C5 F8 或C4 F6 等的氟碳(Fluoro Carbon)系的氣體、氧氣及Ar等的稀有氣體作為蝕刻氣體，藉由低壓、蝕刻氣體的大流量化，規定蝕刻氣體的處理室內滯留時間來進行電漿蝕刻，藉此取得使選擇比及開口性提升之技術被提案。
然而，在上述專利文獻1中會有根據蝕刻條件不一定可取得所望的開口性之情形。例如，當半導體晶圓的溫度(下部電極溫度)低時(例如0℃時)雖為良好的開口性且對光罩的選擇比亦高，但一旦晶圓溫度上昇，則開口性會變差，在所定溫度以上發生蝕刻途中停止的蝕刻停止(Etching stop)。並且，依據圖案形狀，開口性也會有所不同，就孔而言可充分蝕刻至底部，相對的，就線形狀(line)例如溝而言會發生蝕刻停止。
作為蝕刻停止發生時的對策，可考量使稀釋氣體或O2 氣體增加，但皆為選擇比降低之趨向，不盡理想。
〔專利文獻1〕日本特開2002－25979號公報
本發明是有鑑於上述情事而研發者，其目的是在於提供一種即使所定的蝕刻條件為蝕刻開口性低之類時，還是可以兼顧良好的開口性及選擇性的電漿蝕刻方法。
又，其目的是在於提供一種記憶使如此的電漿蝕刻方法執行的程式之電腦可讀取的記憶媒體。
為了解決上述課題，本發明係提供一種電漿蝕刻方法，其特徵為使用：在內部可真空排氣的處理容器內設置作為基板的載置台機能的下部電極、及以能夠對向於下部電極之方式形成的上部電極，在上述上部電極或下部電極施加電漿生成用之相對性高頻率的高頻電力，在上述下部電極施加偏壓用之相對性低頻率的高頻電力，使供給至上述處理容器內的處理氣體電漿化而進行電漿蝕刻之電漿蝕刻裝置，使用含CxFy(x、y為1以上的整數)、稀有氣體、O2 者作為上述處理氣體，一面將此處理氣體供給至上述處理容器內，一面在上述上部電極或上述下部電極施加高頻電力，而生成上述處理氣體的電漿，且一邊在上述下部電極施加偏壓用的高頻電力，一邊隔著光罩層來電漿蝕刻形成於基板的氧化膜，當所定的蝕刻條件為蝕刻開口性低之類時，在上述上部電極，以能夠取得良好的蝕刻開口性之方式施加所定的直流電壓。
又，本發明提供一種電漿蝕刻方法，其特徵為使用：在內部可真空排氣的處理容器內設置作為基板的載置台機能的下部電極、及以能夠對向於下部電極之方式形成的上部電極，在上述下部電極施加兼具電漿生成用及偏壓用的高頻電力，使供給至上述處理容器內的處理氣體電漿化而進行電漿蝕刻之電漿蝕刻裝置，使用含CxFy(x、y為1以上的整數)、稀有氣體、O2 者作為上述處理氣體，一面將此處理氣體供給至上述處理容器內，一邊在上述下部電極施加兼具電漿生成用及偏壓用的高頻電力，一邊隔者隔著光罩層來電漿蝕刻形成於基板的氧化膜，當所定的蝕刻條件為蝕刻開口性低之類時，在上述上部電極，以能夠取得良好的蝕刻開口性之方式施加所定的直流電壓。
在上述任一構成中，上述所定的蝕刻條件可舉基板的溫度，就如此之開口性變低的溫度而言，可舉上述基板的溫度為20℃以上、甚至40℃以上。
又，上述所定的蝕刻條件可舉蝕刻圖案的形狀，就如此之開口性變低的圖案形狀而言，可舉上述蝕刻圖案包含線形狀者。又，上述蝕刻圖案除了如此的線形狀以外，還包含孔形狀者，無論哪種情況皆是能以所定值以上的深度蝕刻為理想。
又，上述CxFy最好是x為4以上，y為6以上，具體而言，上述CxFy可舉由C4 F6 、C5 F8 及C4 F8 所選擇的1種、或2種以上的混合氣體。又，上述稀有氣體可適用Ar或Xe或Ar與Xe的混合氣體。
本發明更提供一種電腦可讀取的記憶媒體，其特徵係記憶有用以控制電漿蝕刻裝置之動作於電腦上的控制程式，該電漿蝕刻裝置係於內部可真空排氣的處理容器內設置作為基板的載置台機能的下部電極、及以能夠對向於下部電極之方式形成的上部電極，在上述上部電極或下部電極施加電漿生成用之相對性高頻率的高頻電力，在上述下部電極施加偏壓用之相對性低頻率的高頻電力，或在上述下部電極施加兼具電漿生成用及偏壓用的高頻電力，使供給至上述處理容器內的處理氣體電漿化而進行電漿蝕刻者，上述控制程式係於執行時，以能夠進行上述蝕刻方法之方式，使上述電漿蝕刻裝置控制於電腦。
若利用本發明，則可使用包含CxFy(x、y為1以上的整數)、稀有氣體、O2 者作為處理氣體，一面將此處理氣體供給至處理容器內，一面對上部電極或下部電極施加高頻電力，而生成上述處理氣體的電漿，且一邊對下部電極施加偏壓用的高頻電力，一邊經由光阻劑光罩層來電漿蝕刻形成於基板的氧化膜，因此可為選擇性高的蝕刻，且當所定的蝕刻條件為蝕刻開口性低之類時，對上述上部電極，以能夠取得良好的蝕刻開口性之方式來施加所定的直流電壓，因此可不使蝕刻停止發生的情況下兼顧良好的開口性及選擇性。
以下，參照圖面來具體說明有關本發明的實施形態。
圖1是表示本發明的實施所使用的電漿蝕刻裝置之一例的概略剖面圖。
此電漿蝕刻裝置為容量結合型平行平板電漿蝕刻裝置，具有例如表面被施以陽極氧化處理的鋁所構成之大略圓筒狀的處理室(chamber)(處理容器)10。此處理室10是被保安接地。
在處理室10的底部，隔著由陶瓷等所構成的絕緣板12來配置有圓柱狀的基座支持台14，在此基座支持台14上設有例如由鋁所構成的基座16。基座16是構成下部電極，在其上載置被處理基板亦即半導體晶圓W。
在基座16的上面設有以靜電力來吸附保持半導體晶圓W的靜電吸盤18。此靜電吸盤18具有以一對的絕緣層或絕緣薄板來夾著由導電膜所構成的電極20之構造，在電極20電性連接直流電源22。然後，藉由來自直流電源22的直流電壓所產生的庫倫力等的靜電力，使半導體晶圓W吸附保持於靜電吸盤18。
在靜電吸盤18(半導體晶圓W)的周圍，基座16的上面配置有供以使蝕刻的均一性提升之例如由矽所構成的導電性對焦環(Focus Ring)(校正環)24。在基座16及基座支持台14的側面設有例如由石英所構成之圓筒狀的內壁構件26。
在基座支持台14的內部，例如圓周上設有冷媒室28。在此冷媒室中，從設於外部的冷卻單元(未圖示)經由配管30a，30b來循環供給所定溫度的冷媒、例如冷却水，可藉由冷媒的溫度來控制基座上的半導體晶圓W的處理溫度。
此外，來自傳熱氣體供給機構(未圖示)的傳熱氣體、例如He氣體會經由氣體供給路線32來供給至靜電吸盤18的上面與半導體晶圓W的背面之間。
在下部電極亦即基座16的上方，以能夠和基座16對向之方式平行設有上部電極34。然後，上部及下部電極34，16間的空間會成為電漿生成空間。上部電極34是與下部電極亦即基座16上的半導體晶圓W對向而形成與電漿生成空間接觸的面、亦即對向面。
此上部電極34是隔著絕緣性遮蔽構件42來支持於處理室10的上部，藉由：構成和基座16對向的面且具有多數個吐出孔37的電極板36、及可自由裝卸地支持該電極板36，由導電性材料、例如表面被陽極氧化處理的鋁所構成的水冷構造的電極支持體38來構成。電極板36較理想是焦耳熱少低電阻的導電體或半導體，且如後述由強化阻劑的觀點來看較理想是含矽物質。基於如此的觀點，電極板36較理想是以矽或SiC所構成。在電極支持體38的內部設有氣體擴散室40，連通至氣體吐出孔37的多數個氣體通流孔41會從此氣體擴散室40延伸至下方。
在電極支持體38中形成有引導處理氣體至氣體擴散室40的氣體導入口62，在此氣體導入口62連接有氣體供給管64，在氣體供給管64連接處理氣體供給源66。在氣體供給管64中，從上流側依序設有質量流控制器(MFC)68及開閉閥70(亦可取代MFC而為FCS)。然後，自處理氣體供給源66，蝕刻用的處理氣體會從氣體供給管64至氣體擴散室40，經由氣體通流孔41及氣體吐出孔37來淋浴狀吐出至電漿生成空間。亦即，上部電極34是具有作為用以供給處理氣體的淋浴頭之機能。
上部電極34是經由整合器46及給電棒44來電性連接第1高頻電源48。第1高頻電源48會輸出10MHz以上的頻率、例如60MHz的高頻電力。整合器46是使負荷阻抗整合於第1高頻電源48的內部(或輸出)阻抗(impedance)者，在處理室10內生成電漿時使第1高頻電源48的輸出阻抗與負荷阻抗能夠表觀一致。整合器46的輸出端子是被連接至給電棒44的上端。
另一方面，在上述上部電極34，除了第1高頻電源48以外，還電性連接有可變直流電源50。可變直流電源50亦可為雙極(bipolar)電源。具體而言，此可變直流電源50是經由上述整合器46及給電棒44來連接至上部電極34，可藉由On/Off開關(On/Off Switch)52來進行給電的On/Off。可變直流電源50的極性及電流．電壓以及On/Off開關52的On/Off可藉由控制器51來控制。
如圖2所示，整合器46具有：從第1高頻電源48的給電路線49分歧而設置的第1可變電容器54、及設置於給電路線49的分歧點的下游側的第2可變電容器56，藉由該等來發揮上述機能。並且，在整合器46中，以直流電壓電流(以下簡稱為直流電壓)能夠有效地供給至上部電極34的方式，設有捕捉來自第1高頻電源48的高頻(例如60MHz)及來自後述的第2高頻電源的高頻(例如2MHz)之濾波器58。亦即，來自可變直流電源50的直流電流會經由濾波器58來連接至給電路線49。此濾波器58是以線圈59及電容器60所構成，藉由該等捕捉來自第1高頻電源48的高頻及來自後述的第2高頻電源的高頻。
以能夠從處理室10的側壁延伸至比上部電極34的高度位置更上方的方式，設有圓筒狀的接地導體10a，此圓筒狀接地導體10a的頂壁部份是藉由筒狀的絕緣構件44a來與上部給電棒44電性絕緣。
在下部電極亦即基座16經由整合器88來電性連接第2高頻電源90。從此第2高頻電源90來供給高頻電力至下部電極亦即基座16，藉此離子會被引入至半導體晶圓W側。第2高頻電源90會輸出300kHz~13.56MHz的範圍內的頻率、例如2MHz的高頻電力。整合器88用以使負荷阻抗整合於第2高頻電源90的內部(或輸出)阻抗者，在處理室10內生成電漿時使第2高頻電源90的內部阻抗與負荷阻抗能夠表觀一致。
在上部電極34電性連接有不使來自第1高頻電源48的高頻(例如60MHz)通過，而使來自第2高頻電源90的高頻(例如2MHz)通過至接地的低通濾波器(LPF)92。此低通濾波器(LPF)92最好是以LR濾波器或LC濾波器所構成，但即使是1條的導線也可對來自第1高頻電源48的高頻(60MHz)賦予充分大的電抗(reactance)，因此亦可以此應付。另一方面，在下部電極亦即基座16電性連接有用以使來自第1高頻電源48的高頻(60MHz)通過至接地的高通濾波器(HPF)94。
在處理室10的底部設有排氣口80，且在此排氣口80經由排氣管82來連接排氣裝置84。排氣裝置84具有渦輪分子泵等的真空泵，可將處理室10內減壓至所望的真空度。並且，在處理室10的側壁設有半導體晶圓W的搬出入口85，此搬出入口85可藉由閘閥86來開閉。並且，沿著處理室10的內壁可自由裝卸地設有用以防止蝕刻副生物(附著物)附著於處理室10之附著物屏蔽(deposit shield)11。亦即，附著物屏蔽11構成處理室壁。並且，附著物屏蔽11亦設於內壁構件26的外周。在處理室10的底部的處理室壁側的附著物屏蔽11與內壁構件26側的附著物屏蔽11之間設有排氣板83。附著物屏蔽11及排氣板83可適用在鋁材被覆Y2 O3 等的陶瓷者。
在構成附著物屏蔽11的處理室內壁的部份之與晶圓W大致相同的高度部份設有直流(DC)性連接至接地的導電性構件(GND區塊)91，藉此發揮異常放電防止效果。
電漿處理裝置的各構成部是形成連接至控制部(全體控制裝置)95來進行控制的構成。並且，在控制部95連接使用者介面96，該使用者介面部96是由鍵盤及顯示器等所構成，該鍵盤是供以工程管理者管理電漿處理裝置而進行指令的輸入操作等，該顯示器是使電漿處理裝置的業狀況可視化而予以顯示者。
而且，在控制部95連接記憶部97，該記憶部97儲存有用以藉由控制部95的控制來實現在電漿處理裝置所被執行的各種處理之控制程式、或用以按照處理條件來使處理執行於電漿處理裝置的各構成部之程式亦即處方(recipe)。處方可記憶於硬碟或半導體記憶體，或在收容於CDROM、DVD等可藉由可攜式的電腦來讀取的記憶媒體之狀態下設定於記憶部97的所定位置。
然後，因應所需，根據來自使用者介面部96的指示等，從記憶部97叫出任意的處方，而使執行於控制部95，在控制部95的控制下，進行電漿蝕刻裝置之所望的處理。
其次，說明有關藉由如此構成的電漿蝕刻裝置來實施之本發明的一實施形態的電漿蝕刻方法。
在此，被處理體亦即半導體晶圓W，如圖3所示，為使用在Si基板101上，依序形成蝕刻停止膜102、蝕刻對象的氧化膜103、反射防止膜(BARC)104、光阻劑膜105之後，藉由光刻技術在光阻劑膜105形成所定圖案者，以光阻劑膜105作為光罩，利用圖1的電漿蝕刻裝置來蝕刻蝕刻對象的氧化膜103，而形成孔。
本實施形態的蝕刻對象膜亦即氧化膜103，可使用例如以四乙氧基矽烷(Tetraethoxysilane，TEOS)作為原料來成膜者，或玻璃膜(BPSG或PSG)等。此氧化膜103的厚度是被適宜設定，例如0.5~4.0μm程度。
蝕刻停止膜102是以SiN或SiC所構成，其厚度為20~100nm程度。反射防止膜(BARC)104可使用SiON膜或有機系者，其厚度為20~100nm程度。光阻劑膜105是典型的ArF阻劑，其厚度為100~400nm程度。
在蝕刻處理時，首先使閘閥86成為開啟狀態，經由搬出入口85來將具有上述構造的半導體晶圓W搬入處理室10內，載置於基座16上。然後，從處理氣體供給源66以所定的流量來將蝕刻用的處理氣體供給至氣體擴散室40，一面經由氣體通流孔41及氣體吐出孔37來供給至處理室10內，一面藉由排氣裝置84來使處理室10內排氣，使其中的壓力例如成為2.67~6.67Pa(20~50mTorr)的範圍內的設定值。
在此，用以蝕刻氧化膜103的處理氣體為使用包含CxFy(x、y為1以上的整數)、稀有氣體、O2 者。CxFy除了具有作為蝕刻液的機能以外，還具有供給附著物而使選擇比上昇的機能。CxFy較理想是x為4以上，y為6以上，可適用由C4 F6 、C5 F8 及C4 F8 所選擇的1種、或2種以上的混合氣體。在該等之中特別是C4 F6 為佳。CxFy的具體流量，較理想是10~50mL/min(換算成標準狀態的流量(sccm))。
O2 氣體是用以除去過剩附著物，確保蝕刻孔的透過性(開口性)者，較理想是添加流量比為處理氣體全體的1~20%。就具體的流量而言，較理想是10~60mL/min(sccm)。
稀有氣體是作為對CxFy的載流氣體(carrier gas)或稀釋氣體的機能，取處理氣體的平衡，為了控制附著物或氟(F)而添加者，較理想是流量比為添加處理氣體全體的60~98%。就具體的流量而言，較理想是350~1200mL/min(sccm)。稀有氣體可適用Ar或Xe或Ar與Xe的混合氣體。其他亦可使用Kr作為稀有氣體。
處理氣體亦可含上述CxFy、稀有氣體、O2 以外的氣體。例如在該等中添加氫氟碳化物(hydrofluorocarbons，HFCs)系氣體、亦即CHxFy(x、y為1以上的正整數)。藉此，當底層為氮化膜時，亦可一起蝕刻氮化膜。
在如此導入蝕刻用的處理氣體至處理室10內的狀態下，由第1高頻電源48來將電漿生成用的高頻電力以所定的功率施加於上部電極34，且由第2高頻電源90來將離子引入用的高頻以所定的功率施加於下部電極亦即基座16，更由靜電吸盤18用的直流電源22來將直流電壓施加於靜電吸盤18的電極20，而使半導體晶圓W固定於基座16。
從形成於上部電極34的電極板36的氣體吐出孔37所吐出的處理氣體會在藉由高頻電力而產生之上部電極34與下部電極亦即基座16間的輝光放電中電漿化，藉由在此電漿所生成的自由基或離子，以光阻劑膜105作為光罩來蝕刻氧化膜103而形成孔。
由於是在上部電極34供給高的頻率領域(例如、10MHz以上)的高頻電力，因此可在較佳的狀態下使電漿高密度化，即使是在更低壓的條件下照樣能夠形成高密度電漿。
在此，僅如此施加高頻電力，利用上述處理氣體來蝕刻氧化膜時，依半導體晶圓W的溫度，孔的開口性(透過性)會有所不同。當半導體晶圓W的溫度低時，例如0℃時，雖可蝕刻至所定深度，但若半導體晶圓W的溫度變高，則孔的開口性會變差，如圖4所示，在蝕刻對象膜的途中蝕刻孔107的蝕刻有時會發生停止，亦即所謂的蝕刻停止。這是因為附著物的附著係數改變，附著物進入孔內所致。如此之開口性低的狀態亦依其他的條件，產生於20℃，在40℃更顯著。亦即，半導體晶圓W的溫度(下部電極溫度)20℃以上、特別是40℃以上，蝕刻停止等開口性低的狀態會發生。
對此，本實施形態是在生成電漿時由可變直流電源50來將所定的極性及大小的直流電壓施加於上部電極34，因此開口性形成良好，如圖5所示，可不產生蝕刻停止，使孔107貫通蝕刻對象膜亦即氧化膜103。此時的直流電壓的絶對值較理想是800~1500V。
之所以可藉由如此在上部電極34施加直流電壓來使孔107的開口性形成良好，是因為一旦在上部電極34施加直流電壓，則如圖6所示，被堆積於孔107的肩部107a的附著物109會被固定，變硬而難以剝離，所以在孔107內不易產生附著物。亦即，附著物會被捕捉於肩部107a而阻礙進入孔107內，因此開口性(透過性)會形成良好而解除蝕刻停止。藉由如此往孔內的附著物減少，蝕刻速率也會上昇。
並且，在上部電極34，藉由從前的蝕刻製程、特別是往上部電極34的高頻電力小的蝕刻製程，而附著有聚合物(polymer)。然後，在進行蝕刻處理時一旦對上部電極34施加適當的直流電壓，則如圖7所示，可加深上部電極的自我偏壓電壓Vdc ，亦即可擴大在上部電極34表面之Vdc 的絶對值。因此，附著於上部電極34的聚合物會藉由所被施加的直流電壓而被濺鍍供給至半導體晶圓W，作為附著物來附著於光阻劑膜105上。由於如此生成的附著物也會被固定於肩部107a，因此光阻劑膜106不易被蝕刻而對光阻劑膜105的選擇比也會提升。
其次，說明有關實際確認本實施形態的方法之效果的實驗結果。
在此是在Si基板上形成厚度2000nm的熱氧化SiO2 膜作為蝕刻對象的氧化膜，且於其上形成厚度60nm之由有機系膜所構成的反射防止膜(BARC)，更於其上形成厚度609nm的KrF阻劑膜而取得樣本。
將此樣本搬入圖1的裝置，且將處理室內壓力設為3.3Pa，上部高頻功率設為3000W，將下部高頻功率設為3600W，下部電極溫度設為0℃，將處理氣體亦即C4 F6 設為38mL/min(sccm)，Ar設為800mL/min(sccm)，O2 設為50mL/min(sccm)，不施加直流電壓下進行180秒間蝕刻。此刻的下部Vpp為2553V。其結果，如圖8的(a)所示，可以良好的開口性來形成開口徑為0.35μm的孔。此刻的蝕刻速率為566nm/min，對光阻劑膜的蝕刻選擇比是flat為11.3，facet為5.8。在此，flat是在圖9中為c/a，facet是在圖9中為c/b。
其次，將下部電極溫度提升至40℃，以同様的條件來進行蝕刻。其結果，如圖8的(b)所示，在蝕刻途中發生蝕刻停止。
其次，將下部電極溫度設為40℃，使上部高頻功率降低至1500W，在上部電極34施加－1000V的直流電壓，其他的條件同様進行蝕刻。之所以使上部高頻功率降低是為了使直流電壓施加時的下部的Vpp配合不施加直流電壓時。其結果，如圖8的(c)所示，蝕刻停止會被解消而取得良好的開口性。此刻的蝕刻速率為585nm/min，對光阻劑膜105的蝕刻選擇比是flat為21.9，facet為6.4，藉由施加直流電壓，可確認出蝕刻速率及選擇比也會上昇。
以上雖是顯示有關以對上部電極施加直流電壓來解消溫度所造成的開口性不同之例，但圖案形狀所產生的開口性不同也同様可解消。以下說明有關如此的實施形態。
此實施形態中，被處理體的半導體晶圓W，如圖10所示，是使用在Si基板201上依序形成配線層202、蝕刻停止膜203、蝕刻對象的氧化膜204、反射防止膜(BARC)205、光阻劑膜206之後，藉由光刻技術在光阻劑膜206形成所定圖案者，以光阻劑膜206作為光罩，利用圖1的電漿蝕刻裝置來蝕刻蝕刻對象的氧化膜204，而形成孔及溝(線形狀)。
蝕刻停止膜203、蝕刻對象的氧化膜204、反射防止膜(BARC)205、光阻劑膜206，可使用和從前的實施形態同様者。並且，配線層202可使用W、Al、Cu等通常所被使用者。
該蝕刻時，和從前的實施形態同様，將上述構造的半導體晶圓W搬入處理室10內，載置於基座16上，且和從前的實施形態同様，使包含CxFy(x、y為1以上的整數)、稀有氣體、O2 的處理氣體，從處理氣體供給源66來將蝕刻用的處理氣體以所定的流量供給至氣體擴散室40，一面經由氣體通流孔41及氣體吐出孔37來供給至處理室10內，一面藉由排氣裝置84來使處理室10內排氣，使其中的壓力例如成為2.67~6.67Pa(20~50mTorr)的範圍內的設定值。
在如此導入蝕刻用的處理氣體至處理室10內的狀態下，由第1高頻電源48來將電漿生成用的高頻電力以所定的功率施加於上部電極34，且由第2高頻電源90來將離子引入用的高頻以所定的功率施加於下部電極亦即基座16，更由靜電吸盤18用的直流電源22來將直流電壓施加於靜電吸盤18的電極20，而使半導體晶圓W固定於基座16。
從形成於上部電極34的電極板36的氣體吐出孔37所吐出的處理氣體會在藉由高頻電力而產生之上部電極34與下部電極亦即基座16間的輝光放電中電漿化，藉由在此電漿所生成的自由基或離子，以光阻劑膜206作為光罩來蝕刻氧化膜204而形成孔及溝
在此，僅如此施加高頻電力，利用上述處理氣體來蝕刻氧化膜時，在孔及溝開口性會有所不同。亦即，依圖案形狀開口性會有所不同，如圖11所示，孔207雖被開口性佳地蝕刻，但線狀圖案的溝208開口性差，有時會產生蝕刻停止。這是因為在間口窄的圖案之孔中成為附著物的聚合物難以進入，開口性不易悪化，但間口廣的圖案之溝中聚合物容易進入附著物變多，開口性容易悪化所致。
對此，本實施形態中亦與從前的實施形態同様，在生成電漿時由可變直流電源50來施加所定的極性及大小的直流電壓至上部電極34，因此堆積於孔207或溝208的肩部207a，208a的附著物209會被固定，變硬而難以剝離，因此如上述般即使是附著物容易產生的溝，照樣可使附著物減少，開口性形成良好，如圖12所示，溝208亦與孔207同様可蝕刻至蝕刻停止膜203。此情況，因為孔207內及溝208內的附著物會減少，所以蝕刻速率也會上昇。並且，藉由對上部電極34施加直流電壓，如上述，從上部電極34所被供給的聚合物也會被固定於肩部207a，208a，因此光阻劑膜206不易被蝕刻，對光阻劑膜206的選擇比也會提升。本實施形態中同樣施加於上部電極34的直流電壓的絶對值較理想是800~1500V。
其次，說明有關實際確認本實施形態的方法之效果的實驗結果。
在此是在Si基板上形成厚度50nm的SiN膜作為蝕刻停止膜，且於其上形成厚度1000nm的BPSG膜及厚度28000nm的TEOS膜作為蝕刻對象的氧化膜，更於其上形成厚度900nm的KrF阻劑，而取得樣本。
將此樣本搬入圖1的裝置，且將處理室內壓力設為33.5Pa(25mTorr)，將上部高頻功率設為3000W，將下部高頻功率設為3600W，將下部電極溫度設為0℃，處理氣體是將C4 F6 設為38mL/min(sccm)，將Ar設為800mL/min(sccm)，將O2 設為46mL/min(sccm)，不施加直流電壓來進行240秒蝕刻。其結果，如圖13的(a)所示，孔雖被開口性佳地形成，但溝開口性差，特別是在晶圓的中心，溝的開口性差，形成孔的一半程度的深度。對此刻的光阻劑膜的選擇比是在晶圓的中心，Flat為15.8，facet為5.5，在邊緣，Flat為16.7，facet為6.3。
其次，為了使直流電壓施加時的下部的Vpp配合不施加直流電壓時，而令上部高頻功率降低至1500W，在上部電極34施加－1000V的直流電壓，其他的條件同様進行蝕刻。其結果，如圖13的(b)所示，溝的開口性形良好，甚至蝕刻至比孔更深的位置。此時對光阻劑膜的選擇比是在晶圓的中心Flat因附著物所以膜厚會增加而無法測定，facet為7.7，在邊緣Flat還是因附著物而無法測定，facet為6.4。因此，藉由施加直流電壓，可確認出選擇比亦上昇。
另外，本發明並非限於上述實施形態，亦可實施各種變形。例如，在上述實施形態中雖是使用光阻劑膜作為光罩，但並非限於此，亦可併用硬質罩幕層(hard mask)。又，氧化膜雖舉例以TEOS作為原料來成膜者或BPSG、PSG，但並非限於此。又，半導體晶圓的構造亦非限於上述例者。
又，有關本發明所適用的裝置並非限於圖1者，亦可使用以下所示者。例如，亦可使用能夠將上部電極分割成中心及周邊來分別調整高頻的施加功率之型式者。又，如圖14所示，亦可使用下部2周波施加型式的電漿蝕刻裝置，亦即對下部電極的基座16由第1高頻電源48'來施加電漿生成用之例如40MHz的高頻電力，且由第2高頻電源90'來施加離子引入用之例如2MHz的高頻電力者。如圖示連接可變直流電源166至上部電極234而施加所定的直流電壓，藉此可取得與上述實施形態同様的效果。
又，如圖15所示，亦可適用取代圖14中連接至下部電極亦即基座16的第1高頻電源48'及第2高頻電源90'，而連接高頻電源170，由此高頻電源170來施加兼具電漿形成用及偏壓形成用例如40MHz的高頻電力之型式的電漿蝕刻裝置，此情況亦和圖14時同様，在上部電極234連接可變直流電源166，施加所定的直流電壓，藉此可取得與上述實施形態同様的效果。
10．．．處理室(處理容器)
16．．．基座(下部電極)
34．．．上部電極
44．．．給電棒
46，88．．．整合器
48．．．第1高頻電源
50．．．可變直流電源
51．．．控制器
52．．．On/Off開關
66．．．處理氣體供給源
84．．．排氣裝置
90．．．第2高頻電源
91．．．GND區塊
101，201．．．Si基板
102，203．．．蝕刻停止膜
103，204．．．氧化膜
104，205．．．反射防止膜(BARC)
105，206．．．光阻劑膜
107，207．．．孔
107a，207a，208a．．．肩部
208．．．溝
W．．．半導體晶圓(被處理基板)
圖1是表示本發明的實施所使用的電漿蝕刻裝置之一例的概略剖面圖。
圖2是表示在圖1的電漿蝕刻裝置中連接至第1高頻電源的整合器的構造。
圖3是表示本發明之一實施形態的實施所使用的半導體晶圓W的構造剖面圖。
圖4是用以說明使半導體晶圓的溫度上昇時所產生的蝕刻停止的圖。
圖5是表示在產生圖4般的蝕刻停止的溫度下對上部電極施加直流電壓而蝕刻氧化膜時的狀態剖面圖。
圖6是用以說明藉由施加直流電壓，蝕刻時的開口性變得良好的機構的模式圖。
圖7是表示在圖1的電漿處理裝置中，對上部電極施加直流電壓時的Vdc及電漿鞘層(Plasma Sheath)厚的變化圖。
圖8是表示使半導體晶圓溫度變化時之蝕刻的開口性及施加直流電壓時之蝕刻的開口性的實驗結果模式圖。
圖9是用以說明在選擇比中，flat及facet的定義。
圖10是表示本發明的其他實施形態的實施所使用的半導體晶圓W的構造剖面圖。
圖11是用以說明孔及溝的蝕刻開口性的差異剖面圖。
圖12是表示在上部電極施加直流電壓來蝕刻氧化膜時的孔及溝的狀態剖面圖。
圖13是用以說明在上部電極不施加及施加直流電壓時比較孔及溝的蝕刻開口性的實驗結果模式圖。
圖14是表示可適用於本發明的實施之其他型式的電漿蝕刻裝置之例的概略圖。
圖15是表示可適用於本發明的實施之另外其他型式的電漿蝕刻裝置之例的概略圖。
97．．．記憶部
95．．．控制部
96．．．使用者介面
92．．．低通濾波器(LPF)
48．．．第1高頻電源
46，88．．．整合器
52．．．On/Off開關
51．．．控制器
50．．．可變直流電源
10a．．．圓筒狀接地導體
44a．．．筒狀的絕緣構件
44．．．給電棒
38．．．電極支持體
40．．．氣體擴散室
62．．．氣體導入口
64．．．氣體供給管
41．．．氣體通流孔
70．．．開閉閥
42．．．絕緣性遮蔽構件
68．．．質量流控制器(MFC)
66．．．處理氣體供給源
10．．．處理室(處理容器)
91．．．GND區塊
11．．．附著物屏蔽
24．．．導電性對焦環
14．．．基座支持台
16．．．基座(下部電極)
18．．．靜電吸盤
36．．．電極板
37．．．吐出孔
20．．．電極
34．．．上部電極
28．．．冷媒室
85．．．搬出入口
86．．．閘閥
80．．．排氣口
82．．．排氣管
84．．．排氣裝置
30a、30b．．．配管
22．．．直流電源
90．．．第2高頻電源
83．．．排氣板
12．．．絕緣板
32．．．氣體供給路線
94．．．高通濾波器(HPF)

Claims (6)

  1. 一種電漿蝕刻方法，其特徵為使用：在內部可真空排氣的處理容器內設置作為基板的載置台機能的下部電極、及以能夠對向於下部電極之方式形成的上部電極，在上述上部電極或下部電極施加電漿生成用之相對性高頻率的高頻電力，在上述下部電極施加偏壓用之相對性低頻率的高頻電力，使供給至上述處理容器內的處理氣體電漿化而進行電漿蝕刻之電漿蝕刻裝置，使用含CxFy(x、y為1以上的整數)、稀有氣體、O2 者作為上述處理氣體，一面將此處理氣體供給至上述處理容器內，一面在上述上部電極或上述下部電極施加高頻電力，而生成上述處理氣體的電漿，且一邊在上述下部電極施加偏壓用的高頻電力，一邊隔著光罩層來電漿蝕刻形成於基板的氧化膜，將上述處理容器內的壓力設為2.67~6.67Pa(20~50mTorr)的範圍內的設定值，以流量比，處理氣體全體的1~20%來添加上述O2 氣體，以流量比，處理氣體全體的60~98%來添加上述稀有氣體，在將形成於上述基板的氧化膜蝕刻時，上述基板的溫度為40℃以上，即使是上述蝕刻的開口性變低的狀態，照樣可藉由對上述上部電極施加800~1500V的直流電壓來取得更良好的蝕刻開口性。
  2. 一種電漿蝕刻方法，其特徵為使用：在內部可真空排氣的處理容器內設置作為基板的載置台機能的下部電極 、及以能夠對向於下部電極之方式形成的上部電極，在上述下部電極施加兼具電漿生成用及偏壓用的高頻電力，使供給至上述處理容器內的處理氣體電漿化而進行電漿蝕刻之電漿蝕刻裝置，使用含CxFy(x、y為1以上的整數)、稀有氣體、O2 者作為上述處理氣體，一面將此處理氣體供給至上述處理容器內，一邊在上述下部電極施加兼具電漿生成用及偏壓用的高頻電力，一邊隔著光罩層來電漿蝕刻形成於基板的氧化膜，將上述處理容器內的壓力設為2.67~6.67Pa(20~50mTorr)的範圍內的設定值，以流量比，處理氣體全體的1~20%來添加上述O2 氣體，以流量比，處理氣體全體的60~98%來添加上述稀有氣體，在將形成於上述基板的氧化膜蝕刻時，上述基板的溫度為40℃以上，即使是上述蝕刻的開口性變低的狀態，照樣可藉由對上述上部電極施加800~1500V的直流電壓來取得更良好的蝕刻開口性。
  3. 如申請專利範圍第1項之電漿蝕刻方法，其中，上述所定的蝕刻條件為基板的溫度。
  4. 如申請專利範圍第1或2項之電漿蝕刻方法，其中，上述CxFy係x為4以上，y為6以上。
  5. 如申請專利範圍第4項之電漿蝕刻方法，其中，上述CxFy係由C4 F6 、C5 F8 及C4 F8 所選擇的1種、或2種以上的混合氣體。
  6. 如申請專利範圍第1或2項之電漿蝕刻方法，其中，上述稀有氣體為Ar或Xe或Ar與Xe的混合氣體。
TW096125250A 2006-07-12 2007-07-11 A plasma etch method and a computer readable memory medium TWI436419B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191704A JP5323306B2 (ja) 2006-07-12 2006-07-12 プラズマエッチング方法およびコンピュータ読取可能な記憶媒体

Publications (2)

Publication Number Publication Date
TW200818312A TW200818312A (en) 2008-04-16
TWI436419B true TWI436419B (zh) 2014-05-01

Family

ID=38999905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125250A TWI436419B (zh) 2006-07-12 2007-07-11 A plasma etch method and a computer readable memory medium

Country Status (4)

Country Link
JP (1) JP5323306B2 (zh)
KR (1) KR20080006457A (zh)
CN (1) CN100521111C (zh)
TW (1) TWI436419B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740298B (zh) * 2008-11-07 2012-07-25 东京毅力科创株式会社 等离子体处理装置及其构成部件
CN101882577A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆背面粗糙处理的方法
JP5568340B2 (ja) 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6329839B2 (ja) 2014-07-29 2018-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
CN108321101B (zh) * 2018-02-24 2020-09-11 惠科股份有限公司 一种电极组件和蚀刻设备
CN108682611B (zh) * 2018-05-17 2020-03-13 大连理工大学 一种提高工艺等离子体均匀性的电极
CN108649005B (zh) * 2018-05-22 2020-10-30 山东汉旗科技有限公司 一种半导体晶圆批量刻蚀装置
JP7134863B2 (ja) * 2018-12-27 2022-09-12 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN110600377A (zh) * 2019-09-27 2019-12-20 扬州扬杰电子科技股份有限公司 一种降低晶片正金腐蚀发生表面色差的刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247857B1 (ko) * 2004-06-21 2013-03-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치

Also Published As

Publication number Publication date
JP2008021791A (ja) 2008-01-31
KR20080006457A (ko) 2008-01-16
TW200818312A (en) 2008-04-16
JP5323306B2 (ja) 2013-10-23
CN100521111C (zh) 2009-07-29
CN101106086A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
TWI436419B (zh) A plasma etch method and a computer readable memory medium
TWI450328B (zh) Plasma etch methods and computer-readable memory media
TWI424792B (zh) Plasma processing device and plasma processing method
JP4701776B2 (ja) エッチング方法及びエッチング装置
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US10916442B2 (en) Etching method
JP5642001B2 (ja) プラズマエッチング方法
US8609547B2 (en) Plasma etching method and computer-readable storage medium
TWI446436B (zh) Plasma etching method, plasma etching device, control program and computer memory media
TW201729284A (zh) 蝕刻方法
JP2008078515A (ja) プラズマ処理方法
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
WO2014057799A1 (ja) プラズマエッチング方法
US20050269294A1 (en) Etching method
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20070059933A1 (en) Plasma ashing method
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
US7456111B2 (en) Plasma etching method and plasma etching apparatus
TW202032662A (zh) 電漿處理方法及電漿處理裝置
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2006156992A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees