KR100886274B1 - 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 - Google Patents

플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 Download PDF

Info

Publication number
KR100886274B1
KR100886274B1 KR1020070024760A KR20070024760A KR100886274B1 KR 100886274 B1 KR100886274 B1 KR 100886274B1 KR 1020070024760 A KR1020070024760 A KR 1020070024760A KR 20070024760 A KR20070024760 A KR 20070024760A KR 100886274 B1 KR100886274 B1 KR 100886274B1
Authority
KR
South Korea
Prior art keywords
electrode
plasma
etching
film
plasma etching
Prior art date
Application number
KR1020070024760A
Other languages
English (en)
Other versions
KR20070094482A (ko
Inventor
료이치 요시다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070094482A publication Critical patent/KR20070094482A/ko
Application granted granted Critical
Publication of KR100886274B1 publication Critical patent/KR100886274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, SiC계 막으로 이루어지는 에칭 정지층을 Low-k막에 대한 에칭 선택성을 확보한 뒤에 언더컷을 방지하면서 에칭할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
기판 상에, 배선층, SiC계 재료로 이루어지는 에칭 정지막, 저유전율(Low-k)막 및 에칭 마스크를 순차적으로 형성한 구조체에 대하여, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤에, 에칭 정지막을 플라즈마 에칭하는데 있어서, 제 1 전극 및 제 2 전극이 상하에 대향하여 마련된 처리 용기내에, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤의 상기 구조체가 배치된 상태를 존재시켜, 처리 용기내에 NF3를 포함하는 처리 가스를 도입하고, 제 1 전극 및 제 2 전극 중 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성하고, 어느 하나의 전극에 직류 전압을 인가한다.

Description

플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체{PLASMA ETCHING METHOD AND COMPUTER-READABLE STORAGE MEDIUM}
도 1은 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 도시하는 개략 단면도이고,
도 2는 도 1의 플라즈마 에칭 장치에 있어서 제 1 고주파 전원에 접속된 정합기의 구조를 도시한 도면이고,
도 3은 본 발명의 1실시형태의 실시에 이용되는 반도체 웨이퍼(W)의 구조를 도시하는 단면도이고,
도 4는 에칭 정지막을 에칭할 때에 언더컷이 발생한 상태를 도시하는 모식도이고,
도 5는 도 1의 플라즈마 처리 장치에 있어서, 상부 전극에 직류 전압을 인가했을 때의 Vdc 및 플라즈마 시스 두께의 변화를 도시한 도면이고,
도 6은 도 1의 플라즈마 처리 장치에 있어서, 상부 전극에 직류 전압을 인가한 경우와 인가하지 않는 경우로 플라즈마 상태를 비교하여 도시한 도면이고,
도 7은 본 실시형태에 의해 에칭 정지막을 에칭했을 때의 상태를 도시하는 모식도이고,
도 8은 본 발명의 방법에 있어서의 효과를 실제로 확인할 때에 이용한 샘플의 구조를 도시한 도면이고,
도 9는 도 8에 도시하는 샘플에 대하여 트랜치 에칭을 실행한 상태를 도시한 도면이고,
도 10은 상부 전극에 직류 전압을 인가한지 않고서 에칭 정지막을 에칭한 경우의 상태를 도시하는 모식도이고,
도 11은 상부 전극에 -400V의 직류 전압을 인가하여 에칭 정지막을 에칭한 경우의 상태를 도시하는 모식도이고,
도 l2는 상부 전극에 -800V의 직류 전압을 인가하여 에칭 정지막을 에칭한 경우의 상태를 도시하는 모식도이고,
도 13은 본 발명의 실시에 적용이 가능한 다른 타입의 플라즈마 에칭 장치의 예를 도시하는 개략도이고,
도 14는 본 발명의 실시에 적용이 가능한 또한 다른 타입의 플라즈마 에칭 장치의 예를 도시하는 단면도이고,
도 15는 본 발명의 실시에 적용이 가능한 또한 또 다른 타입의 플라즈마 에칭 장치의 예를 도시하는 개략도이고,
도 16은 본 발명의 실시에 적용이 가능한 또한 별도의 타입의 플라즈마 에칭 장치의 예를 도시하는 단면도이다.
(도면의 주요부분에 관한 부호의 설명)
10: 챔버(처리 용기) 16:서셉터(하부 전극)
34: 상부 전극 44:급전 막대
46,88: 정합기 48:제 1 고주파 전원
50: 가변 직류 전원 51:컨트롤러
52: 온·오프 스위치 66: 처리 가스 공급원
84: 배기 장치 90: 제 2 고주파 전원
91: GND 블럭 101: Si 기판
102: 동배선층 103: 에칭 정지막
104: Low-k 막 105: 메탈 하드 마스크층
W: 반도체 웨이퍼(피처리 기판)
특허 문헌 1: 일본 특허 공개2005-302795
본 발명은, 기판 상에, 배선층, SiC계 재료로 이루어지는 에칭 정지막, 저유전율(Low-k)막 및 에칭 마스크를 순차적으로 형성한 구조체에 대하여, 저유전율(Low-k)막을 플라즈마 에칭한 뒤에, 이어서 에칭 정지막을 플라즈마 에칭하는 플 라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체에 관한 것이다.
반도체 디바이스에 있어서는, 미세화에 따른 배선 간격의 감소가, 배선간에 큰 용량을 발생시켜, 신호의 전파 속도를 저하시키는 것에 의해 동작 속도의 지연을 초래한다. 이 문제를 해결하기 위해서, 비유전률이 낮은 절연재료(Low-k 재료)로 이루어지는 층간 절연막, 이른바 Low-k막의 개발 및 그것을 이용한 다층 배선의 개발이 행해지고 있다. 한편, 배선재료로서, 저저항 또한 높은 일렉트로 마이그레이션내성을 갖는 동(銅)이 주목받고 있고, 동의 홈 배선이나 접속 구멍의 형성에는, 듀얼 다마신법이 다용되고 있다.
듀얼 다마신법에 의해 동의 다층 배선을 형성하는 경우에는, 하층의 동(銅)배선 상에 SiCN막 등의 SiC계 재료로 이루어지는 에칭 정지막을 성막하고, 그 위에 층간 절연막으로서 Low-k막을 형성하여, 그 위에 메탈 하드 마스크층 및 포토 레지스트막 등의 에칭 마스크층을 성막한 뒤, Low-k막을 에칭하여 비어를 형성하고, 이어서 트랜치 에칭을 실행한 후, 에칭 정지막을 에칭하여 비어를 관통시켜, 그 후 매입 배선층을 형성하고 있다.
에칭 정지막의 에칭에 있어서는, 에칭 정지막이 Low-k막과 유사한 구성 성분을 가지고 있기 때문에, 통상의 CF계의 에칭 가스로는 Low-k막에 대한 충분한 선택비를 얻을 수 없다고 하는 문제점이 있다.
이에 대하여, 특허문헌1에는, SiC계의 재료를 NF3 가스를 이용하여 고에칭레이트로 에칭하는 기술이 개시되어 있고, 이 기술에 의해 Low-k막에 대하여 SiC계 막으로 이루어지는 에칭 정지층을 고선택비로 에칭할 수 있다.
그러나, NF3 가스를 이용하여 SiC계 막으로 이루어지는 에칭 정지층을 에칭하는 경우에는, 에칭이 등방적이 되어 Low-k막의 바로 아래에서 에칭이 가로 방향으로 진행하는 언더컷이 생겨버린다고 한다.
본 발명은 이러한 사정에 비추어 이루어진 것으로서, Low-k막과 배선층과의 사이의 SiC계 막으로 이루어지는 에칭 정지층을 Low-k막에 대한 에칭 선택성을 확보한 뒤에 언더컷을 방지하면서 에칭할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
또한, 이러한 플라즈마 에칭 방법을 실행시키는 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은, 기판 상에, 배선층, SiC계 재료로 이루어지는 에칭 정지막, 저유전율(Low-k)막 및 에칭 마스크를 순차적으로 형성한 구조체에 대하여, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤에, 에칭 정지막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하에 대향하여 마련된 처리 용기내에, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤의 상기 구조체가 배치된 상태를 존재시키는 공정과, 상기 처리 용기내에 NF3를 포함하는 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극 중 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과, 상기 어느 하나의 전극에 직류 전압을 인가하는 공정을 갖는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
이 경우에, 상기 직류 전압의 절대값이 400V 이상인 것이 바람직하다. 또한, 상기 저유전율(Low-k)막으로서는, SiOC계 막을 적용할 수 있다. 또한, 테스트용의 피처리체에 대하여, 미리, 원하는 에칭 형상을 얻을 수 있는 직류 전압값을 구해 두어, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하도록 해도 좋다. 또한, 상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되도록 해도 좋다. 이 경우에, 상기 제 2 전극에는 이온 인입용의 고주파 전력을 인가하도록 해도 좋다.
본 발명은 또한, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은, 실행시에, 상기 플라즈마 에칭 방법이 실행되도록, 컴퓨터에 플라즈마 처리 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시의 형태에 대하여 구체적으로 설명한다.
도 1은, 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 도시하는 개략단면도이다.
이 플라즈마 에칭 장치는, 용량 결합형 평행 평판 플라즈마 에칭 장치로서 구성되어 있고, 예컨대 표면이 양극 산화 처리된 알루미늄으로 이루어지는 대략 원통형의 챔버(처리 용기)(10)를 가지고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 바닥부에는, 세라믹 등으로 이루어지는 절연판(12)을 거쳐서 원주형상의 서셉터 지지대(14)가 배치되어, 이 서셉터 지지대(14) 상에 예컨대 알루미늄으로 이루어지는 서셉터(16)가 마련되어 있다. 서셉터(16)는 하부 전극을 구성하고, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 탑재된다.
서셉터(16)의 상면에는, 반도체 웨이퍼(W)를 정전력으로 흡착 유지하는 정전척(18)이 마련되어 있다. 이 정전척(18)은, 도전막으로 이루어지는 전극(20)을 한 쌍의 절연층 또는 절연 시트로 끼운 구조를 가지는 것으로, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱 힘 등의 정전력에 의해 반도체 웨이퍼(W)가 정전척(18)에 흡착 유지된다.
정전척(18)(반도체 웨이퍼(W))의 주위에서 서셉터(16)의 상면에는, 에칭의 균일성을 향상시키기 위한, 예컨대 실리콘으로 이루어지는 도전성의 포커스링(보정링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는, 예컨대 석영으로 이루어지는 원통 형상의 내벽부재(26)가 마련되어 있다.
서셉터 지지대(14)의 내부에는, 예컨대 원주 상에 냉매실(28)이 마련되어 있 다. 이 냉매실에는, 외부에 마련된 도시하지 않는 틸러 유닛(chiller unit)으로부터 배관(30a, 30b)을 거쳐서 소정 온도의 냉매, 예컨대 냉각수가 순환 공급되어, 냉매의 온도에 의해서 서셉터 상의 반도체 웨이퍼(W)의 처리온도를 제어할 수 있다.
또한, 도시하지 않는 열전도 가스 공급기구로부터의 열전도 가스, 예컨대 He 가스가 가스 공급라인(32)을 거쳐서 정전척(18)의 상면과 반도체 웨이퍼(W)의 이면과의 사이에 공급된다.
하부 전극인 서셉터(16)의 상방에는, 서셉터(16)와 대향하도록 평행히 상부 전극(34)이 마련되어 있다. 그리고, 상부 및 하부 전극(34, 16)사이의 공간이 플라즈마 생성 공간이 된다. 상부 전극(34)은, 하부 전극인 서셉터(16) 상의 반도체 웨이퍼(W)와 대향하여 플라즈마 생성공간과 접하는 면, 즉 대향면을 형성한다.
이 상부 전극(34)은, 절연성 차단부재(42)를 거쳐서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 토출 구멍(37)을 갖는 전극판(36)과, 이 전극판(36)을 장착 및 분리가 자유롭도록 지지하고, 도전성 재료, 예컨대 표면이 양극 산화 처리된 알루미늄으로 이루어지는 수냉 구조의 전극지지체(38)에 의해서 구성되어 있다. 전극판(36)은, 줄 열이 적은 저저항의 도전체 또는 반도체가 바람직하고, 또한, 후술하는 바와 같이 레지스트를 강화하는 관점에서는 실리콘함유 물질이 바람직하다. 이러한 관점에서, 전극판(36)은 실리콘이나 SiC에서 구성되는 것이 바람직하다. 전극지지체(38)의 내부에는, 가스 확산실(40)이 마련되고, 이 가스 확산실(40)로부터는 가스 토출 구멍(37)에 연통하는 다수의 가스 통류 구멍(41)이 하방으로 연장하고 있다.
전극지지체(38)에는 가스 확산실(40)로 처리 가스를 유도하는 가스 도입구(62)가 형성되어 있고, 이 가스 도입구(62)에는 가스 공급관(64)이 접속되고, 가스 공급관(64)에는 처리 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는, 상류측으로부터 순서대로 매스플로우 컨트롤러(MFC)(68) 및 개폐 밸브(70)가 마련되어 있다(MFC의 대신에 FCN이더라도 좋다). 그리고, 처리 가스 공급원(66)으로부터, 에칭을 위한 처리 가스로서, NF3가스를 포함하는 에칭 가스가 가스 공급관(64)으로부터 가스 확산실(40)에 도달하여, 가스 통류 구멍(41) 및 가스 토출 구멍(37)을 거쳐서 샤워 형상의 플라즈마 생성 공간에 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워헤드로서 기능한다.
상부 전극(34)에는, 정합기(46) 및 급전 막대(44)를 거쳐서, 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은, 10MHz 이상의 주파수, 예컨대 60MHz의 고주파 전력을 출력한다. 정합기(46)는, 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다. 정합기(46)의 출력 단자는 급전 막대(44)의 상단에 접속되어 있다.
한편, 상기 상부 전극(34)에는, 제 1 고주파 전원(48) 외에, 가변 직류 전원(50)이 전기적으로 접속되어 있다. 가변 직류 전원(50)은 바이폴라 전원이더라 도 좋다. 구체적으로는, 이 가변 직류 전원(50)은, 상기 정합기(46) 및 급전 막대(44)를 거쳐서 상부 전극(34)에 접속되어 있고, 온 · 오프 스위치(52)에 의해 급전의 온 · 오프가 가능하게 되어있다. 가변 직류 전원(50)의 극성 및 전류 · 전압 및 온 · 오프 스위치(52)의 온 · 오프는 컨트롤러(51)에 의해 제어되도록 되어 있다.
정합기(46)는, 도 2에 도시하는 바와 같이 제 1 고주파 전원(48)의 급전 라인(49)으로부터 분기하여 마련된 제 1 가변 콘덴서(54)와, 급전 라인(49)의 그 분기점의 하류측에 마련된 제 2 가변 콘덴서(56)를 가지고 있고, 이들에 의해 상기 기능을 발휘한다. 또한, 정합기(46)에는, 직류 전압 전류(이하, 단지 직류 전압이라 함)가 상부 전극(34)에 유효하게 공급이 가능하도록, 제 1 고주파 전원(48)으로부터의 고주파(예컨대 60MHz) 및 후술하는 제 2 고주파 전원으로부터의 고주파(예컨대 2MHz)를 트랩하는 필터(58)가 마련되어 있다. 즉, 가변 직류 전원(50)으로부터의 직류 전류가 필터(58)를 거쳐서 급전 라인(49)에 접속된다. 이 필터(58)는 코일(59)과 콘덴서(60)로 구성되어 있어, 이들에 의해 제 1 고주파 전원(48)으로부터의 고주파 및 후술하는 제 2 고주파 전원으로부터의 고주파가 트랩된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다도 상방으로 연장하도록 원통 형상의 접지 도체(10a)가 마련되어 있고, 이 원통 형상 접지 도체(10a)의 천벽 부분은 통 형상의 절연 부재(44a)에 의해 상부 급전 막대(44)로부터 전기적으로 절연되어 있다.
하부 전극인 서셉터(16)에는, 정합기(88)를 거쳐서 제 2 고주파 전원(90)이 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극 서셉터(16)에 고주파 전력이 공급되는 것에 의해, 반도체 웨이퍼(W)측에 이온이 인입된다. 제 2 고주파 전원(90)은, 300kHz∼13.56MHz의 범위내의 주파수, 예컨대 2MHz의 고주파 전력을 출력한다. 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때에 제 2 고주파 전원(90)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다.
상부 전극(34)에는, 제 1 고주파 전원(48)으로부터의 고주파(예컨대 60MHz)는 통과시키지 않고 제 2 고주파 전원(90)으로부터의 고주파(예컨대 2MHz)를 그라운드로 통과시키기 위한 로우패스 필터(LPF)(92)가 전기적으로 접속되어 있다. 이 로우패스 필터(LPF)(92)는, 적합하게는 LR 필터 또는 LC 필터로 구성되지만, 1개의 도선뿐이더라도 제 1 고주파 전원(48)으로부터의 고주파(60MHz)에 대해서는 충분히 큰 리액턴스를 가할 수 있기 때문에, 그것으로 끝낼 수도 있다. 한편, 하부 전극인 서셉터(16)에는, 제 1 고주파 전원(48)으로부터의 고주파(60MHz)를 그라운드에 통과시키기 위한 하이패스 필터(HPF)(94)가 전기적으로 접속되어 있다.
챔버(10)의 바닥부에는 배기구(80)가 마련되고, 이 배기구(80)에 배기관(82)을 거쳐서 배기 장치(84)가 접속되어 있다. 배기 장치(84)는, 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 챔버(10)내를 소망하는 진공도까지 감압이 가능하도록 되어있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반출입구(85)가 마련되어 있고, 이 반출입구(85)는 게이트밸브(86)에 의해 개폐가 가능하도록 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭 부생물(데포)이 부착하는 것을 방지하기 위한 데포실드(11)가 장착 및 분리가 자유롭도록 마련되어 있다. 즉, 데포실드(11)가 챔버벽을 구성하고 있다. 또한, 데포실드(11)는, 내벽부재(26)의 외주에도 마련되어 있다. 챔버(10)의 바닥부인 챔버벽측의 데포실드(11)와 내벽부재(26)측의 데포실드(11)와의 사이에는 배기 플레이트(83)가 마련되어 있다. 데포실드(11) 및 배기 플레이트(83)로서는, 알루미늄재에 Y2O3 등의 세라믹을 피복한 것을 적합하게 이용할 수 있다.
데포실드(11)의 챔버 내벽을 구성하는 부분의 웨이퍼(W)와 거의 동일한 높이 부분에는, 그라운드에 DC 적으로 접속된 도전성 부재(GND 블럭)(91)이 마련되어 있고, 이에 의해 이상 방전 방지 효과를 발휘한다.
플라즈마 처리 장치의 각 구성부는, 제어부(전체 제어 장치)(95)에 접속되어 제어되는 구성으로 되어있다. 또한, 제어부(95)에는, 공정 관리자가 플라즈마 처리 장치를 관리하기 위해서 커맨드의 입력 조작 등을 실행하는 키보드나, 플라즈마 처리 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(96)가 접속되어 있다.
또한, 제어부(95)에는, 플라즈마 처리 장치로 실행되는 각종 처리를 제어부(95)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(97)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어 도 좋고, CDROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 기억부(97)의 소정 위치에 세트하도록 되어 있어도 좋다.
그리고, 필요에 따라서, 유저 인터페이스(96)로부터의 지시 등으로 임의의 레시피를 기억부(97)로부터 불러내어 제어부(95)에 실행시킴으로써 제어부(95)의 제어하에서, 플라즈마 처리 장치에서 원하는 처리가 실행된다.
다음에, 이와 같이 구성되는 플라즈마 에칭 장치에 의해 실시되는, 본 발명의 1실시형태에 따른 플라즈마 에칭 방법에 대하여 설명한다.
여기서는, 피처리체인 반도체 웨이퍼(W)로서, 도 3에 도시하는 바와 같이 Si 기판(101) 상에, 동배선층(102), 에칭 정지막(103), 층간 절연막으로서 기능하는 Low-k막(104), 메탈 하드 마스크층(105)으로 이루어지고, 도시하지 않는 포토 레지스트막 등의 에칭 마스크를 이용하여 Low-k막(104)에 비어(106)를 형성하여, 에칭 마스크를 애싱에 의해 제거한 뒤, 메탈 하드 마스크층(105)을 에칭 마스크로서 이용하여 트렌치(107)를 형성한 것을 이용한다.
본 실시형태에 있어서의 에칭 대상막인 에칭 정지막(103)은 SiCN 등의 SiC계 재료로 구성되고, 그 두께는, 20∼100nm 정도이다. 또한, Low-k막(104)으로서는, SiCO계 막이 예시된다. SiCO계 막은, 종래의 SiO2막의 Si-O 결합에 메틸기(-CH3)를 도입하여, Si-CH3 결합을 혼합시킨 것으로, Black Diamond(Applied Materials 사), Coral(Novellus 사), Aurora(ASM 사) 등이 이것에 해당하고, 치밀질(緻密質)인 것 및 포러스(다공질)인 것이 양방이 존재한다. 이들은 CVD에 의해 형성되지만, SOD(Silicon 0n Dielectric) 프로세스로 형성되는 포러스 MSQ(Porous methyl-hydrogen-SilsesQuioxane)를 이용할 수도 있다. Low-k막(104)의 두께는, 250∼370nm 정도이다. 메탈 하드 마스크층(105)을 구성하는 재료로서는 TiN이 예시되고, 그 두께는 15∼45nm 정도이다.
우선, 게이트밸브(86)를 열린 상태로 하고, 반출입구(85)를 거쳐서 상기 구조를 갖는 반도체 웨이퍼(W)를 챔버(10)내에 반입하여, 서셉터(16) 상에 탑재한다. 그리고, 처리 가스 공급원(66)으로부터 에칭 정지막(103)을 에칭하기 위한 처리 가스를 소정의 유량으로 가스 확산실(40)로 공급하고, 가스 통류 구멍(41) 및 가스 토출 구멍(37)을 거쳐서 챔버(10)내로 공급하면서, 배기 장치(84)에 의해 챔버(10)내를 배기하고, 그 안의 압력을 예컨대 2.7∼200Pa의 범위내의 설정값으로 한다. 또한, 서셉터 온도는 20∼50℃정도, 예컨대 40℃로 하고, 웨이퍼 온도는 20∼l00℃정도, 예컨대 60℃ 정도로 한다.
여기서, SiC계 재료로 이루어지는 에칭 정지막(103)을 에칭하기 위한 처리 가스로서는, NF3을 포함하는 것을 이용한다. NF3을 포함하는 처리 가스로서는, NF3 가스인 단일 가스이더라도 좋고, NF3 가스에 Ar 가스나 He 가스 등의 희가스를 첨가한 것이라도 좋고, NF3 가스에 CF4 가스를 첨가한 것, 이들에 또한 Ar 가스 등의 희가스를 첨가한 것, NF3 가스에 Ar 가스 및 CO 가스를 첨가한 것 등을 예시할 수 있다. NF3 가스의 유량은 5∼50mL/min(표준 상태로 환산한 유량(sccm))인 것이 바람 직하다.
이와 같이 챔버(10)내에 에칭 가스를 도입한 상태로, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부 전극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온 인입용의 고주파를 소정의 파워로 하부 전극인 서셉터(16)에 인가한다. 그리고, 가변 직류 전원(50)으로부터 소정의 직류 전압을 상부 전극(34)에 인가한다. 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류 전압을 정전척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부 전극(34)의 전극판(36)에 형성된 가스 토출 구멍(37)으로부터 토출된 처리 가스는, 고주파 전력에 의해 발생한 상부 전극(34)과 하부 전극인 서셉터(16)사이의 글로 방전중에 플라즈마화하여, 이 플라즈마에 의해 생성되는 래디컬이나 이온에 의해서 반도체 웨이퍼(W)의 에칭 정지막(103)이 에칭된다.
상부 전극(34)에는 높은 주파수 영역(예컨대, 10MHz 이상)의 고주파 전력을 공급하기 때문에, 플라즈마를 바람직한 상태로 고밀도화할 수 있어, 보다 저압의 조건하에서도 고밀도 플라즈마를 형성할 수 있다.
그러나, 이와 같이 고주파 전력만을 인가하여, NF3을 포함하는 처리 가스를 이용하여 SiCN과 같은 SiC계 재료로 형성된 에칭 정지막을 에칭하는 경우에는, Low-k막에 대하여 고선택비로 에칭하는 것이 가능하지만, 에칭이 등방적이 되어, 도 4에 나타내는 바와 같은 언더컷(110)이 발생한다. 이러한 언더컷이 발생하면, 배선 매립 불량 및 배선 저항의 편차라고 하는 문제를 야기한다.
그래서, 본 실시형태에서는, 이와 같이 플라즈마를 형성할 때에, 상부 전극(34)에 가변 직류 전원(50)으로부터 소정의 극성 및 크기의 직류 전압을 인가한다. 이 인가 전압을 제어하는 것에 의해 에칭 정지막(103)을 형상성(形成性) 좋게 에칭할 수 있다.
이것을 보다 구체적으로 설명한다.
상부 전극(34)에는, 종전의 에칭 프로세스, 특히 상부 전극(34)으로의 고주파 전력이 작은 에칭 프로세스에 의해서 폴리머가 부착하고 있다. 그리고, 에칭 처리를 실행할 때에 상부 전극(34)에 적절한 직류 전압을 인가하면, 도 5에 도시하는 바와 같이 상부 전극의 자기 바이 어스 전압(Vdc)을 깊게 하는 것, 즉 상부 전극(34) 표면에서의 Vdc의 절대값을 크게 할 수 있다. 이 때문에, 상부 전극(34)에 부착하고 있는 폴리머가 인가된 직류 전압에 의해서 스퍼터되어 반도체 웨이퍼(W)에 공급되고, 에칭 대상막인 에칭 정지막(103)의 측벽에도 부착한다. 이에 의해 에칭 정지막(103)의 측벽이 보호되어, 에칭되기 어려워진다.
또한, 에칭 정지막(103)을 에칭할 때에, 이와 같이 상부 전극(34)에 직류 전압을 인가하면, 플라즈마가 형성될 때에 상부 전극(34) 근방에 생성된 전자가 처리공간의 연직 방향으로 가속되어, 그 때의 직류 전압 등을 적절히 제어하는 것에 의해, 전자를 비어의 내부에 도달시킬 수 있어, 셰이딩 효과를 억제하여 보잉이 없는 양호한 가공 형상을 얻을 수 있다.
또한, 상기 도 5에 도시하는 바와 같이 Vdc가 깊게 되는 것은, 플라즈마 시스두께가 두꺼워지는 것을 의미하고, 플라즈마 시스가 두꺼워지면, 그 만큼 플라즈마가 축소화된다. 예컨대, 상부 전극(34)에 직류 전압을 인가하지 않는 경우에는 상부 전극측의 Vdc가 예컨대-300V이며, 도 6의 (a)에 도시하는 바와 같이 플라즈마는 얇은 시스 두께(do)를 가지는 상태이다. 그러나, 상부 전극(34)에 -900V의 직류 전압을 인가하면 상부 전극측의 Vdc가 예컨대 -900V가 되어, 플라즈마 시스의 두께는, Vdc의 절대값의 3/4에 비례하기 때문에, 도 6의 (b)에 도시하는 바와 같이 보다 두꺼운 플라즈마 시스(d1)가 형성되어, 그 만큼 플라즈마가 축소화한다. 이와 같이 플라즈마가 시프트하는 것에 의해, 바이어스 파워가 변화하여, 에칭의 이방성이 보다 높아질 가능성이 있다.
이상의 3개가 복합적으로 작용하여, SiC계 재료로 이루어지는 에칭 정지막(103)의 에칭 형상을, 도 7에 나타내는 바와 같은, 언더컷이 존재하지 않는 양호한 형상으로 할 수 있는 것으로 생각된다. 이 때, 폴리머의 작용에 의해, 에칭 정지막(103)의 에칭레이트가 저하하기 때문에, Low-k막(104)에 대한 에칭 선택비가 다소 저하하지만, 에칭 가스로서 본질적으로 Low-k막에 대한 선택성이 높은 NF3 가스를 이용하기 때문에, 2 정도의 충분한 선택비를 확보할 수 있다. 이러한 작용을 유효히 발휘시키기 위해서는, 상부 전극(34)에 인가하는 직류 전압의 절대값이 400V 이상인 것이 바람직하다.
본 실시형태의 플라즈마 에칭 방법을 실행할 때에는, 처음에 테스트용의 반도체 웨이퍼에 대하여, 도 1의 플라즈마 에칭 장치에 의해 소정의 조건으로 에칭 정지막의 에칭을 실행한 뒤, 플라즈마 에칭 장치로부터 반도체 웨이퍼를 반출하여 검사 장치에 의해 검사하고, 미리, 에칭 정지막의 에칭시에, 에칭 선택성을 확보한 뒤에 언더컷이 없는 원하는 형상을 얻을 수 있는 직류 전압값을 구해 두어, 그 때 파악된 직류 전압값을 상부 전극에 인가하면서 에칭을 실행하도록 하면, 신속히 적정한 조건으로 에칭 처리를 실행할 수 있다. 이러한 테스트용의 웨이퍼로서는, 로트의 처음의 1장 또는 2장 이상의 웨이퍼를 이용할 수도 있다.
다음에, 실제로 본 발명의 방법에 있어서의 효과를 확인한 결과에 대하여 설명한다. 여기서는, 도 8에 도시하는 바와 같은, Si 기판(201)에 형성된 동배선층(202) 상에, 두께 35∼50nm의 SiCN으로 이루어지는 에칭 정지막(203)을 형성하고, 그 위에 두께 250∼370nm의 SiCO계 재료로 이루어지는 Low-k막(204)을 형성하고, 또한 그 위에 두께 30nm인 트랜치 에칭용으로 패터닝된 TiN으로 이루어지는 하드 마스크층(205), 반사방지막(BARC)(206), 포토 레지스트막(PR)(207)을 형성하고, 포토 레지스트막(PR)(207)을 에칭 마스크로서 반사방지막(BARC)(206) 및 Low-k막(204)의 도중까지 에칭하여 퍼셜 비어(208)를 형성한 샘플을 작성하고, 포토 레지스트막(PR)(207) 및 반사방지막(BARC)(206)을 애싱 제거한 뒤, 도 1에 나타내는 장치에 의해 하드 마스크층(205)을 에칭 마스크로서 플라즈마 에칭을 실행하여 도 9에 도시하는 바와 같은 트랜치(209)를 형성했다. 또한, 이 에칭시에 퍼셜 비어(208)가 또한 에칭되어 에칭 정지막(203)에 도달하는 비어(210)가 되었다. 그 때의 에칭 조건은 이하와 같이 하였다.
압력 : 13.3Pa(100mTorr)
RF 파워(상부 60MHz / 하부 2MHz)
: 30 / 250W
직류 전압 : -400V
처리 가스
CF4 가스 : 112mL/min(sccm)
Ar 가스 : 150mL/min(sccm)
O2 가스 : 6mL/min(sccm)
C4F8 가스 : 13mL/min(sccm)
시간 : 110sec
온도 서셉터 : 40℃
웨이퍼 : 60℃
그 후, 이하의 조건에 덧붙여, 상부 전극에 직류 전압을 A : 0V, B : -400V, C : -800V로 3 조건을 바꿔 인가하고, 에칭 정지막(203)을 에칭하였다.
압력 : 6.0Pa(45mTorr)
RF 파워(상부 60MHz / 하부 2MHz)
: 400/1000W
직류 전압 : 0V
처리 가스
NF3 가스 : 12mL/min(sccm)
Ar 가스 : 200mL/min(sccm)
He 가스 : 240mL/min(sccm)
시간 : 15sec
온도 서셉터 : 40℃
웨이퍼 : 60℃
그 결과, 조건 A의 직류 전압을 인가하지 않는 경우에는, 설계상의 에칭폭이 65nm인데 반하여 실제의 에칭폭은 82nm이 되어, 도 10에 도시하는 바와 같이 언더컷이 발생하였다.
이에 반하여, 직류 전압을 인가한 조건 B, C에 대해서는 도 11 및 도 12에 도시하는 바와 같이 언더컷이 발생되어 있지 않고, 조건 B에서는 에칭폭이 63nm, 조건 C에서는 에칭폭이 52nm 이었다. 즉, 직류 전압의 절대값이 높을수록 언더컷 방지 효과가 높은 것을 알 수 있다.
또한, 에칭레이트에 관해서는, 조건 A에서는 Low-k막이 40nm/min, SiCN 에칭 정지막이 160nm/min이고, 조건 B에서는 Low-k막이 20nm/min, SiCN 에칭 정지막이 68nm/min이며, 조건 C에서는 Low-k막이 20nm/min, SiCN 에칭 정지막이 48nm/min이 여서, 직류 전압의 절대값이 상승함에 따라서 에칭 레이트가 늦어질 경향에 있다. 또한, 이들 에칭 레이트로부터 에칭 정지막의 Low-k막에 대한 선택비를 계산하면, 조건 A에서는 4.0, 조건 B에서는 3.4, 조건 C에서는 2.4가 되어, 직류 전압의 절대값이 상승함에 따라서 선택비는 저하하지만, NF3 가스를 사용하고 있는 것에 기인하여 2 이상의 선택비를 확보할 수 있었다.
이상으로부터, SiC계의 에칭 정지막을 NF3을 포함하는 가스로 플라즈마 에칭할 때에, 상부 전극(34)에 직류 전압을 인가하는 것에 의해, 비교적 높은 선택비를 유지하면서 언더컷을 생기게 하지 않고서 에칭할 수 있는 것이 확인되었다.
또한, 본 발명은 상기 실시형태에 한정되는 일없이 여러가지 변형이 가능하다. 예컨대, 상기 실시형태에서는, 에칭 정지막을 형성하는 재료로서 SiCN을 이용한 예를 나타내었지만, SiC 이더라도 좋다. 또한, Low-k막에 미리 비어를 형성한 것에 대하여, 트렌치를 형성한 뒤에 SiC계의 에칭 정지막을 에칭할 경우에 대하여 나타내었지만, 반드시 이러한 애플리케이션에 한정되는 것이 아니다.
또한, 본 발명이 적용되는 장치에 대해서도 도 1의 것에 한정되는 것이 아니라, 이하에 나타내는 여러가지의 것을 이용할 수 있다. 예컨대, 도 13에 도시하는 바와 같이 하부 전극인 서셉터(16)에 제 1 고주파 전원(48')으로부터 플라즈마 생성용의 예컨대 60MHz의 고주파 전력을 인가함과 동시에, 제 2 고주파 전원(90')으로부터 이온인입용의 예컨대 2MHz의 고주파 전력을 인가하는 하부 2주파 인가 타입의 플라즈마 에칭 장치를 적용할 수도 있다. 도시하는 바와 같이 상부 전극(234) 에 가변 직류 전원(166)을 접속하여 소정의 직류 전압을 인가하는 것에 의해, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또한, 이 경우에, 도 14에 도시하는 바와 같이 직류 전원(168)을 하부 전극인 서셉터(16)에 접속하여, 서셉터(16)에 직류 전압을 인가하도록 하더라도 좋다.
또한, 도 15에 도시하는 바와 같이 상부 전극(234')을 챔버(10)를 거쳐서 접지하도록 하여, 하부 전극인 서셉터(16)에 고주파 전원(170)을 접속하고, 이 고주파 전원(170)으로부터 플라즈마 형성용의 예컨대 13.56MHz의 고주파 전력을 인가하는 타입의 플라즈마 에칭 장치더라도 적용할 수 있어, 이 경우에는, 도시와 하는 바와 같이 하부 전극인 서셉터(16)에 가변 직류 전원(172)을 접속하여 소정의 직류 전압을 인가하는 것에 의해, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또한, 도 16에 도시하는 바와 같이 도 15와 동일한 상부 전극(234')을 챔버(10)를 거쳐서 접지하도록 하여, 하부 전극인 서셉터(16)에 고주파 전원(170)을 접속하고, 이 고주파 전원(170)으로부터 플라즈마 형성용의 고주파 전력을 인가하는 타입의 에칭 장치에 있어서, 가변 직류 전원(174)을 상부 전극(234')에 인가하도록 해도 좋다.
본 발명에 의하면, 기판 상에, 배선층, SiC계 재료로 이루어지는 에칭 정지막, 저유전율(Low-k)막 및 에칭 마스크를 순차적으로 형성한 구조체에 대하여, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤에, 에칭 정지막을 플라즈마 에칭할 때 에, 처리 용기내에 NF3를 포함하는 처리 가스를 도입하면서 제 1 전극 또는 제 2 전극에 플라즈마 형성용의 고주파 전력을 공급하여 플라즈마를 형성하고, 또한 어느 하나의 전극에 적절한 직류 전압을 인가하는 것에 의해, 에칭 측벽에 데포가 형성되어 측벽이 보호됨과 동시에, 플라즈마가 형성될 때에 생성된 전자가 직류 전압에 의해 처리공간에서 연직 방향으로 가속되어 에칭을 보다 이방성으로 할 수 있기 때문에, 언더컷을 방지할 수 있다. 또한, 에칭 가스로서 본질적으로 Low-k막에 대한 선택성이 높은 NF3 가스를 이용하기 때문에 데포에 의해 에칭 정지막의 에칭레이트가 저하해도 충분한 에칭 선택성을 확보할 수 있다.

Claims (17)

  1. 기판 상에, 배선층, SiC계 재료로 이루어지는 에칭 정지막, 저유전율(Low-k)막 및 에칭 마스크를 순차적으로 형성한 구조체에 대하여, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤에, 에칭 정지막을 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
    제 1 전극 및 제 2 전극이 상하에 대향하여 마련된 처리 용기내에, 상기 저유전율(Low-k)막을 플라즈마 에칭한 뒤의 상기 구조체가 배치된 상태를 존재시키는 공정과,
    상기 처리 용기내에 NF3을 포함하는 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나에 고주파 전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 어느 하나의 전극에 직류 전압을 인가하는 공정을 갖는 것을 특징으로 하며,
    상기 저유전율(Low-k)막은, SiOC계 막인 것을 특징으로 하는
    플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 직류 전압의 절대값이 400V 이상인 것을 특징으로 하는
    플라즈마 에칭 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    테스트용의 피처리체에 대하여, 미리, 소망하는 에칭 형상을 얻을 수 있는 직류 전압값을 구해두어, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  6. 제 2 항에 있어서,
    테스트용의 피처리체에 대하여, 미리, 소망하는 에칭 형상을 얻을 수 있는 직류 전압값을 구해두어, 그 때의 직류 전압값을 상기 어느 하나의 전극에 인가하여 상기 소정의 직류 전압을 인가하는 공정을 실시하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  7. 제 1 항에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  8. 제 2 항에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  9. 제 5 항에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  10. 제 6 항에 있어서,
    상기 제 1 전극은 상부 전극이고, 상기 제 2 전극은 피처리체를 탑재하는 하부 전극이며, 상기 플라즈마를 생성하기 위한 고주파 전력 및 상기 직류 전압은 상기 제 1 전극에 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  11. 제 7 항에 있어서,
    상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  12. 제 8 항에 있어서,
    상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  13. 제 9 항에 있어서,
    상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  14. 제 10 항에 있어서,
    상기 제 2 전극에는 이온 인입용의 고주파 전력이 인가되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  15. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체에 있어서,
    상기 제어 프로그램은, 실행시에, 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 플라즈마 에칭 방법이 실행되도록, 컴퓨터에 플라즈마 처리 장치를 제어시키는 것을 특징으로 하는
    컴퓨터 판독 가능한 기억 매체.
  16. 제 1 항에 있어서,
    상기 직류 전압을 인가하여 에칭 이방성을 높이고 언더 컷을 방지하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  17. 제 1 항에 있어서,
    상기 직류 전압의 인가에 의한 에칭레이트의 저하에 대하여, 상기 처리가스에 포함된 NF3는 에칭 선택비를 확보하는 것을 특징으로 하는
    플라즈마 에칭 방법.
KR1020070024760A 2006-03-16 2007-03-14 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 KR100886274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006072825A JP4827567B2 (ja) 2006-03-16 2006-03-16 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JPJP-P-2006-00072825 2006-03-16

Publications (2)

Publication Number Publication Date
KR20070094482A KR20070094482A (ko) 2007-09-20
KR100886274B1 true KR100886274B1 (ko) 2009-03-04

Family

ID=38594839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024760A KR100886274B1 (ko) 2006-03-16 2007-03-14 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체

Country Status (3)

Country Link
JP (1) JP4827567B2 (ko)
KR (1) KR100886274B1 (ko)
CN (1) CN100474524C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684924B2 (ja) * 2006-03-16 2011-05-18 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP6400425B2 (ja) * 2014-10-15 2018-10-03 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
CN108287982B (zh) * 2018-01-16 2021-04-13 温州大学 一种多孔硅碳氧陶瓷的建模方法
KR102024568B1 (ko) * 2018-02-13 2019-09-24 한국기초과학지원연구원 환형 면방전 플라즈마 장치를 이용한 점상 식각 모듈 및 점상 식각 모듈의 식각 프로파일을 제어하는 방법
JP7068140B2 (ja) * 2018-11-05 2022-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109328A (ja) * 1988-10-18 1990-04-23 Nec Corp ドライエッチング方法およびそ装置
JP4831853B2 (ja) * 1999-05-11 2011-12-07 東京エレクトロン株式会社 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
JP4681217B2 (ja) * 2003-08-28 2011-05-11 株式会社アルバック 層間絶縁膜のドライエッチング方法

Also Published As

Publication number Publication date
CN101038872A (zh) 2007-09-19
KR20070094482A (ko) 2007-09-20
CN100474524C (zh) 2009-04-01
JP2007250873A (ja) 2007-09-27
JP4827567B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
KR101154559B1 (ko) 플라즈마 에칭 장치 및 플라즈마 에칭 방법
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
US8129282B2 (en) Plasma etching method and computer-readable storage medium
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
TWI436419B (zh) A plasma etch method and a computer readable memory medium
KR20130102505A (ko) 배선 패터닝을 위한 하드 마스크 제거 중의 측벽 및 챔퍼 보호
US8138096B2 (en) Plasma etching method
KR100886274B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR102663567B1 (ko) 플라즈마 에칭 방법
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP2002270586A (ja) 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
JP2006310634A (ja) 半導体装置の製造方法
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
JP2015079797A (ja) 銅層をエッチングする方法
WO2003023841A1 (en) Flash step preparatory to dielectric etch
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
JP4577328B2 (ja) 半導体装置の製造方法
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
CN112585728B (zh) 处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 12