JP2017163070A - 素子チップおよびその製造方法 - Google Patents

素子チップおよびその製造方法 Download PDF

Info

Publication number
JP2017163070A
JP2017163070A JP2016048003A JP2016048003A JP2017163070A JP 2017163070 A JP2017163070 A JP 2017163070A JP 2016048003 A JP2016048003 A JP 2016048003A JP 2016048003 A JP2016048003 A JP 2016048003A JP 2017163070 A JP2017163070 A JP 2017163070A
Authority
JP
Japan
Prior art keywords
layer
region
substrate
plasma
damaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016048003A
Other languages
English (en)
Inventor
水野　文二
Bunji Mizuno
文二 水野
尚吾 置田
Shogo Okita
尚吾 置田
満 廣島
Mitsuru Hiroshima
満 廣島
櫻井　努
Tsutomu Sakurai
努 櫻井
功幸 松原
Isayuki Matsubara
功幸 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2016048003A priority Critical patent/JP2017163070A/ja
Priority to US15/426,341 priority patent/US20170263525A1/en
Priority to CN201710082515.4A priority patent/CN107180787B/zh
Publication of JP2017163070A publication Critical patent/JP2017163070A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】劈開の起点を低減し、素子チップの抗折強度を向上させる。
【解決手段】第1層と第２層とを備える基板の分割領域に、第２層側からレーザ光を照射して、分割領域に第１層が露出する露出部を備える開口を形成するとともに、露出部を含む第１層の表層部に第１ダメージ領域を形成し、第１ダメージ領域の近傍であって、第２層に覆われる第１層の表層部に第２ダメージ領域を形成するレーザスクライブ工程と、レーザスクライブ工程の後、基板を第１プラズマに晒すことにより第１層を等方的にエッチングして、第１ダメージ領域と第２ダメージ領域とを除去する等方エッチング工程と、等方エッチング工程の後、第２主面を支持部材で支持した状態で基板を第２プラズマに晒すことにより、第１層を異方的にエッチングして、基板を、素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える素子チップの製造方法。
【選択図】図１

Description

本発明は、レーザスクライブ工程を含む素子チップの製造方法および素子チップに関する。
素子チップは、図５に示すように、半導体層である第１層３１と絶縁膜を含む第２層３２とを含む基板３０をダイシングすることによって製造される。基板３０は、基板３０を区画する分割領域Ｒ１１と分割領域Ｒ１１によって画定される複数の素子領域Ｒ１２とを備える（図５（ａ））。基板３０の分割領域Ｒ１１を除去することにより、基板３０はダイシングされて、複数の素子チップ１３０が形成される。特許文献１は、分割領域Ｒ１１をレーザ光Ｌによってスクライビングした後（図５（ｂ））、プラズマＰによってエッチングすることにより（図５（ｃ））、基板３０をダイシングすることを教示している。
特表２０１３−５３５１１４号公報
レーザスクライブ工程（図５（ｂ））では、通常、熱影響により基板３０にダメージ領域ＤＲが形成される。ダメージ領域ＤＲは、熱の伝搬により、レーザ光が照射された分割領域Ｒ１１よりも広がって形成される。そのため、その後、分割領域Ｒ１１をプラズマエッチングにより除去しても、素子領域Ｒ１２、つまり、ダイシングされた素子チップ１３０の端面には、ダメージ領域ＤＲが残存する（図５（ｃ））。ダメージ領域ＤＲでは、結晶の乱れや、多結晶の場合は結晶粒の粗大化がみられる。そのため、特に、第１層３１に残存するダメージ領域ＤＲは、第１層３１が劈開する起点になり易く、素子チップ１３０が損傷する原因となり得る。つまり、この方法では、素子チップ１３０の抗折強度が低下し易い。
本発明の一局面は、第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成された絶縁膜を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域を備える基板を準備する工程と、前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域に前記第１層が露出する露出部を備える開口を形成するとともに、前記露出部を含む前記第１層の表層部に第１ダメージ領域を形成し、前記第１ダメージ領域の近傍であって、前記第２層に覆われる前記第１層の表層部に第２ダメージ領域を形成するレーザスクライブ工程と、前記レーザスクライブ工程の後、前記基板を第１プラズマに晒すことにより前記第１層を等方的にエッチングして、前記第１ダメージ領域と前記第２ダメージ領域とを除去する等方エッチング工程と、前記等方エッチング工程の後、前記第２主面を支持部材で支持した状態で前記基板を第２プラズマに晒すことにより、前記第１層を異方的にエッチングして、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える、素子チップの製造方法に関する。
本発明の他の一局面は、積層面とその反対側の面とを備える半導体層である第１層と、前記積層面上に積層された絶縁膜を含む第２層と、を備える素子チップであって、前記第１層の前記積層面側の周縁部に形成された窪みを備える、素子チップに関する。
本発明によれば、劈開の起点が低減するため、素子チップの抗折強度が向上する。
本発明の実施形態に係る製造方法の各工程を示す断面図である（（ａ）〜（ｄ））。 搬送キャリアを示す上面図（ａ）と断面図（ｂ）である。 プラズマ処理装置の概略構造を断面で示す概念図である。 本発明の実施形態に係る素子チップを示す断面図である。 従来の素子チップの製造方法の各工程を示す断面図である（（ａ）〜（ｃ））。
本実施形態では、ダイシングされた素子チップに、レーザ光によるダメージ領域を残さない方法により、基板をダイシングする。すなわち、第１主面および第２主面を備え、半導体層である第１層と、第１層の第１主面側に形成された絶縁膜を含む第２層と、を備える基板であって、複数の素子領域と、素子領域を画定する分割領域を備える基板を準備する工程と、分割領域に第１主面側からレーザ光を照射して、分割領域に第１層が露出する露出部を備える開口を形成するとともに、露出部を含む第１層の表層部に第１ダメージ領域を形成し、第１ダメージ領域の近傍であって、第２層に覆われる第１層の表層部に第２ダメージ領域を形成するレーザスクライブ工程と、レーザスクライブ工程の後、基板を第１プラズマに晒すことにより第１層を等方的にエッチングして、第１ダメージ領域と第２ダメージ領域とを除去する等方エッチング工程と、等方エッチング工程の後、第２主面を支持部材で支持した状態で基板を第２プラズマに晒すことにより、第１層を異方的にエッチングして、基板を、素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える方法により、素子チップを製造する。
本実施形態に係る製造方法を、図１を参照しながら説明する。図１は、本実施形態に係る製造方法の各工程を示す断面図である（（ａ）〜（ｄ））。
（１）準備工程
まず、ダイシングの対象となる基板１０を準備する（図１（ａ））。基板１０は、第１主面１０Ｘおよび第２主面１０Ｙを備えており、半導体層である第１層１１と、第１層１１の第１主面１０Ｘ側に形成された絶縁膜を含む第２層１２と、を備える。また、基板１０は、分割領域Ｒ１と、分割領域Ｒ１によって画定される複数の素子領域Ｒ２とに区画されている。したがって、第１層１１は、分割領域Ｒ１に対応する第１分割領域１１１と、素子領域Ｒ２に対応する複数の第１素子領域１１２とを備える。第２層１２は、分割領域Ｒ１に対応する第２分割領域１２１と、素子領域Ｒ２に対応する複数の第２素子領域１２２とを備える。基板１０の素子領域Ｒ２（第１素子領域１１２と第２素子領域１２２）には、半導体回路、電子部品素子、ＭＥＭＳ等の回路層（いずれも図示せず）が形成されていてもよい。
第１層１１は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等からなる半導体層である。第２層１２は、少なくとも絶縁膜を含んでいる。絶縁膜は、例えば、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等を含む。第２層１２は、絶縁膜の他、多層配線層（例えば、ｌｏｗ−ｋ（低誘電率）材料と銅（Ｃｕ）配線層との積層体）、金属材料、樹脂保護層（例えば、ポリイミド）、レジスト等を含んでいてもよい。
（２）レーザスクライブ工程
レーザスクライブ工程では、第２分割領域１２１に第１主面１０Ｘ側からレーザ光Ｌを照射して、第２分割領域１２１の一部を除去し、第１分割領域１１１が一部露出した開口１０Ａを形成する（図１（ｂ））。言い換えれば、レーザスクライブ工程では、第１分割領域１１１の一部を露出させて、露出部１１１ａを形成する。レーザ光Ｌの中心波長は特に限定されず、例えば３５０〜６００ｎｍである。
レーザ光Ｌの照射により、開口１０Ａの周囲には、レーザ光Ｌの熱影響を受けたダメージ領域ＤＲが形成される。そのため、露出部１１１ａの下方に第１ダメージ領域ＤＲ１が形成されるとともに、第１ダメージ領域ＤＲ１の近傍であって、第２層１２に覆われる第１層１１の表層部にも第２ダメージ領域ＤＲ２が形成される。第２ダメージ領域ＤＲ２は、例えば第１ダメージ領域ＤＲ１を挟持または囲むように形成される。第２素子領域１２２の端面にもまた、第３ダメージ領域ＤＲ３が形成される。図１（ｂ）〜（ｄ）において、ダメージ領域ＤＲとそれ以外の領域との境界面Ｓを破線で示す。ダメージ領域ＤＲ１、ＤＲ２、ＤＲ３の厚みは、レーザ光Ｌの照射条件やレーザ光Ｌが照射される部分の材質によって変わるが、例えば、０．１〜１０μｍ程度である。
レーザスクライブ工程以降の工程は、ハンドリング性の観点から、第２主面１０Ｙを支持部材２２（図１（ｄ）参照）で支持した状態で行われることが好ましい。支持部材２２の材質は特に限定されない。なかでも、基板１０が支持部材２２で支持された状態でダイシングされることを考慮すると、得られる素子チップ１１０がピックアップし易い点で、支持部材２２は、柔軟性のある樹脂フィルムであることが好ましい。この場合、ハンドリング性の観点から、支持部材２２はフレーム２１に固定される。以下、フレーム２１と、フレーム２１に固定された支持部材２２とを併せて、搬送キャリア２０と称する。図２に、搬送キャリア２０の上面図（ａ）およびＢ−Ｂ線における断面図（ｂ）を示す。
樹脂フィルムの材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。
支持部材２２は、例えば、粘着剤を有する面（粘着面２２ａ）と粘着剤を有しない面（非粘着面２２ｂ）とを備えている。粘着面２２ａの外周縁は、フレーム２１の一方の面に貼着しており、フレーム２１の開口を覆っている。粘着面２２ａのフレーム２１の開口から露出した部分に、基板１０が貼着されて支持される。プラズマ処理の際、支持部材２２は、プラズマ処理ステージ（以下、単にステージと称す）と非粘着面２２ｂとが接するように、ステージに載置される。
粘着面２２ａは、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップ１１０をピックアップする際、ＵＶ照射を行うことにより、素子チップ１１０が粘着面２２ａから容易に剥離されて、ピックアップし易くなる。例えば、支持部材２２は、樹脂フィルムの片面にＵＶ硬化型アクリル粘着剤を、５〜２０μｍの厚みに塗布することにより得られる。
フレーム２１は、基板１０の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム２１は、支持部材２２および基板１０を保持した状態で搬送できる程度の剛性を有している。フレーム２１の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。フレーム２１の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
（３）等方エッチング工程
レーザスクライブ工程の後、プラズマダイシング工程の前に、開口１０Ａを第１プラズマＰ１に晒す（図１（ｃ））。このとき、第２素子領域１２２は、マスクとして機能する。しかし、等方的に進行するエッチング条件でエッチングすることにより、開口１０Ａから露出する第１ダメージ領域ＤＲ１に加えて、第２層１２に覆われる第２ダメージ領域ＤＲ２もエッチングされる。このとき、開口１０Ａ付近の第２素子領域１２２の下方には、ラウンド形状の窪み１１２ｇが形成される。
図３を参照しながら、等方エッチング（プラズマエッチング）およびプラズマダイシングに使用されるプラズマ処理装置２００を具体的に説明するが、プラズマ処理装置はこれに限定されるものではない。図３は、本実施形態に用いられるプラズマ処理装置２００の構造の断面を概略的に示している。
プラズマ処理装置２００は、ステージ２１１を備えている。搬送キャリア２０は、支持部材２２の基板１０を保持している面が上方を向くように、ステージ２１１に搭載される。ステージ２１１の上方には、フレーム２１および支持部材２２の少なくとも一部を覆うとともに、基板１０の少なくとも一部を露出させるための窓部２２４Ｗを有するカバー２２４が配置されている。
ステージ２１１およびカバー２２４は、反応室（真空チャンバ２０３）内に配置されている。真空チャンバ２０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材２０８により閉鎖されている。真空チャンバ２０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材２０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材２０８の上方には、上部電極としてのアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと電気的に接続されている。ステージ２１１は、真空チャンバ２０３内の底部側に配置される。
真空チャンバ２０３には、ガス導入口２０３ａが接続されている。ガス導入口２０３ａには、プロセスガスの供給原であるプロセスガス源２１２およびアッシングガス源２１３が、それぞれ配管によって接続されている。また、真空チャンバ２０３には、排気口２０３ｂが設けられており、排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧するための真空ポンプを含む減圧機構２１４が接続されている。
ステージ２１１は、それぞれ略円形の電極層２１５と、金属層２１６と、電極層２１５および金属層２１６を支持する基台２１７と、電極層２１５、金属層２１６および基台２１７を取り囲む外周部２１８とを備える。外周部２１８は導電性および耐エッチング性を有する金属により構成されており、電極層２１５、金属層２１６および基台２１７をプラズマから保護する。外周部２１８の上面には、円環状の外周リング２２９が配置されている。外周リング２２９は、外周部２１８の上面をプラズマから保護する役割をもつ。電極層２１５および外周リング２２９は、例えば、上記の誘電体材料により構成される。
電極層２１５の内部には、静電吸着機構を構成する電極部（以下、ＥＳＣ電極２１９と称する）と、第２高周波電源２１０Ｂに電気的に接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９には、直流電源２２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極２１９および直流電源２２６により構成されている。
金属層２１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層２１６内には、冷媒流路２２７が形成されている。冷媒流路２２７は、ステージ２１１を冷却する。ステージ２１１が冷却されることにより、ステージ２１１に搭載された支持部材２２が冷却されるとともに、ステージ２１１にその一部が接触しているカバー２２４も冷却される。これにより、基板１０や支持部材２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路２２７内の冷媒は、冷媒循環装置２２５により循環される。
ステージ２１１の外周付近には、ステージ２１１を貫通する複数の支持部２２２が配置されている。支持部２２２は、昇降機構２２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ２０３内に搬送されると、所定の位置まで上昇した支持部２２２に受け渡される。支持部２２２は、搬送キャリア２０のフレーム２１を支持する。支持部２２の上端面がステージ２１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ２１１の所定の位置に搭載される。
カバー２２４の端部には、複数の昇降ロッド２２１が連結しており、カバー２２４を昇降可能にしている。昇降ロッド２２１は、昇降機構２２３Ｂにより昇降駆動される。昇降機構２２３Ｂによるカバー２２４の昇降の動作は、昇降機構２２３Ａとは独立して行うことができる。
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００を構成する要素の動作を制御する。
等方エッチング工程の条件は特に限定されないが、第１分割領域１１１がエッチングされ、かつ、エッチングが等方的に進行し易い点で、六フッ化硫黄（ＳＦ６）等のフッ素を含むプロセスガスが好ましく用いられる。等方エッチング工程は、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、処理室内の圧力を５〜３０Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜３６００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０〜２００Ｗとする条件により行うことができる。原料ガスは、ＳＦ６とともに、希釈ガスとしてヘリウム（Ｈｅ）を用いることが好ましい。Ｈｅを併用する場合、原料ガスの流量としては、例えば、ＳＦ６／Ｈｅ＝２００〜３００ｓｃｃｍ／４００〜６００ｓｃｃｍとすることができる。希釈ガスとしてＨｅを併用することにより、等方エッチングの際のエッチング面（第１分割領域１１１の表面）の荒れを抑制することができる。さらに、Ｈｅを併用することにより、第２素子領域１２２の端面を、ストレート性の高い順テーパ形状に等方エッチングすることが可能となる。
ここで、開口１０Ａの表面に酸化膜が存在していると、等方エッチングが阻害される場合がある。そこで、上記エッチング条件での等方エッチング（メインエッチング）に先立って、開口１０Ａの表面に存在し得る酸化膜を除去するための予備エッチング（ブレークスルー）を行ってもよい。予備エッチングは、メインエッチングの条件と比較して、第２高周波電源２１０Ｂから高周波電極部２２０へ、より大きな電力を投入する条件により行うことができる。
（４）プラズマダイシング工程
次に、第２主面１０Ｙを支持部材２２で支持した状態で、基板１０をプラズマＰ２に晒す（図１（ｄ））。プラズマＰ２は、第１分割領域１１１が異方的にエッチングされる条件で発生させる。例えば、六フッ化硫黄（ＳＦ６）等のフッ素を含むプロセスガスを用いるとともに、高周波電極部２２０に高周波電力を印加して、バイアス電圧をかける。これにより、基材１０の厚みに平行な方向に、異方的にエッチングが行われる。上記のエッチング条件は、第１層１１の材質に応じて適宜選択することができる。第１層１１がＳｉの場合、第１分割領域１１１のエッチングには、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスでは、堆積膜堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、第１分割領域１１１を深さ方向に掘り進む。
堆積膜堆積ステップは、例えば、原料ガスとしてＣ４Ｆ８を１５０〜２５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を１５〜２５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０Ｗとして、５〜１５秒間、処理する条件で行われる。
堆積膜エッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を１００〜３００Ｗとして、２〜１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、原料ガスとしてＳＦ６を２００〜４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５〜１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００〜２５００Ｗ、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０〜２００Ｗとして、１０〜２０秒間、処理する条件で行われる。
上記のような条件で、堆積膜堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、第１分割領域１１１は、１０μｍ／分の速度で深さ方向に垂直にエッチングされ得る。
このときも、第２素子領域１２２は、マスクとして機能する。そのため、プラズマダイシング工程では、等方エッチング工程で第１ダメージ領域ＤＲ１が除去されることにより露出した面を起点として、その下方に形成されている第１分割領域１１１がエッチングされる。これにより、基板１０は、素子領域Ｒ２を備える複数の素子チップ１１０にダイシングされる。つまり、得られる素子チップ１１０の第１素子領域１１２の端面には、劈開の起点となるダメージ領域ＤＲが残存しない。そのため、素子チップ１１０が使用される際に、外力（曲げ、衝撃など）が加えられる場合であっても、素子チップ１１０の損傷が抑制される。なお、プラズマダイシング工程におけるエッチングは、上記のとおり、第２素子領域１２２をマスクとする異方性エッチングである。そのため、等方エッチング工程において第２素子領域１２２の下に形成されたラウンド形状の窪み１１２ｇは、プラズマダイシング工程後にも残存する。
このようにして得られる素子チップ１１０の断面を、図４に示す。素子チップ１１０は、積層面１１２Ｘとその反対側の面１１２Ｙとを備える半導体層である第１層（第１素子領域１１２）と、積層面１１２Ｘ上に積層された絶縁膜を含む第２層（第２素子領域１２２）と、を備える。さらに、素子チップ１１０は、第１層の積層面１１２Ｘ側の周縁部に形成された窪み１１２ｇを備える。
素子チップ１１０において、特に劈開し易い第１素子領域１１２の端面には、ダメージ領域ＤＲは残存していない。そのため、素子チップ１１０が使用される際に、外力（曲げ、衝撃など）が加えられる場合であっても、素子チップ１１０の割れや欠け等の損傷が抑制される。また、本実施形態では、基板１０は、支持部材２２により支持された状態でダイシングされる。そのため、ダイシング後、得られる素子チップ１１０は支持部材２２から剥離されながらピックアップされる。この場合にも、第１素子領域１１２の端面にダメージ領域ＤＲが残存していないため、損傷させることなく素子チップ１１０をピックアップできる。
一方、第２素子領域１２２の端面には、ダメージ領域ＤＲ３が残存している。レーザ光Ｌの熱影響により形成されたダメージ領域ＤＲ３は、通常よりも反応性が高く、不純物を吸収しやすい。すなわち、外部から進入する不純物（例えば、水分や第２素子領域１２２の表面に付与される半田成分等）は、ダメージ領域ＤＲ３内に拡散し、ダメージ領域ＤＲ３に捕獲（吸収あるいは吸着）される。これにより、素子チップ１１０の内方への不純物の拡散が抑制される。よって、素子チップ１１０の性能の劣化が抑制される。
本発明に係る方法によれば、抗折強度に優れる素子チップが得られるため、種々の基板から素子チップを製造する方法として有用である。
１０：基板
１０Ａ：開口
１０Ｘ：第１主面
１０Ｙ：第２主面
１１：第１層
１１１：第１分割領域
１１１ａ：露出部
１１２：第１素子領域
１１２Ｘ：積層面
１１２Ｙ：積層面とは反対側の面
１１２ｇ：窪み
１２：第２層
１２１：第２分割領域
１２２：第２素子領域
１１０：素子チップ
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：支持部材
２２ａ：粘着面
２２ｂ：非粘着面
２００：プラズマ処理装置
２０３：真空チャンバ
２０３ａ：ガス導入口
２０３ｂ：排気口
２０８：誘電体部材
２０９：アンテナ
２１０Ａ：第１高周波電源
２１０Ｂ：第２高周波電源
２１１：ステージ
２１２：プロセスガス源
２１３：アッシングガス源
２１４：減圧機構
２１５：電極層
２１６：金属層
２１７：基台
２１８：外周部
２１９：ＥＳＣ電極
２２０：高周波電極部
２２１：昇降ロッド
２２２：支持部
２２３Ａ、２２３Ｂ：昇降機構
２２４：カバー
２２４Ｗ：窓部
２２５：冷媒循環装置
２２６：直流電源
２２７：冷媒流路
２２８：制御装置
２２９：外周リング
３０：基板
３１：第１層
３２：第２層
１３０：素子チップ

Claims (3)

  1. 第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成された絶縁膜を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域を備える基板を準備する工程と、
    前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域に前記第１層が露出する露出部を備える開口を形成するとともに、前記露出部を含む前記第１層の表層部に第１ダメージ領域を形成し、前記第１ダメージ領域の近傍であって、前記第２層に覆われる前記第１層の表層部に第２ダメージ領域を形成するレーザスクライブ工程と、
    前記レーザスクライブ工程の後、前記基板を第１プラズマに晒すことにより前記第１層を等方的にエッチングして、前記第１ダメージ領域と前記第２ダメージ領域とを除去する等方エッチング工程と、
    前記等方エッチング工程の後、前記第２主面を支持部材で支持した状態で前記基板を第２プラズマに晒すことにより、前記第１層を異方的にエッチングして、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える、素子チップの製造方法。
  2. 前記等方エッチング工程では、六フッ化硫黄を含むプロセスガスを原料として前記第１プラズマを発生させる、請求項１に記載の素子チップの製造方法。
  3. 積層面とその反対側の面とを備える半導体層である第１層と、前記積層面上に積層された絶縁膜を含む第２層と、を備える素子チップであって、
    前記第１層の前記積層面側の周縁部に形成された窪みを備える、素子チップ。
JP2016048003A 2016-03-11 2016-03-11 素子チップおよびその製造方法 Pending JP2017163070A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016048003A JP2017163070A (ja) 2016-03-11 2016-03-11 素子チップおよびその製造方法
US15/426,341 US20170263525A1 (en) 2016-03-11 2017-02-07 Element chip and method for manufacturing the same
CN201710082515.4A CN107180787B (zh) 2016-03-11 2017-02-15 元件芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048003A JP2017163070A (ja) 2016-03-11 2016-03-11 素子チップおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2017163070A true JP2017163070A (ja) 2017-09-14

Family

ID=59787062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048003A Pending JP2017163070A (ja) 2016-03-11 2016-03-11 素子チップおよびその製造方法

Country Status (3)

Country Link
US (1) US20170263525A1 (ja)
JP (1) JP2017163070A (ja)
CN (1) CN107180787B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044422A (ja) * 2019-09-12 2021-03-18 株式会社ディスコ ウェーハの加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018110156A (ja) * 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
GB201917988D0 (en) * 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014107283A (ja) * 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015524613A (ja) * 2012-07-13 2015-08-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346442B1 (en) * 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
CN101154569B (zh) * 2002-06-27 2014-05-14 东京毅力科创株式会社 等离子体处理方法
JP4827567B2 (ja) * 2006-03-16 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
CN101770945A (zh) * 2008-12-31 2010-07-07 中芯国际集成电路制造(上海)有限公司 一种刻蚀方法及接触孔制作方法
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8859430B2 (en) * 2012-06-22 2014-10-14 Tokyo Electron Limited Sidewall protection of low-K material during etching and ashing
US9396984B2 (en) * 2012-09-05 2016-07-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of producing a microelectronic device in a monocrystalline semiconductor substrate with isolation trenches partially formed under an active region
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9455192B2 (en) * 2014-03-26 2016-09-27 Infineon Technologies Ag Kerf preparation for backside metallization
US9589812B2 (en) * 2014-11-06 2017-03-07 Fuji Xerox Co., Ltd. Fabrication method of semiconductor piece

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2015524613A (ja) * 2012-07-13 2015-08-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング
JP2014107283A (ja) * 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044422A (ja) * 2019-09-12 2021-03-18 株式会社ディスコ ウェーハの加工方法
JP7292803B2 (ja) 2019-09-12 2023-06-19 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
CN107180787B (zh) 2021-12-24
CN107180787A (zh) 2017-09-19
US20170263525A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6524562B2 (ja) 素子チップおよびその製造方法
JP6604476B2 (ja) 素子チップの製造方法
JP6575874B2 (ja) 素子チップの製造方法
JP2019125723A (ja) 素子チップの製造方法
JP6524534B2 (ja) 素子チップの製造方法
JP7357237B2 (ja) 素子チップの製造方法
CN107180754B (zh) 等离子体处理方法
JP6524558B2 (ja) 素子チップの製造方法
CN107180787B (zh) 元件芯片及其制造方法
JP2019114712A (ja) 素子チップの製造方法
JP6524535B2 (ja) 素子チップおよびその製造方法
CN107154369A (zh) 等离子体处理方法
JP2017163069A (ja) 素子チップの製造方法
JP7281709B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
JP6624590B2 (ja) 素子チップの製造方法
JP2017163072A (ja) 素子チップおよびその製造方法
JP7213477B2 (ja) 素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
JP7149517B2 (ja) 素子チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190326