JP2008193034A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2008193034A
JP2008193034A JP2007028933A JP2007028933A JP2008193034A JP 2008193034 A JP2008193034 A JP 2008193034A JP 2007028933 A JP2007028933 A JP 2007028933A JP 2007028933 A JP2007028933 A JP 2007028933A JP 2008193034 A JP2008193034 A JP 2008193034A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
plasma
protective sheet
sheet
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007028933A
Other languages
English (en)
Other versions
JP4840174B2 (ja
Inventor
Kiyoshi Arita
潔 有田
Atsushi Harigai
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007028933A priority Critical patent/JP4840174B2/ja
Priority to TW097104942A priority patent/TW200834702A/zh
Priority to US12/160,482 priority patent/US7906410B2/en
Priority to PCT/JP2008/000171 priority patent/WO2008096542A1/en
Priority to EP08710325A priority patent/EP2050133A1/en
Priority to CN2008800000589A priority patent/CN101542714B/zh
Priority to KR1020087018565A priority patent/KR20090115039A/ko
Publication of JP2008193034A publication Critical patent/JP2008193034A/ja
Application granted granted Critical
Publication of JP4840174B2 publication Critical patent/JP4840174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

【課題】テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる半導体チップの製造方法を提供することを目的とする。
【解決手段】複数のチップ領域に形成された集積回路３とスクライブライン２ａに形成されたテストパターン４とを有する半導体ウェハ１をプラズマエッチングにより分割して個片の半導体チップを製造する方法において、半導体ウェハ１において集積回路３が形成された側の表面１ａにプラズマエッチングにおけるマスクとなる保護シート５を貼り付け、スクライブライン２ａに沿ってレーザ光９ａを照射して保護シート５を所定幅だけ除去してプラズマダイシング用の開口部５ｂを有するマスクを形成するとともに、テストパターン４を半導体ウェハ１の表面層とともにレーザ光９ａにより除去する。これにより、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる。
【選択図】図３

Description

本発明は、スクライブラインにテストパターンが形成された半導体ウェハを個々の集積回路毎に分割して半導体チップを製造する半導体チップの製造方法に関するものである。
半導体チップは、ウェハ状態で複数の集積回路を一括して形成した後に、ウェハをスクライブラインに沿って切断して個片の集積回路毎に分割することにより製造される。ウェハの切断には従来より幾つかの方法が用いられており、例えば回転ブレードによってウェハを機械的に切断する機械的なダイシングによる方法（例えば特許文献１参照）や、機械的な切断に替えてウェハのスクライブラインに相当する部分をプラズマエッチングによって除去することによりウェハを分割するプラズマダイシングによる方法（例えば特許文献２参照）などが知られている。
ところで半導体チップの製造過程においては、回路パターン形成時にスクライブラインに相当する領域に特性試験などに用いられるテストパターンが形成され、これらのテストパターンはその機能を果たした後にダイシング時に切断または除去される。特許文献１に示す例においては、ウェハそのものを切断するためのダイシングに先立って、幅広の回転ブレードによって予めテストパターンを除去するようにしている。これにより、テストパターンを全面的に除去して、テストパターンを部分的に切断する場合に発生する切断面の「カエリ」を防止することができる。
そして、プラズマダイシングを適用した場合におけるテストパターンの除去については、特許文献３に示す方法が提案されている。すなわちこの例においては、ウェハの回路形成面にテストパターンと接触するように保護シートを貼り付けておき、次いで回路形成面の裏面にプラズマエッチング用のマスクを形成してウェハをプラズマエッチングによって切断し、プラズマエッチングにおいて除去されずに残ったテストパターンを保護シートとともに剥離して除去するようにしている。これによりプラズマエッチング後にマスク除去のために回路形成面側をプラズマアッシングする必要がなく、プラズマアッシングによる回路形成面のダメージを排除することができる。
特開２００１−２５０８００号公報 特開２００５−１９１０３９号公報 特開２００６−１７９７６８号公報
しかしながら上述の特許文献に示す先行技術例には、以下のような難点があった。すなわち、特許文献１に示す例においては、ダイシング工程において２種類の回転ブレードによる作業を必要とすることから工程数が増加し生産性の向上が阻害されるという難がある。また特許文献３に示す例においては、裏面側からプラズマエッチングを行うことによる工程の複雑化とともに、テストパターンのサイズが大きくスクライブラインにおいて隣接する半導体チップ間を隙間なく繋ぐような形でテストパターンが形成されているような場合には、フッ素系の処理ガスを用いたプラズマエッチングのみではテストパターンの除去ができず、除去可能な対象が限定されるという汎用性についての難点がある。このように従来の半導体チップの製造方法では、ダイシング工程におけるテストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことが困難であるという課題があった。
そこで本発明は、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく
行うことができる半導体チップの製造方法を提供することを目的とする。
本発明の半導体チップの製造方法は、スクライブラインによって区画される複数の領域に形成された集積回路と前記スクライブラインに形成されたテストパターンとを有する半導体ウェハをプラズマエッチングにより個々の集積回路毎に分割して個片の半導体チップを製造する半導体チップの製造方法であって、前記半導体ウェハにおいて前記集積回路が形成された側の表面に前記プラズマエッチングにおけるマスクとなる保護シートを貼り付け、さらに裏面に個片に分割された状態の半導体チップを保持するための保持シートを貼り付けるシート貼り付け工程と、前記保護シートが貼り付けられた前記半導体ウェハのスクライブラインに沿ってレーザ光を前記保護シート側から照射することにより、前記スクライブライン上の前記保護シートを所定幅だけ除去して前記マスクを形成するとともに、前記テストパターンを半導体ウェハの表面層とともに除去するテストパターン除去工程と、前記テストパターン除去工程の後、前記半導体ウェハにおいて前記除去された所定幅の保護シートに対応する部分をプラズマエッチングすることにより、前記レーザ光の照射によって生じたダメージ層を除去するとともに前記半導体ウェハを個々の集積回路毎に分割するプラズマダイシング工程と、前記プラズマダイシング工程の後、前記保護シートを半導体ウェハの表面から除去する保護シート除去工程とを含む。
本発明によれば、半導体ウェハにおいて集積回路が形成された側の表面にプラズマエッチングにおけるマスクとなる保護シートを貼り付け、保護シートが貼り付けられた半導体ウェハのスクライブラインに沿ってレーザ光を保護シート側から照射してスクライブライン上の保護シートを所定幅だけ除去してマスクを形成するとともに、テストパターンを半導体ウェハの表面層とともに除去することにより、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半導体チップの製造方法に用いられる半導体ウェハの詳細説明図、図２は本発明の一実施の形態の半導体チップの製造方法を示すフロー図、図３は本発明の一実施の形態の半導体チップの製造方法を示す工程説明図、図４は本発明の一実施の形態の半導体チップの製造方法において使用されるレーザ加工装置の斜視図、図５は本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分断面図、図６は本発明の一実施の形態の半導体チップの製造方法において使用されるプラズマ処理装置の断面図、図７、図９は本発明の一実施の形態の半導体チップの製造方法を示す工程説明図、図８は本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分斜視図である。
まず図１を参照して、本実施の形態における半導体チップの製造に用いられる半導体ウェハ１について説明する。図１において半導体ウェハ１は、各半導体チップを切り分けるために格子状に配列されたスクライブライン２ａによって、複数の矩形状のチップ領域２（領域）に区画されている。半導体ウェハ１の回路形成面である表面１ａにおいて、各チップ領域２にはそれぞれ集積回路３が形成されており、スクライブライン２ａにはテストパターン４が形成されている。テストパターン４は、半導体チップの製造工程において特性試験などに用いられ、その機能を果たした後に除去されるものである。本実施の形態に示す半導体チップの製造方法は、半導体ウェハ１をプラズマエッチングを用いたプラズマダイシングによって個々の集積回路３毎に分割して、個片の半導体チップを製造するものである。
次に、半導体チップの製造方法の詳細工程について、図２のフローに沿って各図を参照
しながら説明する。図２において、まず表面１ａに集積回路３およびテストパターン４が形成された半導体ウェハ１を対象として（図３（ａ）参照）、保持シート貼り付け（ＳＴ１）および保護シート貼り付け（ＳＴ２）が実行される。なお、ここに示す保持シート貼り付け（ＳＴ１）および保護シート貼り付け（ＳＴ２）は、どちらを先に行ってもよい。
すなわち図３（ｂ）に示すように、表面１ａの反対側の裏面１ｂ側に、半導体ウェハ１が個片に分割された状態の半導体チップを保持するための保持シート８を貼り付ける。保持シート８は、後工程のダイボンディングにおいて半導体チップを接着するための接着層として機能するダイアタッチフィルム６と樹脂シート７とを積層した構成となっており、この保持シート貼り付けにおいてはダイアタッチフィルム６を裏面１ｂに接触させて貼着する。ここでは、樹脂シート７として紫外光によって粘着力が低下する粘着層を備えたＵＶテープを用いるようにしており、後工程のダイボンディング工程において下面側から紫外光を照射することにより、個片の半導体チップの取り出しを容易に行うことができる。
また表面１ａ側には、回路形成面を保護する保護シート５が貼り付けられる。ここでは、保護シート５として光によって粘着力が低下する粘着層を有する樹脂シートであるＵＶテープを使用する。そして本実施の形態においては、後述するように、半導体ウェハ１に貼り付けられた保護シート５において、スクライブライン２ａに相当する範囲を除去して、半導体ウェハ１を個片の半導体チップに分割するためのプラズマエッチングにおけるマスクとして機能させるようにしている。
すなわち、（ＳＴ１）、（ＳＴ２）においては、半導体ウェハ１において集積回路３が形成された側の表面１ａにプラズマエッチングにおけるマスクとなる保護シート５を貼り付け、さらに裏面１ｂに個片に分割された状態の半導体チップを保持するための保持シート８を貼り付ける（シート貼り付け工程）。そしてここでは保持シート８として、ダイアタッチフィルム６を備えた樹脂シート７を使用し、シート貼り付け工程においてこのダイアタッチフィルム６を半導体ウェハ１の裏面１ｂに接触させて、この保持シート８を貼り付けるようにしている。
次に、テストパターン４の除去が行われる（ＳＴ３）。ここでは、図４に示すレーザ加工装置１０を用い、レーザ光によって保護シート５をスクライブライン２ａに沿って除去して、上述のプラズマエッチングにおけるマスクを形成するマスク形成処理と同時に、テストパターン４の除去が行われる。
レーザ加工装置１０の構造を図４を参照して説明する。図４において、ウェハ保持部１１上には表面に保護シート５が貼り付けられた半導体ウェハ１が保持されている。ウェハ保持部１１の上方には、レーザ照射部９およびカメラ１９が装着された移動プレート１８が、移動機構１７によって移動自在に配設されている。レーザ照射部９はレーザ発生部１４によって発生したレーザ光９ａを下方の半導体ウェハ１に対して照射する。
カメラ１９は赤外線カメラであり、下方に位置した半導体ウェハ１を赤外光により撮像する。このとき、保護シート５を透視して半導体ウェハ１の集積回路３や認識マークなどを撮像することができる。そして撮像結果を認識部１６によって認識処理することにより、半導体ウェハ１における集積回路３やスクライブライン２ａの配列位置を検出できるようになっている。
レーザ発生部１４、認識部１６、移動機構１７は制御部１５によって制御され、制御部１５が操作・入力部１２からの操作指令に基づきこれら各部を制御する際には、ワークデータ記憶部１３に記憶されたデータが参照される。ワークデータ記憶部１３には、スクライブライン２ａの配列位置に関するデータや、スクライブライン２ａの幅であるダイシン
グ幅に関するデータが記憶されている。ダイシング幅は、図３（ｂ）に示すように、保護シート５において半導体ウェハ１におけるスクライブライン２ａに対応する領域、すなわち境界線領域５ａの幅に一致する。ワークデータ記憶部１３へのデータ書き込みは、操作・入力部１２によって行えるようになっている。
このレーザ加工装置１０によって半導体ウェハ１を対象としたレーザ加工を実行する際には、制御部１５は、認識部１６によって検出された半導体ウェハ１の実際の位置と、ワークデータ記憶部１３に記憶されたスクライブライン２ａの位置を示すデータに基づき、移動機構１７を制御する。これにより、移動機構１７はレーザ照射部９を半導体ウェハ１の上面においてスクライブライン２ａに沿って移動させる。そして制御部１５がダイシング幅に関するデータに基づいてレーザ発生部１４を制御することにより、レーザ照射部９からダイシング幅に応じた除去幅で保護シート５の境界線領域５ａを除去するのに適切な出力のレーザ光９ａが照射される。そしてこのレーザ加工により、半導体ウェハ１表面の保護シート５において、半導体チップ相互を切り分けるスクライブライン２ａに対応した境界線領域５ａのみが除去されて、溝状の開口部５ｂが形成されたプラズマダイシング用のマスクパターンが形成される。
半導体ウェハ１によるレーザ加工においては、レーザ加工装置１０に備えられたレーザ照射部９からレーザ光９ａを照射させ、図３（ｃ）に示すように、半導体ウェハ１においてスクライブライン２ａに沿ってレーザ照射部９を移動させる。これにより、図３（ｄ）に示すように、レーザ照射部９から照射されるレーザ光９ａによって境界線領域５ａを除去して保護シート５を貫通する開口部５ｂを形成するとともに、半導体ウェハ１の表面１ａに形成されたテストパターン４をレーザ光９ａによって除去する。
すなわち（ＳＴ３）においては、保護シート５が貼り付けられた半導体ウェハ１のスクライブライン２ａに沿ってレーザ光９ａを保護シート５側から照射することにより、スクライブライン２ａ上の保護シート５を前述のダイシング幅に相当する所定幅だけ除去してプラズマダイシングのマスクを形成するとともに、半導体ウェハ１においてスクライブライン２ａに相当する位置に形成されていたテストパターン４を、半導体ウェハ１の表面層とともに除去する（テストパターン除去工程）。
図５は、このテストパターン除去工程後の開口部５ｂの詳細を図示している。レーザ加工においては、保護シート５においてスクライブライン２ａに対応する境界線領域５ａの樹脂成分がレーザ光９ａによって除去されて開口部５ｂが形成される。そして開口部５ｂの底部が保護シート５の下面まで到達した後は、レーザ光９ａの作用は半導体ウェハ１の表面１ａに及ぶようになる。これにより表面１ａにおいてスクライブライン２ａの位置に存在していたテストパターン４が半導体ウェハ１の表面層とともに除去され、レーザ光９ａの作用はさらに半導体ウェハ１の内部まで及ぶ。このとき、レーザ光９ａによって半導体ウェハ１の表面層が除去されて形成された凹部１ｃの表面には、微小なクラックを含むダメージ層１ｄが形成される。
ダメージ層１ｄはそのまま放置すると半導体ウェハ１の強度を低下させるため除去しなければならない。本実施の形態においては、半導体ウェハ１をプラズマエッチングによって分割するプラズマダイシングの過程において、ダメージ層１ｄも同時に除去するようにしている。このとき、ダメージ層１ｄの形成範囲が開口部５ｂの底部の開口範囲を超えて拡がっているような場合には、ダメージ層１ｄは部分的に保護シート５の下面に覆われた状態となる（図５に示す矢印ａ参照）。このような場合には、保護シート５の下面によって覆われた部分にはプラズマエッチングの作用は及ばず、プラズマダイシングによって半導体ウェハ１が個片の半導体チップに分割された後においても、ダメージ層１ｄが部分的に残留する場合が生じる。
このため、このような有害なダメージ層１ｄをプラズマダイシングにおいて完全に除去することを可能とするための処理、すなわちプラズマエッチングによって保護シート５の開口部５ｂの開口幅を拡げ、ダメージ層１ｄを全て開口部５ｂの底部に露呈させるためのアッシングが実行される（ＳＴ４）。このアッシングは、プラズマダイシング工程に先立って、レーザ光９ａによって除去された保護シート５の開口部５ｂの開口幅を拡げるための予備的なプラズマエッチングを行うことにより実行される。
次いで、プラズマダイシングが実行される。すなわち、テストパターン除去工程の後、保護シート５が除去された半導体ウェハ１の、前述のダイシング幅（所定幅）に対応する部分をプラズマエッチングすることにより、レーザ光９ａの照射によって生じたダメージ層１ｄを除去するとともに、半導体ウェハ１を個々の集積回路３毎に分割する（プラズマダイシング工程）。
ここで、上述の予備的なプラズマエッチングおよびプラズマダイシングにおいて使用されるプラズマ処理装置２０について、図６を参照して説明する。図６において、真空チャンバ２１の内部は半導体ウェハ１を対象としたプラズマ処理を行うための密閉された処理空間となっている。真空チャンバ２１の内部には高周波側電極２２およびガス供給電極２３が対向して配置されている。高周波側電極２２上には、処理対象の半導体ウェハ１が周囲を絶縁リング２２ａによって囲まれた状態で載置され、真空吸引または静電吸引によって保持される。
ガス供給電極２３に設けられたガス供給孔２３ａには、開閉バルブ２５ａ、２５ｂおよび流量制御バルブ２６ａ、２５ｂを介してそれぞれプラズマ発生用ガス供給部２７ａ、２７ｂが接続されている。プラズマ発生用ガス供給部２７ａは、保護シート５やダイアタッチフィルム６を除去するアッシングを目的とするプラズマ処理において用いられる酸素または酸素の混合ガスを供給する。プラズマ発生用ガス供給部２７ｂは、半導体ウェハ１の主成分であるシリコンを除去してダイシング溝を形成することを目的とするプラズマダイシングにおいて用いられるフッ素系のプラズマ発生用ガスを供給する。開閉バルブ２５ａ、２５ｂおよび流量制御バルブ２６ａ、２５ｂを制御することにより、ガス供給孔２３ａに供給されるプラズマ発生用ガスの種類の切換および供給流量の調整が行えるようになっている。
供給されたプラズマ発生用ガスは、ガス供給電極２３の下面に装着された多孔質プレート２４を介して、高周波側電極２１上の半導体ウェハ１に対して均一に吹き付けられる。この状態で、高周波電源部２８を駆動して高周波側電極２２に高周波電圧を印加することにより、ガス供給電極２３と高周波側電極２２との間には酸素ガスのプラズマまたはフッ素系ガスのプラズマが発生し、これによりそれぞれの場合において目的とするプラズマ処理が実行される。このプラズマ処理過程においては、冷却ユニット２９を駆動して冷媒を高周波電極２２内に循環させ、プラズマの熱によって半導体ウェハ１が昇温するのを防止する。
すなわち（ＳＴ３）後の半導体ウェハ１を対象として、酸素ガスまたは酸素ガスの混合ガスをプラズマ発生用ガスとするプラズマ処理を実行することにより、図７（ａ）に示すように、保護シート５に開口部５ｂが設けられた半導体ウェハ１に対して酸素ガスプラズマＰ１が作用し、これにより保護シート５や開口部５ｂの内部には酸素ガスプラズマＰ１による等方性のエッチング作用が及び、有機物である保護シート５を酸素ガスププラズマＰ１によって灰化して除去するアッシングが行われる。
このアッシングによる効果の詳細を、図８を参照して説明する。図８（ａ）は、レーザ
光によるテストパターン除去後の開口部５ｂの状態を示している。図８（ａ）に示すように、レーザ加工後の開口部５ｂにおいては、内側面５ｃは平滑面ではなく、微細な筋状の凹凸部が形成された状態となる。そして開口部５ｂの上端の上縁部５ｄには、溶融した保護シート５が上方に盛り上がって固化したカエリ部が形成され、また上縁部５ｄの近傍には一旦溶融した保護シート５の樹脂成分が微粒状に固化したスパッタ５ｅが付着した状態となり、さらに開口部５ｂの底部には未除去部分が部分的に残留した残渣５ｆが存在している。そしてこの状態では、開口部５ｂの底部における開口幅は保護シート５の上面における開口幅よりも小さいＢ１となっている。
図８（ｂ）は、図８（ａ）の状態に対して酸素ガスプラズマＰ１によるアッシングを実行した後の状態を示している。ここに示すように、酸素ガスプラズマＰ１の等方性エッチング作用により、保護シート５の表面や内側面５ｃの内部に存在する凹凸部分が平滑化され、内側面５ｃや上縁部５ｄは滑らかな表面となり、スパッタ５ｅや残渣５ｆは消失する。そしてエッチング作用が内側面５ｃや開口部５ｂの底部に及ぶことにより、開口部５ｂの開口幅は、図８（ａ）に示すＢ１よりも大きいＢ２に拡大する。これにより、図５に示すように、ダメージ層１ｄが部分的に両端部（矢印ａ参照）において保護シート５によって覆われていた状態から、図７（ａ）に示すように、ダメージ層１ｄが開口部５ｂ内で全て露呈した状態に改善される。以下に説明するプラズマダイシングは、この状態で行われる。
次いでプラズマダイシングが実行される（ＳＴ５）。すなわち、プラズマ処理装置２０において開閉バルブ２５ａ、２５ｂを操作することにより、プラズマ発生用ガス供給部２７ｂからフッ素系のプラズマ発生用ガスをガス供給孔２３ａに供給した状態でプラズマを発生させる。そして発生したフッ素ガスプラズマＰ２を、開口部５ｂ内において露呈した半導体ウェハ１に作用させることにより、図７（ｂ）に示すように、シリコンを主成分とする半導体ウェハ１が開口部５ｂに対応した除去幅で除去される。
これにより、半導体ウェハ１を上下に貫くダイシング溝部１ｅが形成され、半導体ウェハ１は個片の半導体チップ１＊に分割される。このとき、レーザ加工により凹部１ｃの表面に形成されたダメージ層１ｄもプラズマの作用によりともに除去されるが、前述のようにダメージ層１ｄは開口部５ｂ内で完全に露呈されていることからダメージ層１ｄは完全に除去され、未除去のダメージ層１ｄが部分的に残留することによる半導体チップの強度低下などの不具合が生じない。
すなわち（ＳＴ５）においては、テストパターン除去工程の後、半導体ウェハ１において、除去された所定幅の保護シート５、すなわち境界線領域５ａに対応する部分をプラズマエッチングすることにより、レーザ加工においてレーザ光９ａの照射によって生じたダメージ層１ｃを除去するとともに、半導体ウェハ１を個々の集積回路３毎に個片の半導体チップ１＊に分割する（プラズマダイシング工程）。
次いで、ＤＡＦプラズマエッチングが実行される（ＳＴ６）。ここではレーザ加工装置１０において開閉バルブ２５ａ、２５ｂを操作することにより、プラズマ発生用ガスの供給元を再びプラズマ発生用ガス供給部２７ａに切り換え、プラズマ発生用ガス供給部２７ａから酸素または酸素の混合ガスをプラズマ発生用ガスとしてガス供給孔２３ａに供給した状態でプラズマを発生させる。すなわち、図７（ｃ）に示すように、酸素または酸素系のプラズマ発生用ガスを供給することにより発生した酸素ガスプラズマＰ１を、プラズマダイシング工程において形成されたダイシング溝部１ｅを介して、ダイアタッチフィルム６に作用させる。
これにより、ダイシング溝部１ｅ内に露呈した有機物であるダイアタッチフィルム６が
、酸素ガスプラズマＰ１によって灰化されて除去される。すなわちここではプラズマダイシング工程の後、隣接する個片の半導体チップ１＊間のダイアタッチフィルム７を、酸素もしくは酸素を含んだガスによるプラズマでエッチングして除去する。そしてこれにより、ダイシング溝部１ｅによって分割された複数の個片の半導体チップ１＊は、それぞれがダイアタッチフィルム６を介して樹脂シート７によって保持された状態となる。
次いで、保護シート５の剥離を容易にするための紫外線照射を行う（ＳＴ７）。ここでは半導体ウェハ１の表面１ａ側から、紫外線を保護シート５に対して照射することにより、保護シート５を表面１ａに貼着させる粘着力を低下させる。なお（ＳＴ５）において、フッ素系ガスのプラズマからの紫外線が発生するが、この紫外線の光量が保護シート５の粘着力を低下させるのに十分であれば、（ＳＴ７）の工程は省略してもよい。そしてこの後、保護シート５を剥離除去するための粘着シート貼付を行う（ＳＴ８）。すなわち、図９（ａ）に示すように、保護シート５の上面側から、粘着シートであるダイボンディングシート３０を複数の半導体チップ１＊を対象として一括して貼り付ける。なお、（ＳＴ７）の紫外線照射と、（ＳＴ８）の粘着シート貼付は、紫外線が透過可能なダイボンディングシート３０を用いる場合には、どちらを先に行ってもよい。
次いで、保護シート５を半導体ウェハ１の表面から除去する保護シート除去を行う（ＳＴ９）（保護シート除去工程）。すなわち、図９（ｂ）に示すように、ダイボンディングシート３０を上方に引きはがすことにより、それぞれの個片の半導体チップ１＊において、保護シート５を上面１ａから剥離させる。そしてこれにより、図１に示す半導体ウェハ１を集積回路３毎に個片に分割して製造された半導体チップ１＊を、ダイアタッチフィルム６を介して樹脂シート７に保持させた構成の半導体チップの集合体１０１が完成する。
この半導体チップの集合体１０１は、ウェハリングなどの治具によって保持された状態でダイボンディング工程に送られ、ここで図９（ｃ）に示すように、個片の半導体チップ１＊は、１つづつ樹脂シート７から順次取り出される。半導体チップ１＊の取り出しに際しては、ＵＶテープである樹脂シート７の下面側から予め紫外線を照射することにより、ダイアタッチフィルム６を貼着する粘着力が低下し、取り出し時の剥離が容易となる。そして取り出された半導体チップ１＊は、接着層であるダイアタッチフィルム６を介して基板にボンディングされる。
上記説明したように、本実施の形態に示す半導体チップの製造方法においては、半導体ウェハ１において集積回路３が形成された側の表面１ａに、ダイシングのためのプラズマエッチングにおけるマスクとなる保護シート５を貼り付け、保護シート５が貼り付けられた半導体ウェハ１のスクライブライン２ａに沿ってレーザ光を保護シート５側から照射してスクライブライン２ａ上の保護シート５を所定幅だけ除去してマスクを形成するとともに、このレーザ光によってテストパターン４を半導体ウェハ１の表面層とともに除去するようにしたものである。
これにより、テストパターン４をプラズマダイシングのためのマスク形成と同時に簡略な方法で生産効率よく除去することが可能となる。すなわち従来採用されていた各種の方法、例えばダイシング工程において２種類の回転ブレードを用いてテストパターンの除去を機械的に行う方法や、半導体ウェハの回路形成面の裏側からプラズマエッチングを行ってテストパターンを除去する方法と比較して、工程の簡略化が実現される。
さらに本実施の形態に示す方法は、テストパターンのサイズが大きくスクライブラインにおいて隣接する半導体チップ間を隙間なく繋ぐような形でテストパターンが形成されているような場合においても適用可能であり、従来このような場合に用いられた塩素系ガスなどの有毒ガスを用いたエッチングを必要とすることなく、フッ素系の処理ガスを用いた
プラズマエッチングでテストパターンの除去が可能となる。したがって本発明を適用することにより、汎用性に優れた半導体チップの製造方法を簡略な工程構成により生産効率よく実現することができる。
本発明の半導体チップの製造方法は、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができるという効果を有し、複数の集積回路が形成された半導体ウェハを集積回路毎に分割して個片の半導体チップを製造する分野に有用である。
本発明の一実施の形態の半導体チップの製造方法に用いられる半導体ウェハの詳細説明図 本発明の一実施の形態の半導体チップの製造方法を示すフロー図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図 本発明の一実施の形態の半導体チップの製造方法において使用されるレーザ加工装置の斜視図 本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分断面図 本発明の一実施の形態の半導体チップの製造方法において使用されるプラズマ処理装置の断面図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図 本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分斜視図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図
符号の説明
１ 半導体ウェハ
１ａ 表面
１＊ 半導体チップ
２ チップ領域
２ａ スクライブライン
３ 集積回路
４ テストパターン
５ 保護シート
５ａ スクライブ領域
５ｂ 溝部
６ ダイアタッチフィルム
７ 樹脂シート
８ 保持シート
９ レーザ照射部
９ａ レーザ光
１０ レーザ加工装置
２０ プラズマ処理装置
３０ ダイボンディングシート
Ｐ１ 酸素ガスプラズマ
Ｐ２ フッ素ガスプラズマ

Claims (4)

  1. スクライブラインによって区画される複数の領域に形成された集積回路と前記スクライブラインに形成されたテストパターンとを有する半導体ウェハをプラズマエッチングにより個々の集積回路毎に分割して個片の半導体チップを製造する半導体チップの製造方法であって、
    前記半導体ウェハにおいて前記集積回路が形成された側の表面に前記プラズマエッチングにおけるマスクとなる保護シートを貼り付け、さらに裏面に個片に分割された状態の半導体チップを保持するための保持シートを貼り付けるシート貼り付け工程と、
    前記保護シートが貼り付けられた前記半導体ウェハのスクライブラインに沿ってレーザ光を前記保護シート側から照射することにより、前記スクライブライン上の前記保護シートを所定幅だけ除去して前記マスクを形成するとともに、前記テストパターンを半導体ウェハの表面層とともに除去するテストパターン除去工程と、
    前記テストパターン除去工程の後、前記半導体ウェハにおいて前記除去された所定幅の保護シートに対応する部分をプラズマエッチングすることにより、前記レーザ光の照射によって生じたダメージ層を除去するとともに前記半導体ウェハを個々の集積回路毎に分割するプラズマダイシング工程と、
    前記プラズマダイシング工程の後、前記保護シートを半導体ウェハの表面から除去する保護シート除去工程とを含むことを特徴とする半導体チップの製造方法。
  2. 前記プラズマダイシング工程に先立って、前記レーザ光によって除去された前記保護シートの開口部の開口幅を拡げるための予備的なプラズマエッチングを行うことを特徴とする請求項１記載の半導体チップの製造方法。
  3. 前記保護シートとして光によって粘着力が低下する粘着層を有する樹脂シートを使用し、前記予備的なプラズマエッチングにおいて酸素もしくは酸素を含んだガスを使用することを特徴とする請求項２記載の半導体チップの製造方法。
  4. 前記保持シートとしてダイアタッチフィルムを備えた樹脂シートを使用し、前記シート貼り付け工程においてこのダイアタッチフィルムを前記半導体ウェハの裏面に接触させてこの保持シートを貼り付け、前記プラズマダイシング工程の後、隣接する半導体チップ間の前記ダイアタッチフィルムを酸素もしくは酸素を含んだガスによるプラズマでエッチングして除去することを特徴とする請求項１乃至３のいずれかに記載の半導体チップの製造方法。
JP2007028933A 2007-02-08 2007-02-08 半導体チップの製造方法 Active JP4840174B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007028933A JP4840174B2 (ja) 2007-02-08 2007-02-08 半導体チップの製造方法
TW097104942A TW200834702A (en) 2007-02-08 2008-02-05 Method of manufacturing semiconductor chip
PCT/JP2008/000171 WO2008096542A1 (en) 2007-02-08 2008-02-07 Method of manufacturing semiconductor chip
EP08710325A EP2050133A1 (en) 2007-02-08 2008-02-07 Method of manufacturing semiconductor chip
US12/160,482 US7906410B2 (en) 2007-02-08 2008-02-07 Method of manufacturing semiconductor chip using laser light and plasma dicing
CN2008800000589A CN101542714B (zh) 2007-02-08 2008-02-07 半导体芯片制造方法
KR1020087018565A KR20090115039A (ko) 2007-02-08 2008-02-07 반도체칩의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007028933A JP4840174B2 (ja) 2007-02-08 2007-02-08 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2008193034A true JP2008193034A (ja) 2008-08-21
JP4840174B2 JP4840174B2 (ja) 2011-12-21

Family

ID=39284166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007028933A Active JP4840174B2 (ja) 2007-02-08 2007-02-08 半導体チップの製造方法

Country Status (7)

Country Link
US (1) US7906410B2 (ja)
EP (1) EP2050133A1 (ja)
JP (1) JP4840174B2 (ja)
KR (1) KR20090115039A (ja)
CN (1) CN101542714B (ja)
TW (1) TW200834702A (ja)
WO (1) WO2008096542A1 (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226940A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
CN103060920A (zh) * 2013-01-05 2013-04-24 武汉电信器件有限公司 一种高精度无污染的半导体晶片解理方法
JP2013535114A (ja) * 2010-06-22 2013-09-09 アプライド マテリアルズ インコーポレイテッド フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
KR20140022336A (ko) * 2011-06-15 2014-02-24 어플라이드 머티어리얼스, 인코포레이티드 다중-펄스 버스트들을 갖는 펄스 트레인 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
JP2014107283A (ja) * 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014127570A (ja) * 2012-12-26 2014-07-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014523114A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
JP2014523115A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
JP2014523116A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
JP2014523111A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP2014523113A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド マルチステップ・非対称形状レーザビームスクライビング
JP2015520942A (ja) * 2012-04-24 2015-07-23 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP2015524613A (ja) * 2012-07-13 2015-08-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング
JP2015173279A (ja) * 2011-03-14 2015-10-01 プラズマ − サーム、エルエルシー 半導体ウェーハをプラズマ・ダイシングする方法及び装置
WO2015134200A3 (en) * 2014-03-07 2015-12-10 Applied Materials, Inc. Baking tool for improved wafer coating process
JP2016039279A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
JP2016040795A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
WO2016148025A1 (ja) * 2015-03-13 2016-09-22 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
WO2016148024A1 (ja) * 2015-03-13 2016-09-22 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JP2016530726A (ja) * 2013-08-29 2016-09-29 プラズマ − サーム、エルエルシー 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP2016201412A (ja) * 2015-04-08 2016-12-01 株式会社ディスコ ウエーハの分割方法
WO2017082212A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護テープ
WO2017082210A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
WO2017082211A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護フィルム
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ
JP2018093116A (ja) * 2016-12-06 2018-06-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018133497A (ja) * 2017-02-16 2018-08-23 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018133496A (ja) * 2017-02-16 2018-08-23 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20180117545A (ko) * 2017-04-19 2018-10-29 가부시기가이샤 디스코 디바이스 칩의 제조 방법
US10276423B2 (en) 2017-02-16 2019-04-30 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing element chip
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2019125723A (ja) * 2018-01-17 2019-07-25 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019169685A (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019176002A (ja) * 2018-03-28 2019-10-10 株式会社ディスコ ウエーハの加工方法
JP2020047858A (ja) * 2018-09-20 2020-03-26 株式会社ディスコ 加工条件選定方法
JP2020167276A (ja) * 2019-03-29 2020-10-08 三井化学東セロ株式会社 電子装置の製造方法
JP2020194948A (ja) * 2019-05-30 2020-12-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003090258A2 (en) * 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP4275095B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2010050416A (ja) * 2008-08-25 2010-03-04 Toshiba Corp 半導体装置の製造方法
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
CN102315168A (zh) * 2010-07-09 2012-01-11 瑞鼎科技股份有限公司 集成电路晶圆切割方法
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8759197B2 (en) * 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
WO2013184150A1 (en) * 2012-06-08 2013-12-12 Apple Inc. Internal components of a portable computing device
US8871613B2 (en) 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
CN103530575A (zh) * 2012-07-04 2014-01-22 北京中电华大电子设计有限责任公司 一种芯片测试模式的防护方法
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US20140065321A1 (en) * 2012-08-31 2014-03-06 Apple Inc. Pull-back design to mitigate plastic sensor cracks
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) * 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) * 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP2015230964A (ja) * 2014-06-05 2015-12-21 株式会社ディスコ ウエーハの加工方法
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9418895B1 (en) * 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US10957595B2 (en) * 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
CN109904119B (zh) * 2019-01-24 2021-07-27 上海南麟电子股份有限公司 一种芯片的制备方法
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11289360B2 (en) * 2019-12-16 2022-03-29 Micron Technology, Inc. Methods and apparatus for protection of dielectric films during microelectronic component processing
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209096A (ja) * 2002-01-16 2003-07-25 Sekisui Chem Co Ltd プラズマエッチング処理方法及びその装置
JP2004266163A (ja) * 2003-03-03 2004-09-24 Hitachi Chem Co Ltd 接着シート及び接着剤つき半導体チップの製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006073779A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp 半導体装置の製造方法
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008226940A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538634C2 (de) * 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
JP2836334B2 (ja) * 1992-01-23 1998-12-14 三菱電機株式会社 高出力半導体装置の製造方法
JP2001250800A (ja) 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4213644B2 (ja) 2004-09-09 2009-01-21 株式会社ニクニ 液処理装置
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4338650B2 (ja) * 2005-01-12 2009-10-07 パナソニック株式会社 半導体チップの製造方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4820705B2 (ja) 2006-07-24 2011-11-24 芝浦メカトロニクス株式会社 基板の処理装置
WO2008023489A1 (fr) * 2006-08-21 2008-02-28 National Institute Of Advanced Industrial Science And Technology Composé dérivé de l'acide squarique, réactif de détection d'une protéine comprenant le composé et procédé de détection d'une protéine utilisant le réactif

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209096A (ja) * 2002-01-16 2003-07-25 Sekisui Chem Co Ltd プラズマエッチング処理方法及びその装置
JP2004266163A (ja) * 2003-03-03 2004-09-24 Hitachi Chem Co Ltd 接着シート及び接着剤つき半導体チップの製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006073779A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp 半導体装置の製造方法
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008226940A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2008226940A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2017208539A (ja) * 2010-06-22 2017-11-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2013535114A (ja) * 2010-06-22 2013-09-09 アプライド マテリアルズ インコーポレイテッド フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
US10163713B2 (en) 2010-06-22 2018-12-25 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US10566238B2 (en) 2010-06-22 2020-02-18 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US10714390B2 (en) 2010-06-22 2020-07-14 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US10910271B2 (en) 2010-06-22 2021-02-02 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US11621194B2 (en) 2010-06-22 2023-04-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP2015173279A (ja) * 2011-03-14 2015-10-01 プラズマ − サーム、エルエルシー 半導体ウェーハをプラズマ・ダイシングする方法及び装置
JP2014523114A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
KR101870301B1 (ko) * 2011-06-15 2018-06-22 어플라이드 머티어리얼스, 인코포레이티드 다중-펄스 버스트들을 갖는 펄스 트레인 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
JP2014523111A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP2014523113A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド マルチステップ・非対称形状レーザビームスクライビング
JP2017199910A (ja) * 2011-06-15 2017-11-02 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR101910398B1 (ko) * 2011-06-15 2018-10-22 어플라이드 머티어리얼스, 인코포레이티드 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP2014523116A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
KR101925957B1 (ko) * 2011-06-15 2018-12-06 어플라이드 머티어리얼스, 인코포레이티드 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR20140022336A (ko) * 2011-06-15 2014-02-24 어플라이드 머티어리얼스, 인코포레이티드 다중-펄스 버스트들을 갖는 펄스 트레인 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
KR20190012268A (ko) * 2011-06-15 2019-02-08 어플라이드 머티어리얼스, 인코포레이티드 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP2014523115A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
JP2014523117A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド マルチパルスバーストのパルス列レーザ及びプラズマエッチングを用いたウェハダイシング
KR102149409B1 (ko) 2011-06-15 2020-08-28 어플라이드 머티어리얼스, 인코포레이티드 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP2015520942A (ja) * 2012-04-24 2015-07-23 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP2015524613A (ja) * 2012-07-13 2015-08-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング
JP2014107283A (ja) * 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014127570A (ja) * 2012-12-26 2014-07-07 Disco Abrasive Syst Ltd ウエーハの加工方法
CN103060920A (zh) * 2013-01-05 2013-04-24 武汉电信器件有限公司 一种高精度无污染的半导体晶片解理方法
JP2016530726A (ja) * 2013-08-29 2016-09-29 プラズマ − サーム、エルエルシー 半導体ウエハをプラズマ・ダイシングするための方法及び装置
WO2015134200A3 (en) * 2014-03-07 2015-12-10 Applied Materials, Inc. Baking tool for improved wafer coating process
JP2016039279A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
JP2016040795A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
US10699933B2 (en) 2015-03-13 2020-06-30 Furukawa Electric Co., Ltd. Wafer-fixing tape, method of processing a semiconductor wafer, and semiconductor chip
US10418267B2 (en) 2015-03-13 2019-09-17 Furukawa Electric Co., Ltd. Method of processing a semiconductor wafer, semiconductor chip, and surface protective tape
JP2016171261A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
WO2016148025A1 (ja) * 2015-03-13 2016-09-22 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2016171262A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
WO2016148024A1 (ja) * 2015-03-13 2016-09-22 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JP2016201412A (ja) * 2015-04-08 2016-12-01 株式会社ディスコ ウエーハの分割方法
US10916439B2 (en) 2015-11-09 2021-02-09 Furukawa Electric Co., Ltd. Mask-integrated surface protective film
JPWO2017082211A1 (ja) * 2015-11-09 2018-08-30 古河電気工業株式会社 マスク一体型表面保護フィルム
JPWO2017082212A1 (ja) * 2015-11-09 2018-08-30 古河電気工業株式会社 マスク一体型表面保護テープ
JPWO2017082210A1 (ja) * 2015-11-09 2018-05-31 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
WO2017082211A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護フィルム
WO2017082210A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
TWI618594B (zh) * 2015-11-09 2018-03-21 Furukawa Electric Co Ltd 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
US11707804B2 (en) 2015-11-09 2023-07-25 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape
US10307866B2 (en) 2015-11-09 2019-06-04 Furukawa Electric Co., Ltd. Method of producing semiconductor chip, and mask-integrated surface protective tape used therein
WO2017082212A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護テープ
US11217536B2 (en) 2016-03-03 2022-01-04 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP2022191302A (ja) * 2016-03-03 2022-12-27 アプライド マテリアルズ インコーポレイテッド 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
US11056388B2 (en) 2016-03-31 2021-07-06 Furukawa Electric Co., Ltd. Mask-integrated surface protective tape
JPWO2017170438A1 (ja) * 2016-03-31 2019-02-07 古河電気工業株式会社 マスク一体型表面保護テープ
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ
JP2018093116A (ja) * 2016-12-06 2018-06-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10297487B2 (en) 2016-12-06 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Element chip manufacturing method
JP2018133497A (ja) * 2017-02-16 2018-08-23 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018133496A (ja) * 2017-02-16 2018-08-23 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10276423B2 (en) 2017-02-16 2019-04-30 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing element chip
KR20180117545A (ko) * 2017-04-19 2018-10-29 가부시기가이샤 디스코 디바이스 칩의 제조 방법
KR102512596B1 (ko) * 2017-04-19 2023-03-21 가부시기가이샤 디스코 디바이스 칩의 제조 방법
JP2018182179A (ja) * 2017-04-19 2018-11-15 株式会社ディスコ デバイスチップの製造方法
JP2019125723A (ja) * 2018-01-17 2019-07-25 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6994646B2 (ja) 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019169685A (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7138297B2 (ja) 2018-03-26 2022-09-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019176002A (ja) * 2018-03-28 2019-10-10 株式会社ディスコ ウエーハの加工方法
JP7037412B2 (ja) 2018-03-28 2022-03-16 株式会社ディスコ ウエーハの加工方法
JP7138001B2 (ja) 2018-09-20 2022-09-15 株式会社ディスコ 加工条件選定方法
JP2020047858A (ja) * 2018-09-20 2020-03-26 株式会社ディスコ 加工条件選定方法
JP2020167276A (ja) * 2019-03-29 2020-10-08 三井化学東セロ株式会社 電子装置の製造方法
JP7408291B2 (ja) 2019-03-29 2024-01-05 三井化学東セロ株式会社 電子装置の製造方法
JP7281709B2 (ja) 2019-05-30 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020194948A (ja) * 2019-05-30 2020-12-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Also Published As

Publication number Publication date
EP2050133A1 (en) 2009-04-22
WO2008096542A1 (en) 2008-08-14
CN101542714A (zh) 2009-09-23
US7906410B2 (en) 2011-03-15
US20100173474A1 (en) 2010-07-08
TW200834702A (en) 2008-08-16
CN101542714B (zh) 2011-01-26
JP4840174B2 (ja) 2011-12-21
KR20090115039A (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
JP4840174B2 (ja) 半導体チップの製造方法
JP4840200B2 (ja) 半導体チップの製造方法
JP5023614B2 (ja) 半導体チップの製造方法及び半導体ウエハの処理方法
JP4018096B2 (ja) 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4544231B2 (ja) 半導体チップの製造方法
JP2008159985A (ja) 半導体チップの製造方法
JP2005191039A (ja) 半導体ウェハの処理方法
JP6004705B2 (ja) 接着フィルム付きチップの形成方法
JP2007281526A (ja) 半導体ウェハの処理方法
US11114342B2 (en) Wafer processing method
JP6524558B2 (ja) 素子チップの製造方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
JP2011151090A (ja) 切削方法
JP7281709B2 (ja) 素子チップの製造方法
JP4997955B2 (ja) 半導体チップの製造方法
JP2020061441A (ja) ウェーハの加工方法
JP2020017676A (ja) ウェーハの加工方法
JP2019212771A (ja) ウェーハの加工方法
JP2019212824A (ja) ウェーハの加工方法
JP2019212769A (ja) ウェーハの加工方法
JP2020061495A (ja) ウェーハの加工方法
JP2008153426A (ja) 半導体チップのボンディング方法
JP2006032465A (ja) 半導体ウェハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090204

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R151 Written notification of patent or utility model registration

Ref document number: 4840174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3