JP2019512875A - 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法 - Google Patents

分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法 Download PDF

Info

Publication number
JP2019512875A
JP2019512875A JP2018546040A JP2018546040A JP2019512875A JP 2019512875 A JP2019512875 A JP 2019512875A JP 2018546040 A JP2018546040 A JP 2018546040A JP 2018546040 A JP2018546040 A JP 2018546040A JP 2019512875 A JP2019512875 A JP 2019512875A
Authority
JP
Japan
Prior art keywords
laser
laser beam
scribing
semiconductor wafer
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018546040A
Other languages
English (en)
Inventor
ジョンネ パク，
ジョンネ パク，
ウェイ−ション レイ，
ウェイ−ション レイ，
ブラッド イートン，
ブラッド イートン，
ジェームス エス． パパヌ，
ジェームス エス． パパヌ，
アジャイ クマール，
アジャイ クマール，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019512875A publication Critical patent/JP2019512875A/ja
Priority to JP2022155709A priority Critical patent/JP2022191302A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D47/00—Closures with filling and discharging, or with discharging, devices
    • B65D47/04—Closures with discharging devices other than pumps
    • B65D47/20—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge
    • B65D47/24—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat
    • B65D47/241—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat the valve being opened or closed by actuating a cap-like element
    • B65D47/244—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat the valve being opened or closed by actuating a cap-like element being rotated without axial translation, whilst transmitting axial motion to an internal valve stem or valve seat
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G19/2205—Drinking glasses or vessels
    • A47G19/2266—Means for facilitating drinking, e.g. for infants or invalids
    • A47G19/2272—Means for facilitating drinking, e.g. for infants or invalids from drinking glasses or cups comprising lids or covers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B23K10/003—Scarfing, desurfacing or deburring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D47/00—Closures with filling and discharging, or with discharging, devices
    • B65D47/04—Closures with discharging devices other than pumps
    • B65D47/32—Closures with discharging devices other than pumps with means for venting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Pediatric Medicine (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Closures For Containers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

各々が複数の集積回路を有する半導体ウエハをダイシングする方法について、説明している。一例では、複数の集積回路を有する半導体ウエハをダイシングする方法は、集積回路を覆いかつ保護する層で構成されたマスクを、半導体ウエハ上に形成することを包含する。間隙を有するパターニングされたマスクを提供するために、マスクは次いで、分割レーザビームのレーザスクライビングプロセス（例えば分割型レーザビームのレーザスクライビングプロセス）を用いてパターニングされ、半導体ウエハの集積回路間の領域が露出される。半導体ウエハは次いで、集積回路を個片化するために、パターニングされたマスクの間隙を通じてプラズマエッチングされる。【選択図】図１

Description

関連出願の相互参照
［０００１］本出願は、先行する、「分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法（ＨＹＢＲＩＤ ＷＡＦＥＲ ＤＩＣＩＮＧ ＡＰＰＲＯＡＣＨ ＵＳＩＮＧ Ａ ＳＰＬＩＴ ＢＥＡＭ ＬＡＳＥＲ ＳＣＲＩＢＩＮＧ ＰＲＯＣＥＳＳ ＡＮＤ ＰＬＡＳＭＡ ＥＴＣＨ ＰＲＯＣＥＳＳ）」と題された２０１６年３月３日出願の米国仮特許出願第１５／０６０，２２４号（その優先権は本書によって請求される）に対する、優先権を主張するものである。
［０００２］本発明の実施形態は半導体処理の分野に関し、詳細には、半導体ウエハであって、各ウエハがその上に複数の集積回路を有する半導体ウエハを、ダイシングする方法に関する。
関連技術の記載
［０００３］半導体ウエハの処理においては、シリコン又はその他の半導体材料で構成されたウエハ（基板とも称される）上に、集積回路が形成される。通常、集積回路を形成するには、半導体、導体、又は絶縁体のいずれかである、様々な材料の層が利用される。これらの材料は、集積回路を形成するために、様々な周知のプロセスを使用して、ドープされ、堆積され、かつエッチングされる。各ウエハは処理されて、ダイとして知られる、集積回路を包含する多数の個別領域を形成する。
［０００４］集積回路形成プロセスに続いて、ウエハは、パッケージ化されるため、又は、より大型の回路内でパッケージ化されていない形態で使用されるために、「ダイシングされ（ｄｉｃｅｄ）」て、互いとは別個のダイに分離される。ウエハをダイシングするために使用される２つの主な技法は、スクライビングとソーイングである。スクライビングでは、先端がダイヤモンドのスクライバが、予め形成されたスクライブラインに沿って、ウエハ表面の端から端まで移動する。このようなスクライブラインは、ダイ間のスペースに沿って延在する。これらのスペースは、一般的に「ストリート（ｓｔｒｅｅｔ）」と称される。ダイヤモンドのスクライバは、ストリートに沿って、ウエハ表面に浅いキズ（ｓｃｒａｔｃｈ）を形成する。ローラなどで圧力が印加されると、ウエハはスクライブラインに沿って分離する。このウエハの割れは、ウエハ基板の結晶格子構造に沿ったものになる。スクライビングは、厚さが約１０ミル（千分の１インチ）以下のウエハに使用されうる。もっと厚いウエハをダイシングするには、現時点では、ソーイングが好ましい方法である。
［０００５］ソーイングでは、高い毎分回転数で回転する、先端がダイヤモンドの切断ソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハは膜フレーム全体に広がった接着膜などの支持部材に装着され、切断ソーが、垂直ストリートと水平ストリートの両方に繰り返し当てられる。スクライビングとソーイングのいずれにおいても問題となるのは、ダイの切断エッジに沿って、チップ及び溝が形成されうることである。加えて、亀裂が形成され、ダイのエッジから基板の中まで伝播して、集積回路が動作不能になる可能性もある。結晶構造の＜１１０＞方向においては、正方形又は長方形のダイの片側しかスクライブできないので、スクライビングに関しては、チップ形成と亀裂形成が特に問題となる。結果として、ダイの別の側の割れ（ｃｌｅａｖｉｎｇ）により、ぎざぎざの分離線がもたらされる。チップ及び亀裂が形成されることから、集積回路の損傷を防ぐためには、ウエハのダイ間が更に離間することが必要となる（例えば、チップ及び亀裂が実際の集積回路から一定の距離を保つことになる）。この離間要件の結果として、標準サイズのウエハにあまり多くのダイを形成することができなくなり、回路のために使用できるはずであったウエハの面積が無駄になる。切断ソーを使用することで、半導体ウエハの面積の無駄は悪化する。切断ソーの刃の厚さは、およそ１５ミクロンである。そのため、切断ソーによって生じた切断部の周囲の亀裂及びその他の損傷が、集積回路に悪影響を与えないことを確実にするためには、ダイの各々の回路を分離するのに、多くの場合、３００〜５００ミクロンが必要になる。更に切断後、ソーイングプロセスで生じた粒子及びその他の汚染物質を除去するために、各ダイをしっかりと洗浄することが必要になる。
［０００６］プラズマダイシングも使用されてきたが、これにも制約がありうる。例えば、プラズマダイシングの実装を妨げる制約の１つは、コストでありうる。レジストをパターニングするための標準的なリソグラフィ工程により、実装費用は大変高額になりうる。プラズマダイシングの実装を妨げる可能性がある別の制約は、ストリートに沿ったダイシングにおける、よくある金属（銅など）のプラズマ処理が、製造上の問題又はスループット限界を引き起こしうることである。
［０００７］本発明の実施形態は、半導体ウエハをダイシングする方法、及び、ダイシングするための装置を含む。
［０００８］一実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法は、集積回路を覆いかつ保護する層で構成されるマスクを、半導体ウエハ上に形成することを包含する。間隙を有するパターニングされたマスクを提供するために、マスクは次いで、分割型レーザビームのレーザスクライビングプロセスを用いてパターニングされ、半導体ウエハの集積回路間の領域が露出される。半導体ウエハは次いで、集積回路を個片化するために、パターニングされたマスクの間隙を通じてプラズマエッチングされる。
［０００９］別の実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法は、集積回路を個片化するために、分割型レーザビームのレーザスクライビングスプロセスを用いて半導体ウエハをレーザスクライブすることを包含する。方法は、半導体ウエハをレーザスクライブすることに続いて、個片化された複数の集積回路の側壁を洗浄するための、プラズマベースの洗浄工程を実施することも包含する。
［００１０］別の実施形態では、複数の集積回路を有する半導体ウエハをダイシングするためのシステムは、ファクトリインターフェースを含む。システムは、ファクトリインターフェースに連結され、かつ、分割型レーザビームを提供するよう構成されたレーザアセンブリを有する、レーザスクライビング装置も含む。システムは、ファクトリインターフェースに連結されたプラズマエッチングチャンバも含む。
［００１１］本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表わすフロー図である。 ［００１２］本発明の一実施形態による、図１のフロー図の工程１０２に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示す。 ［００１３］本発明の一実施形態による、図１のフロー図の工程１０４に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示す。 ［００１４］本発明の一実施形態による、図１のフロー図の工程１０８に対応する、半導体ウエハをダイシングする方法を実施中の、複数の集積回路を含む半導体ウエハの断面図を示す。 ［００１５］本発明の一実施形態による、非対称ビーム分割の３つの異なる状況を示す。 ［００１６］本発明の一実施形態による、分割ビームの強度制御を伴うレーザスクライビングプロセスの工程を表わすフロー図である。 ［００１７］本発明の一実施形態による、レーザビーム分割プロセスのためのガウスレーザビームプロファイル４１０を示す。 ［００１８］本発明の一実施形態による、ビーム経路４２０におけるガウスビーム伝搬を示す。 ［００１９］本発明の一実施形態による、線形ビームの分割強度制御を伴うレーザスクライビングプロセスの工程を表わすフロー図である。 ［００２０］本発明の一実施形態による、レーザビーム分割プロセスのためのガウスレーザビームプロファイルを示す。 ［００２１］本発明の一実施形態による、線形平坦頂部のビームプロファイルを示す。 ［００２２］本発明の一実施形態による、フェムト秒範囲、ピコ秒範囲、及びナノ秒範囲のレーザパルス幅を使用することの影響を示す。 ［００２３］本発明の一実施形態による、半導体ウエハ又は基板のストリート領域に使用されうる材料の積層体の断面図を示す。 ［００２４］本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程のうちの１つの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程のうちの１つの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程のうちの１つの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程のうちの１つの断面図を示す。 ［００２５］本発明の一実施形態による、ウエハ又は基板をレーザ及びプラズマでダイシングするためのツールレイアウトのブロック図を示す。 ［００２６］本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
［００２７］各々がその上に複数の集積回路を有している半導体ウエハをダイシングする方法について、説明する。以下の説明では、本発明の実施形態の網羅的な理解を提供するために、分割ビームレーザスクライビングの手法や、プラズマエッチングの条件及び材料レジームといった、多数の具体的な詳細事項が明示される。当業者には、これらの具体的な詳細事項がなくとも本発明の実施形態は実践可能であることが、自明となろう。他の事例としては、本発明の実施形態を不必要に分かりにくくしないために、集積回路製造などの周知の態様については詳細に説明しない。更に、図に示している様々な実施形態は例示的な表現であり、必ずしも縮尺どおりには描かれていないことを、理解されたい。
［００２８］初期のレーザスクライビングと後続のプラズマエッチングとを包含する、ハイブリッドなウエハ又は基板のダイシング処理が、ダイを個片化するために実装されうる。レーザスクライビングプロセスは、マスク層、有機及び無機の誘電体層、並びにデバイス層をクリーンに除去するために使用されうる。ウエハ又は基板が露出すると、又はそれらが部分的にエッチングされると、レーザエッチングプロセスは終了しうる。次いで、ウエハ又は基板のバルク（バルク単結晶シリコンなど）を貫通エッチングして、ダイ又はチップの個片化又はダイシングを引き起こすために、ダイシングプロセスのプラズマエッチング部分が用いられうる。より具体的には、一又は複数の実施形態は、例えばダイシング応用のための、分割型レーザビームのレーザスクライビングプロセスを実装することを対象とする。
［００２９］背景状況を知らしめるに、分割ビームスクライビングの利点は、レーザパルスエネルギーの使用を改善し、その有効性を高めることを包含しうる。例えば、レーザスクライビングにおいて、高パルスエネルギーは、パルス当たり、相対的に大きなサイズの材料をアブレーションする傾向がある。しかし、スクライブされたトレンチの清浄度は、低エネルギーパルスでスクライブされたトレンチと比べて、ずっと低くなる。これにより、望ましいエッチング品質のためには、プラズマエッチングの前に、スクライブされたトレンチのプラズマ予洗浄をもっとずっと有効に行うことが必要になるので、プラズマエッチングプロセスがより困難になる可能性がある。このことは、プラズマダイシングのスループットに悪い影響を与える。場合によっては、プラズマ洗浄を行っても、スクライブされたトレンチにエッチングが実行できるようにならないことすらある。高エネルギーアブレーションは、望ましいものを上回る、深すぎるアブレーションを引き起こすこともある。しかし、高エネルギーアブレーションを回避すれば、レーザソースはその最大能力まで使用されることがなくなり、これにはコストがかかる。加えて、より低い（ただし、スクライビングによって引き起こされた層剥離及びその他の不具合を消去するのに十分なほど高い）パルスエネルギーによって、スクライビングのスループットが低くなる。しかし、それが実装されれば材料をより穏やかにアブレーションしうるので、トレンチは、プラズマプロセスによって、より手軽な様態で洗浄されうる。本書に記載の実施形態により、分割ビームプロセスを用いれば、ダイシングの総スループットと品質とのバランスが良好に保たれる。
［００３０］背景状況を更に知らしめるに、コーティングされたウエハの初期のレーザスクライビングと後続のプラズマエッチングとを包含する、ハイブリッドなウエハ又は基板のダイシングプロセスにおいて、シリコン基板が露出するまでダイシングストリート上のマスク層及びデバイス層を除去するために、フェムト秒レーザが当てられうる。ダイ個片化を実現するためにダイが分割された後に、プラズマエッチングが行われる。典型的には、スクライビングプロセスにはガウスビームプロファイルが使用される。しかし、ガウスビームプロファイルは、（１）幅広カーフが求められる場合と、（２）典型的な狭カーフ幅に、円滑な側壁と共に高いスクライビングスループットが必要とされる場合という、２つの異なる状況では、その限界を示すものである。
［００３１］本発明の一又は複数の実施形態により、ハイブリッドなレーザダイシングにおけるレーザスクライビングプロセスを改善するために、空間的に分割されたビームのレーザ強度制御が実装される。追加の実施形態では、ハイブリッドなレーザダイシングの処理方式におけるレーザスクライビングプロセスを改善するために、空間的に成型されたビームの分割レーザビーム制御が実装される。
［００３２］そのため、本発明の一態様では、分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとの組み合わせが、半導体ウエハを個片化された集積回路にダイシングするために使用されうる。図１は、本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表しているフロー図１００である。図２Ａから図２Ｃは、本発明の一実施形態による、フロー図１００の工程に対応する、半導体ウエハをダイシングする方法を実施中の、複数の集積回路を含む半導体ウエハの断面図を示している。
［００３３］フロー図１００の工程１０２、及びそれに対応する図２Ａを参照するに、半導体ウエハ又は基板２０４の上にマスク２０２が形成される。マスク２０２は、半導体ウエハ２０４の表面上に形成された集積回路２０６を覆いかつ保護する層で、構成される。マスク２０２は、集積回路２０６の各々の間に形成された、介在ストリート２０７も覆う。
［００３４］本発明の一実施形態により、マスク２０２を形成することは、フォトレジスト層やＩラインパターニング層などであるがそれらに限定されるわけではない、層を形成することを含む。例えば、フォトレジスト層などのポリマー層は、リソグラフィプロセスで使用されるのに適しているはずの材料で構成されうる。一実施形態では、フォトレジスト層は、２４８ナノメータ（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外光（ＥＵＶ）レジスト、又はジアゾナフトキノン感作物質を有するフェノール樹脂マトリクスなどであるがそれらに限定されるわけではない、ポジ型フォトレジスト材料で構成される。別の実施形態では、フォトレジスト層は、ポリシスイソプレンやポリビニルシンナメートなどであるがそれらに限定されるわけではない、ネガ型フォトレジスト材料で構成される。
［００３５］別の実施形態では、マスク２０２を形成することは、プラズマ堆積プロセスにおいて堆積される層を形成することを包含する。例えば、かかる一実施形態では、マスク２０２は、プラズマ堆積されたテフロン層又はテフロン様（高分子ＣＦ２）層で構成される。ある具体的な実施形態では、高分子ＣＦ２層は、ガスＣ４Ｆ８を伴うプラズマ堆積プロセスにおいて堆積される。
［００３６］別の実施形態では、マスク２０２を形成することは、水溶性マスク層を形成することを包含する。一実施形態では、水溶性マスク層は水性媒体に容易に溶解可能である。例えば、一実施形態では、水溶性マスク層は、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの一又は複数の中で可溶性である材料で、構成される。一実施形態では、水溶性マスク層は、加熱プロセスに暴露され（例えば、おおよそ摂氏５０〜１６０度の範囲内で加熱され）ても、その水溶性を維持する。例えば、一実施形態では、水溶性マスク層は、レーザ及びプラズマによるエッチング個片化プロセスで使用されるチャンバ条件に暴露された後も、水溶液中で可溶性である。一実施形態では、水溶性マスク層は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、又はポリエチレンオキシドなどであるがそれらに限定されるわけではない材料で、構成される。ある具体的な実施形態では、水溶性マスク層は、おおよそ毎分１〜１５ミクロンの範囲内の、より詳細には、おおよそ毎分約１．３ミクロンの、水溶液中でのエッチング速度を有する。
［００３７］別の実施形態では、マスク２０２を形成することは、ＵＶ硬化性マスク層を形成することを包含する。一実施形態では、マスク層は、ＵＶ硬化層の接着性を少なくともおよそ８０％低減させる、ＵＶ光に対する感光性を有する。かかる一実施形態では、ＵＶ層は、ポリ塩化ビニル又はアクリル系材料で構成される。一実施形態では、ＵＶ硬化層は、ＵＶ光に曝露されると接着特性が弱まる材料、又はかかる材料の積層体で構成される。一実施形態では、ＵＶ硬化性接着フィルムは、およそ３６５ｎｍのＵＶ光に感応する。かかる一実施形態では、この感光性により、硬化を実施するためにＬＥＤ光を使用することが可能になる。
［００３８］一実施形態では、半導体ウエハ又は基板２０４は、製造プロセスに耐えることに適した材料で構成されており、製造プロセスにおける半導体処理の際に、層が好適に堆積されうる。例えば、一実施形態では、半導体ウエハ又は基板２０４は、結晶シリコン、ゲルマニウム、又はシリコン／ゲルマニウムなどであるがそれらに限定されるわけではない、ＩＶ族系材料で構成される。ある具体的な実施形態では、半導体ウエハ２０４を提供することは、単結晶シリコン基板を提供することを含む。ある特定の実施形態では、単結晶シリコン基板は、不純物原子でドープされる。別の実施形態では、半導体ウエハ又は基板２０４は、ＩＩＩ−Ｖ材料、（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ材料基板など）で構成される。
［００３９］一実施形態では、半導体ウエハ又は基板２０４は、その表面上又は内部に集積回路２０６の一部として配置された、半導体デバイスのアレイを有する。かかる半導体デバイスの例は、シリコン基板に製造され、かつ、誘電体層内に封入される、メモリデバイスや相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを含むが、それらに限定されるわけではない。複数の金属相互接続部が、デバイス又はトランジスタの上に、及び誘電体層の周囲に形成されてよく、デバイス又はトランジスタを電気的に連結して集積回路２０６を形成するために使用されうる。ストリート２０７を作製する材料は、集積回路２０６を形成するために使用される材料と類似しているか、又は同じものでありうる。例えば、ストリート２０７は誘電体材料、半導体材料、及びメタライゼーションの層で構成されうる。一実施形態では、ストリート２０７のうちの一又は複数は、集積回路２０６の実際のデバイスに類似した試験デバイスを含む。
［００４０］フロー図１００の工程１０４、及びそれに対応する図２Ｂを参照するに、間隙２１０を伴ってパターニングされたマスク２０８を提供し、半導体ウエハ又は基板２０４の集積回路２０６間の領域を露出させるために、マスク２０２は、分割レーザビームのレーザスクライビングプロセスを用いてパターニングされる。かかる一実施形態では、間隙２１０を伴ってパターニングされたマスク２０８を提供するために、マスク２０２は、分割型レーザビームのレーザスクライビングプロセスを用いてパターニングされる。そのため、レーザスクライビングプロセスは、集積回路２０６間に元々形成されていたストリート２０７の材料を除去するために、使用される。本発明の一実施形態により、図２Ｂに示しているように、分割レーザビームのレーザスクライビングプロセスを用いてマスク２０２をパターニングすることは、半導体ウエハ２０４の集積回路２０６間の領域に部分的に入り込むように、トレンチ２１２を形成することを含む。
［００４１］一実施形態では、分割レーザビームの処理方式は、ビームが多数の場所に、各場所について同一の強度で分割されるという点で、対称でありうることを、認識されたい。しかし、他の実施形態では、ビーム分割は非対称である。かかる非対称構成は、ウエハを最終的にスクライブするために、組み合わされて使用される、ウエハに沿ったいくつかのパスのうちの１つとして、使用されるものである。一例としては、図３は、本発明の一実施形態による、非対称ビーム分割の３つの異なる状況を示している。
［００４２］図３を参照するに、（ａ）部分は、入力レーザビーム３０２Ａが小型レンズのアレイ３０４Ａを通過してデバイスウエハ３０６Ａに当たる、非対称な小型レンズのアレイの第１構成を示している。この実施形態では、小型レンズ３０８Ａのサイズは左から右に向かって大きくなり、デバイスウエハ３０６Ａ全体におけるビーム３１０Ａの強度が左から右に向かって増大することが可能になる。図３を再度参照するに、（ｂ）部分は、入力レーザビーム３０２Ｂが小型レンズのアレイ３０４Ｂを通過してデバイスウエハ３０６Ｂに当たる、非対称な小型レンズのアレイの第２構成を示している。この実施形態では、小型レンズ３０８Ｂのサイズは左から右に向かって小さくなり、ビーム３１０Ｂの強度が左から右に向かって減少することが可能になる。図３を再度参照するに、（ｃ）部分は、入力レーザビーム３０２Ｃが小型レンズのアレイ３０４Ｃを通過してデバイスウエハ３０６Ｃに当たる、非対称な小型レンズのアレイの第３構成を示している。この実施形態では、小型レンズ３０８Ｃのサイズは左から右に向かって変動し、ビーム３１０Ｃの強度が左から右に向かって変動することが可能になる。
［００４３］図４Ａは、本発明の一実施形態による、分割ビームの強度制御を伴うレーザスクライビングプロセスの工程を表わすフロー図４００である。図４Ａを参照するに、工程４０２において、レーザビームがフェムト秒（Ｆｓ）レーザ発振器に入力されるか、又は、かかる発振器から生成される。工程４０４において、ビームは次いで、小型レンズのアレイなどであり、小型レンズのアレイを含む、分割ビーム光学素子を通過する。工程４０６において、出力ビームがウエハスクライビングプロセスで使用される。
［００４４］図４Ｂは、本発明の一実施形態による、レーザビーム分割プロセスのためのガウスレーザビームプロファイル４１０を示している。図４Ｂを参照するに、レーザビームプロファイル４１０はフェムト秒レーザの空間プロファイルでありうる。図４Ｃは、本発明の一実施形態による、ビーム経路４２０におけるガウスビーム伝搬を示している。図４Ｃを参照するに、第１非焦点位置４２２と、第２非焦点位置４２４と、焦点位置４２６とが示されている。図４Ａから図４Ｃを集合的に参照するに、ガウスビームは分割ビームプロセスにおいて使用されうる。しかし、図４Ｃに示しているように、かかる分割ビームプロセスを使用することで、問題が生じることがある。
［００４５］別の態様では、ビーム分割プロセスのためにビーム成型が実装される。一例としては、図５Ａは、本発明の一実施形態による、線形ビームの分割強度制御を伴うレーザスクライビングプロセスの工程を表わすフロー図５００である。図５Ａを参照するに、工程５０２において、レーザビームがフェムト秒（Ｆｓ）レーザ発振器に入力されるか、又は、かかる発振器から生成される。工程５０４において、ビームは次いで、ビーム成型光学素子を通過する。工程５０６において、ビームは次いで、小型レンズのアレイなどであり、小型レンズのアレイを含む、分割ビーム光学素子を通過する。工程５０８において、出力ビームがウエハスクライビングプロセスで使用される。
［００４６］図５Ｂは、本発明の一実施形態による、レーザビーム分割プロセスのためのガウスレーザビームプロファイル５１０を示している。図５Ｂを参照するに、レーザビームプロファイル５１０はフェムト秒レーザの空間プロファイルでありうる。図５Ｃは、本発明の一実施形態による、線形平坦頂部のビームプロファイル５２０を示している。図５Ｂ及び図５Ｃを参照するに、ビームを、ビーム形成光学素子を通して、ガウスビームプロファイル５１０から線形平坦頂部プロファイル５２０へと変換するために、レーザビームプロファイル５１０が、分割レーザビーム光学素子に放射される。一実施形態では、ビーム成型光学素子は、回折光学素子、一又は複数のスリット開孔、アキシコンなどを含む。
［００４７］一実施形態では、ビーム分割型の応用と比較して、単一ビームを使用すると、スクライビングプロセスは、１０ｕＪのパルスエネルギーで、１ＭＨｚで、１０００ｍｍ／秒の載台スピードで、２つのパスを使用して、実行される。ウエハ全体をスクライブするには、およそ１１分かかる。最終的なプラズマエッチングを可能にするためのプラズマ予洗浄を実施するには、およそ３分かかる。一実施形態では、ビーム分割型の応用に有効なパラメータは、１つから２つに分割されたビームを使用する場合、スクライビングプロセスが、８００ｋＨｚで、各分割ビームあたり６ｕＪのエネルギーパルスで（先行ビームと後続ビームとは、単一のラインをスクライブするために同軸に位置合わせされる）、かつ８００ｍｍ／秒の載台スピードで、１つのパスを使用して、実行されることを含む。かかる一実施形態では、ウエハ全体をスクライブするのにおよそ５分かかる。プラズマ予洗浄を実施するには、およそ１分かかる。線形の載台移動は３つの工程（スクライビングの開始前に望ましいスピードに達するよう加速すること、望ましいスピードでスクライブすること、スクライビング後に減速すること）を経るので、実際にウエハをスクライブする時間（１０００ｍｍ／秒で実行される）と比較して、加速フェーズ及び減速フェーズが時間の大部分を占めることを、認識すべきである。８００ｍｍ／秒と比べると、かかる差異は、各パスあたりの全スクライビング時間を大きく低減するものではない（例えば、スクライビングスピードが速くなることで、加速時間及び／又は減速時間に要する時間が長くなり、スクライビングスピードが遅くなることで、加速時間及び／又は減速時間に必要な時間は短くなる）。
［００４８］一実施形態では、フェムト秒ベースのレーザが、分割型レーザビームのスクライビングプロセスのためのソースとして使用される。例えば、一実施形態では、フェムト秒ベースのレーザパルスを提供するために、可視スペクトルに紫外線（ＵＶ）及び赤外線（ＩＲ）の範囲を加えた（三つ合わせて広帯域光学スペクトル）波長を有するレーザが使用され、フェムト秒ベースのレーザパルスは、フェムト秒（１０−１５秒）単位のパルス幅を有する。一実施形態では、アブレーションは、波長に依存するものではないか、又は実質的に依存するものではなく、ゆえに、マスク２０２、ストリート２０７、及び（場合によっては）半導体ウエハ又は基板２０４の一部分による膜などの、複合膜に適している。
［００４９］図６は、本発明の一実施形態による、フェムト秒範囲、ピコ秒範囲、及びナノ秒範囲のレーザパルス幅を使用することの、影響を示している。図６を参照するに、フェムト秒範囲のレーザビームを使用することにより、より長いパルス幅の場合（例えば、ビア６００Ａのナノ秒処理での著しい損傷６０２Ａ）と比べて、熱損傷の問題は軽減されるか、又は解消される（例えば、ビア６００Ｃのフェムト秒処理での最小限の損傷〜損傷なし６０２Ｃ）。ビア６００Ｃの形成時における損傷の解消又は軽減は、図６に示しているように、（６００Ｂ／６０２Ｂのピコ秒ベースのレーザアブレーションに関して見られるような）低いエネルギー再結合も、（ナノ秒ベースのレーザアブレーションに関して見られるような）熱平衡も、ないためでありうる。
［００５０］ クリーンなレーザスクライビング切断を実現するために、チップ形成、微小亀裂、及び層間剥離を最小化する、良好なレーザスクライビング及びダイシングのプロセスを発現させるには、ビームプロファイルなどのレーザパラメータの選択が重要になりうる。レーザスクライビング切断がクリーンになるほど、最終的なダイ個片化のために実施されうるエッチングプロセスがより円滑になる。半導体デバイスウエハでは、典型的には、種々の材料タイプ（導体、絶縁体、半導体など）及び厚さの多くの機能層が、ウエハ上に配置される。かかる材料は、ポリマーなどの有機材料、金属、又は、二酸化ケイ素や窒化ケイ素などの無機誘電体を含みうるが、それらに限定されるわけではない。
［００５１］ウエハ又は基板に配置された個々の集積回路の間のストリートは、集積回路自体と類似した又は同じ層を含みうる。例えば、図７は、本発明の一実施形態による、半導体ウエハ又は基板のストリート領域に使用されうる、材料の積層体の断面図を示している。
［００５２］図７を参照するに、ストリート領域７００は、シリコン基板の最上部７０２、第１二酸化ケイ素層７０４、第１エッチング停止層７０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低誘電率誘電体層７０８、第２エッチング停止層７１０、第２低誘電率誘電体層７１２、第３エッチング停止層７１４、非ドープケイ素ガラス（ＵＳＧ）層７１６、第２二酸化ケイ素層７１８、及びフォトレジスト７２０の層を含み、これらの相対的な厚さが図示されている。銅メタライゼーション７２２が、第１エッチング停止層７０６と第３エッチング停止７１４の間に、第２エッチング停止層７１０を通って配置されている。ある具体的な実施形態では、第１エッチング停止層７０６、第２エッチング停止層７１０、及び第３のエッチング停止層７１４は窒化ケイ素で構成される一方、低誘電率誘電体層７０８及び７１２は、炭素がドープされた酸化ケイ素材料で構成される。
［００５３］ 従来型のレーザ照射（例えばナノ秒ベースの照射）のもとでは、ストリート７００の材料は、光吸収及びアブレーションの機序という点で、かなり異なる挙動を示す。例えば、二酸化ケイ素などの誘電体層は、通常条件下では、商業的に利用可能な全てのレーザ波長に対して実質的に透過性である。対照的に、金属、有機物（例えば低誘電率材料）、及びシリコンは、特にナノ秒ベースの照射に応答して、きわめて容易に光子を結合させうる。一実施形態では、低誘電率材料の層及び銅の層のアブレーションに先立って二酸化ケイ素の層をアブレーションすることによって、二酸化ケイ素の層、低誘電率材料の層、及び銅の層をパターニングするために、線形プロファイルのレーザビームのレーザスクライビングプロセスが使用される。
［００５４］分割型レーザビームがフェムト秒ベースのレーザビームである場合、一実施形態では、好適なフェムト秒ベースのレーザプロセスは、通常様々な材料における非線形相互作用をもたらす、高いピーク強度（放射照度）を特徴とする。かかる一実施形態では、フェムト秒レーザソースは、おおよそ１０フェムト秒〜５００フェムト秒の範囲内、ただし好ましくは１００フェムト秒〜４００フェムト秒の範囲内のパルス幅を有する。一実施形態では、フェムト秒レーザソースは、おおよそ１５７０ナノメートル〜２００ナノメートルの範囲内、ただし好ましくは５４０ナノメートル〜２５０ナノメートルの範囲内の波長を有する。一実施形態では、レーザ及びそれに対応する光学システムは、加工面に、おおよそ３ミクロン〜１５ミクロンの範囲内、ただし好ましくはおおよそ５ミクロン〜１０ミクロンの範囲内、又は１０〜１５ミクロンの範囲内の焦点（ｆｏｃａｌ ｓｐｏｔ）を提供する。
［００５５］一実施形態では、レーザソースは、おおよそ２００ｋＨｚ〜１０ＭＨｚの範囲内、ただし好ましくはおおよそ５００ｋＨｚ〜５ＭＨｚの範囲内のパルス繰り返し率を有する。一実施形態では、レーザソースは、加工面におおよそ０．５ｕＪ〜１００ｕＪの範囲内、ただし好ましくはおおよそ１ｕＪ〜５ｕＪの範囲内のパルスエネルギーを供給する。一実施形態では、レーザスクライビングプロセスは、被加工物の表面に沿って、おおよそ５００ｍｍ／秒〜５ｍ／秒の範囲内、ただし好ましくはおおよそ６００ｍｍ／秒〜２ｍ／秒の範囲内のスピードで実行される。
［００５６］スクライビングプロセスは、単一パスのみで、又は複数のパスで実行されうるが、一実施形態では１〜２パスが好ましい。一実施形態では、被加工物のスクライビング深さは、おおよそ５ミクロン〜５０ミクロンの範囲内、好ましくはおおよそ１０ミクロン〜２０ミクロンの範囲内の深さである一実施形態では、生成されたレーザビームのカーフ幅はおおよそ２ミクロン〜１５ミクロンの範囲内であるが、シリコンウエハのスクライビング／ダイシングにおいては、（デバイス／シリコンのインターフェースで測定されると）好ましくはおおよそ６ミクロン〜１０ミクロンの範囲内である。
［００５７］ レーザパラメータは、無機誘電体（例えば二酸化ケイ素）のイオン化を実現し、かつ、無機誘電体の直接アブレーションの前の下層の損傷によって引き起こされる層間剥離及びチップ形成を最小限に抑えるのに十分なほど、高いレーザ強度を提供することなどの、メリット及び利点によって選択されうる。また、パラメータは、正確に制御されたアブレーションの幅（例えばカーフ幅）及び深さを伴う工業的応用に関して、有意なプロセススループットをもたらすよう、選択されうる。一実施形態では、かかる利点を提供するには、線形プロファイルレーザビームのレーザスクライビングプロセスが適している。
［００５８］レーザスクライビングが、マスクをパターニングすることだけでなく、ダイを個片化するためにウエハ又は基板を貫通するようにスクラビングを行うことのために使用される場合、ダイシング又は個片化のプロセスは、上述のレーザスクライビングの後に停止される可能性があることを、認識されたい。したがって、かかる場合には、更なる個片化処理が必要なくなる。しかし、総合的な個片化のためにレーザスクライビングだけが実装されるわけではない場合には、以下の実施形態が検討されうる。
［００５９］ここでフロー図１００のオプション工程１０６を参照するに、中間的な、マスク開口後の洗浄工程が実施される。一実施形態では、マスク開口後の洗浄工程は、プラズマベースの洗浄プロセスである。第１の例では、後述するように、プラズマベースの洗浄プロセスは、基板２０４の間隙２１０によって露出された領域と反応する。反応性プラズマベースの洗浄プロセスの場合、洗浄プロセス自体が、基板２０４にトレンチ２１２を形成しうるか、又は延伸させうる。反応性プラズマベースの洗浄工程が、少なくとも幾分、基板２０４をエッチングするものであるからである。別の第２の例では、同じく後述するように、プラズマベースの洗浄プロセスは、基板２０４の間隙２１０によって露出された領域と反応しない。
［００６０］第１の実施形態により、プラズマベースの洗浄プロセスは、基板２０４の露出された領域と反応し、露出した領域は、洗浄プロセスにおいて部分的にエッチングされる。かかる一実施形態では、Ａｒ又は別の非反応性ガス（又はその混合物）は、スクライブされた開口部を洗浄するための高バイアスプラズマ処理のために、ＳＦ６と結合する。マスクに露出された領域をボンバードして、マスクに露出された領域の洗浄を実現するために、高バイアス電力のもとで混合ガス（Ａｒ＋ＳＦ６）を使用するプラズマ処理が実施される。反応性貫通（ｂｒｅａｋｔｈｒｏｕｇｈ）プロセスにおいては、Ａｒ及びＳＦ６による物理ボンバードと、ＳＦ６及びＦイオンによる化学エッチングの両方が、マスクに露出された領域の洗浄に寄与する。この手法は、貫通処理により、かなり均一なマスク厚の減少、及び穏やかなＳｉエッチングがもたらされる、フォトレジスト又はプラズマ堆積されたテフロンマスク２０２に適していることがある。しかし、かかる貫通エッチングプロセスは、水溶性マスク材料には、最も適しているわけではないことがある。
［００６１］第２の実施形態により、プラズマベースの洗浄プロセスは、基板２０４の露出した領域と反応せず、露出した領域は、洗浄プロセスにおいてエッチングされないか、又は、無視できる程度にしかエッチングされない。かかる一実施形態では、非反応性ガスのプラズマ洗浄のみが使用される。例えば、Ａｒ又は別の非反応性ガス（又はその混合物）が、マスクの凝集（ｃｏｎｄｅｎｓａｔｉｏｎ）とスクライブされた開口部の洗浄の両方のための、高バイアスプラズマ処理を実施するために使用される。この手法は、水溶性マスク又は薄型のプラズマ堆積されたテフロン２０２に適していることがある。別のかかる実施形態では、別個の、マスクの凝集工程とスクライブされたトレンチの洗浄工程が使用される。例えば、マスク凝集のための、Ａｒ又は非反応性ガス（又はその混合物）による高バイアスプラズマ処理が最初に実施され、次いで、Ａｒ＋ＳＦ６による、レーザスクライブされたトレンチのプラズマ洗浄が実施される。この実施形態は、マスク材料が厚すぎるために、Ａｒ洗浄がトレンチ洗浄には不十分である場合に、適していることがある。薄型のマスクでは、洗浄効率は向上するが、マスクエッチング速度は大幅に低下し、後続のディープシリコンエッチングプロセスにおける消費量がほとんどなくなる。更に別のかかる実施形態では、（ａ）マスク凝集のための、Ａｒ又は非反応性ガス（又はその混合物）による高バイアスプラズマ処理（ｂ）Ａｒ＋ＳＦ６による、レーザスクライブされたトレンチの高バイアスプラズマ洗浄、及び、（ｃ）マスク凝集のための、Ａｒ又は非反応性ガス（又はその混合物）による高バイアスプラズマ処理、という三工程洗浄が実施される。本発明の別の実施形態により、プラズマ洗浄工程は、工程１０６の第１態様で上述したような、反応性プラズマ洗浄処理の先行使用を包含する。次いで、反応性プラズマ洗浄処理に続いて、工程１０６の第２態様により説明したような、非反応性プラズマ洗浄処理が行われる。
［００６２］フロー図１００の工程１０８、及びそれに対応する図２Ｃを参照するに、半導体ウエハ２０４は、集積回路２０６を個片化するために、パターニングされたマスク２０８の間隙２１０を通じてエッチングされる。本発明の一実施形態により、半導体ウエハ２０４をエッチングすることは、分割型レーザビームのレーザスクライビングプロセスを用いて初期に形成されたトレンチ２１２をエッチングすることよって、最終的に、図２Ｃに示しているように、半導体ウエハ２０４を貫通するようにエッチングを行うことを含む。
［００６３］一実施形態では、レーザスクライビングプロセスを用いてマスクをパターニングすることは、半導体ウエハの集積回路間の領域内にトレンチを形成することを包含し、半導体ウエハをプラズマエッチングすることは、トレンチを延伸させて、対応するトレンチ延伸部を形成することを包含する。かかる一実施形態では、トレンチの各々は一定の幅を有し、対応するトレンチ延伸部の各々もその幅を有する。
［００６４］本発明の一実施形態により、レーザスクライビングにより生じるマスク開口部の粗さは、後続のプラズマエッチングされたトレンチの形成によってもたらされるダイ側壁の品質に影響を与えうる。リソグラフィにより開口されたマスクは、円滑なプロファイルを有することが多く、それに対応する、プラズマエッチングされたトレンチの円滑な側壁につながる。対照的に、従来型のレーザで開口されたマスクは、不適切なレーザプロセスパラメータ（例えば、プラズマエッチングされたトレンチの側壁の水平方向の粗さにつながるスポット重複）が選択された場合、スクライビング方向に沿って、非常に粗いプロファイルを有しうる。追加のプラズマプロセスによって表面粗さは円滑化されうるが、かかる問題を解決することと、コスト及びスループットとの相克が生じる。したがって、本書に記載の実施形態は、個片化プロセスのレーザスクライビング部分による、より円滑なスクライビングプロセスを提供する上で、有利でありうる。
［００６５］一実施形態では、半導体ウエハ２０４をエッチングすることは、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通ビア式のエッチングプロセスが使用される。例えば、ある具体的な実施形態では、半導体ウエハ２０４の材料のエッチング速度は、毎分２５ミクロンを上回る。超高密度プラズマソースが、ダイ個片化プロセスのプラズマエッチング部分に使用されうる。かかるプラズマエッチングプロセスを実施するのに適したプロセスチャンバの一例は、米国カリフォルニア州ＳｕｎｎｙｖａｌｅのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能な、Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチングシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチングシステムは、容量性と誘導性のＲＦ結合を組み合わせるものであり、これにより、イオン密度とイオンエネルギーとの（たとえ磁気強化によって改善されても容量性結合のみで可能であった以前の独立制御よりも）ずっと良好な独立制御が得られる。この組み合わせにより、たとえ非常な低圧においても、損傷を与える可能性がある高いＤＣバイアスレベルを伴わずに、相対的に高密度のプラズマを実現するように、イオン密度をイオンエネルギーから有効に切り離すことが、可能になる。これにより、極めて広い処プロセスウィンドウがもたらされる。しかし、シリコンをエッチングすることが可能な任意のプラズマエッチングチャンバが使用されうる。例示的な一実施形態では、実質的に正確なプロファイル制御と、事実上スカロップ（ｓｃａｌｌｏｐ）を有しない側壁とを維持しつつ、単結晶シリコンの基板又はウエハ２０４を、従来的なシリコンエッチング速度のおよそ４０％を上回るエッチング速度でエッチングするために、ディープシリコンエッチングが使用される。ある具体的な実施形態では、シリコン貫通ビア式のエッチングプロセスが使用される。このエッチングプロセスは、通常、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２などのフッ素系ガスか、又は、その他の、相対的に速いエッチング速度でシリコンをエッチングすることが可能な任意の反応ガスである、反応性ガスから生成される、プラズマに基づくものである。一実施形態では、マスク層２０８は、図２Ｃに示しているように、個片化プロセスの後に除去される。別の実施形態では、図２Ｃに関連して説明しているプラズマエッチング工程は、基板２０４を貫通エッチングするために、従来型のボッシュ式堆積／エッチング／堆積プロセスを用いる。通常、ボッシュ式プロセスは、堆積、方向性ボンバードエッチング、及び等方性化学エッチングという３つのサブ工程で構成され、等方性化学エッチングは、シリコンが貫通エッチングされるまで、多数回の繰り返し（サイクル）で実施される。
［００６６］したがって、フロー図１００及び２Ａから２Ｃを再度参照するに、マスク層を貫通し、ウエハのストリート（メタライゼーションを含む）を貫通し、かつシリコン基板に部分的に入り込むように、アブレーションを行うために、分割型レーザビームのレーザスクライビングプロセスを使用する初期アブレーションによって、ウエハダイシングが実施されうる。次いで、後続のシリコン貫通ディーププラズマエッチングによって、ダイ個片化が完遂されうる。ダイシングされる材料積層体のある具体的な実施形態について、本発明の一実施形態により、図８Ａから図８Ｄに関連して後述する。
［００６７］図８Ａを参照するに、ハイブリッドな、レーザアブレーション及びプラズマエッチングによるダイシング向けの材料積層体は、マスク層８０２と、デバイス層８０４と、基板８０６とを含む。マスク層、デバイス層、及び基板は、支持テープ８１０に付着しているダイ付着膜８０８の上に配置される。一実施形態では、マスク層８０２は、水溶性の層（マスク２０２に関連して上述した水溶性の層など）である。デバイス層８０４は、一又は複数の金属層（銅層など）の上に配置された無機誘電体層（二酸化ケイ素など）、及び、一又は複数の低誘電率誘電体層（炭素がドープされた酸化物層など）を含む。デバイス層８０４は、集積回路間に配置されたストリートも含み、ストリートは、集積回路と同じか又は類似した層を含む。基板８０６はバルク単結晶シリコン基板である。
［００６８］一実施形態では、バルク単結晶シリコン基板８０６は、ダイ付着膜８０８に固定される前に、裏側から薄化（ｔｈｉｎｎｉｎｇ）される。薄化は、裏側研削プロセスによって実施されうる。一実施形態では、バルク単結晶シリコン基板８０６は、おおよそ５０〜１００ミクロンの範囲内の厚さまで薄化される。一実施形態では、レーザアブレーション及びプラズマエッチングによるダイシングプロセスの前に薄化が実施されることに、留意することが重要である。一実施形態では、フォトレジスト層８０２はおよそ５ミクロンの厚さを有し、デバイス層８０４は、おおよそ２〜３ミクロンの範囲内の厚さを有する。一実施形態では、ダイ付着膜８０８（又は、薄化された又は薄型のウエハ又は基板を支持テープ８１０に接合可能な、任意の好適な代替物）は、およそ２０ミクロンの厚さを有する。
［００６９］図８Ｂを参照するに、基板８０６にトレンチ８１４を形成するために、マスク８０２、デバイス層８０４、及び基板８０６の一部分が、分割型レーザビームのレーザスクライビングプロセス８１２を用いてパターニングされる。図８Ｃを参照するに、トレンチ８１４をダイ付着膜８０８に至るまで延伸させ、ダイ付着膜８０８の上部を露出させ、かつ、シリコン基板８０６を個片化するために、シリコン貫通ディーププラズマエッチングプロセス８１６が使用される。シリコン貫通ディーププラズマエッチングプロセス８１６において、デバイス層８０４はマスク層８０２によって保護される。
［００７０］図８Ｄを参照するに、個片化プロセスは、ダイ付着膜８０８をパターニングすることと、支持テープ８１０の上部を露出させることと、ダイ付着膜８０８を個片化することとを、更に含みうる。一実施形態では、ダイ付着膜は、レーザプロセス又はエッチングプロセスによって個片化される。更なる実施形態は、その後に、支持テープ８１０から、基板８０６の個片化された部分を（例えば個々の集積回路として）取り外すことを含みうる。一実施形態では、個片化されたダイ付着膜は、基板８０６の個片化された部分の裏側に保持される。他の実施形態は、マスク層８０２をデバイス層８０４から除去することを含みうる。代替的な実施形態では、基板８０６がおよそ５０ミクロンよりも薄い場合、追加のプラズマプロセスを使用せずに基板８０６を完全に個片化するために、分割型レーザビームのレーザスクライビングプロセス８１２が使用される。
［００７１］単一のプロセスツールが、ハイブリッドな、線形プロファイルのレーザビームアブレーション及びプラズマエッチングによる個片化プロセスにおける、多数の又は全ての工程を実施するよう、構成されうる。例えば、図９は、本発明の実施形態による、ウエハ又は基板をレーザ及びプラズマでダイシングするための、ツールレイアウトのブロック図を示している。
［００７２］図９を参照するに、プロセスツール９００は、ファクトリインターフェース９０２（ＦＩ）であって、複数のロードロック９０４がそれに結合されている、ファクトリインターフェース９０２を含む。クラスタツール９０６が、ファクトリインターフェース９０２に連結される。クラスタツール９０６は、一又は複数のプラズマエッチングチャンバ（プラズマエッチングチャンバ９０８など）を含む。レーザスクライビング装置９１０も、ファクトリインターフェース９０２に連結される。プロセスツール９００の全設置面積は、一実施形態では、図９に示しているように、およそ３５００ミリメートル（３．５メートル）×およそ３８００ミリメートル（３．８メートル）でありうる。
［００７３］一実施形態では、レーザスクライビング装置９１０は、分割レーザビームを提供するよう構成されたレーザアセンブリを収納する。かかる一実施形態では、レーザアセンブリは、分割型レーザビームを提供するよう構成される。ある特定のかかる実施形態では、レーザビームはフェムト秒ベースのレーザビームである。
［００７４］一実施形態では、レーザアセンブリは、分割型レーザビームを対称に分割されたレーザビームとして提供するよう、構成される。一実施形態では、レーザアセンブリは、分割型レーザビームを非対称に分割されたレーザビームとして提供するよう、構成される。一実施形態では、レーザアセンブリは、分割型レーザビームを線形平坦頂部のビームプロファイルとして提供するよう、構成される。
［００７５］一実施形態では、レーザは、ハイブリッドなレーザ及びエッチングによる個片化プロセスのうちのレーザアブレーション部分（例えば、上述のレーザアブレーションプロセス）を実施するのに好適である。一実施形態では、移動可能な載台であって、レーザに対してウエハ又は基板（又はそのキャリア）を動かすよう構成された、移動可能な載台も、レーザスクライビング装置９１０に含まれる。ある具体的な実施形態では、レーザも移動可能である。レーザスクライビング装置９１０の全設置面積は、一実施形態では、図９に示しているように、およそ２２４０ミリメートル×およそ１２７０ミリメートルでありうる。
［００７６］一実施形態では、一又は複数のプラズマエッチングチャンバ９０８は、複数の集積回路を個片化するために、パターニングされたマスクのギャップを通してウエハ又は基板をエッチングするよう、構成される。かかる一実施形態では、一又は複数のプラズマエッチングチャンバ９０８は、ディープシリコンエッチングプロセスを実施するよう構成される。ある具体的な実施形態にでは、一又は複数のプラズマエッチングチャンバ８０８は、米国カリフォルニア州ＳｕｎｎｙｖａｌｅのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） エッチングシステムである。このエッチングチャンバは、単結晶シリコンの基板又はウエハの上又は内部に収納された個片化された集積回路を作り出すために使用されるディープシリコンエッチング向けに、特に設計されうる。一実施形態では、シリコンエッチング速度を速めるために、プラズマエッチングチャンバ９０８には、高密度プラズマソースが含まれる。一実施形態では、個片化又はダイシングのプロセスの製造スループットを高めることを可能にするために、プロセスツール９００のクラスタツール９０６の部分に、２つ以上のエッチングチャンバが含まれる。
［００７７］ファクトリインターフェース９０２は、レーザスクライビング装置９１０を伴う外部の製造設備とクラスタツール９０６との間の界面となる、好適な大気ポートでありうる。ファクトリインターフェース９０２は、ウエハ（又はそのキャリア）を保管ユニット（前面開口型統一ポッドなど）から、クラスタツール９０６とレーザスクライビング装置９１０のいずれか、又はその両方に移送するための、アーム又はブレードを有するロボットを含みうる。
［００７８］クラスタツール９０６は、その他の、個片化方法における機能を実施するのに好適なチャンバを含みうる。例えば、一実施形態では、追加のエッチングチャンバの代わりに堆積チャンバ９１２が含まれる。堆積チャンバ９１２は、ウエハ又は基板のレーザスクライビングに先立って、ウエハ又は基板のデバイス層の上又は上方にマスクを堆積させるよう、構成されうる。かかる一実施形態では、堆積チャンバ９１２は、フォトレジスト層の堆積に適している。別の実施形態では、追加のエッチングチャンバの代わりに湿式／乾式ステーション９１４が含まれる。湿式／乾式ステーションは、基板又はウエハのレーザスクライビング及びプラズマエッチングによる個片化プロセスの後に、残留物及び断片を洗浄すること、又は、マスクを除去することに、適していることがある。更に別の実施形態では、追加のディープシリコンエッチングチャンバの代わりに、プラズマエッチングチャンバが含まれ、このプラズマエッチングチャンバは、プラズマベースの洗浄プロセスを実施するよう構成される。一実施形態では、プロセスツール９００の構成要素として、計測ステーションも含まれる。
［００７９］本発明の実施形態は、指令が記憶されているマシン可読媒体を含みうるコンピュータプログラム製品又はソフトウェアであって、本発明の実施形態によるプロセスを実施するよう、コンピュータシステム（又はその他の電子デバイス）をプログラムするために使用されうる、コンピュータプログラム製品又はソフトウェアとして、提供されうる。一実施形態では、コンピュータシステムは、図９に関連して説明しているプロセスツール９００に連結される。マシン可読媒体は、マシン（例えばコンピュータ）によって可読な形態で情報を記憶又は送信するための、任意の機構を含む。例えば、マシン可読（例えばコンピュータ可読）媒体は、マシン（例えばコンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）や、マシン（例えばコンピュータ）可読伝送媒体（伝播される信号（例えば赤外信号やデジタル信号など）の電気的形態、光学的形態、音響的形態、又はその他の形態）等を、含む。
［００８０］図１０は、コンピュータシステム１０００の例示的な形態におけるマシンの概略図を示しており、コンピュータシステム１０００において、本書に記載の方法のうちの一又は複数の任意のものをマシンに実行させるための、指令のセットが実行されうる。代替的な実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネットで、他のマシンに接続され（例えば、他のマシンとネットワーク化され）うる。マシンは、クライアント−サーバネットワーク環境においてはサーバ若しくはクライアントマシンの役割で、又は、ピアツーピア（又は分散）ネットワーク環境においてはピアマシンとして、動作しうる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ若しくはブリッジ、又は、このマシンによって行われる動作を特定する（連続した若しくは連続していない）指令のセットを実行可能な任意のマシンでありうる。更に、単一のマシンのみを図示しているが、「マシン（ｍａｃｈｉｎｅ）」という語は、本書に記載の方法のうちの一又は複数の任意のものを実施するために、指令のセット（又は複数のセット）を個別に又は連携的に実行する、マシン（コンピュータなど）の任意の集合体を含むとも、解釈すべきである。
［００８１］例示的なコンピュータシステム１０００は、バス１０３０を介して互いに通信する、プロセッサ１００２、メインメモリ１００４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）又はランバスＤＲＡＭ（ＲＤＲＡＭ）といったダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ１００６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ＭＲＡＭなど）、及び、二次記憶装置１０１８（データ記憶デバイスなど）を、含む。
［００８２］プロセッサ１００２は、マイクロプロセッサや中央処理装置などといった、一又は複数の汎用処理デバイスを表わしている。より詳細には、プロセッサ１００２は、複雑指令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小指令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長指令語（ＶＬＩＷ）マイクロプロセッサ、他の指令セットを実装するプロセッサ、又は、指令セットの組み合わせを実装するプロセッサでありうる。プロセッサ１００２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどといった、一又は複数の特殊用途処理デバイスであることもある。プロセッサ１００２は、本書に記載の工程を実施するための処理論理１０２６を実行するよう、設定される。
［００８３］コンピュータシステム１０００は、ネットワークインターフェースデバイス１００８を更に含みうる。コンピュータシステム１０００は、ビデオディスプレイユニット１０１０（液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ）など）、英数字入力デバイス１０１２（例えばキーボード）、カーソル制御デバイス１０１４（例えばマウス）、及び、信号生成デバイス１０１６（例えばスピーカー）も含みうる。
［００８４］二次メモリ１０１８は、本書に記載の方法又は機能のうちの一又は複数の任意ものを具現化する、一又は複数の指令セット（例えば、ソフトウェア１０２２）が記憶される、マシンアクセス可能記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）１０３２を含みうる。ソフトウェア１０２２は、それがコンピュータシステム１０００によって実行されている間、メインメモリ１００４及び／又はプロセッサ１００２の中に、完全に又は少なくとも部分的に常駐してもよく、メインメモリ１００４及びプロセッサ１００２も、マシン可読記憶媒体を構成する。ソフトウェア１０２２は更に、ネットワークインターフェースデバイス１００８を介して、ネットワーク１０２０上で送受信されうる。
［００８５］例示的な実施形態では、マシンアクセス可能記憶媒体１０３２を単一の媒体として示しているが、「マシン可読記憶媒体（ｍａｃｈｉｎｅ−ｒｅａｄａｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）」という語は、一又は複数の指令セットを記憶する単一の媒体又は複数の媒体（例えば、集中データベース若しくは分散データベース、並びに／又は、関連キャッシュ及びサーバ）を含むと、解釈すべきである。「マシン可読記憶媒体」という語は、マシンによって実行される指令のセットを記憶又は符号化することが可能であり、かつ、マシンに、本発明の方法のうちの一又は複数の任意のものを実施させる、任意の媒体を含むとも、解釈すべきである。したがって、「マシン可読記憶媒体」という語は、固体メモリと、光媒体及び磁気媒体とを含むがそれらに限定されるわけではないと、解釈すべきである。
［００８６］本発明の一実施形態により、マシンアクセス可能記憶媒体には、複数の集積回路を有する半導体ウエハをダイシングする方法をデータ処理システムに実施させる指令が、記憶されている。方法は、集積回路を覆い、保護する層で構成されたマスクを、半導体ウエハ上に形成することを含む。間隙を有するパターニングされたマスクを提供するために、マスクは次いで、分割型レーザビームのレーザスクライビングプロセスを用いてパターニングされ、半導体ウエハの集積回路間の領域が露出される。半導体ウエハは次いで、集積回路を個片化するために、パターニングされたマスクの間隙を通じてプラズマエッチングされる。
［００８７］ゆえに、分割レーザビームのレーザスクライビングプロセス及びプラズマエッチングプロセスを使用する、ハイブリッドウエハダイシングの手法が開示されている。

Claims (15)

  1. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記集積回路を覆いかつ保護する層を備えるマスクを、前記半導体ウエハ上に形成することと、
    間隙を有するパターニングされたマスクを提供するために、分割型レーザビームのレーザスクライビングプロセスを用いて前記マスクをパターニングし、前記半導体ウエハの前記集積回路間の領域を露出させることと、
    前記集積回路を個片化するために、前記パターニングされたマスクの前記間隙を通じて、前記半導体ウエハをプラズマエッチングすることとを含む、方法。
  2. 前記分割型レーザビームのレーザスクライビングプロセスを用いてスクライブすることが、対称に分割されたレーザビームを用いてスクライブすることを含む、請求項１に記載の方法。
  3. 前記分割型レーザビームのレーザスクライビングプロセスを用いてスクライブすることが、非対称に分割されたレーザビームを用いてスクライブすることを含む、請求項１に記載の方法。
  4. 前記分割型レーザビームのレーザスクライビングプロセスを用いてスクライブすることが、線形平坦頂部のビームプロファイルを伴ってスクライブすることを含む、請求項１に記載の方法。
  5. 前記分割型レーザビームのレーザスクライビングプロセスを用いてスクライブすることが、フェムト秒ベースのレーザビームを用いてスクライブすることを含む、請求項１に記載の方法。
  6. 前記レーザスクライビングプロセスを用いて前記マスクをパターニングすることが、前記半導体ウエハの前記集積回路間の前記領域内にトレンチを形成することを含み、前記半導体ウエハをプラズマエッチングすることが、前記トレンチを延伸させて、対応するトレンチ延伸部を形成することを含む、請求項１に記載の方法。
  7. 前記トレンチの各々が一定の幅を有し、前記対応するトレンチ延伸部の各々も前記幅を有する、請求項６に記載の方法。
  8. 前記分割型レーザビームのレーザスクライビングプロセスを用いて前記マスクをパターニングした後の、前記間隙を通じて前記半導体ウエハをプラズマエッチングする前に、プラズマプロセスを用いて前記半導体ウエハの露出した前記領域を洗浄することを更に含む、請求項１に記載の方法。
  9. 複数の集積回路を備える半導体ウエハをダイシングするためのシステムであって、
    ファクトリインターフェースと、
    前記ファクトリインターフェースに連結され、かつ、分割型レーザビームを提供するよう構成されたレーザアセンブリを備える、レーザスクライビング装置と、
    前記ファクトリインターフェースに連結されたプラズマエッチングチャンバとを備える、システム。
  10. 前記レーザアセンブリが、前記分割型レーザビームを対称に分割されたレーザビームとして提供するよう構成される、請求項９に記載のシステム。
  11. 前記レーザビームがフェムト秒ベースのレーザビームである、請求項１０に記載のシステム。
  12. 前記レーザアセンブリが、前記分割型レーザビームを非対称に分割されたレーザビームとして提供するよう構成される、請求項９に記載のシステム。
  13. 前記レーザビームがフェムト秒ベースのレーザビームである、請求項１２に記載のシステム。
  14. 前記レーザアセンブリが、前記分割型レーザビームを線形平坦頂部のプロファイルとして提供するよう構成される、請求項９に記載のシステム。
  15. 前記プラズマエッチングチャンバが、ディープシリコンエッチングを実施するよう構成されており、
    前記ファクトリインターフェースに連結された第２プラズマエッチングチャンバであって、プラズマベースの洗浄プロセスを実施するよう構成された、第２プラズマエッチングチャンバを更に備える、請求項９に記載のシステム。
JP2018546040A 2016-03-03 2017-01-27 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法 Pending JP2019512875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022155709A JP2022191302A (ja) 2016-03-03 2022-09-29 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/060,224 2016-03-03
US15/060,224 US9972575B2 (en) 2016-03-03 2016-03-03 Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
PCT/US2017/015479 WO2017151254A2 (en) 2016-03-03 2017-01-27 Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022155709A Division JP2022191302A (ja) 2016-03-03 2022-09-29 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法

Publications (1)

Publication Number Publication Date
JP2019512875A true JP2019512875A (ja) 2019-05-16

Family

ID=58261525

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018546040A Pending JP2019512875A (ja) 2016-03-03 2017-01-27 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2022155709A Pending JP2022191302A (ja) 2016-03-03 2022-09-29 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022155709A Pending JP2022191302A (ja) 2016-03-03 2022-09-29 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法

Country Status (8)

Country Link
US (2) US9972575B2 (ja)
EP (1) EP3214012A1 (ja)
JP (2) JP2019512875A (ja)
KR (1) KR20180114220A (ja)
CN (1) CN108701651B (ja)
SG (1) SG11201806838YA (ja)
TW (2) TWI731935B (ja)
WO (1) WO2017151254A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057404A (ja) * 2019-09-27 2021-04-08 株式会社ディスコ ウエーハの加工方法
JP2022544148A (ja) * 2019-08-06 2022-10-17 アプライド マテリアルズ インコーポレイテッド 空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410924B2 (en) * 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
CN108388735B (zh) * 2018-02-28 2022-04-22 深圳市恒凯微电子科技有限公司 一种设计具有多孔介质层的集成电路的方法
AU2018203169B1 (en) 2018-05-07 2018-11-08 B.Box For Kids Developments Pty Ltd Drinking vessel and ventilation members
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US10720334B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
KR20200034503A (ko) 2018-09-21 2020-03-31 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
JP2021136248A (ja) * 2020-02-21 2021-09-13 株式会社ディスコ デバイスウェーハの加工方法
DE102022204685B3 (de) * 2022-05-13 2023-10-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Optik zur Erzeugung eines linearen Fokus, Vorrichtung und Verfahren zur Bearbeitung eines Werkstücks

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055684A (ja) * 2002-07-17 2004-02-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014523113A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド マルチステップ・非対称形状レーザビームスクライビング
JP2014526146A (ja) * 2011-07-11 2014-10-02 アプライド マテリアルズ インコーポレイテッド プラズマエッチングを伴うハイブリッド分割ビームレーザスクライビングプロセスを用いたウェハダイシング
JP2015519732A (ja) * 2012-04-10 2015-07-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング
US20150214109A1 (en) * 2014-01-29 2015-07-30 Wei-Sheng Lei Wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4171060A (en) * 1978-12-11 1979-10-16 Spil-Les Covered drinking cup
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JP2761579B2 (ja) * 1991-02-18 1998-06-04 株式会社 半導体エネルギー研究所 基板処理装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0820640B1 (en) * 1996-02-09 2011-07-13 Advanced Laser Separation International (ALSI) B.V. Laser separation of semiconductor elements formed in a wafer of semiconductor material
US6028722A (en) * 1996-03-08 2000-02-22 Sdl, Inc. Optical beam reconfiguring device and optical handling system for device utilization
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6211488B1 (en) * 1998-12-01 2001-04-03 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a laser initiated scribe
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
NL1027881C1 (nl) * 2004-05-25 2005-11-30 Swilion B V Afsluitbare drinkbeker.
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7891821B2 (en) * 2007-12-17 2011-02-22 Coherent, Inc. Laser beam transformer and projector having stacked plates
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
KR20090130701A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
CA2782560A1 (en) * 2009-11-30 2011-06-03 Mathew Rekow Method and apparatus for scribing a line in a thin film using a series of laser pulses
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8483571B2 (en) * 2010-06-30 2013-07-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical beam splitter for use in an optoelectronic module, and a method for performing optical beam splitting in an optoelectronic module
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9908687B2 (en) * 2011-11-15 2018-03-06 Ignite Usa, Llc Travel beverage container
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9464778B2 (en) * 2014-01-21 2016-10-11 Cree, Inc. Lighting device utilizing a double fresnel lens
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9610543B2 (en) * 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US9418894B2 (en) * 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
CN104979187A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的分割方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055684A (ja) * 2002-07-17 2004-02-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014523113A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド マルチステップ・非対称形状レーザビームスクライビング
JP2014526146A (ja) * 2011-07-11 2014-10-02 アプライド マテリアルズ インコーポレイテッド プラズマエッチングを伴うハイブリッド分割ビームレーザスクライビングプロセスを用いたウェハダイシング
JP2015519732A (ja) * 2012-04-10 2015-07-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング
US20150214109A1 (en) * 2014-01-29 2015-07-30 Wei-Sheng Lei Wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022544148A (ja) * 2019-08-06 2022-10-17 アプライド マテリアルズ インコーポレイテッド 空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
JP2021057404A (ja) * 2019-09-27 2021-04-08 株式会社ディスコ ウエーハの加工方法
JP7300953B2 (ja) 2019-09-27 2023-06-30 株式会社ディスコ ウエーハの加工方法
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法

Also Published As

Publication number Publication date
TWI775464B (zh) 2022-08-21
CN108701651A (zh) 2018-10-23
KR20180114220A (ko) 2018-10-17
WO2017151254A3 (en) 2018-07-26
EP3214012A1 (en) 2017-09-06
US20180226355A1 (en) 2018-08-09
JP2022191302A (ja) 2022-12-27
WO2017151254A2 (en) 2017-09-08
TWI731935B (zh) 2021-07-01
US11217536B2 (en) 2022-01-04
TW202141626A (zh) 2021-11-01
US20170256500A1 (en) 2017-09-07
US9972575B2 (en) 2018-05-15
TW201740460A (zh) 2017-11-16
CN108701651B (zh) 2023-08-01
SG11201806838YA (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP2019512875A (ja) 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP6513082B2 (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9349648B2 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
KR20180136573A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 식각 마스크
JP2023531441A (ja) ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
KR20220037516A (ko) 공간적 다중 초점 레이저 빔 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용한 하이브리드 웨이퍼 다이싱 접근 방식
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
JP7402312B2 (ja) 能動的に焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
CN111801788B (zh) 使用多程激光划刻工艺及等离子体蚀刻工艺的混合晶片切割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220929

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230328