CN108701651A - 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法 - Google Patents

使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法 Download PDF

Info

Publication number
CN108701651A
CN108701651A CN201780014005.1A CN201780014005A CN108701651A CN 108701651 A CN108701651 A CN 108701651A CN 201780014005 A CN201780014005 A CN 201780014005A CN 108701651 A CN108701651 A CN 108701651A
Authority
CN
China
Prior art keywords
laser
laser beam
mask
plasma
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014005.1A
Other languages
English (en)
Other versions
CN108701651B (zh
Inventor
J·帕克
类维生
B·伊顿
J·S·帕帕努
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN108701651A publication Critical patent/CN108701651A/zh
Application granted granted Critical
Publication of CN108701651B publication Critical patent/CN108701651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D47/00—Closures with filling and discharging, or with discharging, devices
    • B65D47/04—Closures with discharging devices other than pumps
    • B65D47/20—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge
    • B65D47/24—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat
    • B65D47/241—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat the valve being opened or closed by actuating a cap-like element
    • B65D47/244—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat the valve being opened or closed by actuating a cap-like element being rotated without axial translation, whilst transmitting axial motion to an internal valve stem or valve seat
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G19/2205—Drinking glasses or vessels
    • A47G19/2266—Means for facilitating drinking, e.g. for infants or invalids
    • A47G19/2272—Means for facilitating drinking, e.g. for infants or invalids from drinking glasses or cups comprising lids or covers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B23K10/003—Scarfing, desurfacing or deburring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D47/00—Closures with filling and discharging, or with discharging, devices
    • B65D47/04—Closures with discharging devices other than pumps
    • B65D47/32—Closures with discharging devices other than pumps with means for venting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Pediatric Medicine (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Closures For Containers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述了切割半导体晶片的方法，各晶片具有多个集成电路。在示例中，切割具有多个集成电路的半导体晶片的方法包括：在半导体晶片上方形成掩模，该掩模由覆盖且保护集成电路的层构成。接着利用分裂激光束激光划线工艺(如分裂形状的激光束激光划线工艺)图案化该掩模，以提供具有缝隙的图案化掩模，暴露集成电路之间的半导体晶片区域。接着通过图案化掩模中的缝隙对半导体晶片进行等离子体蚀刻以将集成电路切单。

Description

使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶 片切割方法
相关申请的交叉引用
本申请主张于2016年3月3日提出的名称为“使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法”的在先美国临时申请No.15/060,224的优先权权益，在此要求该申请的优先权。
背景
技术领域
本发明的实施例涉及半导体处理领域，且具体言之，涉及切割半导体晶片的方法，每个晶片上具有多个集成电路。
背景技术
在半导体晶片处理中，集成电路形成于由硅或其他半导体材料构成的晶片(还被称为基板)上。一般来说，各种材料层(半导电、导电或绝缘)用于形成集成电路。使用各种常规的工艺掺杂、沉积及蚀刻这些材料以形成集成电路。每个晶片经工艺以形成大量含有集成电路的个体区域(称为管芯)。
接着集成电路形成工艺之后，该晶片经“切割”以将个体管芯彼此分离，以用于封装或用于更大电路内的未封装形式。用于晶片切割的两个主要技术是划线和锯切。使用划线，沿着预先形成的划线横跨晶片表面移动金刚石尖端划线器。这些划线沿管芯之间的空间延伸。这些空间通常被称为“道(streets)”。金刚石划线沿道在晶片表面形成浅划痕。一旦施加压力，如使用辊，晶片则沿划线分离。晶片的断裂遵循晶片基板的晶格结构。划线可以用于厚度约10密耳(mil，千分之一英寸)或更小的晶片。对于较厚的晶片，锯切是目前用于切割的优选方法。
使用锯切，金刚石尖端锯以每分钟高转速旋转来接触晶片表面并沿道锯切晶片。晶片安装在支撑构件上(如横跨膜框拉伸的粘合膜)及锯反复施用于垂直和水平的道两者。使用划线或切割的一个问题是芯片和凿槽可能沿着管芯的切断边缘形成。另外，裂纹可能形成且从管芯的边缘延伸到基板并使集成电路不能作用。碎裂和破裂特别是使用划线的问题，因为正方形或矩形管芯的只有一个边可以在晶体结构的<110>方向上划线。因此，管芯另一侧的裂开产生锯齿状的分离线。由于碎裂和破裂，晶片上的管芯之间需要额外的间隔以防止损坏集成电路，例如，碎裂和破裂维持在与实际的集成电路相距的一距离处。由于间隔要求，不是如许多管芯可以形成在标准尺寸晶片上且浪费了可用于电路的晶片占用空间(wafer real estate)。锯的使用加剧了半导体晶片上占用空间的浪费。锯的刀刃是约15微米厚。如此一来，为了确保锯形成的切口周围的破裂与其他损坏不损害到集成电路，每个管芯的电路通常必须分隔三到五百微米。此外，在切割之后，每个管芯需要大量的清洗，以去除锯切工艺产生的颗粒和其他污染物。
等离子体切割还被使用，但还可能有局限性。例如，阻碍等离子体切割的实施的一个限制可能是成本。用于图案化抗蚀剂的标准光刻操作可能使得实施成本过高。可能阻碍等离子体切割的实施的另一个限制沿道的切割中通常遇到的金属(如铜)的等离子体处理可能有生产问题或产量限制。
发明内容
本发明的实施例包括用于切割半导体晶片的方法及设备。
在实施例中，切割具有多个集成电路的半导体晶片的方法包括：在半导体晶片上方形成掩模，该掩模由覆盖并保护集成电路的一层构成。接着以分裂形状的激光束激光划线工艺图案化该掩模，以提供具有缝隙的图案化掩模，暴露集成电路之间的半导体晶片的区域。接着通过图案化掩模中的缝隙对半导体晶片进行等离子体蚀刻以将集成电路切单。
在另一个实施例中，切割包括多个集成电路的半导体晶片的方法包含：以分裂形状的激光束激光划线工艺来对半导体晶片进行激光划线以将集成电路切单。该方法还包含，在对半导体晶片进行激光划线之后，执行基于等离子体的清洗操作以清洗经切单的多个集成电路的侧壁。
在另一实施例中，用于切割具有多个集成电路的半导体晶片的系统包括工厂接口。该系统还包括激光划线设备，该激光划线设备与该工厂接口耦接且具有激光组件，该激光组件经配置成提供分裂形状的激光束。该系统还包括等离子体蚀刻腔室，该等离子体蚀刻腔室与该工厂接口耦接。
附图说明
图1是表示根据本发明的实施例切割包括多个集成电路的半导体晶片的方法中的操作的流程图。
图2A绘示根据本发明的实施例的在执行切割半导体晶片的方法期间对应于图1流程图的操作102的包括多个集成电路的半导体晶片的截面图。
图2B绘示根据本发明的一个实施例的在执行切割半导体晶片的方法期间对应于图1流程图的操作104的包括多个集成电路的半导体晶片的截面图。
图2C绘示根据本发明的一个实施例的执行切割半导体晶片的方法期间对应于图1流程图的操作108的包括多个集成电路的半导体晶片的截面图。
图3绘示根据本发明的实施例用于不对称光束分裂的三种不同情境。
图4A是表示根据本发明的实施例的利用分裂光束的强度控制的激光划线工艺的操作的流程图。
图4B绘示根据本发明的实施例的用于激光束分裂工艺的高斯激光束轮廓410。
图4C绘示根据本发明的实施例的光束路径420中高斯光束传播。
图5A是表示根据本发明的实施例的利用线形光束的分裂强度控制的激光划线工艺的操作的流程图。
图5B绘示根据本发明的实施例的用于激光束分裂工艺的高斯激光束轮廓。
图5C绘示根据本发明的实施例的线形平顶光束轮廓。
图6绘示根据本发明的实施例的使用飞秒范围、皮秒范围及纳秒范围内的激光脉冲宽度的效果。
图7绘示根据本发明的实施例的可使用于半导体晶片或基板的道区域中的材料堆叠的截面图。
图8A-8D绘示根据本发明的实施例的切割半导体晶片方法中的各个操作的截面图。
图9绘示根据本发明的实施例的用于对晶片或基板进行激光及等离子体切割的工具布局的框图。
图10绘示根据本发明的实施例的示例性计算机系统的框图。
具体实施方式
描述了切割半导体晶片的方法，各晶片上具有多个集成电路。在下面的说明中，阐述许多具体细节，如分裂光束激光划线方法和等离子体蚀刻条件及材料方案，以提供对本发明实施例的全面了解。显然，本领域技术人员可在没有这些具体细节的情况下实施这些实施例。在其他实例中，为了不必要地混淆本发明的实施例，未详述公知的方面，如集成电路制造。此外，应理解到，在图示中所示的各种实施例是说明性表示且不一定按比例绘示。
为了管芯切单，可实施混合式晶片或基板切割工艺，其包含初始的激光划线及随后的等离子体蚀刻。激光划线工艺可用于干净地移除掩模层、有机和无机介电层和器件层。在晶片或基板暴露或部分蚀刻后，可接着终止激光蚀刻工艺。可接着采用切割工艺的等离子体蚀刻部分来蚀刻穿透晶片或基板的块，如穿透块状单晶硅，以产出管芯或芯片切单或切割。更具体来说，一个或多个实施例针对实施用于如切割应用的分裂形状的激光束激光划线工艺。
为了提供上下文，分裂光束划线的优点可包含改进的或更有效地使用激光脉冲能量。例如，在激光划线中，高脉冲能量趋向于每脉冲烧蚀相对大尺寸的材料。然而，所划线的沟槽远较低能量脉冲所划线的沟槽来得不干净。如此导致更为困难的等离子体蚀刻工艺，其中，为了所需的蚀刻质量，在等离子体蚀刻之前，需要对所划线的沟槽的等离子体预清洗作更多的努力。此影响对等离子体切割产量是负面的。在某些情况下，等离子体清洗甚至可能无法使划线的沟槽对于蚀刻可行。高能量烧蚀还可能导致比所预期的烧蚀作太深的烧蚀。然而，若避免高能量烧蚀，则激光源不会使用到其最完全的能力，而这是相当昂贵的。此外，较低的脉冲能量(但够高以消除划线引发的分层及其他缺陷)有较低的产量划线。然而，由于可以实施此脉冲能量以更平和地烧蚀材料，所以沟槽可被等离子体工艺以更温和(facile)的方式清洗。根据本文所述的实施例，使用分裂光束工艺，良好平衡了切割的整体产量和质量。
为了提供额外的上下文，在包含初始的激光划线及随后涂覆晶片的等离子体蚀刻的混合式晶片或基板切割工艺中，可应用飞秒激光以移除切割道上的掩模和器件层直到硅基板暴露。等离子体刻蚀接着分离管芯来实现管芯切单。高斯光束轮廓通常用于划线工艺。然而，高斯光束轮廓显示出在以下两种不同的情况下有其限制：(1)当需要宽切口时；(2)当对于典型的窄切口宽度，要求光滑侧壁结合高划线产量时。
根据本发明的一个或多个实施例，实施空间上分裂光束的激光强度控制以用于改善混合式激光切割中的激光划线工艺。在额外的实施例中，实施空间上成形光束的分裂激光束控制以用于改善混合式激光切割工艺方案中的激光划线工艺。
如此，在本发明的一个方面中，可使用分裂光束激光划线工艺与等离子体刻蚀工艺的结合来将半导体晶片切割成切单的集成电路。图1是表示根据本发明的实施例的切割包括多个集成电路的半导体晶片的方法中的操作的流程图100。图2A-2C绘示根据本发明的实施例的在执行切割半导体晶片的方法期间对应于流程图100的操作的包括多个集成电路的半导体晶片的截面图。
参照流程图100的操作102和对应的图2A，掩模202在半导体晶片或基板204上方形成。掩模202由半导体晶片204的表面上形成的覆盖和保护集成电路206的一层构成。掩模202还覆盖集成电路206中的每一个之间形成的中间道(intervening streets)207。
根据本发明的实施例，形成掩模202包括形成层，诸如但不限于，光致抗蚀剂层或I-线图案化层。例如，聚合物层(如光致抗蚀剂层)可由另外适合于光刻工艺中使用的材料构成。在一个实施例中，光致抗蚀剂层由正性光致抗蚀剂材料构成，诸如但不限于，248纳米(nm)抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、极紫外光(EUV)抗蚀剂或具有重氮萘醌光敏化剂的酚醛树脂基质。在另一个实施例中，光致抗蚀剂层由负性光致抗蚀剂材料，诸如但不限于，聚顺异戊二烯(poly-cis-isoprene)和聚乙烯基肉桂酸酯(poly-vinyl-cinnamate)。
在另一个实施例中，形成掩模202包含形成在等离子体沉积工艺中沉积的层。例如，在一个此类实施例中，掩模202由等离子体沉积的铁弗龙(Teflon)或铁弗龙类(聚合CF2)层构成。在一个具体的实施例中，聚合CF2层沉积在包含C4F8气体的等离子体沉积工艺中。
在另一个实施例中，形成掩模202包含形成水溶性掩模层。在一个实施例中，水溶性掩模层容易在水性介质中溶解。例如，在一个实施例中，水溶性掩模层由可溶于碱性溶液、酸性溶液或去离子水中的一者或多者中的材料构成。在实施例中，一旦暴露于加热工艺中，如约在50摄氏度至160摄氏度的范围内加热，水溶性掩模层维持其水溶解度。例如，在一个实施例中，在暴露于激光和等离子体蚀刻切单工艺中使用的腔室条件后，水溶性掩模层可溶于水性溶液。在一个实施例中，水溶性掩模层由诸如但不限于聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亚胺或聚环氧乙烷的材料制成。在具体的实施例中，水溶性掩模层在水溶性溶液中具有约每分钟1-15微米范围内的蚀刻速率，且更具体来说，约每分钟约1.3微米。
在另一个实施例中，形成掩模202包含形成UV-可固化掩模层。在实施例中，掩模层具有对UV光的易感性，其减少UV-可固化层的粘合性至少约80％。在一个此类实施例中，UV层由聚氯乙烯或基于丙烯酸的材料构成。在实施例中，UV可固化层由具有粘合性质的材料或材料堆叠构成，一旦暴露于UV光，其粘合性质减弱。在一个实施例中，UV可固化粘合膜对约365nm的UV光敏感。在一个此类实施例中，这种敏感性能够使用LED光来执行固化。
在一个实施例中，半导体晶片或基板204由适于承受制造工艺的材料制成，且半导体处理层可适当地设置于其上。例如，在一个实施例中，半导体晶片或基板204由基于IV族的材料制成，诸如但不限于，结晶硅、锗或硅/锗。在一个具体的实施例中，提供半导体晶片204包括提供单晶硅基板。在具体的实施例中，单晶硅基板掺杂有杂质原子。在另一个实施例中，半导体晶片或基板204由III-V族材料制成诸如，例如在发光二极管(LED)的制造中使用的III-V族材料基板。
在实施例中，半导体晶片或基板204具有设置于其上或其中作为集成电路206的一部分，半导体器件的阵列。这种半导体器件的示例包括但不限于制造于硅基板中且装在介电层中的存储组件或互补式金属氧化物半导体(CMOS)晶体管。多个金属互连可形成于组件或晶体管上方及介电层周围，且可用于将器件或晶体管电耦合以形成集成电路206。组成道207的材料可与用于形成集成电路206的材料类似或相同。例如，道207可由介电材料、半导体材料和金属化的层组成。在一个实施例中，一个或多个道207包括类似于集成电路206的实际器件的测试器件。
参照流程图100的操作104和对应的图2B，以分裂激光束激光划线工艺来图案化掩模202，以提供具有缝隙210的图案化掩模208，暴露集成电路206之间的半导体晶片或基板204的区域。在一个此类实施例中，以分裂形状的激光束激光划线工艺来图案化掩模202，以提供具有缝隙210的图案化掩模208。如此，激光划线工艺用于移除最初于集成电路206之间形成的道207的材料。根据本发明的实施例，以分裂激光束激光划线工艺来图案化掩模202包括：形成沟槽212部分地进入集成电路206之间半导体晶片204的区域，如图2B所示。
可以理解，在实施例中，分裂激光束处理方案可以是对称的，其中该光束以对于每个位置的相同的强度横跨众多位置分裂。然而，在其他实施例中，光束分裂是不对称的。此类不对称布置可用作沿使用的晶片的若干通道之一，作为组合，以最终对晶片划线。作为示例，图3绘示根据本发明的实施例的用于不对称光束分裂的三种不同方案。
参照图3，部分(a)表示不对称镜片阵列的第一布置，其中输入激光束302A穿过镜片阵列304A并传递到器件晶片306A。在此实施例中，镜片308A的大小从左往右增加，允许光束310A强度横跨器件晶片306A从左往右增加。再次参照图3，部分(b)表示不对称镜片阵列的第二布置，其中输入激光束302B穿过镜片阵列304B并传递到器件晶片306B。在此实施例中，镜片308B的大小从左往右减小，允许光束310B强度从左往右减少。再次参照图3，部分(c)表示不对称镜片阵列的第三布置，其中输入激光束302C穿过镜片阵列304C并传递到器件晶片306C。在此实施例中，镜片308C的大小从左往右变化，允许光束310C强度从左往右变化。
图4A是表示根据本发明的一个实施例的利用分裂光束的强度控制进行作激光划线工艺的操作的流程图400。参照图4A，在操作402，激光束被输入到飞秒(Fs)激光振荡器或从飞秒(Fs)激光振荡器产生。在操作404，光束接着穿过分裂光束光学元件，诸如及包括镜片阵列。在操作406，输出光束使用于晶片划线工艺中。
图4B绘示根据本发明的实施例的用于激光束分裂工艺的高斯激光束轮廓410。参照图4B，激光束轮廓410可以是飞秒激光的空间轮廓。图4C绘示根据本发明的一个实施例的光束路径420中高斯光束的传播。参照图4C，所示为第一焦外(off focus)位置422，所示为第二焦外位置424，以及所示为聚焦(on focus)位置426。共同参照图4A-4C，高斯光束可用于分裂光束工艺中。然而，可能使用这种分裂光束工艺发出，如图4C所示。
在另一个方面中，实施光束成形以用于光束分裂工艺。作为一个示例，图5A是表示根据本发明的实施例的利用线形光束的分裂强度控制进行激光划线工艺的操作的流程图500。参照图5A，在操作502，激光束被输入到飞秒(Fs)激光振荡器或从飞秒(Fs)激光振荡器产生。在操作504，光束接着穿过光束成形光学元件。在操作506，光束接着穿过分裂光束光学元件，诸如及包括镜片阵列。在操作508中，输出光束使用于晶片划线工艺中。
图5B绘示根据本发明的实施例的用于激光束分裂工艺的高斯激光束轮廓510。参照图5B，激光束轮廓510可以是飞秒激光的空间轮廓。图5C绘示根据本发明的一个实施例的线形平顶光束轮廓520。参照图5B和5C，激光束轮廓510注入于分裂激光束光学元件上而通过光束成形光学元件将光束从高斯光束轮廓510转换成线形平顶轮廓520。在一个实施例中，光束成形光学元件包括衍射光学元件、一个或多个狭缝孔径、轴棱镜等。
在实施例中，作为针对光束分裂应用的比较，使用单一光束，划线工艺以10uJ的脉冲能量、1MHz、1000mm/sec阶段速度运行，使用2轮次。需要大约11分钟来划线整个晶片。需要大约3分钟来执行等离子体预清洗，以实现最终的等离子体蚀刻。在一个实施例中，对于光束分裂应用可行的参数包括，在使用一对二分裂光束的情况下，划线工艺以800kHz、每分裂光束6uJ的脉冲能量(领先光束及后面的光束经同轴对准来划出单一线)及800mm/sec的阶段速度运行，使用1轮次。在一个此类实施例中，需要约5分钟来划线整个晶片。需要约1分钟来执行等离子体预清洗。应当理解，由于线性阶段运动采取三个操作(在划线开始前加速到得到所需速度，以所需速度划线，在划线之后减速)，相较于实际在晶片上划线(以1000mm/sec运行)的时间，加速及减速阶段需要大量的时间。对于800mm/sec，此类差异在每次传递对于划线时间没有节省到太多(如更高的划线速度需要更长的时间用于加速与(或)减速时间；较低的划线时间需要较少的时间用于加速与(或)减速时间)。
在实施例中，基于飞秒的激光用作用于分裂形状的激光束划线工艺的源。例如，在实施例中，具有在可见光谱加上紫外光(UV)和红外光(IR)范围(总称为宽带光频谱)中波长的激光用于提供基于飞秒的激光脉冲，其具有飞秒量级(10-15秒)的脉冲宽度。在一个实施例中，烧蚀没有取决于或基本上没有取决于波长，且因此适合于复杂的膜，例如掩模202、道207的膜及可能的话半导体晶片或基板204的一部分的膜。
图6绘示根据本发明的实施例使用飞秒范围、皮秒范围及纳秒范围内的激光脉冲宽度的效果。参照图6，相较于较长的脉冲宽度(如以通孔600A的纳米工艺，显着损伤602A)，通过使用飞秒范围内的激光束，热损伤的问题被减轻或消除(如以通孔600C的飞秒工艺，最小至无损伤602C)。通孔600C形成期间，消除或减轻损害可能是由于缺乏低能量再耦合(如针对600B/602B的基于皮秒激光烧蚀所见)或热平衡(如针对基于纳秒激光烧蚀所见)，如图6所示。
激光参数的选择，如光束轮廓，可能对于发展成功的激光划线和切割工艺是关键的，其最小化碎裂、微裂纹和分层，以达到干净的激光划线切口。激光划线切口越干净，可执行以便最终的管芯切单的蚀刻工艺就越平滑。在半导体器件晶片中，不同材料类型(如导体、绝缘体、半导体)及厚度的许多功能性层通常设置在其上。此类材料可包括但不限于有机材料(如聚合物)、金属或无机电介质(如二氧化硅和氮化硅)。
设置在晶片或基板上的独立集成电路之间的道可包括与集成电路本身相似或相同的层。例如，图7绘示根据本发明的实施例的可使用于半导体晶片或基板的道区域中的材料堆叠的截面图。
参照图7，道区域700包括硅基板的顶部部分702、第一二氧化硅层704、第一蚀刻终止层706、第一低K介电层708(如具有小于二氧化硅的介电常数4.0的介电常数)、第二蚀刻终止层710、第二低K介电层712、第三蚀刻终止层714、无掺杂硅玻璃(USG)层716、第二二氧化硅层718及光致抗蚀剂层720，具有描绘的相对厚度。铜金属化722设置在第一蚀刻终止层706和第三蚀刻终止层714之间，且穿过第二蚀刻终止层710。在一个具体的实施例中，第一、第二和第三蚀刻终止层706、710、714由氮化硅构成，而低K介电层708和712由掺杂碳的氧化硅材料构成。
在传统激光照射(如基于纳秒的照射)下，在光吸收和烧蚀机制方面，道700的材料表现相当不同。例如，介电层(如二氧化硅)对在正常条件下所有能购得的激光的波长是基本上透明的。相比之下，金属、有机物(如低K材料)和硅可以非常容易地耦合光子，特别是在响应于基于纳秒的照射。在实施例中，通过在烧蚀低K材料层与铜层之前烧蚀二氧化硅层，线形轮廓激光束激光划线工艺用于图案化二氧化硅层、低K材料层和铜层。
在分裂形状的激光束是基于飞秒的激光束的情况下，在一个实施例中，由通常导致各种材料的非线性作用的高峰强度(照度)来表征适合的基于飞秒的激光工艺。在一个此类实施例中，飞秒激光源具有约10飞秒至500飞秒范围内的脉冲宽度，但是优选地在100飞秒至400飞秒的范围内。在一个实施例中，飞秒激光源具有约在1570纳米至200纳米范围内的波长，但是优选地于540纳米至250纳米的范围内。在一个实施例中，激光和相应的光学系统在工作表面提供约3微米至15微米范围内的焦斑，但是优选地约5微米至10微米或10-15微米之间的范围内的焦斑。
在实施例中，激光源具有约200kHz至10MHz范围内的脉冲重复率，但是优选地约在500kHz至5MHz的范围内。在实施例中，激光源在工作表面传送约0.5uJ至100uJ范围内的脉冲能量，但是优选地约1uJ至5uJ的范围内。在实施例中，激光划线工艺沿着工件表面以约在500mm/sec至5m/sec范围内的速度运行，但是优选地约在600mm/sec至2m/sec范围内。
划线工艺可仅以单轮次运行，或以多轮次运行，但是在一个实施例中，优选1-2轮次。在一个实施例中，在工件中的划线深度大约在5微米至50微米的范围深，优选地约在10微米至20微米的范围深。在实施例中，所产生的激光束的切口宽度约在2微米至15微米的范围内，但是在硅晶片划线/切割中优选地约在6微米至10微米的范围内，该切口宽度是在器件/硅界面处测量的。
可以以好处与优点来选择激光参数，诸如提供足够高的激光强度来实现无机电介质(如二氧化硅)的离子化，及最小化在直接烧蚀无机电介质之前由下层损伤所引起的分层和碎裂。再者，参数可经选择成为针对工业应用的有意义的工艺产量提供精确控制的烧蚀宽度(如切口宽度)和深度。在实施例中，线形轮廓激光束激光划线工艺适合于提供这些优点。
应当理解，在激光划线用于图案化掩模及完全划线穿过晶片或基板以切单管芯的情况中的上述激光划线之后，可停止切割或切单工艺。因此，在这种情况下，不需要进一步的切单工艺。然而，在没有针对整体切单实行单独激光划线的情况下，可考虑以下实施例。
现在参考流程图100的可选操作106，执行中间后掩模开口清洗操作。在一个实施例中，中间后掩模开口清洗操作是基于等离子体的清洗工艺。在第一示例中，如下面所描述的，基于等离子体的清洗工艺对于缝隙210所暴露的基板204区域是反应性的。在反应性基于等离子体的清洗工艺的情况下，因为反应性基于等离子体的清洗工艺对于基板204是至少一定程度的蚀刻剂，所以清洗工艺本身可在基板204中形成或延伸沟槽212。在第二、不同的示例中，还如下面所描述的，基于等离子体的清洗工艺对于缝隙210所暴露的基板204区域是不反应的。
根据第一实施例，基于等离子体的清洗工艺对于基板204所暴露的区域是反应性的，其中所暴露区域在清洗工艺期间经部分蚀刻。在一个此类实施例中，Ar或其他非反应性气体(或混合)结合SF6用于针对清洗所划线开口的高度偏压的等离子体工艺。执行高度偏压功率下使用混合气体Ar+SF6的等离子体工艺以用于撞击掩模开口的区域以实现清洗掩模开口的区域。在反应性突破工艺中，来自Ar与SF6的物理撞击以及由于SF6与F离子引起的化学蚀刻有助于清洗掩模开口的区域。此方法可适合用于光致抗蚀剂或等离子体沉积的铁弗龙掩模202，其中突破工艺使得有相当均匀的掩模厚度降低及平和的Si蚀刻。然而，这种突破蚀刻工艺可能不是最适合于水溶性的掩模材料。
根据第二实施例，基于等离子体的清洗工艺对于基板204所暴露的区域是不反应的，其中所暴露区域在清洗工艺期间没有被蚀刻或只有十分轻微的蚀刻。在一个此类实施例中，仅使用非反应性气体等离子体清洗。例如，Ar或其他非反应性气体(或混合)用于执行针对掩模凝结(condensation)与清洗所划线开口的高度偏压的等离子体工艺。该方法可适用于水溶性的掩模或用于较薄的等离子体沉积的铁弗龙202。在另一个此类实施例中，使用分开的掩模凝结和划线沟槽清洗操作，例如，首先执行针对掩模缩合的Ar或非反应性气体(或混合)的高度偏压等离子体工艺，及接着执行激光划线沟槽的Ar+SF6等离子体清洗。此实施例可以适用于因掩模材料太厚而对沟槽清洗不足的Ar清洗的情况。清洗效率对于较薄的掩模是改善的，但掩模蚀刻速率低得多，其中在随后的深硅蚀刻工艺中几乎没有消耗。在又一个此类实施例中，执行三个操作的清洗：(a)用于掩模凝结的Ar或非反应性气体(或混合)的高度偏压等离子体工艺，(b)激光划线的沟槽的Ar+SF6的高度偏压等离子体清洗，及(c)用于掩模凝结的Ar或非反应性气体(或混合)的高度偏压等离子体工艺。根据本发明的另一个实施例，等离子体清洗操作包含首先使用反应性等离子体清洗工艺，如上所述在操作106的第一方面中。反应性等离子体清洗工艺之后接着如所述与操作106的第二方面相关联的非反应性等离子体清洗工艺。
参照流程图100的操作108和对应的图2C，蚀刻半导体晶片204穿过图案化掩模208的缝隙210以将集成电路206切单。根据本发明的一个实施例，蚀刻半导体晶片204包括最终完全蚀刻穿过半导体晶片204，如图2C所示，通过蚀刻利用分裂形状的激光束激光划线工艺初始形成的沟槽212。
在一个实施例中，利用激光划线工艺来图案化掩模包含：在集成电路之间的半导体晶片的区域中形成沟槽，及等离子体蚀刻半导体晶片包含以下步骤：延伸沟槽以形成相应的沟槽延伸部。在一个此类实施例中，每个沟槽具有一宽度，且每个相应的沟槽延伸部具有该宽度。
根据本发明的一个实施例，自激光划线所得到的掩模开口的粗糙度可能影响从随后等离子体蚀刻沟槽的形成所得的管芯侧壁的质量。光刻开口的掩模往往具有平滑的轮廓，使得等离子体蚀刻的沟槽的相应侧壁平滑。相较之下，若选择不当的激光工艺参数的话(如光斑重叠，导致等离子体蚀刻的沟槽水平地有粗糙侧壁)，传统的激光开口的掩模可能沿着划线方向具有非常粗糙的轮廓。尽管表面粗糙度可以通过额外的等离子体工艺而平滑化，但为了补救这些问题会打击到成本和产量。因此，本文所述的实施例可有利于从切单工艺的激光划线部分来提供更平滑的划线工艺。
在实施例中，蚀刻半导体晶片204包括：使用等离子体蚀刻工艺。在一个实施例中，使用穿硅通孔(through-silicon via)类型的蚀刻工艺。例如，在一个特定的实施例中，半导体晶片204材料的蚀刻速率大于每分钟25微米。超高密度等离子体源可用于管芯切单工艺的等离子体蚀刻部分。适合执行此类等离子体蚀刻工艺的工艺腔室的示例是可自美国加州桑尼维尔的应用材料公司取得的AppliedSilviaTM Etch系统。AppliedSilviaTM Etch系统结合电容性及电感性RF耦合，相较于可能仅有电容性耦合，甚至相较于磁性强化所提供的改善，AppliedSilviaTM Etch系统给予离子密度及离子能量远更为独立的控制。这种组合能够将离子密度与离子能量有效去耦，以便即使在很低的压力下，达到较高的密度等离子体而没有高度、潜在的损坏、DC偏压水平。如此产生了非常宽的工艺窗。然而，可使用能够蚀刻硅的任何等离子体蚀刻腔室。在示例性实施例中，深度硅蚀刻用于以比传统硅蚀刻速率大大约40％的蚀刻速率来蚀刻单结晶硅基板或晶片204，同时维持基本上精确的轮廓控制及几乎无扇形(scallop-free)侧壁。在具体的实施例中，使用穿硅通孔类型的蚀刻工艺。该蚀刻工艺是基于反应性气体所产生的等离子体，其通常是基于氟的气体，如SF6、C4F8、CHF3、XeF2，或能够以较快蚀刻速率蚀刻硅的任何其他反应气体。在一个实施例中，在切单工艺之后，去除掩模层208，如图2C所示。在另一个实施例中，结合图2C所述的等离子体蚀刻操作采用传统的波希型(Bosch-type)沉积/蚀刻/沉积工艺来蚀刻穿过基板204。一般来说，波希型工艺由三个子操作组成：沉积、定向撞击蚀刻及运行多个迭代(循环)直到蚀刻穿过硅的同向性化学蚀刻。
因此，再次参照流程图100和图2A-2C，可通过使用分裂形状的激光束激光划线工艺作初始烧蚀以烧蚀穿过掩模层、穿过晶片道(包括金属化)及部分进入硅基板来执行晶片切割。可接着通过后续的穿硅深度等离子体蚀刻来完成管芯切单。根据本发明的一个实施例，用于切割的材料堆叠的具体示例结合图8A-8D描述如下。
参照图8A，用于混合式激光烧蚀和等离子体蚀刻切割的材料堆叠包括掩模层802、器件层804及基板806。掩模层、器件层和基板设置于管芯附膜808上方，管芯附膜808粘附于背衬带810。在一个实施例中，掩模层802是水溶性层，如上结合掩模202所述的水溶性层。器件层804包括无机介电层(如二氧化硅)，其设置于一个或多个金属层(如铜层)及一个或多个低K介电层(如掺杂碳的氧化层)的上方。器件层804还包括布置在集成电路之间的道，道包括与集成电路相同或类似的层。基板806是块状单结晶硅基板。
在实施例中，在粘附于管芯附膜808之前，该块状单结晶硅基板806从背侧薄化。可通过背侧研磨工艺执行薄化。在一个实施例中，该块状单结晶硅基板806薄化到约50-100微米范围内的厚度。重要的是，注意在实施例中，在激光烧蚀和等离子体蚀刻切割工艺之前执行薄化。在实施例中，光致抗蚀剂层802具有约5微米的厚度及器件层804具有约2-3微米范围内的厚度。在实施例中，管芯附膜808(或能够将薄化的或薄晶片或基板接合于背衬带810的任何合适的替代物)具有约20微米的厚度。
参照图8B，利用分裂形状的激光束激光划线工艺812来图案化掩模层802、器件层804及基板806的部分以在基板806中形成沟槽814。参照图8C，使用穿硅深度等离子体蚀刻工艺816将沟槽814向下延伸到管芯附膜808，暴露管芯附膜808的顶部部分及对硅基板806进行切单。在穿硅深度等离子体蚀刻工艺816期间，掩模层802保护器件层804。
参照图8D，切单工艺可以进一步包括图案化管芯附膜808，暴露背衬带810的顶部部分及对管芯附膜808进行切单。在实施例中，通过激光工艺或通过蚀刻工艺来对管芯附膜进行切单。进一步的实施例可包括随后将基板806的经切单的部分(如独立的集成电路)自背衬带810去除。在一个实施例中，经切单的管芯附膜808保持在基板806的经切单的部分的背侧上。其他实施例可包括从器件层804去除掩模层802。在替代实施例中，在基板806比约50微米薄的情况下，分裂形状的激光束激光划线工艺812用于完全对基板806进行切单而无需使用额外的等离子体工艺。
单一工艺工具可经配置以执行混合式线形轮廓激光束烧蚀与等离子体蚀刻切单工艺中的诸多操作或全部操作。例如，图9绘示根据本发明的实施例的用于对晶片或基板的激光与等离子体切割的工具布局的框图。
参照图9，工艺工具900包括具有多个装载闸904与其耦合的工厂接口902(FI)。丛集工具906耦接工厂接口902。丛集工具906包括一个或多个等离子体蚀刻腔室，如等离子体蚀刻腔室908。激光划线设备910还耦接工厂接口902。在一个实施例中，工艺工具900的整体占用空间可以是约3500毫米(3.5米)×约3800毫米(3.8米)，如图9所示。
在实施例中，激光划线设备910容纳激光组件，其经配置以提供分裂激光束。在一个此类实施例中，激光器件经配置成提供分裂形状的激光束。在特定的此种实施例中，激光束是基于飞秒的激光束。
在实施例中，激光组件经配置成将分裂形状的激光束提供为对称分裂激光束。在实施例中，激光组件经配置成将分裂形状的激光束提供为不对称分裂激光束。在实施例中，激光组件经配置以将分裂形状的激光束提供为线形平顶光束轮廓。
在实施例中，激光适合于执行混合式激光与蚀刻切单工艺的激光烧蚀部分，如上述的激光烧蚀工艺。在一个实施例中，可移动台还包含于激光划线设备910中，可移动台经配置用于将晶片或基板(或其载体)相对于激光移动。在特定的实施例中，激光还是可移动的。在一个实施例中，激光划线设备910的整体占用空间可以是约2240毫米x约1270毫米，如图9所示。
在实施例中，一个或多个等离子体蚀刻腔室908经配置用于通过图案化掩模中的缝隙对晶片或基板进行蚀刻以切单多个集成电路。在一个此类实施例中，一个或多个等离子体蚀刻腔室908经配置成执行深度硅蚀刻工艺。在具体的实施例中，一个或多个等离子体蚀刻腔室808是可自美国加州桑尼维尔的应用材料公司取得的AppliedSilviaTMEtch系统。该蚀刻腔室可特定针对深度硅蚀刻设计，以用于产生容纳于单结晶硅基板或晶片上或中的经切单的集成电路。在实施例中，高密度等离子体源包含于等离子体蚀刻腔室908中，以利于高硅蚀刻速率。在实施例中，多于一个的蚀刻腔室包含于工艺工具900的群集工具906部分中，以实现切单或切割工艺的高制造产量。
工厂接口902可以是合适的大气端口以在具有激光划线设备910的外部制造设施与群集工具906之间进行对接。工厂接口902可包括机器人，其具有臂或叶片以用于将晶片(或其载体)从存储单元(如前开式晶片传送盒)传送入群集工具906或激光划线设备910或两者中。
群集工具906可包括适合于执行切单方法中的功能的其他腔室。例如，在一个实施例中，包含一沉积腔室912，以替代额外的蚀刻腔室。沉积腔室912可经配置用于在晶片或基板的激光划线之前晶片或基板的器件层上或上方的掩模沉积。在一个此类实施例中，沉积腔室912适合于沉积光致抗蚀剂层。在其他实施例中，包含湿/干站914，以替代额外的蚀刻腔室。湿/干站可适用于在基板或晶片的激光划线和等离子体蚀刻切单工艺之后，清洗残留物与碎片或用于去除掩模。在又一实施例中，包含等离子体蚀刻腔室且等离子体蚀刻腔室经配置用于执行基于等离子体的清洗工艺，以替代额外的深度硅蚀刻腔室。在实施例中，还包含测量站作为工艺工具900的部件。
可提供本发明实施例作为计算机系统或软件，其可包括具有指令存储于其上的机器可读介质，其可用来编程计算机系统(或其他电子装置)以执行根据本发明实施例的工艺。在一个实施例中，计算机系统耦接与图9相关描述的工艺工具900。机器可读介质包括用于以机器(如计算机)可读取的形式存储或发送信息的任何机制。例如，机器可读(如计算机可读)介质包括机器(如计算机)可读存储介质(如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存装置等)、机器(如计算机)可读取传输介质(电、光、声或其他传播信号的形式(如红外线信号、数字信号等))等。
图10绘示计算机系统1000的示例性形式中的机器的图解代表图，可执行计算机系统1000内的指令集，使得该机器执行本文所述的任何一个或多个方法。在替代实施例中，该机器可与局域网络(LAN)、内部网络、外联网或因特网中的其他机器连接(如以网络连接)。该机器可以以服务器或主从网络环境中的客户端机器或作为点对点(或分布式)网络环境中的对等机器(peer machine)的能力操作。该机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂巢形电话、网络设备、服务器、网络路由器、交换器或网桥或者能够执行指定机器执行的特定动作的一组指令(有顺序的或者其他方式)的任何机器。此外，尽管仅绘示了单一机器，但是术语“机器”应当理解为包括独立或共同执行一组(或多组)指令来执行本说明书所述的一个或多个方法的任何机器集合(如计算机)。
示例性计算机系统1000包括系统处理器1002、主存储器1004(如只读存储器(ROM)、闪存、动态随机存取存储器(DRAM，如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器1006(如闪存、静态随机存取存储器(SRAM)、MRAM等)或辅助存储器1018(如数据存储装置)，以上各者经由总线1030彼此通信。
处理器1002代表一或多个通用处理装置，如微处理器、中央处理单元或类似物。更具体言之，处理器1002可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令集(VLIW)微处理器、执行其他指令集的处理器或者执行指令集组合的处理器。处理器1002还可以是一个或多个专用处理装置，如特殊用途集成电路(ASIC)、可程序化逻辑门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理器1002经配置以执行用于执行本说明书所述的操作的工艺逻辑1026。
计算机系统1000可进一步包括网络接口装置1008。计算机系统1000还可包括视频显示单元1010(如液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入设备1012(如键盘)、光标控制装置1014(如鼠标)和信号产生装置1016(如扬声器)。
辅助存储器1018可包括机器可存取存储介质1032(或更具体地来说，计算机可读取存储介质)，执行本说明书该的方法与功能中的任意一个或多个的一个或多个指令集(如软件1022)存储于机器可存取存储介质1032上。在还构成机器可读取存储介质的计算机系统1000、主存储器1004与处理器1002执行软件1022期间，软件1022还可完全或至少部分地驻留在主存储器1004内和(或)处理器1002内。软件1022还可进一步经由网络接口装置1008被发送或接收于网络1020上。
尽管机器可存取存储介质1032所示为单一介质的示范性实施例，但是术语“机器可读存储介质”应视为包括存储一个或多个指令集的单一介质或多个介质(如集中式或分布式数据结构，及(或)相关的快取与服务器)。术语“机器可读存储介质”还应视为包括能够存储或编码用于机器执行的指令集的任何介质，且其使得机器执行该等方法中的任何一个或多个。因此，术语“机器可读存储介质”应理解为包括但不限于固态存储器及光和磁性介质。
根据本发明的一个实施例，机器可存取存储介质具有存储于其上的指令，其使得数据工艺系统执行切割具有多个集成电路的半导体晶片的方法。该方法包括在半导体晶片上方形成掩模，该掩模由覆盖并保护集成电路的一层构成。接着利用分裂形状的激光束激光划线工艺图案化该掩模，以提供具有缝隙的图案化掩模，暴露集成电路之间的半导体晶片的区域。接着通过图案化掩模中的缝隙等离子体蚀刻半导体晶片以将集成电路切单。
因此，已经公开了使用分裂激光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法。

Claims (15)

1.一种切割半导体晶片的方法，所述半导体晶片包含多个集成电路，所述方法包括以下步骤：
在所述半导体晶片上方形成掩模，所述掩模包含覆盖且保护所述集成电路的层；
利用分裂形状的激光束激光划线工艺来图案化所述掩模，以提供具有缝隙的图案化掩模，暴露所述集成电路之间的所述半导体晶片的区域；以及
通过所述图案化掩模中的缝隙对所述半导体晶片进行等离子体蚀刻以将所述集成电路切单。
2.如权利要求1所述的方法，利用所述分裂形状的激光束激光划线工艺进行划线的步骤包括以下步骤：利用对称分裂的激光束进行划线。
3.如权利要求1所述的方法，利用所述分裂形状的激光束激光划线工艺进行划线的步骤包括以下步骤：利用不对称分裂的激光束进行划线。
4.如权利要求1所述的方法，利用所述分裂形状的激光束激光划线工艺进行划线的步骤包括以下步骤：利用线形平顶光束轮廓进行划线。
5.如权利要求1所述的方法，利用所述分裂形状的激光束激光划线工艺进行划线的步骤包括以下步骤：用基于飞秒的激光束进行划线。
6.如权利要求1所述的方法，其中利用所述激光划线工艺来图案化所述掩模的步骤包括以下步骤：在所述集成电路之间的所述半导体晶片的所述区域中形成沟槽，且其中对所述半导体晶片进行等离子体蚀刻的步骤包括以下步骤：延伸所述沟槽以形成相应的沟槽延伸部。
7.如权利要求6所述的方法，其中所述沟槽中的每一个具有宽度，且其中所述相应的沟槽延伸部中的每一个具有所述宽度。
8.如权利要求1所述的方法，进一步包括以下步骤：
在利用所述分裂形状的激光束激光划线工艺来图案化所述掩模的步骤之后且在通过所述缝隙对所述半导体晶片进行等离子体蚀刻的步骤之前，利用等离子体工艺来清洗所述半导体晶片的暴露区域。
9.一种用于切割半导体晶片的系统，所述半导体晶片包含多个集成电路，所述系统包括：
工厂接口；
激光划线设备，所述激光划线设备与所述工厂接口耦接且包含激光组件，所述激光组件经配置成提供分裂形状的激光束；以及
等离子体蚀刻腔室，所述等离子体蚀刻腔室与所述工厂接口耦接。
10.如权利要求9所述的系统，其中所述激光组件经配置成将所述分裂形状的激光束提供为对称分裂的激光束。
11.如权利要求10所述的系统，其中所述激光束是基于飞秒的激光束。
12.如权利要求9所述的系统，其中所述激光组件经配置成将所述分裂形状的激光束提供为不对称分裂的激光束。
13.如权利要求12所述的系统，其中所述激光束是基于飞秒的激光束。
14.如权利要求9所述的系统，其中所述激光组件经配置成将所述分裂形状的激光束通提供为线形平顶光束轮廓。
15.如权利要求9所述的系统，其中所述等离子体蚀刻腔室经配置用于执行深度硅蚀刻工艺，所述系统进一步包括：
第二等离子体蚀刻腔室，所述第二等离子体蚀刻腔室与所述工厂接口耦接，所述第二等离子体蚀刻腔室经配置用于执行基于等离子体的清洗工艺。
CN201780014005.1A 2016-03-03 2017-01-27 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法 Active CN108701651B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/060,224 US9972575B2 (en) 2016-03-03 2016-03-03 Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US15/060,224 2016-03-03
PCT/US2017/015479 WO2017151254A2 (en) 2016-03-03 2017-01-27 Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process

Publications (2)

Publication Number Publication Date
CN108701651A true CN108701651A (zh) 2018-10-23
CN108701651B CN108701651B (zh) 2023-08-01

Family

ID=58261525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014005.1A Active CN108701651B (zh) 2016-03-03 2017-01-27 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法

Country Status (8)

Country Link
US (2) US9972575B2 (zh)
EP (1) EP3214012A1 (zh)
JP (2) JP2019512875A (zh)
KR (1) KR20180114220A (zh)
CN (1) CN108701651B (zh)
SG (1) SG11201806838YA (zh)
TW (2) TWI775464B (zh)
WO (1) WO2017151254A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410924B2 (en) * 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
CN108388735B (zh) * 2018-02-28 2022-04-22 深圳市恒凯微电子科技有限公司 一种设计具有多孔介质层的集成电路的方法
AU2018203169B1 (en) * 2018-05-07 2018-11-08 B.Box For Kids Developments Pty Ltd Drinking vessel and ventilation members
US10720334B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
KR20200034503A (ko) 2018-09-21 2020-03-31 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
US11011424B2 (en) * 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
JP7300953B2 (ja) * 2019-09-27 2023-06-30 株式会社ディスコ ウエーハの加工方法
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
JP2021136248A (ja) * 2020-02-21 2021-09-13 株式会社ディスコ デバイスウェーハの加工方法
DE102022204685B3 (de) * 2022-05-13 2023-10-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Optik zur Erzeugung eines linearen Fokus, Vorrichtung und Verfahren zur Bearbeitung eines Werkstücks

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533145A (ja) * 1991-02-18 1993-02-09 Semiconductor Energy Lab Co Ltd 基板処理装置
US5922224A (en) * 1996-02-09 1999-07-13 U.S. Philips Corporation Laser separation of semiconductor elements formed in a wafer of semiconductor material
CN1431684A (zh) * 2001-11-30 2003-07-23 株式会社东芝 使用解理的晶片分割方法
US20120002284A1 (en) * 2010-06-30 2012-01-05 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical beam splitter for use in an optoelectronic module, and a method for performing optical beam splitting in an optoelectronic module
CN103563054A (zh) * 2011-06-15 2014-02-05 应用材料公司 通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩
CN103703545A (zh) * 2011-06-15 2014-04-02 应用材料公司 使用基板载具的混合激光与等离子体蚀刻晶圆切割
CN103718287A (zh) * 2011-07-11 2014-04-09 应用材料公司 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US20150214109A1 (en) * 2014-01-29 2015-07-30 Wei-Sheng Lei Wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US20150270173A1 (en) * 2014-03-21 2015-09-24 Semiconductor Components Industries, Llc Electronic die singulation method
CN104979187A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的分割方法
US20170158493A1 (en) * 2014-01-31 2017-06-08 Infineon Technologies Ag Method for Simultaneous Structuring and Chip Singulation

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4171060A (en) * 1978-12-11 1979-10-16 Spil-Les Covered drinking cup
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6028722A (en) * 1996-03-08 2000-02-22 Sdl, Inc. Optical beam reconfiguring device and optical handling system for device utilization
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6211488B1 (en) * 1998-12-01 2001-04-03 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a laser initiated scribe
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
NL1027881C1 (nl) * 2004-05-25 2005-11-30 Swilion B V Afsluitbare drinkbeker.
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7891821B2 (en) * 2007-12-17 2011-02-22 Coherent, Inc. Laser beam transformer and projector having stacked plates
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
KR20090130701A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
WO2011066367A1 (en) * 2009-11-30 2011-06-03 Esi-Pyrophotonics Lasers, Inc. Method and apparatus for scribing a line in a thin film using a series of laser pulses
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9908687B2 (en) * 2011-11-15 2018-03-06 Ignite Usa, Llc Travel beverage container
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US9464778B2 (en) * 2014-01-21 2016-10-11 Cree, Inc. Lighting device utilizing a double fresnel lens

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533145A (ja) * 1991-02-18 1993-02-09 Semiconductor Energy Lab Co Ltd 基板処理装置
US5922224A (en) * 1996-02-09 1999-07-13 U.S. Philips Corporation Laser separation of semiconductor elements formed in a wafer of semiconductor material
CN1431684A (zh) * 2001-11-30 2003-07-23 株式会社东芝 使用解理的晶片分割方法
US20120002284A1 (en) * 2010-06-30 2012-01-05 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical beam splitter for use in an optoelectronic module, and a method for performing optical beam splitting in an optoelectronic module
CN103563054A (zh) * 2011-06-15 2014-02-05 应用材料公司 通过激光与等离子体蚀刻的基板切割所用的水溶性遮罩
CN103703545A (zh) * 2011-06-15 2014-04-02 应用材料公司 使用基板载具的混合激光与等离子体蚀刻晶圆切割
CN103718287A (zh) * 2011-07-11 2014-04-09 应用材料公司 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US20150214109A1 (en) * 2014-01-29 2015-07-30 Wei-Sheng Lei Wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US20170158493A1 (en) * 2014-01-31 2017-06-08 Infineon Technologies Ag Method for Simultaneous Structuring and Chip Singulation
US20150270173A1 (en) * 2014-03-21 2015-09-24 Semiconductor Components Industries, Llc Electronic die singulation method
CN104979187A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的分割方法

Also Published As

Publication number Publication date
KR20180114220A (ko) 2018-10-17
US11217536B2 (en) 2022-01-04
WO2017151254A2 (en) 2017-09-08
EP3214012A1 (en) 2017-09-06
TW201740460A (zh) 2017-11-16
JP2022191302A (ja) 2022-12-27
TWI731935B (zh) 2021-07-01
US20170256500A1 (en) 2017-09-07
CN108701651B (zh) 2023-08-01
US20180226355A1 (en) 2018-08-09
JP2019512875A (ja) 2019-05-16
SG11201806838YA (en) 2018-09-27
WO2017151254A3 (en) 2018-07-26
TW202141626A (zh) 2021-11-01
TWI775464B (zh) 2022-08-21
US9972575B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
CN108701651A (zh) 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
CN108780778B (zh) 使用旋转光束激光刻划工艺及等离子体蚀刻工艺的混合式晶片切割方法
CN107078015B (zh) 用于等离子体切割的接近接触盖环
CN106077965B (zh) 多步骤和非对称塑形的激光束划线
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
US9349648B2 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US10535561B2 (en) Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
TW201517152A (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
US20150287638A1 (en) Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9245803B1 (en) Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
TW202025265A (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
TWI813895B (zh) 使用均勻旋轉光束雷射刻劃處理及電漿蝕刻處理之混合式晶圓切割方法
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
WO2021025920A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
CN114223056A (zh) 利用主动聚焦激光束激光划刻工艺和等离子体蚀刻工艺的混合式晶片切割方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant