TWI731935B - 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法 - Google Patents

使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法 Download PDF

Info

Publication number
TWI731935B
TWI731935B TW106105700A TW106105700A TWI731935B TW I731935 B TWI731935 B TW I731935B TW 106105700 A TW106105700 A TW 106105700A TW 106105700 A TW106105700 A TW 106105700A TW I731935 B TWI731935 B TW I731935B
Authority
TW
Taiwan
Prior art keywords
scribing
split
laser
laser beam
semiconductor wafer
Prior art date
Application number
TW106105700A
Other languages
English (en)
Other versions
TW201740460A (zh
Inventor
朴正來
類維生
貝德 伊頓
詹姆士Ｓ 帕帕努
亞傑 庫默
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201740460A publication Critical patent/TW201740460A/zh
Application granted granted Critical
Publication of TWI731935B publication Critical patent/TWI731935B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D47/00—Closures with filling and discharging, or with discharging, devices
    • B65D47/04—Closures with discharging devices other than pumps
    • B65D47/20—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge
    • B65D47/24—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat
    • B65D47/241—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat the valve being opened or closed by actuating a cap-like element
    • B65D47/244—Closures with discharging devices other than pumps comprising hand-operated members for controlling discharge with poppet valves or lift valves, i.e. valves opening or closing a passageway by a relative motion substantially perpendicular to the plane of the seat the valve being opened or closed by actuating a cap-like element being rotated without axial translation, whilst transmitting axial motion to an internal valve stem or valve seat
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G19/2205—Drinking glasses or vessels
    • A47G19/2266—Means for facilitating drinking, e.g. for infants or invalids
    • A47G19/2272—Means for facilitating drinking, e.g. for infants or invalids from drinking glasses or cups comprising lids or covers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B23K10/003—Scarfing, desurfacing or deburring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D47/00—Closures with filling and discharging, or with discharging, devices
    • B65D47/04—Closures with discharging devices other than pumps
    • B65D47/32—Closures with discharging devices other than pumps with means for venting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Pediatric Medicine (AREA)
  • General Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Closures For Containers (AREA)

Abstract

本案描述切割半導體晶圓的方法，各晶圓具有複數個積體電路。在實例中，切割具有複數個積體電路的半導體晶圓之方法包括：在半導體晶圓上方形成遮罩，該遮罩由覆蓋及保護積體電路的一層構成。接著以分裂雷射光束雷射劃線處理（如分裂形雷射光束雷射劃線處理）圖案化該遮罩，以提供具有縫隙的圖案化遮罩，暴露積體電路之間的半導體晶圓區域。接著電漿蝕刻半導體晶圓透過圖案化遮罩中的縫隙以單片化積體電路。

Description

使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法
本發明的實施例涉及半導體處理領域，且具體言之，涉及切割半導體晶圓的方法，每個晶圓具有複數個在其上的積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料構成的晶圓（亦被稱為基板）上。一般來說，各種材料層（其是半導電、導電或絕緣）用於形成積體電路。使用各種習知的處理摻雜、沉積及蝕刻這些材料以形成積體電路。每個晶圓經處理而形成大量含有積體電路的獨立區域（稱為晶粒）。
接著積體電路形成處理之後，該晶圓經「切割」而彼此分離為獨立晶粒，以用於封裝或用於更大電路內的未封裝形式。用於晶圓切割的兩個主要技術是劃刻和鋸切。 使用劃線，沿著預先形成的劃線橫跨晶圓表面移動金剛石尖端劃線。 這些劃線沿晶粒之間的空間延伸。 這些空間通常被稱為「道（streets）」。 金剛石劃線沿道在晶圓表面形成淺劃痕。 一旦施加壓力，如使用輥，晶圓則沿劃線分離。 晶圓的斷裂按照晶圓基板的晶格結構。 劃線可以用於厚度約10密耳（mil，千分之一英吋）或更小的晶圓。 對於較厚的晶圓，鋸切是目前用於切割的優選方法。
使用鋸切，金剛石尖端鋸以每分鐘高轉速旋轉來接觸晶圓表面並沿道鋸切晶圓。晶圓安裝在支撐構件上（如橫跨膜框拉伸的黏合膜）及鋸反覆施用於垂直和水平的道兩者。 使用劃線或切割的一個問題是晶片和溝槽可能沿著晶粒的切斷（severed）邊緣形成。 另外，裂紋可能形成且從晶粒的邊緣延伸到基板並使積體電路不能作用（inoperative）。 碎裂（chipping）和破裂特別是使用劃線的一個問題，因為正方形或矩形晶粒的只有一個邊可以在晶體結構的＜110＞方向上劃線。 因此，晶粒另一側的裂開（cleaving）產生鋸齒狀的分離線。 由於碎裂和破裂，晶圓上的晶粒之間需要額外的間隔以防止損壞積體電路，例如，碎裂和破裂維持在與實際的積體電路相距的一距離處。 由於間隔要求，不是如許多晶粒可以形成在標準尺寸晶圓上且浪費了可用於電路的晶圓佔用空間（wafer real estate）。 鋸的使用加劇了半導體晶圓上佔用空間的浪費。 鋸的刀刃是約15微米厚。 如此一來，為了確保鋸形成的切口周圍的破裂與其他損壞不損害到積體電路，每個晶粒的電路通常必須分隔三到五百微米。 此外，在切割之後，每個晶粒需要大量的清洗，以去除鋸切處理產生的顆粒和其他污染物。
電漿切割亦被使用，但亦可能有局限性。例如，阻礙電漿切割施行的一個限制可能是成本。用於圖案化阻劑（patterning resist）的標準微影術操作可能使得執行成本過高。可能阻礙電漿切割施行的另一個限制沿道的切割中通常遇到的金屬（如銅）之電漿處理可能有生產問題或產量限制。
本發明的實施例包括用於切割半導體晶圓的方法及設備。
在一個實施例中，切割具有複數個積體電路的半導體晶圓之方法包括：在半導體晶圓上方形成遮罩，該遮罩由覆蓋及保護積體電路的一層構成。接著以分裂形雷射光束雷射劃線處理圖案化該遮罩，以提供具有縫隙的圖案化遮罩，暴露積體電路之間的半導體晶圓區域。接著電漿蝕刻半導體晶圓透過圖案化遮罩中的縫隙以單片化積體電路。
在另一個實施例中，切割包括複數個積體電路的半導體晶圓之方法包含：以分裂形雷射光束雷射劃線處理來雷射劃線半導體晶圓以單片化積體電路。該方法亦包含，在對半導體晶圓雷射劃線之後，施行基於電漿的清洗操作以清洗經單片化的複數個積體電路的側壁。
在另一實施例中，用於切割具有複數個積體電路的半導體晶圓之系統包括生產介面。該系統亦包括雷射劃線設備，該雷射劃線設備與該生產介面耦接且具有雷射組件，該雷射組件經配置而提供分裂形雷射光束。該系統亦包括電漿蝕刻腔室，該電漿蝕刻腔室與該生產介面耦接。
本案描述切割半導體晶圓的方法，各晶圓具有複數個積體電路在其上。在下面的說明中，闡述許多具體細節，如分裂光束雷射劃線的方法和電漿蝕刻的條件及材料狀態，以提供對本發明實施例之全面瞭解。顯然，發明所屬領域中具有通常知識者可在沒有這些具體細節的情況下實施此等實施例。在其他實例中，為了不必要地混淆本發明的實施例，未詳述習知的態樣，如積體電路製造。此外，應理解到，在圖示中所示的各種實施例是說明性表示且不一定按比例繪示。
為了晶粒單片化，可實施混合式晶圓或基板切割處理，其包含初始的雷射劃線及隨後的電漿蝕刻。雷射劃線處理可用於乾淨地移除遮罩層、有機和無機介電層和元件層。一旦晶圓或基板暴露或部分蝕刻，可接著終止雷射蝕刻處理。可接著採用切割處理的電漿蝕刻部分來蝕刻透過該塊（bulk）晶圓或基板，如透過塊單晶矽，以產出晶粒或晶片單片化或切割。更具體來說，一或多個實施例係針對施行用於如切割應用的分裂形雷射光束雷射劃線處理。
為了提供脈絡，分裂光束劃線的優點可包含改進的或更有效地使用雷射脈衝能量。例如，在雷射劃線中，高脈衝能量趨向於每脈衝剝蝕相對大尺寸的材料。然而，所劃線的溝槽遠較低能量脈衝所劃線的溝槽來得不乾淨。如此導致更為困難的電漿蝕刻處理，其中，為了所需的蝕刻品質，在電漿蝕刻之前，需要對所劃線的溝槽之電漿預清洗作更多的努力。此影響對電漿切割產量是負面的。在某些情況下，電漿清洗甚至可能無法對於蝕刻作劃線溝槽。高能量剝蝕（ablation）亦可能導致比所預期的剝蝕作太深的剝蝕。然而，若避免高能量剝蝕，則雷射源不會使用到其最完全的能力，而這是相當昂貴的。此外，較低的脈衝能量（但夠高以消除劃線產生的分層及其他缺陷）有較低的產量劃線。然而，由於可以施行此脈衝能量以更平和地剝蝕材料，所以溝槽可被電漿處理以更靈活（facile）的方式清洗。根據本案所述的實施例，使用分裂光束處理，良好平衡了切割的整體產量和品質。
為了提供額外的脈絡，在包含初始的雷射劃線及隨後塗覆晶圓的電漿蝕刻之混合式晶圓或基板切割處理中，可施用飛秒（femtosecond）雷射以移除道上的遮罩和元件層直到矽基板暴露。電漿刻蝕接著分離晶粒來實現晶粒單片化。高斯光束剖面通常用於劃線處理。然而，高斯光束剖面顯示出在以下兩種不同的情況下有其限制：（1）當需要寬切口時； （2）當對於典型的窄切口寬度，要求光滑側壁結合有高劃線產量時。
根據本發明的一或多個實施例，實施空間上分裂光束的雷射強度控制以用於改善混合式雷射切割中的雷射劃線處理。在額外的實施例中，實施空間上成形光束的分裂雷射光束控制以用於改善混合式雷射切割處理方案中的雷射劃線處理。
如此一來，在本發明的一個態樣中，可使用分裂光束雷射劃線處理結合電漿刻蝕處理來將半導體晶圓切割成單片化的積體電路。圖1是表示根據本發明的一個實施例之切割包括複數個積體電路的半導體晶圓之方法中的操作的流程圖100。圖2A-2C繪示根據本發明的一個實施例在執行切割半導體晶圓的方法期間，對應於流程圖100的操作，包括複數個積體電路的半導體晶圓的截面圖。
參照流程圖100的操作102和對應的圖2A，遮罩202在半導體晶圓或基板204上方形成。遮罩202由半導體晶圓204的表面上形成之覆蓋和保護積體電路206的一層構成。遮罩202亦覆蓋積體電路206各者之間形成的介入道（intervening streets）207。
根據本發明的一個實施例，形成遮罩202的步驟包括形成一層，例如但不限於，光阻層或I-線圖案化層（I-line patterning layer）。例如，聚合物層（如光阻層）可由另外適合於光刻處理中使用的材料構成。在一個實施例中，光阻層由正性光阻材料構成，例如但不限於，248奈米（nm）阻劑、193nm阻劑、157nm阻劑、極紫外光（ EUV）阻劑或具有重氮萘醌光敏化劑的酚醛樹脂基質。在另一個實施例中，光阻層由負性光阻材料，例如但不限於，聚順異戊二烯（poly-cis-isoprene）和聚乙烯基桂皮酸酯（poly-vinyl-cinnamate）。
在另一個實施例中，形成遮罩202的步驟包含形成一層沉積於電漿沉積處理中。例如，在一個此類實施例中，遮罩202由電漿沉積的鐵弗龍（Teflon）或鐵弗龍類（聚合CF2 ）層構成。在一個具體的實施例中，聚合CF2 層沉積在包含C4 F8 氣體的電漿沉積處理中。
在另一個實施例中，形成遮罩202的步驟包含形成一水溶性遮罩層。在一個實施例中，水溶性遮罩層容易在水性介質中溶解。例如，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液或去離子水中的一或多者中的材料構成。在一個實施例中，一旦暴露於加熱處理中，如約在攝氏50度至攝氏160度的範圍內加熱，水溶性遮罩層維持其水溶解度。例如，在一個實施例中，在暴露於雷射和電漿蝕刻單片化處理中使用的腔室條件後，水溶性遮罩層可溶於水性溶液。在一個實施例中，水溶性遮罩層由例如但不限於聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亞胺或聚環氧乙烷的材料製成。在一個具體的實施例中，水溶性遮罩層在水溶性溶液中具有約每分鐘1-15微米範圍內的的蝕刻速率，且更具體來說，約每分鐘約1.3微米。
在另一個實施例中，形成遮罩202的步驟包含形成UV-可固化遮罩層。在實施例中，遮罩層具有對UV光的易感性，其減少UV-可固化層的黏合性至少約80％。在一個此類實施例中，UV層由聚氯乙烯或基於丙烯酸的材料構成。在一個實施例中，UV可固化層由具有黏合性質的一材料或堆疊材料構成，一旦暴露於UV光，其黏合性質減弱。在一個實施例中，UV可固化黏合膜對約365nm的UV光敏感。在一個此類實施例中，這種敏感性能夠使用LED光來施行固化。
在一個實施例中，半導體晶圓或基板204由適於承受製造處理的材料製成，且半導體處理層可適當地設置於其上。例如，在一個實施例中，半導體晶圓或基板204由基於IV族的材料製成，例如但不限於，結晶矽、鍺或矽/鍺。在一個具體的實施例中，提供半導體晶圓204包括提供單晶矽基板。在一個具體的實施例中，單晶矽基板摻雜有雜質原子。在另一個實施例中，半導體晶圓或基板204由III-V族材料製成，例如，在發光二極體（LED）的製造中使用的III-V族材料基板。
在一個實施例中，半導體晶圓或基板204具有設置於其上或其中作為積體電路206的一部分，一陣列的半導體元件。這種半導體元件的實例包括但不限於製造於矽基板中且裝在介電層中的記憶元件或互補式金屬氧化物半導體（CMOS）電晶體。複數個金屬互連可形成於元件或電晶體上方及介電層周圍，且可用於電耦合元件或電晶體以形成積體電路206。組成道207的材料可與用於形成積體電路206的材料類似或相同。例如，道207可由介電材料、半導體材料和金屬化的層組成。在一個實施例中，一或多個道207包括類似於積體電路206的實際元件之測試元件。
參照流程圖100的操作104和對應的圖2B，以分裂雷射光束雷射劃線處理來圖案化遮罩202，以提供具有縫隙210的圖案化遮罩208，暴露積體電路206之間的半導體晶圓或基板204的區域。在一個此類實施例中，以分裂形雷射光束雷射劃線處理來圖案化遮罩202，以提供具有縫隙210的圖案化遮罩208。如此一來，雷射劃線處理用於移除最初於積體電路206之間形成的道207之材料。根據本發明的一個實施例，以分裂雷射光束雷射劃線處理來圖案化遮罩202的步驟包括：形成溝槽212部分地進入積體電路206之間半導體晶圓204的區域，如圖2B所示。
可以理解，在一個實施例中，分裂雷射光束處理方案可以是對稱的，其中該光束對於每個位置相同的強度處橫跨眾多位置係分裂的。然而，在其他實施例中，光束分裂是不對稱的。此類不對稱佈置可用作透過沿使用的晶圓之一者，作為組合，以最終為晶圓劃線。作為一個實例，圖3繪示根據本發明的實施例用於不對稱光束分裂的三種不同方案。
參照圖3，部分（a）表示不對稱鏡片陣列的第一佈置，其中輸入雷射光束302A穿過鏡片陣列304A並傳遞到元件晶圓306A。在此實施例中，鏡片308A的大小從左往右增加，允許光束310A強度橫跨元件晶圓306A從左往右增加。再次參照圖3，部分（b）表示不對稱鏡片陣列的第二佈置，其中輸入雷射光束302B穿過鏡片陣列304B並傳遞到元件晶圓306B。在此實施例中，鏡片308B的大小從左往右減小，允許光束310B強度從左往右減少。再次參照圖3，部分（c）表示不對稱鏡片陣列的第三佈置，其中輸入雷射光束302C穿過鏡片陣列304C並傳遞到元件晶圓306C。在此實施例中，鏡片308C的大小從左往右變化，允許光束310C強度從左往右變化。
圖4A是表示根據本發明的一個實施例以分裂光束的強度控制來作雷射劃線處理的操作之流程圖400。參照圖4A，在操作402，雷射光束被輸入到飛秒（Fs）雷射振盪器或從飛秒（Fs）雷射振盪器產生。在操作404，光束接著透過分裂光束光學元件，例如及包括鏡片陣列。在操作406，輸出光束使用於晶圓劃線處理中。
圖4B繪示根據本發明的一個實施例用於雷射光束分裂處理的高斯雷射光束剖面410。參照圖4B，雷射光束剖面410可以是飛秒雷射的空間剖面。圖4C繪示根據本發明的一個實施例之光束路徑420中高斯光束的傳播。參照圖4C，所示為第一焦外（off focus）位置422，所示為第二焦外位置424，以及所示為焦點上（on focus）位置426。共同參照圖4A-4C，高斯光束可用於分裂光束處理中。然而，可能使用這種分裂光束處理發出，如圖4C所示。
在另一個態樣中，施行光束成形以用於光束分裂處理。作為一個實例，圖5A是表示根據本發明的一個實施例以線形光束的分裂強度控制來作雷射劃線處理的操作之流程圖500。參照圖5A，在操作502，雷射光束被輸入到飛秒（Fs）雷射振盪器或從飛秒（Fs）雷射振盪器產生。在操作504，光束接著透過光束成形光學元件。在操作506，光束接著透過分裂光束光學元件，例如及包括鏡片陣列。在操作508中，輸出光束使用於晶圓劃線處理中。
圖5B繪示根據本發明的一個實施例用於雷射光束分裂處理的高斯雷射光束剖面510。參照圖5B，雷射光束剖面510可以是飛秒雷射的空間剖面。圖5C繪示根據本發明的一個實施例之線形平頂光束剖面520。參照圖5B和5C，雷射光束剖面510注入於分裂雷射光束光學元件上而透過光束成形光學元件將光束從高斯光束剖面510轉換成線形平頂剖面520。在一個實施例中，光束成形光學元件包括繞射光學元件、一或多個狹縫孔、旋轉三稜鏡等。
在一個實施例中，作為針對光束分裂應用的比較，使用單一光束，劃線處理以10uJ的脈衝能量、1MHz、1000 mm/sec的段速度運行，使用2個透過（passes）。需要大約11分鐘來劃線整個晶圓。 需要大約3分鐘來施行電漿預清洗，以能夠作最終的電漿蝕刻。在一個實施例中，對於光束分裂應用可行的參數包括，在使用一對二分裂光束的情況下，劃線處理以800kHz、每分裂光束6uJ的脈衝能量（領先光束及後面的光束經同軸對準來劃出單一線）及800 mm/sec的段速度運行，使用1個透過。在一個此類實施例中，需要約5分鐘來劃線整個晶圓。需要約1分鐘來施行電漿預清洗。應當理解，由於線性階段運動需要三個操作（在劃線開始前加速到得到所需速度，以所需速度劃線，在劃線之後減速），相較於實際在晶圓上劃線（以1000mm/sec運行）的時間，加速及減速階段需要大量的時間。對於800mm/sec，此類差異在每次傳遞對於劃線時間沒有節省到太多（如更高的劃線速度需要更長的時間用於加速與（或）減速時間；較低的劃線時間需要較少的時間用於加速與（或）減速時間）。
在一個實施例中，基於飛秒的雷射用作用於分裂形雷射光束劃線處理的源。例如，在一個實施例中，具有在可見光譜加上紫外光（UV）和紅外光（IR）範圍（總稱為寬帶光頻譜）中波長的雷射用於提供基於飛秒的雷射脈衝，其具有飛秒量級（10-15 秒）的脈衝寬度。在一個實施例中，剝蝕沒有取決於或基本上沒有取決於波長，且因此適合於複雜的膜，例如遮罩202、道207的膜及可能的話半導體晶圓或基板204的一部分的膜。
圖6繪示根據本發明的實施例使用飛秒範圍、皮秒範圍及奈秒範圍內的雷射脈衝寬度的效果。參照圖6，相較於較長的脈衝寬度（如以通孔600A的奈米處理，顯著損傷602A），藉由使用飛秒範圍內的雷射光束，熱損傷的問題被減輕或消除（如以通孔600C的飛秒處理，最小至無損傷602C）。通孔600C形成期間，消除或減輕損害可能是由於缺乏低能量再耦合（如針對600B / 602B的基於皮秒雷射剝蝕所見）或熱平衡（如針對基於奈秒雷射剝蝕所見），如圖6所示。
雷射參數的選擇，如光束剖面，可能對於發展成功的雷射劃線和切割處理是關鍵的，其最小化碎裂、微裂紋和分層，以達到乾淨的雷射劃線切口。可施行更乾淨的雷射劃線切割、更平順的蝕刻處理以用於最終的晶粒單片化。在半導體元件晶圓中，不同材料類型（如導體、絕緣體、半導體）及厚度的許多功能性層通常設置在其上。此類材料可包括但不限於有機材料（如聚合物）、金屬或無機介電質（如二氧化矽和氮化矽）。
設置在晶圓或基板上的獨立積體電路之間的道可包括和積體電路本身相似或相同的層。例如，圖7繪示根據本發明的實施例可使用於半導體晶圓或基板的道區域中的一堆疊材料之截面圖。
參照圖7，道區域700包括矽基板的頂部部分702、第一二氧化矽層704、第一蝕刻終止層706、第一低K介電層708（如針對二氧化矽具有小於介電常數4.0之一介電常數）、第二蝕刻終止層710、第二低K介電層712、第三蝕刻終止層714、無摻雜矽玻璃（USG）層716、第二二氧化矽層718及光阻層720，以相對厚度表示。銅金屬化722設置在第一蝕刻終止層706和第三蝕刻終止層714之間，且穿過第二蝕刻終止層710。在一個具體的實施例中，第一、第二和第三蝕刻終止層706、710、714由氮化矽構成，而低K介電層708和712由摻雜碳的氧化矽材料構成。
在傳統雷射照射（如基於奈秒照射）下，在光吸收和剝蝕機制方面，道700的材料表現相當不同。例如，介電層（如二氧化矽）對在正常條件下所有能購得的雷射之波長係基本上透明的。與此相反，金屬、有機物（如低K材料）和矽可以輕易耦合光子，特別是在回應於基於奈秒的照射。在一個實施例中，藉由在剝蝕低K材料層與銅層之前剝蝕二氧化矽層，線形剖面雷射光束雷射劃線處理用於圖案化二氧化矽層、低K材料層和銅層。
在分裂形雷射光束是基於飛秒的雷射光束之情況下，在一個實施例中，通常導致各種材料的非線性作用的高峰強度（照度）特徵化適合之基於飛秒的雷射處理。在一個此類實施例中，飛秒雷射源具有約10飛秒至500飛秒範圍內的脈衝寬度，儘管偏好在100飛秒至400飛秒的範圍內。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米範圍內的波長，儘管偏好於540奈米至250奈米的範圍內。在一個實施例中，雷射和相應的光學系統在工作表面提供約3微米至15微米範圍內的一焦點（focal spot），儘管偏好約5微米至10微米或10-15微米之間的範圍內。
在一個實施例中，雷射源具有約200kHz至10MHz範圍內的脈衝重複率，儘管偏好約在500kHz至5MHz的範圍內。在實施例中，雷射源在工作表面傳送約0.5uJ至100uJ範圍內的脈衝能量，儘管偏好約1uJ至5uJ的範圍內。在一個實施例中，雷射劃線處理沿著工件表面以約在500mm/sec至5m/sec範圍內的速度運行，儘管偏好約600mm/sec至2m/sec範圍內。
劃線處理可僅在單個透過運行，或在多個透過運行，但是在一個實施例中，偏好1-2個透過。在一個實施例中，在工件中的劃線深度大約在5微米至50微米的範圍深，偏好約在10微米至20微米的範圍深。在一個實施例中，所產生的雷射光束的切口寬度約在2微米至15微米的範圍內，儘管矽晶圓劃線/切割偏好約在6微米至10微米的範圍內，其在元件/矽界面處量測。
可以以好處與優點來選擇雷射參數，例如提供足夠高的雷射強度來實現無機介電質（如二氧化矽）的離子化，及最小化在直接剝蝕無機介電質之前下層損傷所引起的分層和碎裂。再者，參數可經選擇而為針對工業應用之有意義的處理產量提供精確控制的剝蝕寬度（如切口寬度）和深度。  在一個實施例中，線形剖面雷射光束雷射劃線處理適合於提供這些優點。
應當理解，在雷射劃線用於圖案化遮罩及完全劃線透過晶圓或基板以單片化晶粒之情況中的上述雷射劃線之後，可停止切割或單片化處理。因此，在這種情況下，不需要進一步的單片化處理。然而，在沒有針對整體單片化實行單獨雷射劃線的情況下，可考慮以下實施例。
現在參考流程圖100的可選操作106，施行中間後遮罩開口清洗操作（intermediate post mask-opening cleaning operation）。在一個實施例中，中間後遮罩開口清洗操作是基於電漿的清洗處理。在第一實例中，如下面所描述的，基於電漿的清洗處理對於縫隙210所暴露的基板204區域是反應性的。在反應性基於電漿的清洗處理之情況下，因為反應性基於電漿的清洗處理對於基板204是至少一定程度的蝕刻劑，所以清洗處理本身可在基板204中形成或延伸溝槽212。在第二、不同的實例中，亦如下面所描述的，基於電漿的清洗處理對於縫隙210所暴露的基板204區域是不反應的。
根據第一實施例，基於電漿的清洗處理對於基板204所暴露的區域是反應性的，其中所暴露區域在清洗處理期間經部分蝕刻。在一個此類實施例中，Ar或其他非反應性氣體（或混合）結合SF6 用於針對清洗所劃線開口之高度偏壓（highly-biased）的電漿處理。施行高度偏壓功率下使用混合氣體Ar+SF6 的電漿處理以用於撞擊遮罩開口的區域以實現清洗遮罩開口的區域。在反應性突破處理中，來自Ar與SF6 的物理撞擊以及SF6 與F離子引起的化學蝕刻有助於清洗遮罩開口的區域。此方法可適合用於光阻劑或電漿沉積的鐵弗龍遮罩202，其中突破處理使得有相當均勻的遮罩厚度降低及平和的Si蝕刻。然而，這種突破蝕刻處理可能不是最適合於水溶性的遮罩材料。
根據第二個實施例，基於電漿的清洗處理對於基板204所暴露的區域是不反應的，其中所暴露區域在清洗處理期間沒有被蝕刻或只有十分輕微的蝕刻。在一個此類實施例中，僅使用非反應性氣體電漿清洗。例如，Ar或其他非反應性氣體（或混合）用於施行針對遮罩縮合（condensation）與清洗所劃線開口之高度偏壓的電漿處理。該方法可適用於水溶性的遮罩或用於較薄的電漿沉積鐵弗龍202。在另一個此類實施例中，使用分開的遮罩縮合和劃線溝槽清洗操作，例如，首先施行針對遮罩縮合的Ar或非反應性氣體（或混合）的高度偏壓電漿處理，及接著施行雷射劃線溝槽的Ar+SF6 電漿清洗。此實施例可以適用於因遮罩材料太厚而對溝槽清洗不足的Ar清洗之情況。清洗效率對於較薄的遮罩是改善的，但遮罩蝕刻速率低得多，其中在隨後的深矽蝕刻處理中幾乎沒有消耗。在又一個此類實施例中，施行三個操作的清洗：（a）用於遮罩縮合之Ar或非反應性氣體（或混合）的高度偏壓電漿處理，（b）雷射劃線的溝槽之Ar+SF6 的高度偏壓電漿清洗，及（c）用於遮罩縮合之Ar或非反應性氣體（或混合）的高度偏壓電漿處理。根據本發明的另一個實施例，電漿清洗操作包含首先使用反應性電漿清洗處理，如上所述在操作106的第一態樣中。反應性電漿清洗處理之後接著如所述與操作106的第二態樣相關聯之非反應性電漿清洗處理。
參照流程圖100的操作108和對應的圖2C，蝕刻半導體晶圓204透過圖案化遮罩208的縫隙210以單片化積體電路206。根據本發明的一個實施例，蝕刻半導體晶圓204的步驟包括最終完全蝕刻穿過半導體晶圓204，如圖2C所示，藉由蝕刻以分裂形雷射光束雷射劃線處理初始形成的溝槽212。
在一個實施例中，以雷射劃線處理來圖案化遮罩之步驟包含以下步驟：在積體電路之間的半導體晶圓的區域中形成溝槽，及電漿蝕刻半導體晶圓之步驟包含以下步驟：延伸溝槽以形成相應的溝槽延伸部。在一個此類實施例中，每個溝槽具有一寬度，且每個相應的溝槽延伸部具有該寬度。
根據本發明的一個實施例，自雷射劃線所得到的遮罩開口之粗糙度（roughness）可能影響從隨後電漿蝕刻溝槽的形成所得之晶粒側壁的品質。光刻開口的遮罩往往具有平滑（smooth）剖面，使得相應電漿蝕刻溝槽的側壁平滑。相較之下，若選擇不當的雷射處理參數的話（如點重疊，使得電漿蝕刻溝槽水平地有粗糙側壁），傳統的雷射開口的遮罩可能沿著劃線方向具有非常粗糙的剖面。儘管表面粗糙度可以藉由額外的電漿處理而平滑化，但為了補救這些問題會打擊到成本和產量。因此，本案所述的實施例可有利於從單片化處理的雷射劃線部分來提供更平滑的劃線處理。
在一個實施例中，蝕刻半導體晶圓204的步驟包括：使用電漿蝕刻處理。在一個實施例中，使用穿矽通孔（through-silicon via）類型的蝕刻處理。例如，在一個特定的實施例中，半導體晶圓204材料的蝕刻速率大於每分鐘25微米。可使用超高密度電漿源於晶粒單片化處理的電漿蝕刻部分。適合施行此類電漿蝕刻處理的處理腔室的一個實例是可自美國加州桑尼維爾的應用材料公司取得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統結合電容性及電感性RF耦合，相較於僅有電容性耦合，甚至相較於磁性強化所提供的改善，Applied Centura® SilviaTM Etch系統給予離子密度及離子能量遠更為獨立的控制。這種組合能夠將離子密度與離子能量有效去耦（decoupling），以便即使在很低的壓力下，達到較高的密度電漿而沒有高度、潛在的損壞、DC偏壓位準。如此產生了一非常寬的處理窗（process window）。然而，可使用能夠蝕刻矽的任何電漿蝕刻腔室。在一個示例性實施例中，深層矽蝕刻用於以比傳統矽蝕刻速率大大約40%的蝕刻速率來蝕刻單結晶矽基板或晶圓204，同時維持基本上精確的剖面控制及實質無扇形（scallop-free）側壁。在一個具體的實施例中，使用穿矽通孔類型的蝕刻處理。該蝕刻處理是基於反應性氣體所產生的電漿，其通常是基於氟的氣體，如SF6 、C4 F8 、CHF3 、XeF2 ，或能夠以較快蝕刻速率蝕刻矽的任何其他反應氣體。在一個實施例中，在單片化處理之後，去除遮罩層208，如圖2C所示。在另一個實施例中，結合圖2C所述的電漿蝕刻操作採用傳統的波希型（Bosch-type）沉積/蝕刻/沉積處理來蝕刻穿過基板204。一般來說，波希型處理由三個子操作組成：沉積、定向撞擊蝕刻及運行多個迭代（循環）直到蝕刻穿過矽之同向性化學蝕刻。
因此，再次參照流程圖100和圖2A-2C，可藉由使用分裂形雷射光束雷射劃線處理作初始剝蝕以剝蝕穿過遮罩層、穿過晶圓道（包括金屬化）及部分進入矽基板來施行晶圓切割。可接著藉由後續的穿矽深層電漿蝕刻來完成晶粒單片化。根據本發明的一個實施例，用於切割的材料堆疊之具體實例結合圖8A-8D描述如下。
參照圖8A，用於混合式雷射剝蝕和電漿蝕刻切割的一堆疊材料包括遮罩層802、元件層804及基板806。遮罩層、元件層和基板設置於晶粒附膜808上方，晶粒附膜808黏附於背襯帶810。在一個實施例中，遮罩層802是水溶性層，如上結合遮罩202所述之水溶性層。元件層804包括無機介電層（如二氧化矽），其設置於一或多個金屬層（如銅層）及一或多個低K介電層（如摻雜碳的氧化層）的上方。元件層804亦包括佈置在積體電路之間的道，該等道包括與積體電路相同或類似的層。基板806是一塊單結晶矽基板。
在一個實施例中，在黏附於晶粒附膜808之前，該塊單結晶矽基板806從背側薄化。可藉由背側研磨處理施行薄化。在一個實施例中，該塊單結晶矽基板806薄化到約50-100微米範圍內的厚度。重要的是，注意到在一個實施例中，在雷射剝蝕和電漿蝕刻切割處理之前施行薄化。在一個實施例中，光阻層802具有約5微米的厚度及元件層804具有約2-3微米範圍內的厚度。在一個實施例中，晶粒附膜808（或能夠將薄化的或薄晶圓或基板接合於背襯帶810之任何合適的替代物）具有約20微米的厚度。
參照圖8B，以分裂形雷射光束雷射劃線處理812來圖案化遮罩層802、元件層804及基板806的部分以在基板806中形成溝槽814。參照圖8C，使用穿矽深層電漿蝕刻處理816將溝槽814向下延伸到晶粒附膜808，暴露晶粒附膜808的頂部部分及單片化矽基板806。在穿矽深層電漿蝕刻處理816期間，遮罩層802保護元件層804。
參照圖8D，單片化處理可以進一步包括圖案化晶粒附膜808，暴露背襯帶810的頂部部分及單片化晶粒附膜808。在一個實施例中，藉由雷射處理或藉由蝕刻處理來單片化晶粒附膜。進一步的實施例可包括接續將晶圓806經單片化的部分（如獨立的積體電路）自背襯帶810去除。在一個實施例中，經單片化的晶粒附膜808保持在基板806經單片化的部分之背側。其他實施例可包括從元件層804去除遮罩層802。在一個替代實施例中，在基板806比約50微米薄的情況下，分裂形雷射光束雷射劃線處理812用於完全單片化基板806而無需使用額外的電漿處理。
單一處理工具可經配置以施行混合式線形剖面雷射光束剝蝕與電漿蝕刻單片化處理中的諸多操作或全部操作。例如，圖9繪示根據本發明的實施例用於雷射及電漿切割晶圓或基板的工具配置的方塊圖。
參照圖9，處理工具900包括具有複數個裝載閘904與其耦合之生產介面902（FI）。叢集工具906耦接生產介面902。叢集工具906包括一或多個電漿蝕刻腔室，如電漿蝕刻腔室908。雷射劃線設備910亦耦接生產介面902。在一個實施例中，處理工具900的整體佔用空間可以是約3500毫米（3.5公尺）×約3800毫米（3.8公尺），如圖9所示。
在一個實施例中，雷射劃線設備910容納雷射組件，其經配置以提供分裂雷射光束。在一個此類實施例中，雷射組件經配置以提供分裂形雷射光束。在一個特定的此種實施例中，雷射光束是基於飛秒的雷射光束。
在一個實施例中，雷射組件經配置以提供分裂形雷射光束作為對稱分裂雷射光束。在一個實施例中，雷射組件經配置以提供分裂形雷射光束作為不對稱分裂雷射光束。在一個實施例中，雷射組件經配置以提供分裂形雷射光束作為線形平頂光束剖面。
在一個實施例中，雷射適合於施行混合式雷射與蝕刻單片化處理的雷射剝蝕部分，如上述的雷射剝蝕處理。在一個實施例中，可移動台亦包含於雷射劃線設備910中，可移動台經配置用於將晶圓或基板（或其載體）相對於雷射移動。在特定的實施例中，雷射亦是可移動的。在一個實施例中，雷射劃線設備910的整體佔用空間可以是約2240毫米x約1270毫米，如圖9所示。
在一個實施例中，一或多個電漿蝕刻腔室908經配置用於蝕刻晶圓或基板透過圖案化遮罩中的縫隙以單片化複數個積體電路。在一個此類實施例中，一或多個電漿蝕刻腔室908經配置而施行深層矽蝕刻處理。在一個具體的實施例中，一或多個電漿蝕刻腔室808是可自美國加州桑尼維爾的應用材料公司取得的Applied Centura® SilviaTM Etch系統。該蝕刻腔室可特定針對深層矽蝕刻設計，以用於產生容納於單結晶矽基板或晶圓上或中的單片化積體電路。在一個實施例中，高密度電漿源包含於電漿蝕刻腔室908中，以利於高矽蝕刻速率。在實施例中，多於一個的蝕刻腔室包含於處理工具900的叢集工具906部分中，而能夠有單片化或切割處理的高製造產量。
生產介面902可以是合適的大氣端口以對接於具有雷射劃線設備910的外部製造設施與叢集工具906之間。生產介面902可包括機器人，其具有臂或葉片以用於將晶圓（或其載體）從儲存單元（如前開式晶圓傳送盒）傳送入叢集工具906或雷射劃線設備910或兩者中。
叢集工具906可包括適合於施行單片化方法中的功能之其他腔室。例如，在一個實施例中，包含一沉積腔室912，以替代一額外的蝕刻腔室。沉積腔室912可經配置用於在晶圓或基板的雷射劃線之前晶圓或基板的元件層上或上方的遮罩沉積。在一個此類實施例中，沉積腔室912適合於沉積光阻層。在一個其他實施例中，包含一濕/乾站914，以替代一額外的蝕刻腔室。濕/乾站可適用於接續於基板或晶圓的雷射劃線和電漿蝕刻單片化處理之後，清洗殘留物與碎片或用於去除遮罩。在又一實施例中，包含一電漿蝕刻腔室且電漿蝕刻腔室經配置用於執行基於電漿的清洗處理，以替代一額外的深層矽蝕刻腔室。在一實施例中，量測站亦包含作為處理工具900的部件。
可提供本發明實施例作為一電腦系統或軟體，其可包括具有指令儲存於其上的機器可讀取媒體，其可用來編程電腦系統（或其他電子裝置）以施行根據本發明實施例的處理。在一個實施例中，電腦系統耦接與圖9相關描述的處理工具900。機器可讀取媒體包括用於以機械（如電腦）可讀取的形式儲存或發送資訊的任何機構（mechanism）。例如，機器可讀取（如電腦可讀取）媒體包括機器（如電腦）可讀取儲存媒體（如唯讀記憶體（「ROM」）、隨機存取記憶體（「RAM」）、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置等）、機器（如電腦）可讀取傳輸媒體（電、光、聲或其他傳播訊號的形式（如紅外線訊號、數位訊號等））等。
圖10繪示電腦系統1000的示例性形式中的機器之圖解代表圖，可執行電腦系統1000內的指令集，使得該機器施行本案所述的任何一或多個方法。在替代實施例中，該機器可與局域網路（LAN）、內聯網、外聯網或網際網路中的其他機器連接（如以網路連接）。該機器可以以伺服器或主從網路環境中的客戶端機器或作為點對點（或分散式）網路環境中的同級機器（peer machine）之能力操作。該機器可以是個人電腦（PC）、平板PC、機上盒（STB）、個人數位助理（PDA）、蜂巢形電話、網路設備、伺服器、網路路由器、交換器或橋接器或者能夠執行指定機器執行的特定動作之一組指令（有順序的或者其他方式）的任何機器。此外，儘管僅繪示了單一機器，但是術語「機器（machine）」應當理解為包括獨立或共同執行一組（或多組）指令來施行本說明書所述的一或多個方法之任何機器集合（如電腦）。
示例性電腦系統1000包括系統處理器1002、主記憶體1004（如唯讀記憶體（ROM）、快閃記憶體、動態隨機存取記憶體（DRAM，如同步DRAM（SDRAM）或Rambus DRAM（RDRAM）等）、靜態記憶體1006（如快閃記憶體、靜態隨機存取記憶體（SRAM）、MRAM等）或輔助記憶體1018（如資料儲存裝置），以上各者經由匯流排1030彼此通信。
處理器1002代表一或複數個通用處理裝置，如微處理器、中央處理單元或類似物。更具體言之，處理器1002可以是複雜指令集計算（CISC）微處理器、精簡指令集計算（RISC）微處理器、超長指令集（VLIW）微處理器、執行其他指令集的處理器或者執行指令集組合的處理器。處理器1002亦可以是一或多個專用處理裝置，如特殊用途積體電路（ASIC）、可程式化邏輯閘陣列（FPGA）、數位訊號處理器（DSP）、網路處理器或類似物。處理器1002經配置以執行用於施行本說明書所述之操作之處理邏輯1026。
電腦系統1000可進一步包括網路介面裝置1008。電腦系統1000亦可包括視訊顯示單元1010（如液晶顯示器（LCD）、發光二極體顯示器（LED）或陰極射線管（CRT））、文數字輸入裝置1012（如鍵盤）、光標控制裝置1014（如滑鼠）和訊號產生裝置1016（如揚聲器）。
輔助記憶體1018可包括機器可存取儲存媒體1032（或更具體地來說，電腦可讀取儲存媒體），施行本說明書該之方法與功能中的任意一或多個之一或多個指令集（如軟體1022）儲存於機器可存取儲存媒體1032上。在亦構成機器可讀取儲存媒體的電腦系統1000、主記憶體1004與處理器1002執行軟體1022期間，軟體1022亦可完全或至少部分地駐留在主記憶體1004內和（或）處理器1002內。軟體1022亦可進一步經由網路介面裝置1008被發送或接收於網路1020上。
儘管機器可存取儲存媒體1032所示為單一媒體的示範性實施例，但是術語「機器可讀取儲存媒體」應視為包括儲存一或多個指令集的單一媒體或多個媒體（如集中式或分散式資料結構，及（或）相關的快取與伺服器）。術語「機器可讀取儲存媒體」亦應視為包括能夠儲存或編碼用於機器執行的指令集之任何媒體，且其使得機器施行該等方法中的任何一或多個。因此，術語「機器可讀取儲存媒體」應理解為包括但不限於固態記憶體及光和磁性媒體。
根據本發明的一個實施例，機器可存取儲存媒體具有儲存於其上的指令，其使得資料處理系統施行切割具有複數個積體電路的半導體晶圓的方法。該方法包括在半導體晶圓上方形成遮罩，該遮罩由覆蓋及保護積體電路的一層構成。接著以分裂形雷射光束雷射劃線處理圖案化該遮罩，以提供具有縫隙的圖案化遮罩，暴露積體電路之間的半導體晶圓區域。接著電漿蝕刻半導體晶圓透過圖案化遮罩中的縫隙以單片化積體電路。
因此，已經揭露了使用分裂雷射光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法。
100‧‧‧流程圖102‧‧‧操作104‧‧‧操作106‧‧‧操作108‧‧‧操作202‧‧‧遮罩204‧‧‧基板206‧‧‧積體電路207‧‧‧道208‧‧‧圖案化遮罩210‧‧‧縫隙212‧‧‧溝槽302A、302B、302C‧‧‧輸入雷射光束304A、304B、304C‧‧‧鏡片陣列306A、306B、306C‧‧‧元件晶圓308A、308B、308C‧‧‧鏡片310A、310B、310C‧‧‧光束400‧‧‧流程圖402‧‧‧操作404‧‧‧操作406‧‧‧操作410‧‧‧雷射光束剖面420‧‧‧光束路徑422‧‧‧第一焦外位置424‧‧‧第二焦外位置426‧‧‧焦點上位置500‧‧‧流程圖502‧‧‧操作504‧‧‧操作506‧‧‧操作508‧‧‧操作510‧‧‧雷射光束剖面520‧‧‧線形平頂剖面600A、600B、600C‧‧‧通孔602A、602B、602C‧‧‧損傷700‧‧‧道702‧‧‧頂部部分704‧‧‧第一二氧化矽層706‧‧‧第一蝕刻終止層708‧‧‧第一低K介電層710‧‧‧第二蝕刻終止層712‧‧‧第二低K介電層714‧‧‧第三蝕刻終止層716‧‧‧無摻雜矽玻璃（USG）層718‧‧‧第二二氧化矽層720‧‧‧光阻層722‧‧‧銅金屬化802‧‧‧遮罩層804‧‧‧元件層806‧‧‧基板808‧‧‧晶粒附膜810‧‧‧背襯帶812‧‧‧分裂形雷射光束雷射劃線處理814‧‧‧溝槽816‧‧‧穿矽深層電漿蝕刻處理900‧‧‧處理工具902‧‧‧生產介面904‧‧‧裝載閘906‧‧‧叢集工具908‧‧‧電漿蝕刻腔室910‧‧‧雷射劃線設備912‧‧‧沉積腔室914‧‧‧濕/乾站1002‧‧‧系統處理器1004‧‧‧主記憶體1006‧‧‧靜態記憶體1008‧‧‧網路介面裝置1010‧‧‧視訊顯示器1012‧‧‧文數字輸入裝置1014‧‧‧光標控制裝置1016‧‧‧訊號產生裝置1018‧‧‧資料儲存裝置1020‧‧‧網路1022‧‧‧軟體1026‧‧‧處理邏輯1030‧‧‧匯流排1032‧‧‧機器可存取儲存媒體
圖1是表示根據本發明的一個實施例切割包括複數個積體電路的半導體晶圓之方法中的操作的流程圖。
圖2A繪示在執行根據本發明的一個實施例之切割半導體晶圓的方法期間，對應於圖1流程圖的操作102，包括複數個積體電路的半導體晶圓的截面圖。
圖2B繪示在執行根據本發明的一個實施例之切割半導體晶圓的方法期間，對應於圖1流程圖的操作104，包括複數個積體電路的半導體晶圓的截面圖。
圖2C繪示在執行根據本發明的一個實施例之切割半導體晶圓的方法期間，對應於圖1流程圖的操作108，包括複數個積體電路的半導體晶圓的截面圖。
圖3繪示根據本發明的實施例用於不對稱光束分裂的三種不同方案。
圖4A是表示根據本發明的一個實施例以分裂光束的強度控制來作雷射劃線處理的操作之流程圖。
圖4B繪示根據本發明的一個實施例用於雷射光束分裂處理的高斯雷射光束剖面410。
圖4C繪示根據本發明的一個實施例光束路徑420中高斯光束的傳播。
圖5A是表示根據本發明的一個實施例以線形光束的分裂強度控制來作雷射劃線處理的操作之流程圖。
圖5B繪示根據本發明的一個實施例用於雷射光束分裂處理的高斯雷射光束剖面。
圖5C繪示根據本發明的一個實施例之線形平頂光束剖面。
圖6繪示根據本發明的實施例使用飛秒範圍、皮秒範圍及奈秒範圍內的雷射脈衝寬度的效果。
圖7繪示根據本發明的實施例可使用於半導體晶圓或基板的道區域中的一堆疊材料之截面圖。
圖8A-8D繪示根據本發明的實施例之切割半導體晶圓方法中的各個操作之截面圖。
圖9繪示根據本發明的實施例用於雷射及電漿切割晶圓或基板的工具配置的方塊圖。
圖10繪示根據本發明的實施例之示例性電腦系統的方塊圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
100‧‧‧流程圖
102‧‧‧操作
104‧‧‧操作
106‧‧‧操作
108‧‧‧操作

Claims (13)

  1. 一種切割一半導體晶圓之方法，該半導體晶圓包含複數個積體電路，該方法包括以下步驟：在該半導體晶圓上方形成一遮罩，該遮罩包含覆蓋且保護該積體電路的一層；以一分裂形雷射光束雷射劃線處理來圖案化該遮罩，以提供具有縫隙的一圖案化遮罩，暴露該等積體電路之間的該半導體晶圓的區域，其中該分裂形雷射光束雷射劃線處理包括在約800kHz下運行的一對二分裂光束，該一對二分裂光束具有每分裂光束約6uJ的脈衝能量及約800mm/sec的段速度；及透過該圖案化遮罩中的該等縫隙電漿蝕刻該半導體晶圓以單片化該等積體電路。
  2. 如請求項1所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一對稱分裂雷射光束來劃線。
  3. 如請求項1所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一不對稱分裂雷射光束來劃線。
  4. 如請求項1所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一線形平頂光束剖面(profile)來劃線。
  5. 如請求項1所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一飛秒(femto-second)為基的雷射光束來劃線。
  6. 如請求項1所述之方法，其中以該雷射劃線處理來圖案化該遮罩之步驟包括以下步驟：在該等積體電路之間的該半導體晶圓的該等區域中形成溝槽，及其中電漿蝕刻該半導體晶圓之步驟包括以下步驟：延伸該等溝槽以形成相應的溝槽延伸部。
  7. 如請求項6所述之方法，其中該等溝槽的各者具有一寬度，及其中該等相應的溝槽延伸部的各者具有該寬度。
  8. 如請求項1所述之方法，進一步包括以下步驟：接續在以該分裂形雷射光束雷射劃線處理來圖案化該遮罩之步驟之後且在透過該等縫隙電漿蝕刻該半導體晶圓之步驟之前，以一電漿處理來清洗該半導體晶圓所暴露的該等區域。
  9. 一種切割一半導體晶圓之方法，該半導體晶圓包含複數個積體電路，該方法包括以下步驟：以一分裂形雷射光束雷射劃線處理來雷射劃線該半導體晶圓以單片化該複數個積體電路，其中該分裂形雷射光束雷射劃線處理包括在約800kHz下運行的 一對二分裂光束，該一對二分裂光束具有每分裂光束約6uJ的脈衝能量及約800mm/sec的段速度；及接續雷射劃線該半導體晶圓之步驟後，執行一基於電漿的清洗操作以清洗經單片化的複數個積體電路的側壁。
  10. 如請求項9所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一對稱分裂雷射光束來劃線。
  11. 如請求項9所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一不對稱分裂雷射光束來劃線。
  12. 如請求項9所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一線形平頂光束剖面來劃線。
  13. 如請求項9所述之方法，以該分裂形雷射光束雷射劃線處理來劃線之步驟包括以下步驟：用一飛秒為基的雷射光束來劃線。
TW106105700A 2016-03-03 2017-02-21 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法 TWI731935B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/060,224 US9972575B2 (en) 2016-03-03 2016-03-03 Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US15/060,224 2016-03-03

Publications (2)

Publication Number Publication Date
TW201740460A TW201740460A (zh) 2017-11-16
TWI731935B true TWI731935B (zh) 2021-07-01

Family

ID=58261525

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106105700A TWI731935B (zh) 2016-03-03 2017-02-21 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法
TW110119938A TWI775464B (zh) 2016-03-03 2017-02-21 切割包含複數個積體電路之半導體晶圓的系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110119938A TWI775464B (zh) 2016-03-03 2017-02-21 切割包含複數個積體電路之半導體晶圓的系統

Country Status (8)

Country Link
US (2) US9972575B2 (zh)
EP (1) EP3214012A1 (zh)
JP (2) JP2019512875A (zh)
KR (1) KR20180114220A (zh)
CN (1) CN108701651B (zh)
SG (1) SG11201806838YA (zh)
TW (2) TWI731935B (zh)
WO (1) WO2017151254A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410924B2 (en) * 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
CN108388735B (zh) * 2018-02-28 2022-04-22 深圳市恒凯微电子科技有限公司 一种设计具有多孔介质层的集成电路的方法
AU2018203169B1 (en) 2018-05-07 2018-11-08 B.Box For Kids Developments Pty Ltd Drinking vessel and ventilation members
US10720334B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
KR20200034503A (ko) 2018-09-21 2020-03-31 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
US11011424B2 (en) * 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
JP7300953B2 (ja) * 2019-09-27 2023-06-30 株式会社ディスコ ウエーハの加工方法
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
JP2021136248A (ja) * 2020-02-21 2021-09-13 株式会社ディスコ デバイスウェーハの加工方法
DE102022204685B3 (de) * 2022-05-13 2023-10-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Optik zur Erzeugung eines linearen Fokus, Vorrichtung und Verfahren zur Bearbeitung eines Werkstücks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922224A (en) * 1996-02-09 1999-07-13 U.S. Philips Corporation Laser separation of semiconductor elements formed in a wafer of semiconductor material
US20100126009A1 (en) * 2008-11-25 2010-05-27 Yonggang Li Method of enabling selective area plating on a substrate
US20110129958A1 (en) * 2009-11-30 2011-06-02 Esi-Pyrophotonics Lasers, Inc. Method and apparatus for scribing a line in a thin film using a series of laser pulses
US20120002284A1 (en) * 2010-06-30 2012-01-05 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical beam splitter for use in an optoelectronic module, and a method for performing optical beam splitting in an optoelectronic module
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4171060A (en) * 1978-12-11 1979-10-16 Spil-Les Covered drinking cup
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JP2761579B2 (ja) * 1991-02-18 1998-06-04 株式会社 半導体エネルギー研究所 基板処理装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon Kk Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6028722A (en) * 1996-03-08 2000-02-22 Sdl, Inc. Optical beam reconfiguring device and optical handling system for device utilization
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6211488B1 (en) * 1998-12-01 2001-04-03 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a laser initiated scribe
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
DE10391811B4 (de) 2002-02-25 2012-06-21 Disco Corp. Verfahren zum Zerlegen eines Halbleiterwafers
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
NL1027881C1 (nl) * 2004-05-25 2005-11-30 Swilion B V Afsluitbare drinkbeker.
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7891821B2 (en) * 2007-12-17 2011-02-22 Coherent, Inc. Laser beam transformer and projector having stacked plates
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
KR20090130701A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US9908687B2 (en) * 2011-11-15 2018-03-06 Ignite Usa, Llc Travel beverage container
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US9464778B2 (en) * 2014-01-21 2016-10-11 Cree, Inc. Lighting device utilizing a double fresnel lens
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9610543B2 (en) * 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US9418894B2 (en) * 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
CN104979187A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的分割方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922224A (en) * 1996-02-09 1999-07-13 U.S. Philips Corporation Laser separation of semiconductor elements formed in a wafer of semiconductor material
US20100126009A1 (en) * 2008-11-25 2010-05-27 Yonggang Li Method of enabling selective area plating on a substrate
US20110129958A1 (en) * 2009-11-30 2011-06-02 Esi-Pyrophotonics Lasers, Inc. Method and apparatus for scribing a line in a thin film using a series of laser pulses
US20120002284A1 (en) * 2010-06-30 2012-01-05 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical beam splitter for use in an optoelectronic module, and a method for performing optical beam splitting in an optoelectronic module
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach

Also Published As

Publication number Publication date
EP3214012A1 (en) 2017-09-06
WO2017151254A2 (en) 2017-09-08
TWI775464B (zh) 2022-08-21
WO2017151254A3 (en) 2018-07-26
JP2019512875A (ja) 2019-05-16
US20180226355A1 (en) 2018-08-09
KR20180114220A (ko) 2018-10-17
CN108701651A (zh) 2018-10-23
US9972575B2 (en) 2018-05-15
US11217536B2 (en) 2022-01-04
JP2022191302A (ja) 2022-12-27
CN108701651B (zh) 2023-08-01
SG11201806838YA (en) 2018-09-27
TW201740460A (zh) 2017-11-16
US20170256500A1 (en) 2017-09-07
TW202141626A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
TWI731935B (zh) 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
US20150011073A1 (en) Laser scribing and plasma etch for high die break strength and smooth sidewall
CN108780778B (zh) 使用旋转光束激光刻划工艺及等离子体蚀刻工艺的混合式晶片切割方法
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP2014523116A (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
WO2015130575A1 (en) Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
TWI813895B (zh) 使用均勻旋轉光束雷射刻劃處理及電漿蝕刻處理之混合式晶圓切割方法
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
US11342226B2 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process