JP5926448B2 - Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング - Google Patents
Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング Download PDFInfo
- Publication number
- JP5926448B2 JP5926448B2 JP2015509015A JP2015509015A JP5926448B2 JP 5926448 B2 JP5926448 B2 JP 5926448B2 JP 2015509015 A JP2015509015 A JP 2015509015A JP 2015509015 A JP2015509015 A JP 2015509015A JP 5926448 B2 JP5926448 B2 JP 5926448B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- mask
- reactive adhesive
- semiconductor wafer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004823 Reactive adhesive Substances 0.000 title claims description 68
- 238000001020 plasma etching Methods 0.000 title claims description 14
- 238000010329 laser etching Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 79
- 239000004065 semiconductor Substances 0.000 claims description 76
- 239000010410 layer Substances 0.000 claims description 73
- 230000008569 process Effects 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 5
- 239000003522 acrylic cement Substances 0.000 claims description 4
- 229920000915 polyvinyl chloride Polymers 0.000 claims description 4
- 239000004800 polyvinyl chloride Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 137
- 238000003860 storage Methods 0.000 description 14
- 230000032798 delamination Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000000608 laser ablation Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000002679 ablation Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- WGXGKXTZIQFQFO-CMDGGOBGSA-N ethenyl (e)-3-phenylprop-2-enoate Chemical compound C=COC(=O)\C=C\C1=CC=CC=C1 WGXGKXTZIQFQFO-CMDGGOBGSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
Description
本出願は、２０１２年４月２４日に出願された米国仮出願第６１／６３７，５０６号及び２０１２年６月２２日に出願された米国仮出願第６１／６６３，３９７号の利益を主張し、その全内容は参照により本明細書に組み込まれる。
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
本発明の実施形態は、ＵＶ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシングに向けられている。
一実施形態では、方法は、半導体ウェハの上方にマスクを形成する工程を含む。半導体ウェハは、ＵＶ反応性接着フィルムによってキャリア基板に結合される。マスクは、集積回路を覆い、保護する。マスクは、レーザスクライビングプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。パターニングは、集積回路間の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。その後、ＵＶ反応性接着フィルムが、紫外（ＵＶ）光で照射される。その後、個片化された集積回路が、キャリア基板から取り外される。
一実施形態では、複数の集積回路を有する半導体ウェハをダイシングするためのシステムは、ファクトリインタフェースを含む。レーザスクライブ装置は、ファクトリインタフェースに結合される。プラズマエッチングチャンバは、ファクトリインタフェースに結合される。紫外線（ＵＶ）照射ステーションは、ファクトリインタフェースに結合される。ＵＶ照射ステーションは、ＵＶ反応性接着フィルムを弱めるように構成される。
一実施形態では、複数の集積回路を含む半導体ウェハをダイシングする方法は、ＵＶ反応性接着フィルムによってキャリア基板に結合されたシリコン基板の上方に、マスクを形成する工程を含む。マスクは、シリコン基板上に配置された集積回路を覆い、保護する。集積回路は、低Ｋ材料層及び銅層の上方に配置された二酸化ケイ素の層を含む。本方法は、レーザスクライビングプロセスによって、マスク、二酸化ケイ素層、低Ｋ材料層、及び銅層をパターニングし、これによって集積回路間のシリコン基板の領域を露出させる工程を更に含む。その後、シリコン基板は、露出した領域を貫通してエッチングし、これによって個片化された集積回路を形成する。ＵＶ反応性接着フィルムが、紫外（ＵＶ）光で照射される。本方法はまた、個片化された集積回路をキャリア基板から取り外す工程を含む。
各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、ＵＶ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシングのアプローチ）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。
ハイブリッドのウェハ又は基板のダイシングプロセスでは、ウェハは、具体的には、ダイシングと、分離されたダイの採取の両方のためにハンドリングされる。通常、ダイシングされるウェハは、キャリア（例えば、ダイシングテープ又はキャリアウェハ）の上に保たれるべきである。キャリアは、後続のダイの採取のために分離されるダイの清浄度を確保すべきである。例えば、デバイスウェハは、ダイシングテープ上に取り付けることができる。テープ及びフレームと共にウェハがプラズマエッチングプロセスにさらされる。しかしながら、このようなアプローチは、使用されるダイシングテープに特定の要件を付与する場合がある。
本発明の一以上の実施形態は、キャリアウェハとしてのガラスウェハの使用を含む。デバイスウェハは、ダイシングテープ上に、その後ガラスウェハ上へと取り付けられる。このように、テープフレームは、プラズマエッチングの段階には関与しない。エッチングに続いて、ウェハのデバイス側が、保護用ダイシングテープの上に取り付けられる。その後、ガラスキャリアウェハ及び裏面のダイシングテープが除去され、ウェハはフレーム付きのダイシングテープ上に取り付けられる。その後、前面保護テープが除去される。したがって、個々のダイは、後続のパッケージング及び組み立て操作のために採取することができる。
透明又はガラスのウェハの使用を含む上記のアプローチの利点は、次の１以上を含むが、これらに限定されない。（１）プラズマチャンバ内部でテープフレームの使用を回避することができる。これは、プラズマエッチングの間のダイシングテープの潜在的な劣化、及び大型のテープフレームを適応させるようなチャンバ構成の何らかの付随する変更に関する懸念を回避することができる。（２）ウェハ収納カセット、ロボット、又は輸送ハードウェアを含むプラズマ操作用に現在使用されるウェハ搬入・搬出装置は、依然として使用することができる。（３）ダイシングテープと保護テープの両方が、ＵＶ反応性材料を使用することができ、これによってそれらはＵＶ反応によって容易に分離することができる。一実施形態では、上記のアプローチに適したウェハ厚さは、約１２０ミクロン以上である。
ＩＣメモリチップでは、メモリ容量が増加するにつれて、マルチチップ機能及び連続パッケージングの小型化は、極端に薄いウェハのダイシングを必要とする場合がある。ロジックデバイスチップ／プロセッサでは、主要な課題は、ＩＣの性能向上、低ｋ材料及び他の材料の採用にある。このような場合におけるウェハの厚さの減少は、主たる推進力とはならない可能性があり、典型的には、約１００ミクロン〜７６０ミクロンの範囲内のウェハの厚さが主要な用途に使用され、これによって十分なチップの整合性を確保する。プロセッサチップの設計者／チップメーカーは、ウェハストリート内にテスト素子グループ（ＴＥＧ又はテストパターン）、並びにアライメントパターンを配置することができる。一方、このようなテストパターンは、チップ個片化プロセス中に完全に除去することができる。他方、テストパターンの複雑さは、テストパターンの寸法が、ウェハストリートに垂直に、典型的には５０ミクロン〜１００ミクロンの範囲内で、比較的大きいままであることを決定づけるかもしれない。少なくともウェハの上面で、約５０ミクロン〜１００ミクロンの範囲内のカーフ幅が、こうしてテストパターンを完全に除去するために必要とされるかもしれない。このように、ロジックデバイスウェハの個片化に対して、主要な焦点は、層間剥離のない、効率的なダイシングプロセスを達成することである。
ダイヤモンドソー切断ベースの純粋な機械的なアプローチに対しては、低ｋウェハのダイシングに適用されたとき、大幅な速度の減少（例えば、通常の４０〜１００ｍｍ／秒から２〜３ｍｍ／秒までの低下）を伴う場合でさえ、機械的な応力に起因するチッピング及び層間剥離／クラックの形成は、多くの低ｋウェハのダイシングにおいて通常避けることができない。純粋なレーザアブレーションベースのダイシング技術は、スループットの向上、要求されるダイ強度及び側壁粗さの維持、並びに要求されるスループットに対処するために高い出力が使用されたときに層間剥離及びチッピングの可能性の低減において大きな課題に直面している。いくつかのハイブリッド技術は、レーザと従来のダイシングソーを組み合わせて、これによって低ｋウェハに対処する。まず、レーザが、ストリート内の最上部のパッシベーション及び金属構造物を貫通してスクライブするが、これを機械的なダイシングソーで貫通して切断するのは難しい。次に、実際のシリコン（Ｓｉ）基板を切断するためにソー（鋸）が使用される。このようなハイブリッドプロセスは非常に遅い可能性があり、典型的な機械的切断の問題が残っている。例えば、ダイヤモンドソーダイシングからの機械的応力に固有のウェハ裏面のチッピングが、依然として残っている。
更に、低ｋ誘電体スタックに関連したレーザ誘発の前面チッピング及び層間剥離の緩和が試みられてきた。例えば、シールリングが、層間絶縁層及び金属層の剥離／層間剥離の伝播に対するバリアとして機能するように各ダイを取り囲んで配置されてきた。また、ダミー又はタイリングと呼ばれる正方形の形状で一定の銅の密度（例えば、典型的には２０〜８０％）の銅グリッドが、アライメントパターン又はテストパターンが存在しないどこにでも、ストリート内のパッシベーション層の下に追加される。このようなアプローチは、層間剥離及びチッピングを抑制するのを助けてきた。１００ミクロン以上の厚さのウェハに対しては、ダイシングされるときに、剛性が、ダイアタッチフィルム（ＤＡＦ）無しに取り付けテープ上にウェハを直接配置するのに十分であり、これによってＤＡＦ切断プロセスは含まれない可能性がある。
本明細書内に記載される実施形態は、特に、約１００ミクロン〜８００ミクロンの範囲内の厚さ、より具体的には、約１００ミクロン〜６００ミクロンの範囲内の厚さを有するプロセッサチップと、約５０ミクロン〜２００ミクロンの範囲内、より具体的には、約５０ミクロン〜１００ミクロンの範囲内のウェハ前面で測定された許容できるダイシングカーフ幅（例えば、レーザ／ソーハイブリッドプロセスにおいて、ウェハの裏側から測定された対応する典型的なカーフ幅は、約３０〜５０ミクロンである）を備えたＩＣウェハのダイシング用途に対処することができる。一以上の実施形態は、上述のようなウェハをダイシングするためのハイブリッドレーザスクライビング＋プラズマエッチングのアプローチに向けられる。
図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャート１００である。図２Ａ〜図２Ｃは、本発明の一実施形態に係る、フローチャート１００の操作に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
フローチャート１００の操作１０２及び対応する図２Ａを参照すると、マスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。ウェハ又は基板２０４は、ＵＶ反応性接着フィルム２１４上に配置される。ＵＶ反応性接着フィルム２１４は、図４Ａ〜図４Ｋに関連して以下でより詳細に説明するように、ガラス基板などの基板（図示せず）上に更に配置されてもよい。マスク２０２は、半導体ウェハ２０４の表面上に形成された集積回路２０６を覆い、保護する。マスク２０２は、集積回路２０６のそれぞれの間に形成された介在するストリート２０７も覆う。
本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、フォトレジスト層又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
一実施形態では、半導体ウェハ又は基板２０４は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板２０４は、ＩＶ族系材料（例えば、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構成される。特定の一実施形態では、半導体ウェハ２０４を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板２０４は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）から構成される。
一実施形態では、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路２０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。導電性バンプ層及び／又はパッシベーション層が相互接続層の上方に形成されてもよい。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート２０７は、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリート２０７は、集積回路２０６の実際のデバイスと類似のテストデバイスを含む。
フローチャート１００の操作１０４及び対応する図２Ｂを参照すると、マスク２０２は、レーザスクライビングプロセスでパターニングされ、これによって集積回路２０６間の半導体ウェハ又は基板２０４の領域を露出させるギャップ２１０を有するパターニングされたマスク２０８を提供する。このように、レーザスクライビングプロセスは、集積回路２０６間にもともと形成されていたストリート２０７の材料を除去するために使用される。本発明の一実施形態によると、レーザスクライビングプロセスによってマスク２０２をパターニングする工程は、図２Ｂに示されるように、集積回路２０６間の半導体ウェハ２０４の領域内に部分的にトレンチ２１２を形成する工程を含む。
一実施形態では、レーザスクライビングプロセスによってマスク２０２をパターニングする工程は、フェムト秒範囲内のパルス幅をもつレーザを使用する工程を含む。具体的には、可視スペクトル又は紫外線（ＵＶ）又は赤外線（ＩＲ）の波長（これら３つを合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク２０２、ストリート２０７、及びひょっとすると半導体ウェハ又は基板２０４の一部の膜）に適している。
レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図３は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。
図３を参照すると、ストリート領域３００は、シリコン基板の上部３０２、第１二酸化ケイ素層３０４、第１エッチストップ層３０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低Ｋ誘電体層３０８、第２エッチストップ層３１０、第２低Ｋ誘電体層３１２、第３エッチストップ層３１４、非ドープシリカガラス（ＵＳＧ）層３１６、第２二酸化ケイ素層３１８、及びフォトレジスト３２０の層を、図示の相対的な厚さで含む。銅メタライゼーション３２２は、第１及び第３のエッチストップ層３０６及び３１４の間に、第２エッチストップ層３１０を貫通して配置される。特定の一実施形態では、第１、第２、第３エッチストップ層３０６、３１０、３１４は、窒化シリコンで構成され、一方、低Ｋ誘電体層３０８及び３１２は、炭素ドープ酸化シリコン材料で構成される。
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、ストリート３００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して）非常に容易に光子に結合可能である。しかしながら、一実施形態では、フェムト秒ベースのレーザプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用される。特定の一実施形態では、約４００フェムト秒以下のパルスが、マスク、ストリート、及びシリコン基板の一部を除去するフェムトベースのレーザ照射プロセスで使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは、約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約１０ミクロン〜２０ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレートの単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
フローチャート１００の操作１０６及び対応する図２Ｃを参照すると、半導体ウェハ２０４は、パターニングされたマスク２０８内のギャップ２１０を貫通してエッチングされ、これによって個片化された集積回路２０６を形成する。本発明の一実施形態によると、半導体ウェハ２０４をエッチングする工程は、図２Ｃに示されるように、レーザスクライビングプロセスによって形成されたトレンチ２１２をエッチングし、これによって最終的に、半導体ウェハ２０４を完全に貫通してエッチングする工程を含む。
一実施形態では、半導体ウェハ２０４をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウェハ２０４の材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハ２０４をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。
図２Ｃを再び参照すると、個片化された集積回路２０６は、ＵＶ反応性接着フィルム２１４に結合されたままである。図４Ａ〜図４Ｋに関連して以下に詳細に説明されるフローチャート１００の操作１０８を参照すると、ＵＶ反応性接着フィルム２１４は、ＵＶ光を照射され、これによってＵＶ反応性接着フィルム２１４の接着性を弱める。その後、再び図４Ａ〜図４Ｋに関連して以下に詳細に説明されるフローチャート１００の操作１１０を参照すると、個片化された集積回路２０６は、ＵＶ反応性接着フィルム２１４から取り外される。一実施形態では、パターニングされたマスク２０８は、これもまた図２Ｃに示されるように、個片化プロセスのレーザスクライブ・プラズマエッチング部分の後に除去される。しかしながら、パターニングされたマスク２０８は、図４Ａ〜図４Ｋと関連して以下により詳細に記載されるように、ＵＶ反応性接着フィルム２１４のＵＶ照射の前、中、又は後に除去してもよい。
したがって、フローチャート１００及び図２Ａ〜図２Ｃを再び参照すると、ウェハのダイシングは、マスクを貫通し、（メタライゼーションを含む）ウェハのストリートを貫通し、部分的にシリコン基板内への最初のレーザアブレーションによって実行することができる。レーザのパルス幅は、フェムト秒の範囲内で選択することができる。その後、ダイの個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することができる。更に、ＵＶ光照射によるＵＶ反応性接着フィルム２１４の弱体化が実行され、これによって個片化された集積回路を提供する。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図４Ａ〜図４Ｋに関連して後述される。
図４Ａを参照すると、レーザスクライビング及びプラズマエッチングのためのウェハハンドリングの方法は、アクティブ側４０２及び裏側４０４を有するデバイスウェハ４００を提供する工程を含む。デバイスウェハ４００は、図４Ｂに示されるように、裏側４０４を介してＵＶ反応性接着フィルム４０６上に取り付けられる。図４Ｃを参照すると、デバイスウェハ４００は、その後、ＵＶ反応性接着フィルム４０６を介してキャリア基板４０８上に取り付けられる。
一実施形態では、ＵＶ反応性接着フィルムは、２つの接着剤の層の間に配置されたキャリアフィルムを含む両面テープである。このような一実施形態では、キャリアフィルムは、ポリ塩化ビニルで構成され、２つの接着剤の層は、アクリル系接着剤の層である。一実施形態では、ＵＶ反応性接着フィルムは、ＵＶ光に曝露されると弱くなる接着特性を有する材料又は材料のスタックから構成される。一実施形態では、ＵＶ反応性接着フィルムは、約３６５ｎｍのＵＶ光に敏感である。このような一実施形態では、この感度は、反応を起こすためのＬＥＤランプの使用を可能にする。
図４Ｄを参照すると、マスク４１０が、デバイスウェハ４００のアクティブ側４０２上に、例えば、レジスト又は他の材料をアクティブ側４０２にスピンコーティングすることによって配置される。図４Ｅに示されるように、マスク４１０と、デバイスウェハ４００の一部は、その後、レーザスクライビングプロセスによってパターニングされ、これによってデバイスウェハ４００の一部を露出させるスクライブライン４１２を提供する。図４Ｆを参照すると、マスク４１０を所定の位置に配置することによって、スクライブライン４１２によって露出されたデバイスウェハ４００の部分は、その後、プラズマエッチングプロセスによってＵＶ反応性接着フィルム４０６まで貫通してエッチングされる。これもまた図４Ｆに示されるように、デバイスウェハ４００の個別化された部分４１４（例えば、４１４Ａ及び４１４Ｂ）は、ギャップ４１６によって分離される。
図４Ｇを参照すると、マスク４１０は、デバイスウェハ４００の今個別化された部分４１４Ａ及び４１４Ｂのアクティブ側４０２を露出させるように除去される。保護層４１８（例えば、保護テープ）が、その後、図４Ｈに示されるように、ギャップ４１６の上方を含むアクティブ側４０２に塗布される。図４Ｉを参照すると、ＵＶ反応性接着フィルム４０６及びキャリア基板４０８が除去され、これによってデバイスウェハ４００の今個別化された部分４１４Ａ及び４１４Ｂの裏側４０４を露出させる。
一実施形態では、ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムの接着性を少なくとも約９０％低下させる工程を含む。一実施形態では、キャリア基板４０８は、ＵＶ光に対して透過的である。ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、キャリア基板を通してＵＶ反応性接着フィルムに照射する工程を含む。このような一実施形態では、透過基板はガラス基板である。
図４Ｉを参照すると、デバイスウェハ４００の個別化された部分４１４Ａ及び４１４Ｂは、裏側４０４を介してダイシングフレーム４２２のテープ層４２０に取り付けられる。その後、図４Ｋを参照すると、（図４Ｊに図示される）保護層４１８が除去され、これによって個別化された部分４１４Ａ及び４１４Ｂ（例えば、ダイシングフレーム４２２のテープ層４２０によって支持される今個別化されたダイであることができる）のアクティブ側４０２を露出させる。一実施形態では、保護層４１８はまた、ＵＶ反応性であり、ＵＶ反応性接着フィルム４０６に照射するために使用されるのと同じ又は異なるＵＶ照射操作で除去される、又は弱められることができる。この段階では、個々のダイは、ダイシングフレーム４２２のテープ層４２０からの個々の選択又は採集のために利用可能である。一実施形態では、個片化された集積回路は、パッケージングのためにテープ層４２０から除去される。
したがって、本発明の一実施形態によれば、ＵＶ反応性接着フィルムは、個片化用のデバイスウェハに塗布される。ＵＶ反応性接着フィルムのアタッチフィルムは、キャリアテープ又はキャリアウェハ上に塗布される。レーザスクライビングとその後のシリコンエッチングプロセスの後、ウェハストリートに沿ったＵＶ反応性接着フィルムの一部を露出しながら、ダイは個片化される。その後、個片化されたデバイスウェハは、一実施形態では、ＵＶ光をＵＶ反応性接着フィルムに照射するとすぐに、ＵＶ反応性接着フィルムから解放される。
図２Ａ〜図２Ｃを再び参照すると、複数の集積回路２０６は、約１０ミクロン以下の幅を有するストリート２０７によって分離することができる。フェムト秒ベースのレーザスクライビングのアプローチの使用は、少なくとも部分的にレーザの厳しいプロファイル制御のため、集積回路のレイアウト内にこのような圧縮を可能にすることができる。しかしながら、たとえフェムト秒ベースのレーザスクライビングプロセスによって別なやり方で可能であるにしても、ストリート幅を１０ミクロン未満に減らすことが必ずしも常に望ましくはないかもしれないことを理解すべきである。例えば、いくつかのアプリケーションでは、集積回路を分離するストリート内に、ダミー又はテストデバイスを製造するために、少なくとも４０ミクロンのストリート幅を必要とする場合がある。一実施形態では、複数の集積回路２０６は、半導体ウェハ又は基板２０４上に制約の無い又は自由形式のレイアウトで配置することができる。
単一のプロセスツールは、ＵＶ反応性接着フィルムの使用を含むハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス内の多くの又はすべての操作を実行するように構成することができる。例えば、図５は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
図５を参照すると、プロセスツール５００は、複数のロードロック５０４が結合されたファクトリインタフェース５０２（ＦＩ）を含む。クラスタツール５０６は、ファクトリインタフェース５０２に結合される。クラスタツール５０６は、プラズマエッチングチャンバ５０８を含む。レーザスクライブ装置５１０も又はクトリインタフェース５０２に結合される。プロセスツール５００全体の設置面積は、一実施形態では、図５に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。
一実施形態では、レーザスクライブ装置５１０は、レーザを収容する。このような一実施形態では、レーザは、フェムト秒ベースのレーザである。レーザは、マスクの利用を含むハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適している。一実施形態では、レーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可動ステージもまた、レーザスクライブ装置５００に含まれる。特定の一実施形態では、レーザもまた、移動可能である。レーザスクライブ装置１２１０全体の設置面積は、一実施形態では、図５に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。
一実施形態では、プラズマエッチングチャンバ５０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、プラズマエッチングチャンバ５０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、プラズマエッチングチャンバ５０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。プラズマエッチングチャンバ５０８は、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ５０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のプラズマエッチングチャンバが、プロセスツール５００のクラスタツール５０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
ファクトリインタフェース５０２は、レーザスクライブ装置５１０を有する外部の製造施設とクラスタツール５０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリインタフェース５０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール５０６又はレーザスクライブ装置５１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
クラスタツール５０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ５１２が含まれる。堆積チャンバ５１２は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、堆積チャンバ５１２は、フォトレジスト層を堆積するのに適している。
一実施形態では、ＵＶ反応性接着フィルムを弱めるために、紫外線（ＵＶ）照射ステーション５１４（例えば、ＵＶ光源を含む）が含まれる。このような一実施形態では、ＵＶ照射ステーションは、ＵＶ反応性接着フィルムの接着性を少なくとも約９０％低減するように構成される。一実施形態では、プロセスツール５００の構成要素として、計測ステーションもまた含まれる。
本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュータシステム（又は他の電子デバイス）をプログラミングするために使用することができる命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステムは、図５に関連して説明された処理ツール１２００に結合される。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な伝送媒体（電気的、光学的、音響的又はその他の形態の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。
図６は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム６００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。
例示的なコンピュータシステム６００は、プロセッサ６０２、メインメモリ６０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ６０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ６１８（例えば、データ記憶装置）を含み、これらはバス６３０を介して互いに通信する。
プロセッサ６０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ６０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ６０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ６０２は、本明細書に記載の操作を実行するための処理ロジック６２６を実行するように構成される。
コンピュータシステム６００は更に、ネットワークインタフェースデバイス６０８を含むことができる。コンピュータシステム６００は、ビデオディスプレイユニット６１０ （例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置６１２（例えば、キーボード）、カーソル制御装置６１４（例えば、マウス）、及び信号生成装置６１６（例えば、スピーカ）を含むこともできる。
二次メモリ６１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア６２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）６３１を含むことができる。ソフトウェア６２２はまた、コンピュータシステム６００、メインメモリ６０４及びプロセッサ６０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ６０４内及び／又はプロセッサ６０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア６２２は更に、ネットワークインタフェースデバイス６０８を介してネットワーク６２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体６３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
本発明の一実施形態によると、マシンアクセス可能な記憶媒体は、複数の集積回路を有する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に記憶している。本方法は、半導体ウェハの上にマスクを形成する工程を含む。半導体ウェハは、ＵＶ反応性接着フィルムによってキャリア基板に結合される。マスクは、集積回路を覆い、保護する。マスクは、レーザスクライビングプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。パターニングは、集積回路間の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。その後、ＵＶ反応性接着フィルムが、紫外（ＵＶ）光で照射される。その後、個片化された集積回路が、キャリア基板から取り外される。
このように、ＵＶ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシングが開示された。本発明の実施形態によれば、本方法は、半導体ウェハの上方にマスクを形成する工程を含む。半導体ウェハは、ＵＶ反応性接着フィルムによってキャリア基板に結合される。マスクは、集積回路を覆い、保護する。マスクは、レーザスクライビングプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。パターニングは、集積回路間の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって個片化された集積回路を形成する。その後、ＵＶ反応性接着フィルムが、紫外（ＵＶ）光で照射される。その後、個片化された集積回路が、キャリア基板から取り外される。一実施形態では、ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムの接着性を少なくとも約９０％低減する工程を含む。
Claims (25)
- 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
ＵＶ反応性接着フィルムによってキャリア基板に結合された半導体ウェハの上方に、集積回路を覆い、保護するマスクを形成する工程と、
レーザスクライビングプロセスによってマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程と、
パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を形成する工程と、
半導体ウェハをエッチングした後で、マスクを除去する工程と、
マスクを除去した後で、紫外（ＵＶ）光をＵＶ反応性接着フィルムに照射する工程と、
個片化された集積回路をキャリア基板から取り外す工程を含む方法。 - ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムの接着性を少なくとも９０％低下させる工程を含む請求項１記載の方法。
- キャリア基板はＵＶ光を透過し、ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムにキャリア基板を通して照射する工程を含む請求項１記載の方法。
- マスクを除去する工程の後、かつＵＶ反応性接着フィルムに照射する工程の前に、個片化された集積回路に保護層を塗布する工程を含む請求項１記載の方法。
- ＵＶ反応性接着フィルムは、２つの接着層の間に配置されたキャリアフィルムを含む両面テープである請求項１記載の方法。
- キャリアフィルムは、ポリ塩化ビニルを含み、２つの接着層は、アクリル系接着剤の層である請求項５記載の方法。
- 半導体ウェハは、１００〜６００ミクロンの範囲内の厚さを有する請求項１記載の方法。
- レーザスクライビングプロセスによってマスクをパターニングする工程は、フェムト秒ベースのレーザスクライビングプロセスでパターニングする工程を含み、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングする工程は、高密度プラズマエッチングプロセスを使用する工程を含む請求項１記載の方法。
- 複数の集積回路を含む半導体ウェハをダイシングするためのシステムであって、
ファクトリインタフェースと、
ファクトリインタフェースに結合されたレーザスクライブ装置であって、レーザスクライブ装置は、マスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために使用されるレーザスクライブ装置と、
ファクトリインタフェースに結合されたプラズマエッチングチャンバであって、プラズマエッチングチャンバは、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を形成するために使用されるプラズマエッチングチャンバと、
ファクトリインタフェースに結合され、個片化された集積回路をキャリア基板から取り外すために、半導体ウェハをキャリア基板に結合していたＵＶ反応性接着フィルムを弱めるように構成された紫外線（ＵＶ）照射ステーションを含むシステム。 - ＵＶ照射ステーションは、ＵＶ反応性接着フィルムの接着性を少なくとも９０％低減するように構成される請求項９記載のシステム。
- 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
ＵＶ反応性接着フィルムによってキャリア基板に結合されたシリコン基板の上方に、シリコン基板上に配置された集積回路を覆い、保護するマスクを形成する工程であって、集積回路は、低Ｋ材料層及び銅層の上方に配置された二酸化ケイ素の層を含む工程と、
レーザスクライビングプロセスによって、マスク、二酸化ケイ素層、低Ｋ材料層、及び銅層をパターニングし、これによって集積回路間のシリコン基板の領域を露出させる工程と、
露出した領域を貫通してシリコン基板をエッチングし、これによって個片化された集積回路を形成する工程と、
シリコン基板をエッチングした後で、マスクを除去する工程と、
マスクを除去した後で、紫外（ＵＶ）光をＵＶ反応性接着フィルムに照射する工程と、
個片化された集積回路をキャリア基板から取り外す工程を含む方法。 - ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムの接着性を少なくとも９０％低下させる工程を含む請求項１１記載の方法。
- キャリア基板はＵＶ光を透過し、ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムにキャリア基板を通して照射する工程を含む請求項１１記載の方法。
- マスクを除去する工程の後、かつＵＶ反応性接着フィルムに照射する工程の前に、個片化された集積回路に保護層を塗布する工程を含む請求項１１記載の方法。
- ＵＶ反応性接着フィルムは、２つの接着層の間に配置されたキャリアフィルムを含む両面テープである請求項１１記載の方法。
- キャリアフィルムは、ポリ塩化ビニルを含み、２つの接着層は、アクリル系接着剤の層である請求項１５記載の方法。
- シリコン基板は、１００〜６００ミクロンの範囲内の厚さを有する請求項１１記載の方法。
- レーザスクライビングプロセスによって、マスク、二酸化ケイ素層、低Ｋ材料層、及び銅層をパターニングする工程は、フェムト秒ベースのレーザスクライビングプロセスによってパターニングする工程を含み、露出した領域を貫通してシリコン基板をエッチングする工程は、高密度プラズマエッチングプロセスを使用する工程を含む請求項１１記載の方法。
- レーザスクライビングプロセスによって、マスク、二酸化ケイ素層、低Ｋ材料層、及び銅層をパターニングする工程は、二酸化ケイ素層をアブレーション加工する前にマスクをアブレーション加工する工程と、低Ｋ材料層、及び銅層をアブレーション加工する前に二酸化ケイ素層をアブレーション加工する工程を含む請求項１１記載の方法。
- 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
ＵＶ反応性接着フィルムによってキャリア基板に結合された半導体ウェハの上方に、集積回路を覆い、保護するマスクを形成する工程であって、ＵＶ反応性接着フィルムは、２つの接着層の間に配置されたキャリアフィルムを含む両面テープである工程と、
レーザスクライビングプロセスによってマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程と、
パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって個片化された集積回路を形成する工程と、
紫外（ＵＶ）光をＵＶ反応性接着フィルムに照射する工程と、
個片化された集積回路をキャリア基板から取り外す工程を含む方法。 - ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムの接着性を少なくとも９０％低下させる工程を含む請求項２０記載の方法。
- キャリア基板はＵＶ光を透過し、ＵＶ光をＵＶ反応性接着フィルムに照射する工程は、ＵＶ反応性接着フィルムにキャリア基板を通して照射する工程を含む請求項２０記載の方法。
- キャリアフィルムは、ポリ塩化ビニルを含み、２つの接着層は、アクリル系接着剤の層である請求項２０記載の方法。
- 半導体ウェハは、１００〜６００ミクロンの範囲内の厚さを有する請求項２０記載の方法。
- レーザスクライビングプロセスによってマスクをパターニングする工程は、フェムト秒ベースのレーザスクライビングプロセスでパターニングする工程を含み、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングする工程は、高密度プラズマエッチングプロセスを使用する工程を含む請求項２０記載の方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261637506P | 2012-04-24 | 2012-04-24 | |
| US61/637,506 | 2012-04-24 | ||
| US201261663397P | 2012-06-22 | 2012-06-22 | |
| US61/663,397 | 2012-06-22 | ||
| US13/847,964 US8946057B2 (en) | 2012-04-24 | 2013-03-20 | Laser and plasma etch wafer dicing using UV-curable adhesive film |
| US13/847,964 | 2013-03-20 | ||
| PCT/US2013/036657 WO2013162936A1 (en) | 2012-04-24 | 2013-04-15 | Laser and plasma etch wafer dicing using uv-curable adhesive film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015520942A JP2015520942A (ja) | 2015-07-23 |
| JP5926448B2 true JP5926448B2 (ja) | 2016-05-25 |
Family
ID=49380480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015509015A Active JP5926448B2 (ja) | 2012-04-24 | 2013-04-15 | Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8946057B2 (ja) |
| JP (1) | JP5926448B2 (ja) |
| KR (1) | KR101595916B1 (ja) |
| CN (1) | CN104246986B (ja) |
| TW (1) | TWI521584B (ja) |
| WO (1) | WO2013162936A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8969177B2 (en) * | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
| US9299614B2 (en) * | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
| US9076860B1 (en) * | 2014-04-04 | 2015-07-07 | Applied Materials, Inc. | Residue removal from singulated die sidewall |
| US20150287638A1 (en) * | 2014-04-04 | 2015-10-08 | Jungrae Park | Hybrid wafer dicing approach using collimated laser scribing process and plasma etch |
| WO2015175322A1 (en) * | 2014-05-16 | 2015-11-19 | Applied Materials, Inc. | Carrier with thermally resistant film frame for supporting wafer during singulation |
| US9165832B1 (en) | 2014-06-30 | 2015-10-20 | Applied Materials, Inc. | Method of die singulation using laser ablation and induction of internal defects with a laser |
| US9093518B1 (en) * | 2014-06-30 | 2015-07-28 | Applied Materials, Inc. | Singulation of wafers having wafer-level underfill |
| US11195756B2 (en) | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
| US10692765B2 (en) * | 2014-11-07 | 2020-06-23 | Applied Materials, Inc. | Transfer arm for film frame substrate handling during plasma singulation of wafers |
| CN105336581A (zh) * | 2015-11-04 | 2016-02-17 | 株洲南车时代电气股份有限公司 | 功率半导体器件制作方法及装置 |
| US20170256432A1 (en) * | 2016-03-03 | 2017-09-07 | Nexperia B.V. | Overmolded chip scale package |
| WO2017176213A1 (en) * | 2016-04-08 | 2017-10-12 | Heptagon Micro Optics Pte. Ltd. | Thin optoelectronic modules with apertures and their manufacture |
| KR102030409B1 (ko) * | 2017-07-28 | 2019-10-10 | (주) 예스티 | 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템 |
| KR102030398B1 (ko) * | 2017-07-28 | 2019-10-10 | (주) 예스티 | 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템 |
| WO2019202650A1 (ja) * | 2018-04-17 | 2019-10-24 | 株式会社 日立ハイテクノロジーズ | 顕微鏡用スライド、顕微鏡用スライドの製造方法、観察方法及び分析方法 |
| US11068633B2 (en) | 2018-08-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fault diagnostics |
| CN109894725B (zh) * | 2018-11-30 | 2021-11-02 | 全讯射频科技(无锡)有限公司 | 一种等离子切割实现超窄切割道的工艺 |
| US20210035767A1 (en) * | 2019-07-29 | 2021-02-04 | Applied Materials, Inc. | Methods for repairing a recess of a chamber component |
| US11348784B2 (en) | 2019-08-12 | 2022-05-31 | Beijing E-Town Semiconductor Technology Co., Ltd | Enhanced ignition in inductively coupled plasmas for workpiece processing |
Family Cites Families (86)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4049944A (en) | 1973-02-28 | 1977-09-20 | Hughes Aircraft Company | Process for fabricating small geometry semiconductive devices including integrated components |
| US4339528A (en) | 1981-05-19 | 1982-07-13 | Rca Corporation | Etching method using a hardened PVA stencil |
| US4684437A (en) | 1985-10-31 | 1987-08-04 | International Business Machines Corporation | Selective metal etching in metal/polymer structures |
| KR100215338B1 (ko) | 1991-03-06 | 1999-08-16 | 가나이 쓰도무 | 반도체 장치의 제조방법 |
| DE69427882T2 (de) | 1993-02-01 | 2002-04-11 | Canon K.K., Tokio/Tokyo | Flüssigkristallanzeige |
| US5593606A (en) | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
| JPH0987608A (ja) * | 1995-09-11 | 1997-03-31 | Minnesota Mining & Mfg Co <3M> | 水系接着剤組成物、接着フィルム、および接着フィルムの製造方法 |
| JPH09216085A (ja) | 1996-02-07 | 1997-08-19 | Canon Inc | 基板の切断方法及び切断装置 |
| EP1357584A3 (en) | 1996-08-01 | 2005-01-12 | Surface Technology Systems Plc | Method of surface treatment of semiconductor substrates |
| JPH1053746A (ja) * | 1996-08-09 | 1998-02-24 | Oji Paper Co Ltd | 保護フィルム剥離方法 |
| US6426484B1 (en) | 1996-09-10 | 2002-07-30 | Micron Technology, Inc. | Circuit and method for heating an adhesive to package or rework a semiconductor die |
| US5920973A (en) | 1997-03-09 | 1999-07-13 | Electro Scientific Industries, Inc. | Hole forming system with multiple spindles per station |
| JP3230572B2 (ja) | 1997-05-19 | 2001-11-19 | 日亜化学工業株式会社 | 窒化物系化合物半導体素子の製造方法及び半導体発光素子 |
| US6057180A (en) | 1998-06-05 | 2000-05-02 | Electro Scientific Industries, Inc. | Method of severing electrically conductive links with ultraviolet laser output |
| JP2001044144A (ja) | 1999-08-03 | 2001-02-16 | Tokyo Seimitsu Co Ltd | 半導体チップの製造プロセス |
| JP2001110811A (ja) | 1999-10-08 | 2001-04-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4387007B2 (ja) | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
| JP2001144126A (ja) | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2001148358A (ja) | 1999-11-19 | 2001-05-29 | Disco Abrasive Syst Ltd | 半導体ウェーハ及び該半導体ウェーハの分割方法 |
| US6300593B1 (en) | 1999-12-07 | 2001-10-09 | First Solar, Llc | Apparatus and method for laser scribing a coated substrate |
| US6887804B2 (en) | 2000-01-10 | 2005-05-03 | Electro Scientific Industries, Inc. | Passivation processing over a memory link |
| CA2395960A1 (en) | 2000-01-10 | 2001-07-19 | Electro Scientific Industries, Inc. | Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths |
| WO2001074529A2 (en) | 2000-03-30 | 2001-10-11 | Electro Scientific Industries, Inc. | Laser system and method for single pass micromachining of multilayer workpieces |
| CN1219319C (zh) | 2000-07-12 | 2005-09-14 | 电子科学工业公司 | 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法 |
| US6676878B2 (en) | 2001-01-31 | 2004-01-13 | Electro Scientific Industries, Inc. | Laser segmented cutting |
| US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US6642127B2 (en) | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
| JP3910843B2 (ja) | 2001-12-13 | 2007-04-25 | 東京エレクトロン株式会社 | 半導体素子分離方法及び半導体素子分離装置 |
| US6706998B2 (en) | 2002-01-11 | 2004-03-16 | Electro Scientific Industries, Inc. | Simulated laser spot enlargement |
| KR100451950B1 (ko) | 2002-02-25 | 2004-10-08 | 삼성전자주식회사 | 이미지 센서 소자 웨이퍼 소잉 방법 |
| US20040137700A1 (en) | 2002-02-25 | 2004-07-15 | Kazuma Sekiya | Method for dividing semiconductor wafer |
| JP2003257896A (ja) | 2002-02-28 | 2003-09-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| AU2003224098A1 (en) | 2002-04-19 | 2003-11-03 | Xsil Technology Limited | Laser machining |
| JP2004031526A (ja) | 2002-06-24 | 2004-01-29 | Toyoda Gosei Co Ltd | ３族窒化物系化合物半導体素子の製造方法 |
| US6582983B1 (en) | 2002-07-12 | 2003-06-24 | Keteca Singapore Singapore | Method and wafer for maintaining ultra clean bonding pads on a wafer |
| JP4286497B2 (ja) | 2002-07-17 | 2009-07-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP3908148B2 (ja) | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置 |
| JP3991872B2 (ja) | 2003-01-23 | 2007-10-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US20040157457A1 (en) | 2003-02-12 | 2004-08-12 | Songlin Xu | Methods of using polymer films to form micro-structures |
| JP2004273895A (ja) | 2003-03-11 | 2004-09-30 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| US7087452B2 (en) | 2003-04-22 | 2006-08-08 | Intel Corporation | Edge arrangements for integrated circuit chips |
| JP2004322168A (ja) | 2003-04-25 | 2004-11-18 | Disco Abrasive Syst Ltd | レーザー加工装置 |
| JP4231349B2 (ja) | 2003-07-02 | 2009-02-25 | 株式会社ディスコ | レーザー加工方法およびレーザー加工装置 |
| JP4408361B2 (ja) | 2003-09-26 | 2010-02-03 | 株式会社ディスコ | ウエーハの分割方法 |
| US7128806B2 (en) | 2003-10-21 | 2006-10-31 | Applied Materials, Inc. | Mask etch processing apparatus |
| JP4471632B2 (ja) | 2003-11-18 | 2010-06-02 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2005203541A (ja) | 2004-01-15 | 2005-07-28 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
| US7459377B2 (en) | 2004-06-08 | 2008-12-02 | Panasonic Corporation | Method for dividing substrate |
| US7804043B2 (en) | 2004-06-15 | 2010-09-28 | Laserfacturing Inc. | Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser |
| US7687740B2 (en) | 2004-06-18 | 2010-03-30 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows |
| US7507638B2 (en) | 2004-06-30 | 2009-03-24 | Freescale Semiconductor, Inc. | Ultra-thin die and method of fabricating same |
| JP4018088B2 (ja) | 2004-08-02 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法及び半導体素子の製造方法 |
| US7199050B2 (en) | 2004-08-24 | 2007-04-03 | Micron Technology, Inc. | Pass through via technology for use during the manufacture of a semiconductor device |
| JP4018096B2 (ja) | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
| US20060088984A1 (en) | 2004-10-21 | 2006-04-27 | Intel Corporation | Laser ablation method |
| US20060086898A1 (en) | 2004-10-26 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus of making highly repetitive micro-pattern using laser writer |
| US20060146910A1 (en) | 2004-11-23 | 2006-07-06 | Manoochehr Koochesfahani | Method and apparatus for simultaneous velocity and temperature measurements in fluid flow |
| JP4288229B2 (ja) | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
| US7875898B2 (en) | 2005-01-24 | 2011-01-25 | Panasonic Corporation | Semiconductor device |
| JP2006253402A (ja) | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7361990B2 (en) | 2005-03-17 | 2008-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads |
| JP4478053B2 (ja) | 2005-03-29 | 2010-06-09 | 株式会社ディスコ | 半導体ウエーハ処理方法 |
| JP4285455B2 (ja) | 2005-07-11 | 2009-06-24 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4599243B2 (ja) | 2005-07-12 | 2010-12-15 | 株式会社ディスコ | レーザー加工装置 |
| JP2007048958A (ja) * | 2005-08-10 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP4769560B2 (ja) | 2005-12-06 | 2011-09-07 | 株式会社ディスコ | ウエーハの分割方法 |
| JP4372115B2 (ja) | 2006-05-12 | 2009-11-25 | パナソニック株式会社 | 半導体装置の製造方法、および半導体モジュールの製造方法 |
| JP4480728B2 (ja) | 2006-06-09 | 2010-06-16 | パナソニック株式会社 | Ｍｅｍｓマイクの製造方法 |
| JP4773307B2 (ja) * | 2006-09-15 | 2011-09-14 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP4544231B2 (ja) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP2008135446A (ja) * | 2006-11-27 | 2008-06-12 | Philtech Inc | Ｒｆパウダーの製造方法 |
| JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4840200B2 (ja) | 2007-03-09 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| US7926410B2 (en) | 2007-05-01 | 2011-04-19 | J.R. Automation Technologies, L.L.C. | Hydraulic circuit for synchronized horizontal extension of cylinders |
| KR100878408B1 (ko) | 2007-07-04 | 2009-01-13 | 삼성전기주식회사 | 웨이퍼 레벨 디바이스 패키징 방법 |
| JP5205012B2 (ja) | 2007-08-29 | 2013-06-05 | 株式会社半導体エネルギー研究所 | 表示装置及び当該表示装置を具備する電子機器 |
| US7859084B2 (en) | 2008-02-28 | 2010-12-28 | Panasonic Corporation | Semiconductor substrate |
| TW201006600A (en) | 2008-04-10 | 2010-02-16 | Applied Materials Inc | Laser-scribing platform and hybrid writing strategy |
| US20100015782A1 (en) | 2008-07-18 | 2010-01-21 | Chen-Hua Yu | Wafer Dicing Methods |
| US20100013036A1 (en) | 2008-07-16 | 2010-01-21 | Carey James E | Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process |
| JP5352777B2 (ja) * | 2009-01-30 | 2013-11-27 | パナソニック株式会社 | 水晶デバイスの製造方法 |
| US8609512B2 (en) | 2009-03-27 | 2013-12-17 | Electro Scientific Industries, Inc. | Method for laser singulation of chip scale packages on glass substrates |
| KR101307490B1 (ko) * | 2009-03-30 | 2013-12-11 | 메기가 코포레이션 | 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩 |
| US8642448B2 (en) * | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
| JP5569243B2 (ja) * | 2010-08-09 | 2014-08-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US8802545B2 (en) | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
-
2013
- 2013-03-20 US US13/847,964 patent/US8946057B2/en active Active
- 2013-04-15 CN CN201380021247.5A patent/CN104246986B/zh active Active
- 2013-04-15 JP JP2015509015A patent/JP5926448B2/ja active Active
- 2013-04-15 KR KR1020147032930A patent/KR101595916B1/ko active IP Right Grant
- 2013-04-15 WO PCT/US2013/036657 patent/WO2013162936A1/en active Application Filing
- 2013-04-17 TW TW102113643A patent/TWI521584B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150014462A (ko) | 2015-02-06 |
| US8946057B2 (en) | 2015-02-03 |
| TWI521584B (zh) | 2016-02-11 |
| JP2015520942A (ja) | 2015-07-23 |
| WO2013162936A1 (en) | 2013-10-31 |
| KR101595916B1 (ko) | 2016-02-19 |
| CN104246986A (zh) | 2014-12-24 |
| TW201401358A (zh) | 2014-01-01 |
| CN104246986B (zh) | 2019-01-18 |
| US20130280890A1 (en) | 2013-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5926448B2 (ja) | Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング | |
| JP6577514B2 (ja) | 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング | |
| JP6642937B2 (ja) | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング | |
| JP6543466B2 (ja) | 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング | |
| JP6248033B2 (ja) | 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング | |
| US8883614B1 (en) | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach | |
| US9972575B2 (en) | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process | |
| JP2015528211A (ja) | ダイシングされたウェハの輸送方法 | |
| JP2015532542A (ja) | フィルムフレームアプリケーション用ｕｖ除去ダイシングテープの部分的前反応によるレーザ・プラズマエッチングウェハダイシング | |
| JP7470104B2 (ja) | 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング | |
| TW201436019A (zh) | 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150525 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150525 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151019 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151118 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5926448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |